CN1607442A - 液晶显示面板及其制造方法 - Google Patents

液晶显示面板及其制造方法 Download PDF

Info

Publication number
CN1607442A
CN1607442A CNA2004100837031A CN200410083703A CN1607442A CN 1607442 A CN1607442 A CN 1607442A CN A2004100837031 A CNA2004100837031 A CN A2004100837031A CN 200410083703 A CN200410083703 A CN 200410083703A CN 1607442 A CN1607442 A CN 1607442A
Authority
CN
China
Prior art keywords
grid
line
data
short
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100837031A
Other languages
English (en)
Other versions
CN100371819C (zh
Inventor
张允琼
南承熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030071392A external-priority patent/KR100558715B1/ko
Priority claimed from KR1020030071394A external-priority patent/KR100558716B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1607442A publication Critical patent/CN1607442A/zh
Application granted granted Critical
Publication of CN100371819C publication Critical patent/CN100371819C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种液晶显示面板及其制造方法，所述的液晶显示面板包括薄膜晶体管阵列基板结构，薄膜晶体管阵列基板结构包括：基板；栅线和数据线；淀积在基板上，并用设置在其间的栅绝缘图形使其相互绝缘；薄膜晶体管，设置在栅线和数据线的交叉点；淀积的保护膜，用于保护薄膜晶体管；和连接到栅线和数据线中的每根线的焊盘结构；包括透明导电膜和数据金属层的焊盘结构；和与薄膜晶体管阵列基板结构连接的滤色片阵列基板结构，其特征是，保护膜淀积在滤色片阵列基板结构与薄膜晶体管阵列基板结构重叠的区域内，以使数据金属层或透明导电膜沿基板的侧边部分暴露。

Description

液晶显示面板及其制造方法
本申请要求享有申请日为2003年10月14日在韩国专利局申请的申请号是No.P-2003-0071392和申请日为2003年10月14日在韩国专利局申请的申请号是No.P-2003-0071394的韩国专利申请的权益，其在此引用以作参考。
技术领域
本发明涉及液晶显示器件，特别涉及用以减少掩模工序数量并防止短路线腐蚀的液晶显示面板及其制造方法。
背景技术
通常，液晶显示器(LCD)通过使用彼此相对设置的上基板与下基板上分别设置的像素电极与公用电极之间形成的电场来驱动液晶。LCD控制穿过液晶所加的电场和相应的液晶透光度，由此显示所需的图像。
LCD包括：薄膜晶体管阵列基板结构；和与其彼此相对连接的滤色片阵列基板；保持两个基板之间恒定的盒间隙的衬垫料；和填充到盒间隙中的液晶。薄膜晶体管基板结构包括：多根信号线和多个薄膜晶体管，和涂覆在其上的用于使液晶取向的定向膜。滤色片阵列基板结构包括：用于提供颜色的滤色片，用于防止漏光的阵列黑阵列，和涂覆在其上的用于使液晶取向的定向膜。
这种LCD中，薄膜晶体管基板结构需用一种包括了要求多个掩模工序的半导体工序的复杂工艺来制造。这些工艺导致了液晶显示面板的制造成本明显增加。为了克服该缺点，已经开发了可减少掩模工序数量的薄膜晶体管阵列基板结构。由于一个掩模工序可以包含几个工序，例如，薄膜淀积、光刻、蚀刻、剥离光刻胶、和验收工序等等，由此可以减少掩模工序的总数量。近年来，比现有的五-轮掩模工序少了一轮的四-轮掩模工序变成了薄膜晶体管的标准掩模工序。
图1是采用四-轮掩模工序的现有的下薄膜晶体管阵列基板的平面示意图，和图2是沿图1中II-II′线剖开的薄膜晶体管阵列基板结构的剖视图。参见图1和图2，薄膜晶体管阵列基板结构包括：设置在下基板1上相互交叉的其间有栅绝缘图形12的栅线2和数据线4、在交叉结构处设置的用于施加栅极信号的栅线2和用于施加数据信号的数据线4，由此限定像素区5。而且，薄膜晶体管阵列基板包括：在每个交叉点设置的薄膜晶体管30、在交叉点限定的单元区设置的像素电极22、连接到栅线2的栅焊盘50、和连接到数据线4的数据焊盘60。
薄膜晶体管30包括：连接到栅线2的栅电极6、连接到数据线4的源电极8、和连接到像素电极22的漏电极10。薄膜晶体管30响应来自栅线2的栅信号使得像素信号在数据线4上充电并保持在像素电极22上。而且，薄膜晶体管30包括：有源层14，它覆盖其间具有栅绝缘图形12的栅电极6，由此限定源电极8与漏电极10之间的沟道。
有源层14还覆盖数据线4和下数据焊盘电极62。有源层14上设置欧姆接触层16，以构成与数据线4和源电极8的接触点、构成与漏电极10和下数据焊盘电极的接触点。像素电极22经穿过保护膜18的第一接触孔20连接到薄膜晶体管30的漏电极10并设置在像素区5。
因此，在经薄膜晶体管30加有像素信号的像素电极22与加有基准电压的公用电极(未示出)之间形成电场。薄膜晶体管阵列基板结构与滤色片阵列基板结构之间的液晶分子因这种电场引起的介电各向异性而旋转。像素区5上的透光率随着液晶分子的旋转程度而变化，由此形成灰度。
栅焊盘50连接到栅驱动器(未示出)，以向栅线2提供栅信号。栅焊盘50包括：下栅焊盘电极52，它从栅线2伸出；和上栅焊盘电极54，它经穿过栅绝缘图形12和保护膜18的第二接触孔56连接到下栅焊盘电极52。
数据焊盘60连接到数据驱动器(未示出)以向数据线4提供数据信号。数据焊盘60包括：下数据焊盘电极62，它从数据线4伸出；和上数据焊盘电极64，它经穿过保护膜18的第三接触孔62连接到上数据焊盘电极64，上数据焊盘电极64连接到下数据焊盘电极62。
以下参见图3A到图3D详细描述采用四-轮掩模工序的具有上述结构的薄膜晶体管阵列基板结构的制造方法。参见图3A，第一导电图形组包括：用第一掩模工序在下基板1上形成的栅线2、栅电极6、和下栅焊盘电极52。更具体地说，用例如溅射的淀积方法在下基板1上形成栅金属膜。然后，用第一掩模通过光刻腐蚀工艺对栅金属膜构图，形成第一导电图形组，所述的第一导电图形组包括：栅线2、栅电极6、和下栅焊盘电极52。栅金属膜用铝族金属等构成。
参见图3B，在设置有第一导电图形组的下基板1上方涂覆栅绝缘图形12。而且，用第二掩模工序在栅绝缘图形12上形成：包括有源层14和欧姆接触层16的半导体图形；和包括数据线4、源电极8、漏电极10、和下数据焊盘电极62的第二导电图形组。
更具体地说，在下基板1上顺序形成多个膜层。用例如等离子体增强型化学汽相淀积(PECVD)和溅射等淀积方法在已形成有第一导电图形组的下基板1上顺序淀积栅绝缘图形12、非晶硅层、n+非晶硅层、和数据金属层。这里，用例如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成栅绝缘图形12。数据金属层用选择自钼(Mo)、钛(Ti)、钽(Ta)或钼合金等的材料构成。
然后，用第二掩模工序通过光刻在数据金属层上形成光刻胶图形。该工艺中，使用在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模，由此，使得沟道部分的光刻胶图形的高度低于其它源/漏图形部分。随后，用光刻胶图形通过湿蚀刻对源/漏金属层构图，形成包括数据线4、源电极8、和集成到源电极8的漏电极10的第二导电图形组。
然后，用相同的光刻胶图形用干蚀刻工艺对n+非晶硅层和非晶硅层同时构图，形成欧姆接触层16和有源层14。用灰化工艺从沟道部分除去具有较低高度的光刻胶图形，然后，用干蚀刻工艺蚀刻沟道部分的源/漏金属层和欧姆接触层16。暴露沟道部分的有源层14，使源电极8从漏电极10断开。然后，用剥离工艺除去留在第二导电图形组上的光刻胶图形。
参见图3C，在设置有第二导电图形组的栅绝缘图形12上形成包括第一到第三接触孔20、26和66的保护膜18。用例如等离子体增强型化学汽相淀积(PECVD)的淀积方法在整个栅绝缘图形12上形成保护膜18。然后，用第三掩模通过光刻和蚀刻工艺对保护膜18构图，形成第一到第三接触孔20、56和66。第一接触孔20穿过保护膜18，暴露漏电极10，而第二接触孔56穿过保护膜18和栅绝缘图形12，暴露下栅焊盘电极52。第三接触孔66穿过保护膜18，暴露下栅焊盘电极52。这里，当使用具有大的干蚀刻速度的金属，例如钼(Mo)，用作数据金属层时，第一和第三接触孔20和66分别穿过漏电极10和下数据焊盘电极62，暴露其侧表面。保护膜18用与栅绝缘图形12相同的无机绝缘材料构成，或者，用有机绝缘材料构成，例如，具有小介电常数的丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等。
参见图3D，用第四掩模工序在保护膜18上形成包括像素电极22、上栅焊盘电极54和上数据焊盘电极64的第三导电图形组。更具体地说，用例如溅射等的淀积方法在保护膜18上涂覆透明导电膜。然后，用第四掩模通过光刻和蚀刻工艺对透明导电膜构图，形成包括像素电极22、上栅焊盘电极54和上数据焊盘电极64的第三导电图形组。像素电极22经第一接触孔20电连接到漏电极10。上栅焊盘电极54经第二接触孔56电连接到下栅焊盘电极52。上数据焊盘电极64经第三接触孔66电连接到下数据焊盘电极62。用选择自铟-锡-氧化物(ITO)、氧化锡(TO)、铟-锡-锆氧化物(ITZO)、或铟-锆-氧化物(IZO)的材料形成透明导电膜。
如上所述，现有的薄膜晶体管阵列基板结构及其制造方法采用四-轮掩模工序，所以与采用五轮掩模工序的制造方法相比，可以减少制造工序的总数量，因此，降低了制造成本。但是，由于四-轮掩模工序仍然具有复杂的制造工艺，限制了制造成本的降低，因而要求提出更简单的制造工艺，以进一步降低制造成本。
如图4A所显示的，现有的液晶显示面板的薄膜晶体管阵列基板结构包括：经栅短路线82连接到栅焊盘50的栅短路棒80、经数据短路线92连接到数据焊盘60的数据短路棒90。包含该所述特征是为了进行质量检测，用于在四轮掩模工序完成后检验信号线短路和破损。如图4B所显示的，用短路棒80和90检测到液晶显示面板的不良性能后，下基板1沿着划线SCL(横过栅短路线82和数据短路线92)剖开，然后，栅短路线82和数据短路线92将沿着下基板1的侧表面暴露。这种情况下，抗腐蚀性差的金属，例如，用铝或铜形成的栅短路线82变成在高温潮湿环境下容易被腐蚀的金属。此外，向驱动薄膜晶体管(TFT)施加的电场也会引起金属腐蚀。这些腐蚀现象还会引起以下这些问题，例如，当具有足够时间的情况下，金属腐蚀会导致栅焊盘50和数据焊盘60以及栅线2和数据线4腐蚀。
发明内容
因此，本发明提供一种液晶显示面板及其制造方法，其基本上克服了由于现有技术中存在的缺点所引起的一个或多个问题。
本发明的目的是提供一种液晶显示面板及其制造方法，其能在将短路棒连接到焊盘时，可以防止短路线的腐蚀。
以下将描述本发明的其他优点，通过以下的说明，或通过实践本发明所进行的学习，可以更好地理解本发明。本发明的这些优点将通过说明书的文字说明和权利要求书以及附图中显示的具体结构来实现和达到。
为了实现和达到这些优点和其他优点，按照本发明的目的，作为广义和具体的描述，包括薄膜晶体管阵列基板结构的液晶显示面板包括：基板、淀积在基板上并用其间的栅绝缘图形彼此绝缘的栅线和数据线、位于栅线与数据线的交叉点处的薄膜晶体管、用于保护薄膜晶体管所淀积的保护膜、和连接到栅线和数据线中的每一根线的焊盘结构，焊盘结构包括透明导电膜和数据金属层、和与薄膜晶体管阵列基板结构连接的滤色片阵列基板结构。其中，保护膜淀积在薄膜晶体管阵列基板结构与滤色片阵列基板结构重叠的区域中，由此使数据金属层或透明导电膜沿着基板的侧边部分暴露。
按照本发明的另一个技术方案，液晶显示面板的制造方法包括以下步骤：形成第一导电图形组的步骤，第一导电图形组包括：栅线、栅电极、每个都包括透明导电膜的栅焊盘和数据焊盘、和基板上的像素电极；形成有第一导电图形组和像素电极的基板上形成半导体图形和栅绝缘图形的步骤；形成第二导电图形组的步骤，第二导电图形组包括：在形成有半导体图形和栅绝缘图形的基板上的数据线、源电极、和漏电极；由第一导电图形组、半导体图形、栅绝缘图形、和第二导电图形组来形成薄膜晶体管的步骤；在基板和薄膜晶体管上设置保护膜用以保护薄膜晶体管的步骤；在保护膜上除了包括栅焊盘和数据焊盘的区域之外的区域形成定向膜的步骤；用定向膜作掩模，从焊盘区部分除去保护膜，以暴露焊盘区中包括的透明导电膜的步骤；和沿着横过连接到数据焊盘和栅焊盘的短路线的划线在基板上划线的步骤，其中，设置短路线，以便在划线步骤中使透明导电膜和数据金属层中的至少一个沿着基板的侧边部分暴露。
按照本发明的另一个技术方案，液晶显示面板的制造方法包括以下步骤：形成薄膜晶体管阵列基板结构的步骤，薄膜晶体管阵列基板结构包括：淀积在基板上并用其间的栅绝缘图形彼此绝缘栅线和数据线、位于栅线与数据线的交叉点处的薄膜晶体管、连接到薄膜晶体管的像素电极、用于保护薄膜晶体管所淀积的保护膜、连接到栅线和数据线中的每一根线并包括透明导电膜和数据金属层的焊盘结构；连接滤色片阵列基板结构和薄膜晶体管阵列基板结构的步骤；和在薄膜晶体管阵列基板结构与滤色片阵列基板结构重叠的区域内设置保护膜的步骤，以使数据金属层或透明导电膜沿着基板的侧边部分暴露。
应该理解，以上的总体说明和以下的详细说明都是范例性的说明，其目的是更进一步解释所要求保护的本发明。
附图说明
说明书中所包括的附图是为了更好地了解本发明，附图包括在说明书中并作为说明书的一个组成部分，附图显示出本发明的实施例，与说明书一起说明本发明的原理。附图中：
图1是显示现有的薄膜晶体管阵列基板结构的结构的平面示意图：
图2是沿着图1中II-II′线剖开的薄膜晶体管阵列基板结构的剖视图；
图3A到图3D是显示图2所示的薄膜晶体管阵列基板结构的制造方法的一步接一步的步骤的示意图；
图4A和图4B分别是平面图和剖视图，显示形成图1和图2所示的栅焊盘和数据焊盘用的延伸的栅短路棒和数据短路棒；
图5是显示按照本发明第一实施例的薄膜晶体管阵列基板结构的结构的平面示意图：
图6是沿着图5中VI-VI′线剖开的薄膜晶体管阵列基板结构的剖视图；
图7A到图7C是剖视图，说明按照本发明第一实施例的薄膜晶体管阵列基板结构的制造方法；
图8A到图8E是剖视图，具体说明图7C所显示的薄膜晶体管阵列基板结构的制造方法中的第三掩模工序；
图9是显示按照本发明第二实施例的薄膜晶体管阵列基板结构的结构的平面示意图：
图10是沿着图9中X-X′线剖开的薄膜晶体管阵列基板结构的剖视图；
图11A到图11C是剖视图，说明图10中显示的薄膜晶体管阵列基板结构的制造方法；
图12是显示按照本发明第三实施例的薄膜晶体管阵列基板结构的结构的平面示意图：
图13是沿着图12中XIII-XIII′线剖开的薄膜晶体管阵列基板结构的剖视图；
图14A到图14C是剖视图，说明图10中显示的薄膜晶体管阵列基板结构的制造方法；
图15是显示按照本发明第四实施例的薄膜晶体管阵列基板结构的结构的平面示意图：
图16是沿着图15中XVI-XVI′线剖开的薄膜晶体管阵列基板结构的剖视图；
图17A到图17C是剖视图，说明图16中显示的薄膜晶体管阵列基板结构的制造方法；
图18A到图18E是剖视图，具体说明图17C所显示的薄膜晶体管阵列基板结构的制造方法中的第三掩模工序；
图19是显示按照本发明第五实施例的包括薄膜晶体管阵列基板结构的液晶显示面板的剖视图；
图20是显示下基板的剖视图，其中按照本发明的数据金属层沿着其侧表面暴露；
图21是显示下基板的剖视图，其中按照本发明的透明导电膜沿着其侧表面暴露；和
图22是显示按照本发明第五实施例的包括薄膜晶体管阵列基板结构的液晶显示面板的另一个例子的剖视图。
具体实施方式
现在详细参见附图中显示的本发明的优选实施例。
以下将参见图5到图22详细说明本发明的优选实施例。
图5是显示按照本发明第一实施例的薄膜晶体管阵列基板结构的结构的平面示意图。图6是沿着图5中VI-VI′线剖开的薄膜晶体管阵列基板结构的剖视图。参见图5和图6，薄膜晶体管阵列基板结构包括：用于显示图像的显示部分、给显示部分的信号线提供驱动信号的焊盘部分、和检验显示部分的性能的短路部分。
显示部分包括：相互交叉设置在下基板101上的栅线102和数据线104，并线其间设置有栅绝缘图形112。在确定像素区105的交叉结构处，设置栅线102以提供栅信号，设置数据线104以提供数据信号。显示部分还包括：设置在交叉点处的薄膜晶体管130，和设置在用交叉结构限定的像素区的像素电极122。薄膜晶体管130响应栅线102上的栅信号将像素信号在数据线104上充电并保持在像素电极122上。
薄膜晶体管130包括：连接到栅线102的栅电极106；连接到数据线104的源电极108；和连接到像素电极122的漏电极110。另外，薄膜晶体管130包括：有源层114，它覆盖具有设置在其间的栅绝缘图形112的栅电极106，用以确定源电极108与漏电极110之间的沟道。有源层114上还设置有欧姆接触层116，用于构成与数据线104和漏电极110的接触点。
像素电极122直接连接到薄膜晶体管130的漏电极110，并设置在像素区105。像素电极122包括：在像素区105暴露和形成的透明导电膜170、和金属膜172设置在与透明导电膜170上的漏电极110对应的部分处。
因此，经薄膜晶体管130供给像素信号的像素电极122与供给基准电压的公用电极(未示出)之间形成电场。该电场使设置在薄膜晶体管阵列基板结构与滤色片阵列基板结构之间的液晶分子由于介电各向异性而旋转。像素区105上的透光率随着液晶分子的旋转程度而变化，由此形成灰度。
焊盘部分包括：从栅线102延伸出的栅焊盘150，从数据线104延伸出的数据焊盘160。栅焊盘150连接到栅驱动器(未示出)，栅驱动器产生栅信号，并经栅链路152将栅信号供给栅线102。栅焊盘150具有一可以暴露包括在栅焊盘150和连接到栅线102的栅链路152两者中的透明导电膜170的结构。数据焊盘160连接到数据驱动器(未示出)，数据驱动器产生数据信号，并经数据链路168将数据信号供给数据线104。数据焊盘160具有一可以暴露包括在连接到数据104的数据链路168中的透明导电膜170的结构。这里，数据链路168包括与栅链路152同时形成的下数据链路电极162，和连接到数据线104的上数据链路电极166。
短路部分包括短路棒，它供给检验信号，以检验包括栅线102和数据线104的信号线的性能，和薄膜晶体管130的性能，而且，短路棒连接到地电压源GND，在制造工艺过程中截断输入到液晶显示面板的信号线的静电，以防止薄膜晶体管130受到静电的影响。
短路棒包括经栅焊盘150连接到栅线102的栅短路棒180，和经数据焊盘160连接到数据线104的数据短路棒190。栅短路棒180具有一可以暴露其上形成的透明导电膜170和栅金属膜172的结构。栅短路棒180经栅短路线182电连接到栅焊盘150。数据短路棒190具有一可以暴露其上形成的透明导电膜170和栅金属膜172的结构。数据短路棒190经数据短路线192电连接到数据焊盘160。栅短路线182和数据短路线192用与数据线相同的金属形成，例如，用诸如钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW等具有强抗腐蚀性的金属形成。
栅短路线182分别经第一接触孔184和第二接触孔186连接到栅短路棒180和栅焊盘150。第一接触孔184和第二接触孔186形成为穿过绝缘膜112，有源层114、和欧姆接触层116。数据短路线192分别经第三短路接触孔194和第四短路接触孔196连接到数据短路棒190和数据焊盘160。第三短路接触孔194和第四短路接触孔196形成为经绝缘膜112、有源层114、和欧姆接触层116穿过栅焊盘160。
栅短路线182和数据短路线192用具有强抗化学腐蚀性的金属形成。用于形成短路线182和92的数据金属层109在划线工艺过程中沿着下基板101的侧表面暴露。这就能防止短路线182和192被腐蚀，而且，能防止栅焊盘150和数据焊盘160被腐蚀。
图7A到图7C是沿着VI-VI′线剖开的剖视图，说明按照本发明第一实施例的薄膜晶体管阵列基板结构的制造方法，参见图7A，在下基板101上，用第一掩模工序形成像素电极122；和包括栅线102、栅电极106、栅链路152、栅焊盘150、数据焊盘160、下数据链路电极162、栅短路线条180、和数据短路棒190的第一导电图形组。
更具体地说，用例如溅射的淀积方法在下基板101上顺序淀积透明导电膜170和栅金属膜172。透明导电膜170用诸如铟-锡-氧化物(ITO)、氧化锡(TO)、铟-锡-锆氧化物(ITZO)、铟-锆-氧化物(IZO)等透明导电材料形成。栅金属膜172用诸如铝族金属，钼(Mo)，铜(Cu)等金属形成，然后，用第一掩模通过光刻和蚀刻工艺对透明导电膜170和栅金属膜172构图，形成像素电极122和第一导电图形组。
参见图7B，用第二掩模工序在已经形成有第一导电图形组的下基板101上形成栅绝缘图形112和包括有源层114和欧姆接触层116的半导体图形。更具体地说，用诸如PECVD(等离子增强化学气相沉积法)和溅射等的淀积方法在下基板101上顺序形成栅绝缘图形112和有源层114和欧姆接触层116。栅绝缘图形112用诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。有源层114(即第一半导体层)用不掺杂的非晶硅形成。欧姆接触层116(即第二半导体层)用掺N-型或P-型杂质的非晶硅形成。然后，用第二掩模经过蚀刻工艺对栅绝缘图形112和第一和第二半导体层构图，形成覆盖栅线102、栅电极106、栅链路152，和数据链路162和半导体图形的栅绝缘图形112。
半导体图形包括栅绝缘图形112上形成的有源层114和欧姆接触层116。半导体图形的宽度大于第一导电图形组的宽度，以防止在半导体图形的宽度小于栅电极106的宽度时可能发生的沟道特性损坏。而且，第一到第四短路接触孔184，186，194和196设置成可以分别暴露部分栅短路棒180，栅焊盘150，数据短路棒190和数据焊盘160。
参见图7C，在已经用第三掩模工序形成有栅绝缘图形112和半导体图形以及第一到第四短路接触孔184，186，194和196的下基板101上形成第二导电图形组，所述第二导电图形组包括：数据线104，源电极108，漏电极110，上数据链路电极166，栅短路线182和数据短路线192。此外，除去部分包含在数据焊盘160、栅焊盘150和像素电极122中的栅金属膜172，暴露透明导电膜170。
以下参见图8A到图8E说明第三掩模工序。如图8A所显示的，用诸如溅射等淀积方法在已经形成有半导体图形的下基板101上顺序形成数据金属层109和光刻胶膜228。数据金属层109用诸如钼(Mo)，铜(Cu)等金属形成。使第三掩模220，其为部分曝光掩模，对准下基板101的上部。第三掩模220包括：用透明材料制成的掩模基板222，设置在掩模基板222的屏蔽区S1处的屏蔽部分224，和设置在掩模基板222的部分曝光区S3处的衍射曝光部分(或透反射部分(transflective part))226。掩模基板222的其余部分(不用作S1和S3的区域)变成暴露区域S2。
如图8B所显示的，用第三掩模220除去光刻胶膜228，然后显影形成光刻胶图形230，它具有在屏蔽区S1和部分曝光区S3处的与第三掩模220的屏蔽部分224和衍射曝光部分226对应的台阶覆盖层。
用光刻胶图形230作掩模通过湿蚀刻工艺对数据金属层109构图，形成第二导电图形组。第二导电图形组包括：数据线104；连接到数据线104的一端的源电极108和漏电极110；连接到数据线104的另一端的上数据链路电极166；栅短路线182；和数据短路线192。另外，用栅绝缘图形112作掩模除去第二导电图形组中的栅金属膜172，以暴露包含在数据焊盘160和栅焊盘150和像素电极122中的透明导电膜170的各部分。然后，用光刻胶图形230作掩模通过干蚀刻形成对应于第二导电图形组的有源层114和欧姆接触层116。这时，除去淀积在除第二导电图形组之外的区域的有源层114和欧姆接触层116。以此防止包括有源层114和欧姆接触层116的半导体图形引起的多个液晶单元之间的短路。
然后，如图8C所显示的，通过用氧(O2)等离子体的灰化工艺除去在部分曝光区S3具有较低高度的光刻胶图形230。在屏蔽区S1的光刻胶图形230变成高度低于原始高度。光刻胶图形230用光刻胶图形230经过蚀刻工艺除去设置在部分曝光区S3(薄膜晶体管的沟道部分)的数据金属层109和欧姆接触层116，由此使漏电极110从源电极108断开。而且，如图8D所显示的，用剥离工艺除去留在第二导电图形组上的光刻胶图形230。然后，如图8E所显示，在基板101的整个表面上形成保护膜118。保护膜118用与栅绝缘图形112相同的无机绝缘材料构成，或者，用有机绝缘材料构成，例如，具有小介电常数的丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等。
图9是显示按照本发明第二实施例的薄膜晶体管阵列基板结构的结构的平面示意图。图10是沿着图9中X-X′线剖开的薄膜晶体管阵列基板结构的剖视图。图9和图10中显示的薄膜晶体管阵列基板结构具有元件与图5和图6中显示的薄膜晶体管阵列基板结构具有的元件相似，只是栅短路棒280和数据短路棒290用具有强抗电化学腐蚀性的金属构成。因此，对相同的元件不再详细说明。
栅短路棒280用与数据线104相同的金属构成，例如，用诸如钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW等具有强抗腐蚀性的金属形成。栅短路棒280经栅短路线282电连接到栅焊盘150。栅短路线282包括：从横过划线SCL的栅短路棒280延伸出的第一栅短路线282a，和从栅焊盘150延伸出的第二栅短路线282b。第一栅短路线282a和第二栅短路线282b经穿过源层114和欧姆接触层116的第一短路接触孔284电连接到栅绝缘图形112。第一栅短路线282a用与栅短路棒280相似的方式用具有强抗电化学腐蚀性的金属构成。第二栅短路线282b包括按与栅焊盘150相似的方式形成的透明导电膜170和栅金属膜172。
数据的短路棒290用与数据线104相同的金属构成，例如，，用诸如钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW等具有强抗腐蚀性的金属形成。数据的短路棒290经数据短路线292电连接到数据焊盘160，数据短路棒290包括：从横过划线SCL的数据短路棒290延伸出的第一数据短路线292a，和从数据焊盘160延伸出的第二数据短路线292b。第一数据短路线292a和第二数据短路线292b经穿过源层114和欧姆接触层116的第二短路接触孔294电连接到栅绝缘图形112。第一数据短路线292a按与数据短路棒290相似的方式用具有强抗电化学腐蚀性的金属构成。第二数据短路线292b包括按与数据焊盘160相似的方式形成的透明导电膜170和栅金属膜172。
如上所述，用与数据线104相同的具有强抗电化学腐蚀性的金属形成设置在对应于划线区的区域中的短路线282a和292a。划线工艺过程中，形成短路线282a和292a的金属沿着下基板101的侧表面暴露。从而防止短路线282和292被腐蚀，并防止栅焊盘150和数据焊盘160被腐蚀。
以下描述按照本发明第二实施例的液晶显示面板的薄膜晶体管阵列基板结构的制造方法。如图11A所显示，用第一掩模工序在下基板101上形成第一导电图形组，第一导电图形组包括：栅线102，栅电极106，第二栅短路线282b，第二数据短路线292b，栅焊盘150和数据焊盘160。如图11B显示的，用第二掩模工序形成具有第一和第二短路接触孔284和294和半导体图形(有源层114和欧姆接触层116)的栅绝缘图形。如图11C显示的，形成第二导电图形组，第二导电图形组包括：栅短路棒280，数据短路棒290，第一栅短路线280a，第一数据短路线290a，源电极108，漏电极110，数据线104和上数据链路电极116。用第三掩模工序暴露包含在栅焊盘150和数据焊盘160和像素电极122中的透明导电膜的各部分。然后，在下基板101的整个表面上形成保护薄膜晶体管130的保护膜118。
图12是显示按照本发明第三实施例的薄膜晶体管阵列基板结构的结构的平面示意图。图13是沿着图12中XIII-XIII′线剖开的薄膜晶体管阵列基板结构的剖视图。图12和图13中显示的薄膜晶体管阵列基板结构与图5和图6中显示的薄膜晶体管阵列基板结构具有相似的元件，只是暴露包含在栅短路棒380和数据短路棒390中的透明导电膜170暴露。因此不再详细描述相同的元件。
栅短路棒380经栅短路线382电连接到栅焊盘150。栅短路棒380具有一这样的结构，其可使形成栅短路线382的区域被透明导电膜170和栅金属膜172所包围，栅短路棒380的剩余部分具有被除去的栅金属膜172，因此，暴露透明导电膜170。数据短路棒390经数据短路线392电连接到数据焊盘160。数据短路棒390中形成数据短路线392的区域被透明导电膜170和栅金属膜172所包围。数据短路棒390的剩余部分具有被除去的栅金属膜172，因此，暴露透明导电膜170。栅短路线382和数据短路线392用与数据线104相同的金属构成，例如，用诸如钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW等具有强抗腐蚀性的金属形成。栅短路线382直接连接到包含在栅短路棒380和栅焊盘150中的栅金属膜172的各部分。数据短路线392连接到包含在数据短路棒390和数据焊盘160中的栅金属膜172的各部分。
如上所述，短路线382和392用具有强抗电化学腐蚀性的金属形成。划线工艺中，形成短路线382和392的金属沿着下基板101的侧表面暴露。这就能防止短路线382和392被腐蚀，和防止栅焊盘150和数据焊盘160被腐蚀。
以下描述按照本发明第三实施例的液晶显示面板的薄膜晶体管阵列基板结构的制造方法
如图14A所显示的，用第一掩模工序形成第一导电图形组和包括栅金属膜172的像素电极122，第一导电图形组包括：栅线102，栅电极106，栅短路棒380，栅焊盘150，数据短路棒390，和数据焊盘160。如图14B所显示的，用第二掩模工序形成暴露栅短路棒380，暴露栅焊盘150，数据短路棒390，和数据焊盘160的栅绝缘图形112。第二掩模工序还形成半导体图形，半导体图形包括有源层114和欧姆接触层116。如图14C显示的，用第三掩模工序形成第二导电图形组，第二导电图形组包括：数据短路线104，源电极108，漏电极110，栅短路线382和数据短路线392。用第二导电图形作掩模，构图包含在像素电极122，栅短路棒380，栅焊盘150，数据短路棒390，和数据焊盘160中的栅金属膜172的各部分，暴露包含在它们中的透明导电膜170。
图15是显示按照本发明第四实施例的薄膜晶体管阵列基板结构的平面示意图。图16是沿着图15中XVI-XVI′线剖开的薄膜晶体管阵列基板结构的剖视图。图15和图16中显示的薄膜晶体管阵列基板结构与图5和图6中显示的薄膜晶体管阵列基板结构具有相似的元件，只是短路线中的透明导电膜沿着划线暴露。因此不再详细描述相同的元件。
栅短路棒480经栅短路线482电连接到栅焊盘150。栅短路棒480具有这样的结构，即其中沿着划线SCL形成栅短路线482的区域暴露透明导电膜170。数据短路棒490经数据短路线492电连接到数据焊盘160。数据短路棒490具有这样的结构，即其中沿着划线SCL形成数据短路线492的区域暴露透明导电膜170。
栅短路线482和数据短路线492中的至少一根短路线包括透明导电膜170和栅金属膜172，其中，透明导电膜170部分暴露。换句话说，栅短路线482和数据短路线492是按这样一种方式设置的，即在在对应于下基板101的划线SCL的区域暴露透明导电膜170。为此，当短路线482和492在对应于划线SCL的区域设置栅金属膜172时，能防止在划线工艺中栅金属膜172沿其侧表面暴露，并防止短路线482和492被腐蚀。划线工艺中除去短路线482和492上形成的栅金属膜172。因此，当下基板101沿着划线SCL划开时透明导电膜170暴露，从而消除了腐蚀危险。
图17A到图17C是沿图15中XVI-XVI′线剖开的剖视图，说明按本发明第四实施例的薄膜晶体管阵列基板结构的制造方法。参见图17A，用第一掩模工序形成像素电极122；和第一导电图形组，第一导电图形组包括：栅线102，栅电极106，栅链路152，栅焊盘150，数据焊盘160，下数据链路电极162，栅短路棒480，栅短路线482，数据短路棒490和数据短路线492。
更具体地说，用例如溅射的淀积方法在下基板101上顺序淀积透明导电膜170和栅金属膜172。透明导电膜170用诸如铟-锡-氧化物(ITO)、氧化锡(TO)、铟-锡-锆氧化物(ITZO)、铟-锆-氧化物(IZO)等透明导电材料形成。栅金属膜172用诸如铝族金属，钼(Mo)，铜(Cu)等金属形成，然后，用第一掩模通过光刻和蚀刻工艺对透明导电膜170和栅金属膜172构图，形成像素电极122和第一导电图形组。
参见图17B，用第二掩模工序在已经形成有第一导电图形组的下基板101上形成栅绝缘图形112和包括有源层114和欧姆接触层116的半导体图形。用诸如PECVD和溅射等的淀积方法在下基板101上顺序形成栅绝缘图形112以及有源层114和欧姆接触层116。栅绝缘图形112用诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。有源层114用没有掺杂的非晶硅形成，而欧姆接触层116用掺N-型或P-型杂质的非晶硅形成。然后，用第二掩模经过蚀刻工艺对栅绝缘图形112，有源层114和欧姆接触层116构图。形成覆盖栅线102、栅电极106、栅链路152和数据链路162和半导体图形的栅绝缘图形112。形成在栅绝缘图形112上的半导体图形的宽度大于第一导电图形组的宽度。
参见图17C，在已经形成有栅绝缘图形112和半导体图形的下基板101上形成第二导电图形组，第二导电图形组包括：数据短路线104，源电极108，漏电极110，和上数据链路电极166。另外，除去包含在数据焊盘160，栅焊盘150，像素电极122，栅短路线482和数据短路线492中的栅金属膜172，暴露出透明导电膜170。
以下参见图18A到图18E详细描述按本发明第四实施例的第三掩模工序。如图18A所显示的，用诸如溅射等淀积方法在下基板101顺序形成数据金属层109和光刻胶膜228。数据金属层109用诸如钼(Mo)，铜(Cu)等金属形成。然后，使第三掩模220，其为部分曝光掩模，对准下基板101的上部。第三掩模220包括：用透明材料构成的掩模基板222，设置在掩模基板222的屏蔽区S1处的屏蔽部分224，和设置在掩模基板222的部分曝光区S3处的衍射曝光部分(或透反射部分)226。掩模基板222的其余部分(不用作S1和S3的区域)变成暴露区域S2。
如图18B所显示的，用第三掩模220除去光刻胶膜228，然后显影形成光刻胶图形230，它具有在屏蔽区S1和部分曝光区S3处的与第三掩模220的屏蔽部分224和衍射曝光部分226对应的台阶覆盖层。光刻胶图形230在部分曝光区S3处的高度低于在屏蔽区S1处的高度。
图18B中，用光刻胶图形230作掩模经过湿蚀刻对数据金属层109构图，形成第二导电图形组。第二导电图形组包括：数据线104，连接到数据线104的一边的源电极108和漏电极110，连接到数据线104的另一边的上数据链路电极166。另外，用栅绝缘图形112作掩模除去第二导电图形组中的栅金属膜172，以暴露包含在数据焊盘160，栅焊盘150，像素电极122，栅短路线482和数据短路线492中的透明导电膜170。然后，用光刻胶图形230作掩模通过干蚀刻形成与第二导电图形组相关的有源层114和欧姆接触层116。这时，除去淀积在除第二导电图形组之外的区域的有源层114和欧姆接触层116。以此防止包括有源层114和欧姆接触层116的半导体图形引起的多个液晶单元之间的短路。
然后，如图18C所显示的，通过用氧(O2)等离子体的灰化工艺除去在部分曝光区S3的光刻胶图形230。在屏蔽区S1的光刻胶图形230的高度低于原始高度。用光刻胶图形230经过蚀刻工艺除去设置在部分曝光区S3(薄膜晶体管的沟道部分)的数据金属层109和欧姆接触层116，由此使漏电极110从源电极108断开。而且，如图18D所显示的，用剥离工艺除去留在第二导电图形组上的光刻胶图形230。
然后，如图18E所显示的，在基板101的整个表面上形成保护膜118。保护膜118用与栅绝缘图形112相同的无机绝缘材料构成，或者，用有机绝缘材料构成，例如，具有小介电常数的丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等。
图19是显示按照本发明第五实施例的包括薄膜晶体管阵列基板结构的液晶显示面板的剖视图。参见图19，液晶显示面板包括通过密封胶254相互连接的薄膜晶体管阵列基板结构302和滤色片阵列基板结构300。滤色片阵列基板结构300中，滤色片阵列252包括：在上基板250上形成的阵列黑矩阵，滤色片和公用电极。薄膜晶体管阵列基板结构302是这样设置的，即覆盖滤色片阵列基板结构300的区域用保护膜118来保护，而暴露包含在没有覆盖滤色片阵列基板结构300的焊盘区域处的栅焊盘150和数据焊盘160中的透明导电膜170。
以下描述按本发明第五实施例的液晶显示面板的制造方法。
按第五实施例，分开制备滤色片阵列基板结构300和薄膜晶体管阵列基板结构302，然后用密封胶254将其相互结合。然后，用滤色片阵列基板结构300作掩模通过焊盘开口工艺对图19中显示的薄膜晶体管阵列基板结构302的保护膜118构图，形成在显示区的栅焊盘150和数据焊盘160中的透明导电膜170。随后，用划线工艺从划线除去非显示区，非显示区包括：栅短路部分(栅焊盘150，栅短路线182、短路接触孔186的一部分)和数据短路部分(数据焊盘160、数据短路线192、短路接触孔196的一部分)。图20中，在划线处暴露数据金属层109。图21中，沿着具有沿划线SCL除去的数据金属层109的基板101的侧表面暴露数据金属层109，因此，可以防止腐蚀。
图22是显示按照本发明第五实施例的包括薄膜晶体管阵列基板结构的液晶显示面板的另一个例子的剖视图。参见图22，液晶显示面板包括通过密封胶254相互连接的滤色片阵列基板结构300和薄膜晶体管阵列基板结构302。在滤色片阵列基板结构300中，在上基板250上形成包含黑矩阵的滤色片阵列252、滤色片和公用电极。
薄膜晶体管阵列基板结构302设置成用保护膜118保护由定向膜256限定的区域，而使包含在没有定向膜256覆盖的焊盘区中的透明导电膜170暴露。在这种情况下，用定向膜256作掩模用蚀刻工艺对保护膜118构图。随后，用划线工艺从划线除去非显示区，非显示区包括：栅短路部分(栅焊盘150，栅短路线182、短路接触孔186的一部分)和数据短路部分(数据焊盘160、数据短路线192、短路接触孔196的一部分)。图20中，暴露数据金属层109。图21中，沿着具有沿划线SCL除去的数据金属层109的基板101的侧表面暴露透明导电膜170，因此，可以防止腐蚀。
而且，焊盘开口工艺使用气氛等离子体(atmosphere plasma)发生器产生的等离子体顺序扫描由滤色片阵列基板结构300暴露的每个焊盘，或者，共同地扫描滤色片阵列基板结构300的每个焊盘，由此暴露栅焊盘150和数据焊盘160的透明导电膜170。或者，将滤色片阵列基板结构300和薄膜晶体管阵列基板结构302结合构成的多个液晶单元作为小盒引入。然后，经过常压等离子体蚀刻由滤色片阵列基板结构300暴露在焊盘区的保护膜118，并进一步暴露栅焊盘150和数据焊盘160的透明导电膜170。另外，将具有通过密封胶254相互连接的滤色片阵列基板结构300和薄膜晶体管阵列基板结构302的整个液晶显示面板浸入蚀刻液中，或者，只是将对应于栅焊盘150和数据焊盘160的焊盘区浸入蚀刻液中，由此暴露栅焊盘150和数据焊盘160中的透明导电膜170。
如上所述，按照本发明，用与数据线相同的具有强抗电化学腐蚀性的金属形成设置在对应于划线区(横过划线SCL的短路线区)的区域处的短路线。划线工艺中，在划线区暴露形成短路线的金属，以使焊盘与短路线接触。换句话说，用含钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或MoW的金属层109或含ITO或IZO的透明导电材料形成短路线。而且，在划线工艺后沿着基板的侧表面暴露具有强抗化学腐蚀性的金属，用以防止出现信号线的腐蚀现象。
本行业的技术人员应了解，在不脱离本发明的精神或范围的前提下，按本发明的液晶显示面板及其制造方法还会有各种改进和变化。因此，本发明的各种改进和变化包括在由所附的权利要求书及其等效物界定的本发明的范围内。

Claims (36)

1、一种液晶显示面板，包括薄膜晶体管阵列基板结构，和与薄膜晶体管阵列基板结构连接的滤色片阵列基板结构，所述的薄膜晶体管阵列基板结构包括：
基板；
栅线和数据线，其淀积在基板上，并用设置在其间的栅绝缘图形使其相互绝缘；
薄膜晶体管，其设置在栅线和数据线的交叉点；
淀积的保护膜，用于保护薄膜晶体管；和
分别连接到栅线和数据线中的每根线的焊盘结构，所述的焊盘结构包括透明导电膜和数据金属层；
其中，保护膜淀积在滤色片阵列基板结构与薄膜晶体管阵列基板结构重叠的区域内，由此使数据金属层或透明导电膜沿着基板的侧边部分暴露。
2、按照权利要求1的液晶显示面板，其特征是，焊盘结构包括：
栅焊盘，其连接到栅线，并包括与栅线的材料相同的透明导电膜材料；和
数据焊盘，其连接到数据线，并包括与数据线的材料相同的透明导电膜材料。
3、按照权利要求1的液晶显示面板，其特征是，薄膜晶体管包括：
连接到栅线的栅电极；
连接到数据线的源电极；
设置成与源电极相对的漏电极；和
半导体图形，覆盖栅电极，其间设置有栅绝缘图形，并限定源电极与漏电极之间的沟道部分。
4、按照权利要求1的液晶显示面板，其特征是，栅线和栅电极包括透明导电材料和与焊盘结构的材料相同的栅金属膜材料。
5、按照权利要求1的液晶显示面板，其特征是，透明导电材料包括TO，ITO，IZO和ITZO中的至少一种。
6、按照权利要求4的液晶显示面板，其特征是，栅材料包括钼(Mo)，铜(Cu)，钽(Ta)和钛(Ti)中的至少一种。
7、按照权利要求1的液晶显示面板，其特征是，金属层包括钼(Mo)，铬(Cr)，钛(Ti)，钽(Ta)和MoW中的至少一种。
8、按照权利要求1的液晶显示面板，还包括形成在保护膜上与保护膜相同图形的定向膜。
9、按照权利要求1的液晶显示面板，还包括：
多个焊盘，每个焊盘连接到设置在显示区的栅线和数据线中的每根线，多个包括透明导电膜和栅金属膜的焊盘，其中，透明导电膜的一部分沿着薄膜晶体管阵列基板结构的划线暴露。
10、一种液晶显示面板的制造方法，包括以下步骤：
基板上形成第一导电图形组和像素电极，第一导电图形组包括：栅线，栅电极，栅焊盘和数据焊盘，每一个焊盘都包括透明导电膜，；
在已经形成有第一导电图形组和像素电极的基板上形成半导体图形和栅绝缘图形；
已经形成有半导体图形和栅绝缘图形的基板上形成第二导电图形组，第二导电图形组包括：数据线，源电极，和漏电极；
用第一导电图形组，半导体图形，和第二导电图形组形成薄膜晶体管；
基板上形成保护膜和薄膜晶体管，以此保护薄膜晶体管；
在保护膜上除包括栅焊盘和数据焊盘的区域之外的区域内形成定向膜；
用定向膜作掩模从焊盘区的一部分除去保护膜，暴露包含在焊盘区中的透明导电膜；和
沿着划线对基板进行划线，划线横过连接到数据焊盘和栅焊盘的短路线，
其中，将短路线设置成可在划线步骤中使透明导电膜和数据金属层中的至少一个沿着基板的侧边部分暴露。
11、按照权利要求10的方法，其进一步包括用第二导电图形、栅绝缘图形和半导体图形中的至少一个作掩模，使包含在短路线，像素电极，栅焊盘和数据焊盘中的透明导电膜的各部分曝光的步骤。
12、按照权利要求10的方法，其进一步包括：形成与短路线相连的短路棒的步骤。
13、按照权利要求12的方法，其特征是，短路棒、栅线和栅电极中的至少一个包括与焊盘结构的材料相同的透明导电材料和栅金属膜。
14、按照权利要求12的方法，其特征是，短路线形成为与数据金属层连续，和连接到短路棒和数据焊盘或栅焊盘，其中，多个穿过栅绝缘图形，和半导体图形的短路接触孔暴露短路棒，数据焊盘，和栅焊盘。
15、按照权利要求12的方法，其特征是，短路棒包括与短路线的材料相同的数据金属层材料。
16、按照权利要求13的方法，其特征是，短路线包括接触数据焊盘，栅焊盘，和短路棒的栅金属膜的数据金属层。
17、按照权利要求10的方法，其特征是，短路线包括透明导电材料和栅金属膜材料，其中，沿着基板的划线除去栅金属膜的一部分，以暴露透明导电膜。
18、按照权利要求10的方法，其特征是，透明导电膜包括TO，ITO，IZO和ITZO中的至少一种。
19、按照权利要求13的方法，其特征是，栅金属膜包括钼(Mo)，铜(Cu)钽(Ta)和钛(Ti)中的至少一种。
20、按照权利要求17的方法，其特征是，栅金属膜包括钼(Mo)，铜(Cu)钽(Ta)和钛(Ti)中的至少一种。
21、按照权利要求10的方法，其特征是，数据金属膜包括钼(Mo)，铜(Cu)钽(Ta)，钛(Ti)和MoW中的至少一种。
22、按照权利要求10的方法，其特征是，用定向膜作掩模从部分焊盘区除去保护膜以暴露设置在焊盘区中的透明导电膜的步骤包括：
在设置有保护膜的基板上印刷定向膜；和
用定向膜作掩模从部分焊盘区蚀刻保护膜。
23、一种液晶显示面板的制造方法，包括以下步骤：
设置薄膜晶体管阵列基板结构，其具有：其间用栅绝缘图形使其相互绝缘的淀积在基板上的栅线和数据线，设置在栅线与数据线的交叉点的薄膜晶体管，连接到薄膜晶体管的像素电极，用于保护薄膜晶体管而淀积的保护膜，连接到栅线和数据线中的每根线并包括透明导电膜和数据金属层的焊盘结构；
连接滤色片阵列基板结构和薄膜晶体管阵列基板结构；和
在薄膜晶体管阵列基板结构与滤色片阵列基板结构重叠的区域中设置保护膜，以使数据金属层或透明导电膜沿着基板的侧边部分暴露。
24、按照权利要求23的方法，其特征是，设置薄膜晶体管阵列基板结构的步骤包括：
基板上形成第一导电图形组，和像素电极，第一导电图形组包括：栅线，栅电极，栅焊盘和数据焊盘，每个部件均包括透明导电膜；
在已经形成有第一导电图形组和像素电极的基板上形成半导体图形和栅绝缘图形；
在已经形成有半导体图形和栅绝缘图形的基板上形成第二导电图形组，第二导电图形组包括：数据线，源电极，和漏电极；
用第一导电图形组，半导体图形，栅绝缘图形，和第二导电图形组形成薄膜晶体管；
在基板和薄膜晶体管上设置保护薄膜晶体管的保护膜；
在保护膜上除包括栅焊盘和数据焊盘的区域以外的区域形成定向膜；
用定向膜作掩模，从部分焊盘区除去保护膜，以暴露包含在焊盘区中的透明导电膜；和
沿着划线对基板进行划线，划线横过连接到数据焊盘和栅焊盘的短路线，
其中，将短路线设置成可在划线步骤中使透明导电膜和数据金属层中的至少一个沿着基板的侧边部分暴露。。
25、按照权利要求24的方法，其进一步包括用第二导电图形，栅绝缘图形，和半导体图形中的至少一个作掩模，暴露包含在短路线，像素电极，栅焊盘和数据焊盘中的透明导电膜的各部分的步骤。
26、按照权利要求24的方法，其进一步包括形成与短路线相连的短路棒的步骤。
27、按照权利要求26的方法，其特征是，短路棒，栅线，和栅电极中的至少一个包括与焊盘结构的材料相同的透明导电膜材料和栅金属膜材料。
28、按照权利要求26的方法，其特征是，短路线形成为与数据金属层连续，和连接到短路棒和数据焊盘或栅焊盘，其中，多个穿过栅绝缘图形，和半导体图形短路接触孔暴露短路棒，数据焊盘，和栅焊盘。
29、按照权利要求26的方法，其特征是，短路棒包括与短路线的材料相同的数据金属层材料。
30、按照权利要求27的方法，其特征是，短路线包括与数据焊盘，栅焊盘，和短路棒的栅金属膜相接触的数据金属层。
31、按照权利要求24的方法，其特征是，短路线包括透明导电材料和栅金属膜材料，其中，沿着基板的划线除去栅金属膜的一部分，以暴露透明导电膜。
32、按照权利要求24的方法，其特征是，透明导电膜包括TO，ITO，IZO和ITZO中的至少一种。
33、按照权利要求27的方法，其特征是，栅金属膜包括钼(Mo)，铜(Cu)钽(Ta)和钛(Ti)中的至少一种。
34、按照权利要求31的方法，其特征是，栅金属膜包括钼(Mo)，铜(Cu)钽(Ta)和钛(Ti)中的至少一种。
35、按照权利要求24的方法，其特征是，数据金属膜包括钼(Mo)，铜(Cu)钽(Ta)，钛(Ti)和MoW中的至少一种。
36、按照权利要求23的方法，其特征是，用滤色片阵列基板结构作掩模暴露焊盘区的透明导电膜的步骤包括：
用滤色片阵列基板结构作掩模经过蚀刻工艺从焊盘区除去保护膜。
CNB2004100837031A 2003-10-14 2004-10-14 液晶显示面板及其制造方法 Expired - Fee Related CN100371819C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030071392A KR100558715B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법
KR1020030071392 2003-10-14
KR1020030071394 2003-10-14
KR1020030071394A KR100558716B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1607442A true CN1607442A (zh) 2005-04-20
CN100371819C CN100371819C (zh) 2008-02-27

Family

ID=34425458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100837031A Expired - Fee Related CN100371819C (zh) 2003-10-14 2004-10-14 液晶显示面板及其制造方法

Country Status (2)

Country Link
US (1) US7220611B2 (zh)
CN (1) CN100371819C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707534A (zh) * 2011-06-09 2012-10-03 京东方科技集团股份有限公司 电子显示装置及其制造方法及电子纸
CN101526738B (zh) * 2008-03-04 2013-03-06 株式会社东进世美肯 光致抗蚀剂组合物和使用该组合物制造阵列基板的方法
CN103337479A (zh) * 2013-07-05 2013-10-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN103887236A (zh) * 2014-03-17 2014-06-25 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104167418A (zh) * 2014-06-30 2014-11-26 厦门天马微电子有限公司 一种阵列基板、制造方法及液晶显示面板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
KR101186019B1 (ko) * 2004-12-29 2012-09-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
KR20070071324A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101376973B1 (ko) * 2007-04-27 2014-03-25 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TWI605509B (zh) * 2007-09-03 2017-11-11 半導體能源研究所股份有限公司 薄膜電晶體和顯示裝置的製造方法
US8198807B2 (en) * 2008-02-28 2012-06-12 Corning Incorporated Hermetically-sealed packages for electronic components having reduced unused areas
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
JP5336102B2 (ja) * 2008-04-03 2013-11-06 三菱電機株式会社 Ｔｆｔ基板
TWI380081B (en) * 2008-08-20 2012-12-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and method of fabricating the same
TWI373653B (en) * 2008-09-01 2012-10-01 Au Optronics Corp Conducting layer jump connection structure
CN101825963B (zh) * 2009-03-03 2012-02-01 瀚宇彩晶股份有限公司 内嵌式触控输入显示面板
KR20120039947A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR101782872B1 (ko) * 2010-12-15 2017-09-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20120128966A (ko) * 2011-05-18 2012-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN102934154B (zh) * 2011-05-26 2016-04-13 株式会社日本有机雷特显示器 显示面板及其制造方法
CN103021945B (zh) * 2012-12-31 2015-07-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN106324934A (zh) * 2016-11-08 2017-01-11 深圳市华星光电技术有限公司 短路棒结构及阵列基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362413B2 (ja) 1992-09-11 2003-01-07 株式会社日立製作所 液晶表示装置
JPH06308529A (ja) 1993-04-19 1994-11-04 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100238795B1 (ko) * 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JP2000002886A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
JP2001154221A (ja) 1999-11-25 2001-06-08 Nec Kagoshima Ltd アクティブマトリクス型液晶表示パネルの製造方法
JP4678933B2 (ja) * 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002329576A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100443538B1 (ko) 2001-08-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI241430B (en) * 2002-03-01 2005-10-11 Prime View Int Corp Ltd Method for forming a bonding pad in a TFT array process for a reflective LCD and bonding pad formed by the same
US6897099B2 (en) * 2002-07-23 2005-05-24 Lg. Philips Lcd Co., Ltd. Method for fabricating liquid crystal display panel
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101526738B (zh) * 2008-03-04 2013-03-06 株式会社东进世美肯 光致抗蚀剂组合物和使用该组合物制造阵列基板的方法
CN102707534A (zh) * 2011-06-09 2012-10-03 京东方科技集团股份有限公司 电子显示装置及其制造方法及电子纸
CN102707534B (zh) * 2011-06-09 2016-06-08 京东方科技集团股份有限公司 电子显示装置及其制造方法及电子纸
CN103337479A (zh) * 2013-07-05 2013-10-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
WO2015000256A1 (zh) * 2013-07-05 2015-01-08 合肥京东方光电科技有限公司 阵列基板、显示装置及阵列基板的制作方法
EP3018704A4 (en) * 2013-07-05 2017-02-15 Boe Technology Group Co. Ltd. Array substrate, display device, and method for manufacturing array substrate
US9608118B2 (en) 2013-07-05 2017-03-28 Boe Technology Group Co., Ltd. Array substrate, display device and manufacturing method of array substrate
CN103887236A (zh) * 2014-03-17 2014-06-25 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103887236B (zh) * 2014-03-17 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9881941B2 (en) 2014-03-17 2018-01-30 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN104167418A (zh) * 2014-06-30 2014-11-26 厦门天马微电子有限公司 一种阵列基板、制造方法及液晶显示面板
CN104167418B (zh) * 2014-06-30 2017-09-01 厦门天马微电子有限公司 一种阵列基板、制造方法及液晶显示面板

Also Published As

Publication number Publication date
CN100371819C (zh) 2008-02-27
US7220611B2 (en) 2007-05-22
US20050077517A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
CN1607442A (zh) 液晶显示面板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN100417998C (zh) 薄膜晶体管阵列基板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100335958C (zh) 共平面开关型液晶显示装置及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1991539B (zh) 液晶显示器件及其制造方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN1797773A (zh) 薄膜晶体管阵列基板及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1991470A (zh) 液晶显示装置的阵列基板及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1875312A (zh) 具有触摸屏功能的液晶显示装置及其构造方法
CN1637557A (zh) 液晶显示器及其制造方法
CN1550857A (zh) 水平电场施加型液晶显示器及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1904702A (zh) 液晶显示器及其制造方法
CN1797151A (zh) 液晶显示装置及其制造方法
CN1625714A (zh) 垂直排列模式的液晶显示装置
CN1991549A (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN1716065A (zh) 液晶显示器件的焊盘结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080227

Termination date: 20171014

CF01 Termination of patent right due to non-payment of annual fee