TW483175B - Method of manufacturing thin film transistor panel having protective film of channel region - Google Patents
Method of manufacturing thin film transistor panel having protective film of channel region Download PDFInfo
- Publication number
- TW483175B TW483175B TW090109992A TW90109992A TW483175B TW 483175 B TW483175 B TW 483175B TW 090109992 A TW090109992 A TW 090109992A TW 90109992 A TW90109992 A TW 90109992A TW 483175 B TW483175 B TW 483175B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- electrode
- forming
- manufacturing
- transistor panel
- Prior art date
Links
- 239000010408 film Substances 0.000 title claims abstract description 456
- 239000010409 thin film Substances 0.000 title claims abstract description 99
- 230000001681 protective effect Effects 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 101
- 230000008569 process Effects 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 42
- 229910000679 solder Inorganic materials 0.000 claims description 41
- 239000007789 gas Substances 0.000 claims description 32
- 238000003466 welding Methods 0.000 claims description 26
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 claims description 12
- 229910000043 hydrogen iodide Inorganic materials 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000009713 electroplating Methods 0.000 claims 1
- 230000033116 oxidation-reduction process Effects 0.000 claims 1
- 230000009257 reactivity Effects 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 6
- 239000010407 anodic oxide Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 69
- 230000015572 biosynthetic process Effects 0.000 description 56
- 239000010410 layer Substances 0.000 description 54
- 238000005530 etching Methods 0.000 description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910052770 Uranium Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 238000007743 anodising Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000036962 time dependent Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012943 hotmelt Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229940124339 anthelmintic agent Drugs 0.000 description 1
- 239000000921 anthelmintic agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
483175 五、發明説明（]) [發明之領域] 本發明有關於適於應用在動態矩陣型液晶顯示裝置 等之薄膜電晶體面板之製造方法，尤其有關於具有薄膜 電晶體之通道區域之保護膜之薄膜電晶體之可以減少處 理步驟藉以廉價製造之薄膜電晶體面板之製造方法。 [習知之技術] 當製造應用在動態矩陣型液晶顯示裝置之薄膜電晶 體面板之情況時，爲著提高生產效率，作爲薄膜電晶體 面板之基體之由玻璃等構成之透明基板，使用對應到多 個薄膜電晶體面板部份之大小者，以指定之工程一起製 造多個部份，然後將各個單體切斷。另外，在製造具備 有作爲開關元件之薄膜電晶體之薄膜電晶體面板之情況 時，在包含有薄膜電晶體之閘極電極之閘極線（掃描信 號線）等之表面形成陽極氧化膜，用來提高絕緣耐壓。 另外，在切斷各個單體之前，例如當對定向膜進行摩擦 處理時由於產生靜電，在切斷各個單體後，例如由於與 帶有靜電等之高電壓之其他物體接觸，在薄膜電晶體會 產生絕緣破壞，薄膜電晶體之電壓-電流特性會產生變化 ，因此需要進行靜電對策用來防止此種問題。 第20圖用來說明此種習知例，圖中表示在與薄膜電 晶體面板之多個部份之大小對應之玻璃基板上，形成圖 素電極等之狀態之薄膜電晶體面板之等效電路之平面圖 。與薄膜電晶體面板之多個部份之大小對應之玻璃基板 1，最後經由沿著一點鏈線所不之切割線2切斷，用來 483175 五、發明説明（2 ) 分開成爲各個單體。在此種情況，切割線2所包圍之區 域成爲面板形成區域3，其周圍成爲面板非形成區域4 。另外，面板形成區域3中之二點鏈線所包圍之區域成 爲顯示區域5，其周圍成爲非顯示區域6。 在顯示區域5內設有：多個圖素電極7，被配置成矩 陣狀；多個薄膜電晶體8，分別連接到該等圖素電極7 ;多個掃描信號線9，被配置在列方向，用來將掃描信 號供給到薄膜電晶體8 ;多個資料信號線1 0，被配置在 行方向，用來將資料信號供給到薄膜電晶體8 ;多個補 助電容線1 1，被配置在列方向，與圖素電極7之間形 成補助電容部Cs ;保護環1 3，包含有被配置在多個圖 素電極7之周圍之跳線1 2 ;多個掃描信號線側之保護 元件1 4，分別存在於保護環1 3之外側之保護環1 3與 各個掃描信號線9之間，各由2個之保護用薄膜電晶體 構成；和多個資料信號線側之保護元件1 5，分別存在 於保護環1 3之外側之保護環1 3與信號線1 〇之間，各 由2個之保護用薄膜電晶體構成。在面板非形成區域4 設有格子狀之供電線1 6。 各個掃描信號線9之左端部，經由被設在非顯示區 域6之虛線所示半導體晶片裝載區域1 7內之輸出側之 連接焊接點（掃描電極端子）1 8，連接到供電線1 6。各 個資料信號線1 〇之上端部，經由非顯示區域6之虛線 所示之半導體晶片裝載區域1 9內之輸出側之連接焊接 點（資料電極端子）2 0，連接到供電線1 6。被設在半導 -4- 483175 五、發明説明（3 ) 體晶片裝載區域17 ’ 19內之輸入側之連接焊接點21， 22，經由配線24，連接到被設在非顯示區域6之指定 位置之外部連接端子2 3。外部連接端子2 3連接到供電 線1 6。各個補助電容線11之右端部，經由被配置在保 護環1 3右邊部之外側之共同線2 5和連接焊接點2 6， 連接到供電線1 6。另外，亦可以使共同線2 5連接到保 護環1 3。 掃描信號線側之保護元件1 4中之上側保護用薄膜電 晶體之閘極電極G和源極電極S —起連接到掃描信號 線9，汲極電極D連接到保護環1 3。掃描信號線側之 保護元件1 4中之下側之保護用薄膜電晶體之閘極電極 G和源極電極S —起連接到保護環1 3，汲極電極D連 接到掃描信號線9。資料信號線側之保護元件〗5中之 左側之保護用薄膜電晶體之閘極電極G和源極電極S 一起連接到保護環1 3，汲極電極D連接到資料信號線 1 〇。資料信號線側之保護元件1 5中之右側之保護用薄 膜電晶體之閘極電極G和源極電極S —起連接到資料 信號線1 0，汲極電極D連接到保護環1 3。 下面將參照第2 1圖所示之製造工程用來說明該薄膜 電晶體面板之製造方法。首先，在第2 1圖之1層成膜 工程s 1 ’圖中未顯示者，在玻璃基板之上面，成膜A1 或A1合金等構成之A1系金屬膜，其次在第21圖之第 1光抗蝕劑形成工程S2，在A1系金屬膜之上面成膜第 1光抗蝕劑膜，其次在第2丨圖之掃描信號線等形成工 483175 五、發明説明（4 ) 程S 3，以第1光抗蝕劑膜作爲遮罩，對A1系金屬膜進 行蝕刻，然後將第1光抗蝕劑膜剝離。 如此一來，如第22圖所示，在玻璃基板1之上面， 形成由A1系金屬膜構成之薄膜電晶體8之閘極電極G ，掃描信號線9，補助電容線1 1，保護環1 3之一部份 13 a(在此處之情況爲第20圖所示之保護環13之上邊部 ，下邊部和右邊部，以下稱爲下部保護環1 3 a)，和下 層連接焊接點1 8a。另外，形成第20圖所示之供電線 1 6，連接焊接點21，22，外部連接端子23，配線24， 共同線2 5，和連接焊接點2 6等。另外，保護元件1 4， 1 5之保護用薄膜電晶體之形成因爲與薄膜電晶體8之 形成大致相同，故其說明加以省略。 其次，在第21圖之第2光抗蝕劑形成工程S4，如第 22圖所示，在下層連接焊接點1 8a上形成第2光抗蝕 劑膜29a，和在下部保護環13a之連接部（與第20圖之 跳線1 2連接之部份）上，形成第2光抗蝕劑膜29b。其 次，在第21圖之陽極氧化工程S5，當以第20圖所示 之供電線1 6作爲一方之電極進行陽極氧化時，如第2 3 圖所示，在薄膜電晶體8之閘極電極G，掃描信號線9 ，補助容量線1 1等之表面形成陽極氧化膜3 0，在被第 2光抗蝕劑膜29a，2 9b覆蓋之下層連接焊接點i8a之 表面和下部保護環1 3 a之連接部之表面未形成陽極氧化 膜。然後，將第2光抗蝕劑膜29a，29b剝離。 其次，在第21圖之3層成膜工程S6，如第24圖所 483175 五、發明説明（5 ) 示，連續的成膜由氮化矽構成之閘極絕緣膜3 1，由真 非晶形矽構成之半導體膜32，和由氮化矽構成之保護 膜形成用膜3 3。其次，在第2 1圖之第3光抗蝕劑形成 工程S7，在保護膜形成用膜33之上面塗布第3光抗蝕 劑膜，其次以閘極電極G等作爲遮罩，從背面側進行 曝光，和使用圖中未顯示之光遮罩表面側進行曝光，然 後進行顯像。如此一來，如第2 4圖所示，在薄膜電晶 體8之閘極電極G上之保護膜形成用膜3 3之上面，形 成第3光抗蝕劑膜34a。另外，在兩線9，10之交差區 域之保護膜形成用膜33之上面，形成第3光抗鈾劑膜 34b ° 其次，在第21圖之保護膜形成工程S8，以第3光抗 蝕劑膜34a，3 4b作爲遮罩，對保護膜形成用膜33進行 濕式蝕刻。如此一來，如第2 5圖所示，在第3光抗蝕 劑膜34a，3 4b之各個之下，形成保護膜33a，33b。然 後，將第3光抗蝕劑膜34a，34b剝離。在此種情況， 保護膜3 3b用來提高兩線9，1 0之交叉區域之絕緣耐壓 。另外，保護膜33a用來保護半導體膜32之通道區域 ，下面將說明薄膜電晶體之製造處理之詳細部份。 其中，當對保護膜形成用膜3 3進行濕式蝕刻時，在 半導體膜32有針孔等之缺陷之情況，蝕刻液會染入到 半導體膜32到達閘極絕緣膜3 1，在閘極絕緣膜3 1形 成針孔，因而受損。但是，在包含閘極電極G之掃描 信號線9等之表面因爲形成有陽極氧化膜3 0，所以可 483175 五、發明説明（6 ) 以防止閘極電極3 0和源極電極S或汲極電極D之短路 之發生，另外，可以使閘極絕緣膜3 1之實質之絕緣耐 壓不會降低。 其次，在第21圖之η型非晶形矽成膜工程S9，如第 26圖所示，成膜η型非晶形矽膜3 5。其次，在第21圖 之3層成膜工程S 1 0，如第26圖所示，連續的成膜Cr 膜3 6，A1系金屬膜3 7，C ι·膜3 8。
其次，在第2 1之第4光抗蝕刻形成工程S 1 1，如第 26圖所不’在上層之Cr層38之上面之各個指定位置 ，形成第4光抗蝕劑膜39a〜3 9d。在此種情況，第4光 抗蝕劑膜3 9a，3 9b用來形成薄膜電晶體8之汲極電極 D和源極電極S等。第3光抗蝕劑膜39c用來形成資料 信號線1 〇和下層連接焊接點。第4光抗蝕劑膜3 9 d用 來形成保護環1 3之其餘部份，亦即第2 0圖所示之保護 環1 3之左邊部。
其次，在第2 1圖之資料信號線等形成工程S 1 2，以 第4光抗蝕劑膜39a〜3 9d作爲遮罩，對Cr膜38，A1系 金屬膜3 7，C r膜3 6進行蝕刻，其次在第2 1圖之裝置 區域形成工程S13，以第4光抗蝕劑膜39a〜39d作爲遮 罩，對η型非晶形矽膜35和半導體膜32進行蝕刻。 如此一來，如第2 7圖所示，形成資料信號線1 〇和 下層連接焊接點20a。在此種情況，資料信號線1 〇和 下層連接焊接點20a成爲5層構造，從下面起依照順序 爲半導體膜32，η型非晶形矽膜35，Cr膜36，A1系金 483175 五、發明説明（7 ) 屬膜37，和Cr膜38。 另外，在薄膜電晶體8之形成區域，在閘極絕緣膜 3 1之上面之指定位置，形成半導體膜3 2a，和在保護膜 3 3a之上面兩側和半導體膜32a之上面兩側形成汲極電 極D和源極電極S。在此種情況，汲極電極D和源極 電極S成爲4層構造，從下面起依照順序爲η型非晶 形矽膜35，Ci•膜36，Α1系金屬膜37，和Cr*膜38。其 中之保護膜33a，在對薄膜電晶體8之通道區域上之η 型非晶形矽膜3 5進行蝕刻時，用來防止由非晶形矽構 成之半導體膜32a之被蝕刻而使薄膜電晶體之特性劣化。 然後，形成保護環1 3之其餘之部份1 3b，亦即第20圖所 示之保護環1 3之左邊部。在此種情況，保護環1 3之其 餘之部份13b(以下稱爲上部保護環13b)成爲5層構造 ，從下面起依照順序爲半導體膜32，η型非晶形矽膜 35，Cr膜36，Α1系金屬膜37，和Cr膜38。然後，將 第4光抗蝕膜39a〜3 9d剝離。 其次，在第2 1圖之外塗層成膜工程S 1 4，成膜由氮 化矽構成之外塗層膜4 1 (參照第2 8圖），其次在第2 1 圖之第5光抗蝕劑形成工程S 1 5，在外塗層膜（上部絕 緣膜）4 1之上面形成第5光抗蝕劑膜（圖中未顯示），其 次在第2 1圖之接觸孔形成工程S 1 6，以第5光抗蝕劑 膜作爲遮罩，在外塗層膜4 1和閘極絕緣膜3 1之各個指 定位置形成接觸孔，然後將第5光抗蝕劑膜剝離。 如此一來，如第28圖所示，在薄膜電晶體8等之形 -9- 483175 五、發明説明（8 ) 成區域，在與源極電極S對應之部份之外塗層膜4 i， 形成接觸孔42。另外，在保護環1 3之跳線12之形成 區域’在與下部保護環1 3 a之連接部對應之部份之外塗 層膜4 1和閘極絕緣膜3 1，形成接觸孔43，和在與上部 保護環1 3b之連接部對應之部份之外塗層膜4 1，形成 接觸孔44。另外，在連接焊接點20之形成區域，在與 下層連接焊接點20a對應之部份之外塗層膜4 1，形成 接觸孔45。另外，在連接焊接點1 8之形成區域，在與 下層連接焊接點1 8 a對應之部份之外塗層膜4 1和閘極 絕緣膜31，形成接觸孔46^ 其次，在第21圖之ITO成膜工程S17，如第29圖所 不’成膜ITO膜47。其次，在第21圖之第6光抗f虫劑 形成工程S18，如第29圖所示，在ITO膜47之上面之 各個指定位置，形成第6光抗蝕劑膜48a〜4 8d。在此種 情況，第6光抗蝕劑膜48a用來形成圖素電極7。第6 光抗蝕劑膜48b用來形成保護環1 3之跳線1 2。第·6光 抗蝕劑膜48c，48d用來形成上層連接焊接點。 其次，在第2 1圖之圖素電極等形成工程S 1 9，以第 6光抗蝕劑膜48a〜4 8d作爲遮罩，對ITO膜47進行蝕 亥!1，其次將第6光抗蝕劑膜48a〜48d剝離。如此一來， 如第3 0圖所示，在薄膜電晶體8等之形成區域，於外 塗層膜4 1之上面之指定位置形成由χτο膜構成之圖素 電極7，使其經由接觸孔42連接到源極電極S。另外 ’在保護環1 3之跳線1 2之形成區域，於外塗層膜4 1 -10- 483175 五、發明説明（9 ) 之上面之指定位置，形成由ITO膜構成之跳線1 2。在 此種情況，跳線1 2之一端經由接觸孔43連接到下部保 護環1 3 a，另外一端經由接觸孔44連接到上部保護環 1 3b ° 另外，在連接焊接點20之形成區域，於外塗層膜4 ! 之上面之指定位置形成由ITO膜構成之上層連接焊接 點2 0b，使其經由接觸孔45連接到下層連接焊接點20a 。另外，在連接焊接點1 8之形成區域，於外塗層膜4 1 之上面之指定位置，形成由ITO膜構成之上層連接焊 接點1 8b，使其經由接觸孔46連接到下層連接焊接點 1 8a。在此種情況，當只以A1系金屬膜構成之下層連接 焊接點1 8a用來形成連接焊接點時，會使其表面從開口 部（接觸孔46)露出因而被氧化，但是因爲在其上形成 有由ITO膜構成之上層連接焊接點18b，所以不會產生 該問題。因此，獲得第20圖所示之薄膜電晶體面板。 在以此方式獲得之薄膜電晶體面板中，因爲構成圖素電 極7之ITO位於薄膜電晶體8之頂側，所以成爲所謂 之TOP-ITO構造。 其中，在製造該薄膜電晶體面板時，此處所說明之 情況是在沿著切割線2切斷之前之狀態，例如當對定向 膜進行摩擦處理時產生靜電。在此種情況，因爲面板形 成區域3內之所有之配線連接到面板非形成區域4之供 電線1 6，所以當將供電線1 6接地時，可以快速的除去 所產生之靜電。 -11- 483175 五、發明説明（1G )
下面將簡單的說明在製造該薄膜電晶體面板時，在 沿著切割線2切斷後，例如與帶有靜電之其他物體接觸 之情況。在此種情況’經由使保護元件1 4，1 5之保護 用薄膜電晶體適當的成爲Ο N狀態，用來使保護環1 3 ，所有之掃描信號線9和所有之資料信號線1 〇成爲同 電位。另外’保護元件1 4，1 5之保護用薄膜電晶體不 會對具備有該薄膜電晶體面板之液晶顯示裝置之正常之 顯示驅動造成不良之影響。 [發明所欲解決之問題] 但是，在上述之習知之薄膜電晶體面板之製造方法 中，特別是在第2 1圖之光抗蝕劑形成工程S4和陽極 氧化工程S5，因爲形成第2光抗蝕劑膜29a，29b，進 行陽極氧化處理，將第2光抗蝕劑膜2 9 a，2 9 b剝離， 所以會有製造工程數變多之問題。
另外，如第3 0圖所示，經由在A1系金屬膜所構成 之下層連接焊接點18a上，設置由ITO膜構成之上層 連接焊接點1 8b，用來形成連接焊接點1 8時，A1系金 屬膜和ITO膜之接觸特性會變劣，但是與此相對的， 當除去由A1系金屬膜構成之下層連接焊接點1 8 a上之 ITO膜時，露出之A1系金屬膜會與ITO膜之蝕刻液反 應而溶解，另外，當A1系金屬膜和ITO膜接觸時，由 於ITO之蝕刻液使A1系金屬膜氧化，和使ITO膜還原 ，會有所謂之由於電池反應而使兩者被腐蝕之問題。 [發明之槪要] -12- 483175 五、發明説明（1】） 本發明之目的是使製造工程數變少，和防止電池反 辱_之發生，和使連接焊接點之接觸特性變爲良好，依照 本發明時提供一種薄膜電晶體面板之製造方法，其特.徵 是所具備之工程包含有： 在基板（1)上包含表面之全體由導電性金屬膜構成， 形成包含連接焊接點（18)和閘極電極部（13a)之掃描信號 線（9); 在該基板（1)上和該掃描信號線（9)上形成閘極絕緣膜 (31); 在該閘極絕緣膜（3 1)上形成半導體膜（3 2); 在該半導體膜（3 2)上形成保護膜形成用膜（33); 利用乾式蝕刻對該保護膜形成用膜（3 3)進行圖型製作 ，用來在與該閘極電極部（13a)對應之該半導體膜（3 2)之 區域，形成保護膜（33b)·， 分別形成汲極電極（D)使其連接到從該保護膜（3 3 b)之 兩側露出之該半導體膜（32)之一方之區域，和形成源極 電極（S)使其連接到另外一方之區域； 在該汲極電極（D)，源極電極（S)和該閘極絕緣膜（3 1) 上，形成上部絕緣膜（4 1);和 在該上部絕緣膜（4 1)上形成連接到該源極電極（S)之 透明電極（7)。 [發明之實施例] (第1實施例） 第1圖表示本發明之第1實施例之動態矩陣型液晶顯 -13- 483175 五、發明説明（12 ) 示裝置所使用之薄膜電晶體面板之製造工程，第2圖〜 第9圖分別表示各個製造工程之薄膜電晶體面板之主要 部份擴大剖面圖。 另外，在本第1實施例中，圖素電極等形成在與多 個薄膜電晶體面板部份對應之大小之玻璃基板上，此種 狀態之等效電路平面圖因爲與第2 0圖所示之習知之情 況相同，所以爲著說明之方便，在第2圖〜第9圖中， 在與第2 0圖等相同名稱者，附加相同符號的進行說明。 在製造本第1實施例之薄膜電晶體面板之情況時， 首先在第1圖之1層成膜工程S1，圖中未顯示者，於 玻璃基板之上面，成膜由A1或A1合金等構成之A1系 金屬膜（低電阻導電性金屬膜），其次在第1圖之第1光 抗蝕劑形成工程S2，在A1系金屬膜之上面形成第1光 抗蝕劑膜，其次在第1圖之掃描信號線等形成工程S3 ’以第1光抗蝕劑膜作爲遮罩，對A1系金屬膜進行蝕 亥IJ ’然後將第1光抗蝕劑膜剝離。 如此一來，如第2圖所示，在玻璃基板1之上面， 形成由A1系金屬膜構成之薄膜電晶體8之閘極電極G ’掃插信號線9，補助電容線1 1，保護環1 3之一部份 1 3 a(在此種情況，第2 0圖所示之保護環1 3之上邊部， 下邊部和右邊部，以下稱爲上部保護環（3 a)，和連接焊 接點（掃描電極端子）1 8。另外，形成第20圖所示之供 電線1 6，連接焊接點2〗，22，外部連接端子23，配線 24 ’共同線25，和連接焊接點26等。另外，在此種情 -14- 483175 五、發明説明（13 ) 況，保護元件1 4，1 5之保護用薄膜電晶體之形成，因 爲與薄膜電晶體8之形成大致相同，故其說明加以省略。 其次，在第1圖之3層成膜工程S4，如第3圖所示 ，連續的成膜由氮化矽構成之閘極絕緣膜，由真非晶形 矽構成之半導體膜32，和由氮化矽構成之保護膜形成 用膜3 3。其次，在第1圖之第2光抗蝕劑形成工程S 5 ，於保護膜形成用膜3 3之上面塗布第2光抗蝕劑膜， 其次以閘極電極G等作爲遮罩，從背面側進行曝光， 和使用圖中未顯示之光遮罩從表面側進行曝光，然後進 行顯像。如此一來，如第3圖所示，在薄膜電晶體8之 閘極電極G上之保護膜形成用膜3 3之上面，形成第2 光抗蝕劑膜34a。另外，在兩線9，1 0之交叉區域之保 護膜形成用膜33之上面，形成第2光抗蝕劑膜34b。 其次，在第1圖之保護膜形成工程S6，以第2光抗 蝕劑膜34a，3 4b作爲遮罩，對保護膜形成用膜33進行 乾式蝕刻。該乾式蝕刻最好使用例如利用SF6和He， 或CF4和02之反應性離子蝕刻法。利用該乾式蝕刻， 如第4圖所示，在第2光抗鈾劑膜34a，34b之各個之 下，形成保護膜3 3 a，3 3 b。在此種情況，因爲進行乾 式蝕刻，所以即使在半導體膜32有針孔等之缺陷，閘 極絕緣膜3 1亦不會受損。亦即，當在半導體膜32有針 孔等之缺陷時，於使用有蝕刻液之濕式蝕刻對由氮化矽 膜構成之保護膜形成用膜3 3進行圖型製作時，蝕刻液 會從半導體膜3 2之缺陷部份到達閘極絕緣膜3 1，對由 -15- 483175 五、發明説明（14 ) 氮化矽膜構成之閘極絕緣膜進行蝕刻。因此，在閘極絕 緣膜3 1形成有達到閘極電極G之針孔，使閘極電極G 與源極S或汲極D產生短路，和產生閘極絕緣膜3 1之 絕緣耐壓之降低。與此相對的，本發明因爲使用對保護 膜形成用膜3 3進行乾式蝕刻之圖型製作方法，所以可 以防止上述之問題之發生。因此，包含閘極電極G之 掃描信號線9等，即使只由表面未具有陽極氧化膜之 A1系金屬膜形成，亦可以使閘極絕緣膜3 1之絕緣耐壓 不會降低。另外，保護膜3 3b用來提高兩線9，1 0之交 叉區域之絕緣耐壓。然後，將第2光抗蝕劑膜34a， 3 4 b彔丨J離。 其次’在第1圖之η型非晶形砂成膜工程S 7，如第 5圖所示，成膜η型非晶形矽膜3 5。其次，在第1圖之 1層成膜工程S8，如第5圖所示，成膜Cr，Mo，Ta等 之具有氧化還原電位比A1高之金屬膜37。其次，在第 1圖之第3光抗蝕劑形成工程S 9，如第5圖所示，在 金屬膜3 7之上面之各個指定位置，形成第3光抗蝕劑 膜39&〜39〇1。在此種情況，第3光抗蝕劑膜39&，3913 用來形成薄膜電晶體8之汲極電極D和源極電極S等 。第3光抗蝕劑膜3 9c用來形成資料信號線1 〇和下層 連接焊接點。第3光抗蝕劑膜3 9d用來形成保護環1 3 之其餘部份’亦即第20圖所示之保護環1 3之左邊部份。 其次’在第1圖之資料信號線等形成工程S丨〇，以第 3光抗触劑膜39a〜39d作爲遮罩，對金屬膜37進行蝕 -16- 483175 五、發明説明（15) 刻，其次在第1圖之裝置區域形成工程s 1 1，以第3光 抗蝕劑膜39a〜3 9d作爲遮罩，對^型非晶形矽膜35和 半導體膜3 2進行蝕刻。 如此一來，如第6圖所示，形成資料信號線1 〇和下 層連接焊接點20a。在此種情況，資料信號線！ 〇和下 層連接焊接點20a成爲3層構造，從下面起依照順序爲 半導體膜3 2，η型非晶形矽膜3 5，金屬膜3 7。 另外，在薄膜電晶體8等之形成區域，在閘極絕緣 膜3 1之上面之指定位置形成半導體膜3 2，和在保護膜 3 3 a之上面兩側和半導體膜3 2 a之上面兩側，形成汲極 電極D和源極電極S。在此種情況，汲極電極D和源 極電極S成爲2層構造，從下面起依照順序爲η型非 晶形矽膜3 5和金屬膜3 7。 另外更形成保護環1 3之其餘之部份1 3 b，亦即第2 0 圖所示之保護環1 3之左邊部。在此種情況，保護環i 3 之其餘之部份]3b(以下稱爲上部保護環13b)成爲3層 構造，從下面起依照順序爲半導體膜3 2，η型非晶形矽 膜3 5，金屬膜3 7。然後，將第3光抗蝕劑層3 9 a〜3 9 d 剝離。 其次在第1圖之外塗層成膜工程S 1 2，成膜由氮化矽 膜構成之外塗層膜41 (參照第7圖），其次在第1圖之 第4光抗触劑形成工程S 1 3，在外塗層膜4 1之上面形 成第4光抗蝕劑膜（圖中未顯示），其次在第1圖之接觸 孔形成工程S 1 4，以第4光抗蝕劑膜作爲遮罩，在外塗 -17- 483175 五、發明説明（16 ) 層膜4 1和閘極絕緣膜3 1之各個指定位置形成接觸孔， 其次將第4光抗鈾劑膜剝離。
如此一來，如第7圖所示，在薄膜電晶體8等之形 成區域，在與源極電極S對應之部份之外塗層膜4 1， 形成接觸孔4 2。另外，在保護環1 3之跳線1 2之形成 區域，在與下部保護環1 3 a之連接部對應之部份之外塗 層膜4 1和閘極絕緣膜3 1，形成接觸孔43，和在與上部 保護環1 3 b之連接部對應之部份之外塗層膜4 1，形成 接觸孔44。另外，在連接焊接點20之形成區域，在與 下層連接焊接點20a對應之部份之外塗層膜41，形成 接觸孔4 5。另外，在連接焊接點1 8之形成區域，在與 連接焊接點1 8對應之部份之外塗層膜4 1和閘極絕緣膜 3 1，形成接觸孔4 6。
其次，在第1圖之ITO成膜工程，如第8圖所示， 成膜ITO膜47。其次，在第！圖之第5光抗蝕劑形成 工程S 1 6，如第8圖所示，在ITO膜47之上面之各個 指定位置，形成第5光抗蝕劑膜4 8 a〜4 8 c。在此種情況 ，第5光抗蝕劑膜48a用來形成圖素電極7。第5光抗 倉虫劑膜4 8 b用來形成保護環1 3之跳線1 2。第5光抗飽 劑膜4 8 c用來形成連接焊接點（資料電極端子）2 〇之上層 連接焊接點20b。 其次’在第1圖之圖素電極等之形成工程S17，以第 5光抗蝕劑膜48 a〜4 8c作爲遮罩，對it〇膜47進行蝕 刻。在此種情況，如第8圖所示，在連接焊接點（掃描 -18- 483175 五、發明説明（17 ) 電極端子）1 8上，進行爲著不形成光抗蝕劑膜之蝕刻， 用來使A1金屬膜構成之連接焊接點（掃描電極端子）1 8 露出（參照第9圖）。因此，當以濕式蝕刻進行IT 0膜 47之蝕刻時，露出之A1系金屬膜會與ITO膜之蝕刻液 反應和溶解，另外，A1系金屬膜和ITO膜經由保護環 13產生連接，所以由於ITO膜之蝕刻液使A1系金屬膜 被氧化，ITO膜被還原，由於所謂之電池反應使兩者被 腐蝕。因此，在本發明中，以乾式蝕刻進行ITO膜之 蝕刻爲其特徵。 下面將具體的說明對ITO膜進行乾式蝕刻之方法。 第1 4圖表示透明電極形成裝置，亦即反應性離子蝕 亥ij (RIE)裝置之槪略構造圖◦該RIE裝置使用陰極耦合 方式，具備有反應容器1〇〇。在反應容器100內之下部 設有下部電極（陰極）1 02，在上部設有上部電極（陽極 )1 03。下部電極102經由阻擋電容器104連接到RF電 源1 0 5。上部電極1 0 3被接地。在反應容器1 〇 〇之左部 設有氣體導入口 106，在右部設有氣體排出口 1〇7。氣 體導入口 106連接到用以供給碘化氫氣體（鹵化氫氣體） 和氦氣（惰性氣體）之混合氣體之氣體供給裝置（圖中未 顯示）。被裝載在下部電極1 02上之試料1 〇8是薄膜電 晶體面板，如第8圖所示，在玻璃基板1上具有：多個 薄膜電晶體8 ;外塗層膜4 1，覆蓋在該等薄膜電晶體8 ;ITO膜47，成膜在該外塗層膜41 ;和光抗蝕劑 48a〜48c，形成在ITO膜47上。 -19- 483175 五、發明説明（18 ) 在使用該RIE裝置對試料108之ITO膜47進行乾式 蝕刻時，首先，從氣體排出口 1 07將反應容器1 〇〇內之 氣體排出，用來使反應容器1 〇〇內成爲真空狀態後，從 氣體導入口 1 06將供給自氣體供給裝置之碘化氫氣體和 氨氣之混合氣體，導入到反應容器1 00內。在此種情況 ，使反應容器1〇〇內之壓力成爲3Pa，從RF電源106 施加 1 3.5 6MHz 之 RF 電力 2.4kW。 然後，使混合氣體總流量成爲200ccm，變化氦氣對 碘化氫氣體之流量比（He/HI)，檢查試料108之ITO膜 之蝕刻率和鈾刻率均一性，獲得第1 5圖所示之結果。 在第1 5圖中，白圓表示蝕刻率，黑圓表示蝕刻率均一 性。蝕刻率均一性是指當蝕刻率之最大値和最小値爲 El，E2時，以（El-E2)/(El+E2)xl00°/()表示之値，該値 越小表示蝕刻率越均一。 在乾式蝕刻氣體只使用碘化氫氣體之情況時，亦即 在第1 5圖中流量比（He/HI)爲0之情況時，白圓所示之 蝕刻率爲5 50A/分程度之較大値，所以較好，但是黑 圓所示之蝕刻率均一性爲65 %程度之較大値，所以不好 。亦即’在乾式蝕刻氣體只使用碘化氫氣體之情況時， 可以獲得高蝕刻率，但是蝕刻率均一性變劣。 與此相對的，當乾式蝕刻氣體使用碘化氫氣體和氦 氣之混合氣體時，如第1 5圖所示，白圓所示之蝕刻率 在流量比（He/HI)爲0.2時成爲最大（大約5 90A/分）’ 比其大或比其小均逐漸的減小，但是即使流量比 -20- 483175 五、發明説明（19 ) (He/HI)爲0.5時’亦爲400A/分以上之良好之値。另 外一方面，黑圓所示之蝕刻率均一性隨著流量比 (He/HI)之變大而變小，亦即變佳，特別是在流量比 (He/HI)在0.2以上時急激的變佳。 考察此點，可以視爲是利用氦氣離子之物理濺散效 應，用來補償碘化氫氣體離子對反應性離子蝕刻之試料 1 08之ITO膜之不均一蝕刻。因此，經由在碘化氫氣體 添加氦氣，可以使蝕刻率均一化。在此種情況，從第 1 5圖進行判斷，白圓所示之蝕刻率在流量比（He/HI)大 於0.5時，變成爲400A/分以下之較小値，另外一方 面，以黑圓表示之蝕刻率均一性在流量比（He/HI)在0.2 以上時急激的變佳，因此流量比（He/HI)最好爲0.2〜0.5 。另外，由第15圖可以明白，當流量比（He/HI)爲0.3 時，蝕刻率變成爲520A/分程度之較大之値，蝕刻率 均一性爲35%程度之較小之値，因此流量比（He/HI)最 好爲〇 . 3程度。 下部電極102如第16圖所示，使用在電極板（3 4 Ox 3 40 mm)l 1 1內設有蛇行狀之1根配置112者，使熱熔 媒（克路田）在配管Π2流動，將試料108之基板溫度設 定成爲8 0 °C。另外，下部電極1 〇 2如第1 7圖所示，使 用在電極板（3 4 0x34 0mm)l 1 1內之中央部設置蛇行狀之 1根配管1 1 3，和在外周部設置另外1根之配管1 1 4者 ，使熱熔媒（克路田）在該兩個配管Π 3，1 1 4流動，將 試料1 0 8之基板溫度設定成在中央部爲8 0 t，在外周 -21- 483175 五、發明説明（20 ) 部爲uor。在此種情況，可以在3〇〜ii〇°c之範圍內 調整基板設定溫度。另外，使碘化氫氣體之流量成爲 175ccm，使氦氣之流量成爲150ccm(流量比（He/HI)大 約爲0.3)，反應容器1內之壓力爲6Pa，從RF電源6 施加 13·56ΜΗζ 之 RF 電力 2.5kW。 然後，檢查此種情況時之蝕刻率和蝕刻率均一性， 在使用具有第1 6圖所示之1根配管1 1 2( 1個系統之基 板溫度調整機構）之下部電極1 02之情況時，鈾刻率爲 700A/分程度），蝕刻率均一性爲35%程度。與此相對 的，在使用具有第1 7圖所示之2根配管1 1 3，1 1 4(2個 系統之基板溫度調整機構）之下部電極1 02之情況時， 蝕刻率爲900A/分程度，蝕刻率均一性爲15%程度。 考察此點，在使用具有第1 6圖所示之1根配管1 1 2 之下部電極1 02之情況時，檢查試料1 0 8之基板溫度之 因時變化，獲得第1 8圖所示之結果。另外，在使用具 有第17圖所示之2根配管113，Π4之下部電極102之 情況時，檢查試料1 08之基板溫度之因時變化，獲得第 1 9圖所示結果。在該等圖中，白圓是基板中央部之溫 度，黑圓是基板外周部之溫度。其中，蝕刻時間（RF電 力施加時間）實際爲6 0秒程度。 如第1 8圖所示，在使用具有第1 6圖所示之丨根配 管1 1 2之下部電極1 〇2之情況時，白圓所示之基板中央 部之溫度變成高於黑圓所示之基板外周部之溫度。與此 相對的，如第1 9圖所示，在使用具有第1 7圖所示之2 -22- 483175 五、發明説明（21) 根配管1 1 3，1 1 4之下部電極1 02之情況時，白圓所示 之基板中央部之溫度與黑圓所示之基板外周部之溫度變 成大致相同。 因此，由於該基板溫度之不同而引起之蝕刻率，在 使用具有第1 6圖所示之1根配管1 1 2之下部電極1 〇2 之情況時，成爲7〇〇A/分程度，與此相對的，在使用 具有第1 7圖所示之2根配管1 1 3，1 1 4之下部電極1 〇2 之情況時，成爲更進一層變大之900A/分程度。另外 ，對於蝕刻率均一性，在使用具有第1 6圖所示之1根 配管1 12之下部電極102之情況時，成爲35%程度，與 此相對的，在使用具有第1 7圖所示之2根配管1 1 3， 1 1 4之下部電極1 02之情況時，成爲更進一層變小之 15%程度。 其結果是當對試料10 8之ITO膜47進行乾式蝕刻時 ，最好將基板溫度設定成爲外周部比中央部高。另外， 基板中央部之設定溫度和基板外周部之設定溫度之差， 在上述之實驗例之情況爲3(TC，但是最好爲20〜3(TC。 另外，基板外周部之設定溫度（在上述之實驗例之情 況爲ll〇°C )最好低於被設在試料108之ITO膜47上之 光抗鈾劑之事後烘烤溫度（例如1 2 5 °C )。如此一來可以 使光抗蝕劑具有良好之剝離性。 依照此種方式，在對ITO膜47進行乾式蝕刻之後， 將第5光抗蝕刻膜48a〜48c剝離。如此一來，如第9圖 所示，在薄膜電晶體8等之形成區域，在外塗層膜4 1 -23- 五、發明説明（22 ) 之上面之指定位置形成由ιτο膜構成之圖素電極（透明 電極）7，使其經由接觸孔4 2連接到源極電極S。另外 ’在保護環1 3之跳線1 2之形成區域，在外塗層膜4 1 之上面之指定位置，形成由ITO膜構成之跳線1 2。在 此種情況，跳線1 2之一端經由接觸孔43連接到下部保 護環1 3 a，另外一端經由接觸孔4 4連接到上部保護環 1 3b ° 另外，在連接焊接點2 0之形成區域，在外塗層膜4 ! 之上面之指定位置形成由ITO膜構成之上層連接焊接 點20b，使其經由接觸孔45連接到下層連接焊接點2〇a 〇 在此種狀態，在連接焊接點1 8之形成區域，從外塗 層膜4 1和閘極絕緣膜3 1之接觸孔46露出。如此一來 ，可以獲得第1實施例之薄膜電晶體面板。 依照上述之方式，在第1實施例之薄膜電晶體面板 之製造方法中，因爲利用在表面未具有陽極氧化膜之 A1系金屬膜，用來形成包含閘極電極G之掃描信號線 9等，所以不需要陽極氧化工程，製造工程數可以減少 。在此種情況，因爲利用乾式蝕刻形成半導體膜32之 通道區域之保護膜3 3 b，所以即使在半導體膜3 2具有 如同針孔之缺陷亦不會使閘極絕緣膜受損，可以防止閘 極電極G與源極電極S或汲極電極D發生短路，和可 以防止閘極絕緣膜31之絕緣耐壓之降低。另外，因爲 利用乾式蝕刻法對ITO膜47進行蝕刻，用來成圖素電 -24- 483175 五、發明説明（23 ) 極7 ’所以即使使A1系金屬膜構成之連接焊接點（掃描 電極端子）1 8露出時，亦可以防止飩刻時之電池反應。 因此，連接焊接點（掃描電極端子）1 8只使用低電阻値 之A1系金屬膜，因爲不需要在上部形成防止氧化用之 IT 0膜，所以連接到該連接焊接點丨8之連接器和利用 C〇G (C h i ρ ο n G1 a s s)法結合之IC晶片之接觸電阻可以 減小，可以提高連接之可靠度。 在上述之第1實施例中，連接焊接點（資料電極端子） 20之下層連接焊接點20a之最上層，因爲以Cr，Mo， Ta等之金屬構成，所以即使在該下層連接焊接點2 0 a 上形成由ITO膜構成之上層連接焊接點20b時，亦可 以使接觸電阻減小。但是，因爲連接焊接點（掃描電極 端子）1 8由A1系金屬膜構成，所以使ITO膜形成在該 連接焊接點（掃描電極端子）1 8上時，會造成接觸電阻 之變大。因此，連接焊接點（掃描電極端子）1 8成爲從 外塗層膜4 1和閘極絕緣膜3 1之接觸孔4 6露出之構造 。但是，在此種使連接焊接點（掃描電極端子）1 8從外 塗層膜4 1和閘極絕緣膜3 1之接觸孔46露出之構造中 ，因爲在連接焊接點（掃描電極端子）1 8之表面，產生 自然氧化膜，所以在將連接器或1C晶片結合到連接焊 接點（掃描電極端子）1 8之前，需要進行自然氧化膜之 除去。下面所示之實施例可以防止在連接焊接點（掃描 電極端子）1 8之表面產生自然氧化膜。 (第2實施例） 483175 五、發明説明（24 ) 第2實施例是第1圖之1層成膜工程S 1〜接觸孔形成 工程S 1 4使用第1實施例之工程，在通道保護膜形成 工程S6，用以形成保護膜33a，33b之保護膜形成用膜 33之蝕刻使用乾式蝕刻。但是，在3層成膜工程S4之 金屬膜37可以使用電阻値比Cr，Mo，Ta等小之A1系 金屬膜。 在接觸孔形成工程S 1 4，在外塗層膜4 1形成接觸孔 4 2，4 4，4 5，在外塗層膜4 1和聞極絕緣膜3 1形成接觸 孔43和46之後，成膜Cr，Mo，Ta等之金屬膜61。 該金屬膜61用來改善A1系金屬膜和ITO膜之接觸電 阻，爲著使後面所述之圖素電極7之區域具有充分之光 透過性，所以其膜厚最好爲30〜70A。 其次，在金屬膜61上成膜ITO膜47。其次，與第1 實施例同樣的，在ITO膜47之上面之各個指定位置， 形成第5光抗蝕刻膜，但是在此種情況，光抗蝕刻膜除 了 4 8 a，4 8 b，4 8 c外亦形成4 8 d。光抗蝕刻膜4 8 d形成 在連接焊接點（掃描電極端子）1 8上，成爲覆蓋接觸孔 46 ° 其次，以第5光抗蝕刻膜48a〜4 8d作爲遮罩對ITO 膜4 7進行蝕刻，其次將第5光抗飩刻膜4 8 a〜4 8 d剝離 。如此一來，如第1圖所示，在薄膜電晶體8等等之形 成區域，於外塗層膜4 1之上面之指定位置，形成由 ITO膜構成之圖素電極7(包含形成在其下之金屬膜61) ，使其經由接觸孔4 2連接到源極電極S。另外，在保 -26- 483175 五、發明説明（25 ) 護環1 3之跳線1 2之形成區域，在外塗層膜4 1之上面 之指定位置形成由ITO膜構成之跳線12 (包含形成在其 下之C r系金屬膜6 1)。在此種情況，跳線1 2之一端經 由接觸孔43連接到下部保護環1 3a，另外一端經由接 觸孔4 4連接到上部保護環1 3 b。 另外，在連接焊接點20之形成區域，在外塗層膜4 1 之上面之指定位置，形成由ITO膜構成之上層連接焊 接點20b (包含形成在其下之金屬膜61)，使其經由接觸 孔45連接到下層連接焊接點20a。另外，在連接焊接 點1 8之形成區域，在外塗層膜4 1之上面之指定位置， 形成由ITO膜構成之上層連接焊接點18b(包含形成在 其下之金屬膜6 1 )，使其經由接觸孔46連接到連接焊 接點1 8。 如上所述，在第2實施例之薄膜電晶體面板之製造 方法中，因爲利用在表面未具有陽極氧化膜之A1系金 屬膜，用來形成包含閘極電極G之掃描信號線9等， 所以可以不需要陽極氧化工程，可以使製造工程數減少。 另外，在掃描信號線9之連接焊接點1 8上，因爲經 由具有氧化速原電位局於A1系金屬i吴之金屬膜，形成 由ITO膜構成之上層連接焊接點18b，亦即因爲在A1 系金屬膜和ITO膜之間存在有對該兩者具有良好接觸 特性之金屬膜，所以可以使3層構成之連接焊接點18 具有良好之接觸特性。 另外，因爲在資料信號線1 〇之連接焊接點2 0上， -27- 483175 五、發明説明（26 ) 形成金屬膜61和由ITO膜構成之上層焊接點20b，所 以連接焊接點1 8可以具有良好之接觸特性。依照此種 方式，對於圖素電極7和源極電極S之接觸特性，由5 層構成之連接焊接點20之接觸特性，和跳線1 2之連接 部之接觸特性亦同。因此，不只是掃描信號線9，資料 信號線1 〇亦可以使用低電阻之A1系金屬膜，可以提高 顯示圖像之均一性。 (第3實施例） 第1 2圖是用以說明本發明之第3實施例之薄膜電晶 體面板之處理完成狀態之擴大剖面圖。 在第3實施例中，資料信號線1 〇由A1系金屬膜和 電鍍在其全面之Cr ’ Ni ’ Mo，Ti，Ta等構成之電鍍膜 7 1形成。下面將說明此種掃描信號線1 0之製造方法。 在第1圖所示之1層成膜工程S 1中，於玻璃基板之 上面成膜A1系金屬膜，在第1圖之第1光抗蝕劑形成 工程2中，於A1系金屬膜之上面形成第2光抗鈾刻膜 。追時’弟1光抗鈾刻膜如第2 0圖所示，將連接全部 之掃描信號線9之供電線1 6，圖型製作成爲與全部之 掃描信號線9形成一體。然後，在第1圖之掃描信號線 形成工程S3，以第丨光抗蝕刻膜作爲遮罩，對A1系金 屬膜進ί了蝕刻用來形成掃描信號線9，經由供電線1 6 對該描號線9施加電場電鑛處理，在掃描信號線9 之全體表面形成電鍍膜7 1。在其後之工程因爲與第] 實施例全部相同故其說明加以省略。 -28- 483175 五、發明説明（27) 在本第3實施例之情況，經由使電鍍膜7 1和金屬膜 3 7成爲相同之材料，可以使電鍍膜7 1和金屬膜3 7之 接著強度變大，和使接觸電阻變小，可以更進一層的提 高可靠度。 (第4實施例） 第4實施例之構造是如同第3實施例的在A1系金屬 膜之表面形成電鍍膜7 1用來形成掃描信號線1 〇，在連 接焊接點（掃描電極端子）1 8上和連接焊接點（資料電極 端子）2 0上不形成ITO，從接觸孔45或46露出。圖素 電極7和跳線1 2只由ITO膜形成。在掃描信號線1 〇 形成電鍍膜71之方法與第3實施例相同。另外，在連 接焊接點（資料電極端子）20上不形成ITO，要從接觸孔 45露出時，在第8圖中，不在連接焊接點20上形成光 抗蝕刻膜48c，可以對ITO膜47進行蝕刻。 另外，在本第4實施例中，汲極電極D和源極電極S 具有3層之構造，與習知技術同樣的，在A1系金屬膜 37之上下，積層Cr，Mo，Ta等之金屬膜36，38。此 種製造方法與習知例同樣的，可以利用濺散連續成膜3 層。或是在成膜下層之金屬膜36和中間之金屬膜37之 後，將該等金屬膜3 6和3 7圖型製作成爲包含有連接到 全部之資料信號線9之供電線（圖中未顯示）之形狀，利 用電場電鍍形成上層之金屬膜3 7a。另外，本第4實施 例之金屬膜3 7亦可以成爲Cr，Mo，Ta等之單層構造。 如上所述之方式，在本發明之薄膜電晶體面板之製 -29- 483175 五、發明説明（28 ) 造方法中，因爲利用在表面未具有陽極氧化膜之A1系 金屬膜，用來形成包含閘極電極G之掃描信號線9等 ，所以不需要陽極氧化工程，可以使製造工程數減少。 在此種情況時，因爲利用乾式蝕刻形成半導體膜3 2之 通道區域之保護膜33b，所以即使在半導體膜32有如 同針孔之缺陷，亦不會使閘極絕緣膜受損，可以防止閘 極電極G與源極電極S或汲極電極D之短路，可以防 止閘極絕緣膜3 1之絕緣耐壓之降低。 [圖面之簡單說明] 第1圖表示本發明之第1實施例之薄膜電晶體面板 之製造工程。 第2圖是薄膜電晶體面板之主要部份擴大剖面圖， 用來說明第1圖所示之薄膜電晶體面板之製造工程之最 初之工程。 第3圖是主要部份擴大剖面圖，用來說明接續第2 圖之工程。 第4圖是主要部份擴大剖面圖，用來說明接續第3 圖之工程。 第5圖是主要部份擴大剖面圖，用來說明接續第4 圖之工程。 第6圖是主要部份擴大剖面圖，用來說明接續第5 圖之工程。 第7圖是主要部份擴大剖面圖，用來說明接續第6 圖之工程。 -30- 483175 五、發明説明（29) 第8圖是主要部份擴大剖面圖，用來說明接續第7 圖之工程。 第9圖是主要部份擴大剖面圖，用來說明接續第8 圖之工程。 第1 0圖是主要部份擴大剖面圖，用.來說明本發明之 第2實施例之薄膜電晶體面板之製造方法。 第1 1圖是主要部份擴大剖面圖，用來說明接續第j 〇 圖之工程。 第1 2圖是主要部份擴大剖面圖，用來說明本發明之 第3實施例之薄膜電晶體面板之製造方法。 第1 3圖是主要部份擴大剖面圖，用來說明本發明之 第4實施例之薄膜電晶體面板之製造方法。 第1 4圖是本發明之薄膜電晶體面板之透明電極形成 裝置，亦即反應性離子蝕刻（RIE)裝置之槪略構造圖。 第1 5圖表示當利用第1 4圖所示之透明電極形成裝 置蝕刻透明電極時，氦氣對碘化氫氣體之流量比（He/ HI)與鈾刻率和蝕刻率均一性之關係。 第16圖是平面圖，用來說明第14圖所示之透明電 極裝置之下部電極之第1實例。 第17圖是平面圖，用來說明第14圖所示之透明電 極裝置之下部電極之第2實例。 第1 8圖用來說明使用有第1 6圖所示之下部電極之 情況時之基板溫度之因時變化。 第1 9圖用來說明使用有第1 7圖所示之下部電極之 -31- 483175 30 五、發明説明（） 情況時之基板溫度之因時變化。 第2 0圖是等效電路之平面圖，用來說明習知例，圖 中表示將圖素電極等形成在具有大小與多個薄膜電晶體 面板部份對應之玻璃基板上後之狀態。 第2 1圖表示第20圖所示之薄膜電晶體面板之製造 工程。 第22圖是薄膜電晶體面板之主要部份擴大剖面圖， 用來說明第21圖所示之薄膜電晶體面板之製造工程之 最初之工程。 第23圖是主要部份擴大剖面圖，用來說明接續第22 圖之工程。 第2 4圖是主要部份擴大剖面圖，用來說明接續第2 3 圖之工程。 第2 5圖是主要部份擴大剖面圖，用來說明接續第2 4 圖之工程。 第2 6圖是主要部份擴大剖面圖，用來說明接續第2 5 圖之工程。 第27圖是主要部份擴大剖面圖，用來說明接續第26 圖之工程。 第2 8圖是主要部份擴大剖面圖，用來說明接續第2 7 圖之工程。 第2 9圖是主要部份擴大剖面圖，用來說明接續第2 8 圖之工程。 弟3 0 0疋主:¾:部份擴大剖面圖，用來說明接續第2 9 •32- 483175 五、發明説明（3]) 圖之工程。 [參考符號說明] 1 · · · · •玻璃基板 8 · · · · •薄膜電晶體 9———— • ίιπ丨田in號線 11—— —— •補助電容線 13· · · · •保護環 14?15 · · • •保護元件 16· · · · •供電線 2 1，22,26 · •連接焊接點 23———— •外部連接端子 24 · · · · •配線 25 · · · · •共同線 3 1··. • •閘極絕緣膜 勹 η j j * · · • •保護膜形成用膜 35 · ·. • · η型非晶形矽膜 37 · —— • · 屬膜 41 ... • •外塗層月旲 42,43,44,45,46 .....接觸孔 -33 -
Claims (1)
- 483175 六、申請專利範圍 1 . 一種薄膜電晶體面板之製造方法，其特徵是所具備之 工程包含有： 在基板（1)上包含表面之全體由導電性金屬膜構成 ，形成包含連接焊接點（1 8)和閘極電極部（1 3 a)之掃描 信號線（9); 在該基板（1)上和該掃描信號線（9)上形成閘極絕緣 膜（3 1); 在該閘極絕緣膜（3 1)上形成半導體膜（32); 在該半導體膜（32)上形成保護膜形成用膜（3 3); 利用乾式蝕刻對該保護膜形成用膜（3 3)進行圖型製 作，用來在與該閘極電極部（13a)對應之該半導體膜 (32)之區域，形成保護膜（33b); 分別形成汲極電極（D)使其連接到從該保護膜（33b) 之兩側露出之該半導體膜（3 2)之一方之區域，和形成 源極電極（S)使其連接到另外一方之區域； 在該汲極電極（D)，源極電極（S)和該閘極絕緣膜（3 1) 上，形成上部絕緣膜（41);和 在該上部絕緣膜（4 1)上形成連接到該源極電極（S) 之透明電極（7)。 2 ·如申請專利範圍第1項之薄膜電晶體面板之製造方法 ，其中該低電阻導電性金屬膜由鋁或鋁合金形成。 3 .如申請專利範圍第1項之薄膜電晶體面板之製造方法 ，其中該閘極絕緣膜（3 1)和該保護膜形成用膜（3 3 )由相 同之材料形成。 -34-483175 六、申請專利範圍 4.如申請專利範圍第1項之薄膜電晶體面板之製造方法 ，其中用以形成該透明電極（7)之工程包含在與該源極 電極（S)對應之該上部絕緣膜（4 1)之區域形成接觸孔 (43)，和在與該掃描信號線（9)之該連接焊接點（18)對 應之該上部絕緣膜（4 1)之區域和該閘極絕緣膜（3 1)之 區域，形成接觸孔（46)。 5 .如申請專利範圍第4項之薄膜電晶體面板之製造方法 ，其中用以形成該透明電極透明電極（7)之工程更包含 在該源極電極（S)之對應區域和在該掃描信號線（9)之 該連接焊接點（1 8)之對應區域具有接觸孔（46)之該上 部絕緣膜（41)之全面上，成膜透明導電性金屬膜（47) ，對該透明導電性金屬膜（47)進行乾式蝕刻’用來形 成該透明電極（7)。 6 ·如申請專利範圍第5項之薄膜電晶體面板之製造方法 ，其中當對該透明導電性金屬膜（47)進行乾式蝕刻時 ，除去形成在該掃描信號線（9)之該連接焊接點（18)上 之該透明導電性金屬膜（47)。 7·如申請專利範圍第6項之薄膜電晶體面板之製造方法 ，其中對該透明導電性金屬膜（47)進行乾式蝕刻之工 程以使用有碘化氫氣體和惰性氣體之混合氣體之反應 性離子蝕刻進行。 8 .如申請專利範圍第7項之薄膜電晶體面板之製造方法 ，其中惰性氣體對該碘化氫氣體之流量比爲0.2〜0.5。 9·如申請專利範圍第5項之薄膜電晶體面板之製造方法 -35- 483175 ~、申請專利範圍 ，其中當對該透明導電性金屬膜（47)進行乾式蝕刻時 ，使該基板（11)之加熱設定溫度，在外周部高於在該 基板（Π )之中央部。 1 0.如申請專利範圍第9項之薄膜電晶體面板之製造方 法，其中該基板（11)之加熱設定溫度在該基板（11)之中 央部和外周部相差20〜30°C。 1 1 ·如申請專利範圍第4項之薄膜電晶體面板之製造方 法，其中用以形成該透明電極之工程更包含在該源極 電極（S)之對應區域和在該掃描信號線（9)之該連接焊 接點（1 8)之對應區域具有接觸孔（46)之該上部絕緣膜 (41)之全面上，形成具有電阻係數小於ITO膜之第1 透明導電性金屬膜（6 1 )，和在該第1透明導電性金屬 膜（61)上形成ITO膜。 1 2.如申請專利範圍第1 1項之薄膜電晶體面板之製造方 法，其中用以形成該掃描信號線（9)之工程包含利用低 電阻導電性金屬膜形成第1掃描信號線（9)之工程，和 對該第1掃描信號線施加電鍍（71)之工程。 1 3 .如申請專利範圍第1 2項之薄膜電晶體面板之製造方 法，其中用以形成該透明電極（7)之工程包含在該上部 絕緣膜（4 1)之該源極電極（S)之對應區域和該掃描信號 線（9)之該連接焊接點（18)之對應區域’形成接觸孔 (46)。 14.如申請專利範圍第12項之薄膜電晶體面板之製造方 法，其中用以形成該透明電極（7)之工程更包含在該源 -36- 483175 六、申請專利範圍 極電極（S)之對應區域和在該掃描信號線（9)之該連接 焊接點（1 8)之對應區域具有接觸孔（46)之該上部絕緣 膜（41)之全面上，成膜透明導電性金屬膜（47)，對該透 明導電性金屬膜（47)進行乾式蝕刻，用來形成該透明 電極（7)。 1 5. —種薄膜電晶體面板之製造方法，其特徵是所具備 之工程包含有： 在基板（1)上形成包含掃描電極端子（1 8)和閘極電 極（G)之掃描信號線（9); 在該基板（1)上和該掃描信號線（9)上形成閘極絕緣 膜（31); 在該閘極絕緣膜（31)上形成半導體膜（3 2)，其中具 有用以獲得通道區域，源極區域和汲極區域之區域； 在該半導體膜（32)上形成保護膜形成用膜（3 3); 利用乾式蝕刻對保護膜形成用膜（3 3)進行圖型製作 ’用來在獲得通道區域之區域上形成保護膜（33b); 形成源極電極(S)使其連接到該半導體膜（3 2)之用 以獲得汲極區域（D)之區域，和形成資料信號線（10)， 具有連接到用以獲得汲極區域（D)之區域之汲極區域 (D)和資料電極端子（20a)，其氧化還原電位大於該掃 描信號線（9); 在該汲極區域（D)，源極電極（S)和該閘極絕緣膜（3 1 ) 上形成上部絕緣膜（4 1)具有接觸孔（42，45，46)用來 使δ亥源極電極（S )，該資料電極端子（2 〇 a)和該掃描電 -37- 483175 六、申請專利範圍 極端子（18)露出；和 在該上部絕緣膜（4 1)上形成透明導電膜（2〇b)使其 覆蓋在該資料電極端子（20a)和形成透明電極（7)使其 連接到該源極電極（S)。 1 6 ·如申請專利範圍第1 5項之薄膜電晶體面板之製造方 法，其中該低電阻導電性金屬膜由鋁或鋁合金形成。 1 7 ·如申請專利範圍第1 5項之薄膜電晶體面板之製造方 法，其中該閘極絕緣膜（3 1)和該保護膜形成用膜（33) 由相同之材料形成。 1 8 ·如申請專利範圍第1 5項之薄膜電晶體面板之製造方 法，其中用以形成該透明導電膜（2 0b)和該透明電極（7) 之工程包含在該上部絕緣膜（4 1)之全面上成膜透明導 電性金屬膜（47)，對該透明導電性金屬膜（4 7)進行乾式 蝕刻，用來形成該透明導電膜（2〇b)和該透明電極（7)。 1 9 ·如申請專利範圍第1 8項之薄膜電晶體面板之製造方 法，其中當對該透明導電性金屬膜（47)進行乾式蝕刻 時，除去形成在該掃描信號線（9)之該掃描電極端子 (1 8)上之該透明導電性金屬膜（47)。 -38-
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129661A JP2001313283A (ja) | 2000-04-28 | 2000-04-28 | 透明電極の形成方法およびその装置 |
| JP2000165516A JP2001343659A (ja) | 2000-06-02 | 2000-06-02 | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW483175B true TW483175B (en) | 2002-04-11 |
Family
ID=26591125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090109992A TW483175B (en) | 2000-04-28 | 2001-04-26 | Method of manufacturing thin film transistor panel having protective film of channel region |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6500701B2 (zh) |
| KR (1) | KR100418645B1 (zh) |
| CN (1) | CN1321914A (zh) |
| TW (1) | TW483175B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP2003298057A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 液晶表示装置の入出力保護回路 |
| US6897099B2 (en) * | 2002-07-23 | 2005-05-24 | Lg. Philips Lcd Co., Ltd. | Method for fabricating liquid crystal display panel |
| US6963083B2 (en) * | 2003-06-30 | 2005-11-08 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having polycrystalline TFT and fabricating method thereof |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US7410906B2 (en) * | 2004-07-16 | 2008-08-12 | Fujifilm Corporation | Functional device and method for producing the same, and image pickup device and method for producing the same |
| EP1770788A3 (en) * | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR101920196B1 (ko) | 2008-09-19 | 2018-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| EP2460183A4 (en) | 2009-07-31 | 2015-10-07 | Semiconductor Energy Lab | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| JP5717546B2 (ja) * | 2011-06-01 | 2015-05-13 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| WO2013061381A1 (ja) | 2011-10-28 | 2013-05-02 | パナソニック株式会社 | 薄膜半導体装置及び薄膜半導体装置の製造方法 |
| US8703365B2 (en) | 2012-03-06 | 2014-04-22 | Apple Inc. | UV mask with anti-reflection coating and UV absorption material |
| WO2013183254A1 (ja) * | 2012-06-08 | 2013-12-12 | パナソニック株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| US8823003B2 (en) | 2012-08-10 | 2014-09-02 | Apple Inc. | Gate insulator loss free etch-stop oxide thin film transistor |
| US9601557B2 (en) | 2012-11-16 | 2017-03-21 | Apple Inc. | Flexible display |
| WO2014157126A1 (en) | 2013-03-27 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| TWI642170B (zh) | 2013-10-18 | 2018-11-21 | 半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
| US9600112B2 (en) | 2014-10-10 | 2017-03-21 | Apple Inc. | Signal trace patterns for flexible substrates |
| KR20180075733A (ko) | 2016-12-26 | 2018-07-05 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| JP2000058515A (ja) * | 1997-08-08 | 2000-02-25 | Mitsui Chemicals Inc | 金属酸化物／フォトレジスト膜積層体のドライエッチング方法 |
| US6184960B1 (en) * | 1998-01-30 | 2001-02-06 | Sharp Kabushiki Kaisha | Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process |
| JP3372882B2 (ja) * | 1998-01-30 | 2003-02-04 | シャープ株式会社 | 反射型液晶表示装置における基板の製造方法 |
| JP2000031119A (ja) * | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | ドライエッチング装置及びドライエッチング方法 |
| KR100529574B1 (ko) * | 1998-07-23 | 2006-03-14 | 삼성전자주식회사 | 평면 구동 방식의 액정 표시 장치 및 그 제조방법 |
| KR100552297B1 (ko) * | 1998-08-21 | 2006-06-14 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR100552298B1 (ko) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법 |
-
2001
- 2001-04-20 US US09/838,842 patent/US6500701B2/en not_active Expired - Lifetime
- 2001-04-26 TW TW090109992A patent/TW483175B/zh not_active IP Right Cessation
- 2001-04-27 CN CN01115548A patent/CN1321914A/zh active Pending
- 2001-04-27 KR KR10-2001-0022816A patent/KR100418645B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20010036680A1 (en) | 2001-11-01 |
| CN1321914A (zh) | 2001-11-14 |
| KR100418645B1 (ko) | 2004-02-11 |
| US6500701B2 (en) | 2002-12-31 |
| KR20010098918A (ko) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW483175B (en) | Method of manufacturing thin film transistor panel having protective film of channel region | |
| US5889573A (en) | Thin film transistor substrate, manufacturing method thereof, liquid crystal display panel and liquid crystal display equipment | |
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| CN100472306C (zh) | 显示装置用基板、其制造方法及显示装置 | |
| CN107394060A (zh) | 显示面板、显示装置及制备显示面板的方法 | |
| US8848127B2 (en) | Liquid crystal panel, manufacture method and repair method thereof | |
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| US20050157236A1 (en) | Liquid crystal display device and manufacturing method therefor | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JPH06235927A (ja) | Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造 | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| JPH09506738A (ja) | 直接多層薄膜トランジスタの製造方法 | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| KR20020071643A (ko) | 액정표시소자 및 그 제조방법 | |
| US6500700B1 (en) | Fabrication method of liquid crystal display | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH06326130A (ja) | 平坦化方法と平坦化素子 | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| JP3407596B2 (ja) | 液晶表示装置の製造方法 | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100769173B1 (ko) | 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법 | |
| JP3382156B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR0150418B1 (ko) | 박막트랜지스터기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |