KR0150418B1 - 박막트랜지스터기판의 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터를 사용한 액티브매트릭스 구동형 박막트랜지스터기판의 제조방법에 관한 것으로서, 기판상에, 크롬 또는 탄탈로 이루어진 게이트단자를 형성하는 제1공정, 이 게이트단자와 접속하는 게이트배선, 박막트랜지스터의 게이트전극 및 박막용량으로 구성되는 게이트배선패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하는 제2공정, 적어도 이 게이트단자 및 이 게이트단자와 이 게이트배선과의 접속부를 포토레지스트에 의해 피복하는 제3공정 및 이 게이트배선패턴을 양극산화하여, 이 게이트배선패턴의 소망의 부분의 표면을 양극산화막으로 하는 제4공정을 적어도 가진 것을 특징으로 하며, 특히, 상기 양극 산화막의 두께는 1100~2200Å으로 하고, 또한, 양극산화후의 열처리 온도범위는 200~350℃로 하는 것이 바람직하다.

Description

[발명의 명칭]

박막트랜지스터기판의 제조방법

[기술 분야]

본 발명은 박막트랜지스터(이하 TFT라고 함)를 사용한 액티브매트릭스구동형 TFT기판의 제조방법에 관한 것이다.

[배경 기술]

비정질 실리콘(이하 a-Si라고 함) TFT를 사용하고, 게이트전극을 Al(알루미늄)로 하고, 이것을 양극산화해서 얻어지는 Al₂O₃를 게이트절연막의 일부로 한 액정표시패널용 TFT기판의 예를 제2도에 표시한다. 제2도 ⒜, ⒝ 및 ⒞는 각각 TFT기판의 등가회로도, 평면도 및 단면도를 표시한 것이다. (G₁), (G₂)는 게이트단자, (G₁'), (G₂')는 게이트배선, (D₁), (D₂)는 드레인단자, (T₁₁), (T₁₂), (T₂₁), (T₂₂)는 TFT, (LC)는 액정, (Vcom)은 컬러필터기판쪽에 설치되는 공통단자를 표시한다. 또 (10)은 기판, (12')는 Al, (13)은 Al₂O₃, (14)는 SiN, (17)은 투명전극(화소전극), (15)는 도핑하지 않은 a-Si(i), (16)은 인을 도핑한 수소화 비정질 실리콘(이하 a-Si(n⁺)라고 함), (18)은 신호배선, (18')는 소스전극으로서 a-Si(n⁺) TFT와 화소전극을 접속하고 있다. 제2도중 (1₁)은 양극산화경계선으로서 양극산화를 행하는 영역과 그렇지 않은 영역의 경계를 표시하는 것이며, 경계선 (1₁)으로부터 오른쪽 영역은 양극산화를 행하는 영역이고, 왼쪽은 행하지 않는 영역이다.

또, 종래의 TFT기판의 게이트전극 근처에서는 제32도 (a), (b)에 표시한 바와 같은 구조가 사용되고 있었다. 제32도 (a)는 게이트전극 근처의 평면도, 동도면 (b)는 그 AA'선 단면도이다. 동도면에 있어서, (10)은 기판, (11)은 Cr, (12')는 Al, (14)는 SiN, (15')는 a-Si, (55)는 소스전극, (18)은 드레인 전극을 겸하는 신호배선, (17)은 화소전극이 되는 투명전극을 표시한다.

동도면에 표시한 바와 같이, 종래는 게이트전극에 Cr을 사용하고, 게이트 절연막에는 SiN이 사용되고 있다. 한편, 게이트배선에는 Cr과 Al과의 2층 금속이 사용되고 있다. 이와 같이 게이트전극과 게이트배선이 다른 재료로 형성되어 있는 이유를 이하에 설명한다.

먼저 게이트전극의 금속은 기판과의 접착성이 좋을 것, 표면에 요철이 없을 것과, 게이트 절연막인 SiN을 형성하는 과정에서 변질하지 않을 것이 조건이 된다. 이 조건으로서는 Cr이 적합하다. 한편, 게이트재선은 저항이 낮을 것이 요구되므로, Cr은 Al에 비교해서 고유저항률이 1자리수 이상 높아 게이트 배선으로는 적합하지 못하다. 반대로 Al은 힐럭(hillock)이 발생하기 쉬워, 표면에 바늘모양으로 볼록형상으로 된 결함이 생기기 쉽다. 또 게이트절연막인 SiN(통상 플라즈마 CVD법에 의해서 기판 온도 200~350℃에서 퇴적된다)의 형성공정에서 이 힐럭이 성장하는 문제가 있어서 게이트전극으로는 사용할 수 없다. 따라서 종래는 게이트전극에 Cr, 게이트배선에는 Cr과 Al과의 2층구조의 금속을 사용하고 있었다.

한편, 종래기술로서, Ta나 Al의 양극산화기술이 있다(예를들면 일본국 전기 화학편람(마루젠) 1964년 12월 발행, 874~892면 참조). 이것은 금속의 표면을 전기화학적으로 산화하는 기술이며, 종래 커패시터나 표면피복에 사용되고 있는 것이다.

이 기술에 의한 산화막(절연막)의 이점은 먼지에 의한 결함이 발생하기 어려운 점에 있다. 이 때문에, 이 기술을 TFT에 이용한 종래기술이 있다(일본국 특개소 58-147069호, 특개소 61-133662호).

또한, 본 발명에 관련된 종래기술로서는 양극산화에 관한 것으로서 일본국 특개소 63-164호, 축적용량에 관한 것으로서 일본국 특개소 58-90770호, 특개소 58-93092호를 들 수 있다.

그러나 상기 종래기술은 게이트단자나 게이트 전극에 Al을 사용하고, 일부만 양극산화해서 사용하기 때문에 다음과 같은 문제가 있었다.

① 제2도에 표시한 바와 같은 종래의 TFT기판은 게이트단자에도 Al을 사용하고 있다. 통상 TFT기판의 게이트단자는 대기중에 노출된 상태에서 사용된다. Al은 전기부식 등 변질하기 쉬워 Al을 게이트단자에 사용하는 것은 TFT 패널의 신뢰성을 손상한다.

② Al은 열응력에 의해서 위스키(whisker)라고 불리는 막대형상의 결정이나 힐력이 생겨 표면에 요철을 발생하기 때문에 바람직하지 못하다. 특히 위스키는 수 10㎛의 수염형상의 결함으로서 전극간 단락 등의 원인이 된다.

이와 같이, 상기 종래기술은 게이트단자의 신뢰성 혹은 결함발생 등에 의한 제조시의 수율면에서 문제가 있었다.

③ 게이트배선은 그 단부에 있어서, 외부회로와 전기적으로 접속하지 않으면 안된다. 그 때문에 이 부분을 양극산화하지 않도록 하는 연구가 필요하다. 레지스트로 이 부분을 피복함으로써 양극산화액에 직접 닿지 않도록 하는 것이 고려된다. 그러나 이때 레지스트의 정전파괴에 기인하는 현상에 의해 레지스트 단부를 따라서 Al이 끊기는 문제가 있었다.

④ 양극산화용 마스크로서, 양화형 포토레지스트를 사용한 경우, Al 패턴과 양극산화용 마스크패턴과의 교점에 있어서, Al이 녹아나오는 등의 결함이 발생하는 문제가 있었다.

⑤ TFT의 상호전도도 gm의 관점에서는 Al₂O₃의 막두께는 가능한 한 얇은 것이 요망된다. 한편으로는 정전파괴내압의 점에서는 두꺼운 것이 요망된다. 이 막두께의 최적화가 이루어지고 있지 않다고 하는 문제가 있었다.

[발명의 개시]

본 발명의 주목적은, 신뢰성이 높고 제조시의 수율이 향상된 TFT기판의 제조방법을 제공하는데 있다.

상기 목적은, [1]기판상에, 크롬 또는 탄탈로 이루어진 게이트단자를 형성하는 제1공정, 이 게이트단자와 접속하는 게이트배선, 박막트랜지스터의 게이트전극 및 박막용량으로 구성되는 게이트배선패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하는 제2공정, 적어도 이 게이트단자 및 이 게이트단자와 이 게이트배선과의 접속부를 포토레지스트에 의해 피복하는 제3공정 및 이 게이트배선패턴을 양극산화하여, 이 게이트배선패턴의 소망의 부분의 표면을 양극산화막으로 하는 제4공정을 적어도 가진 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [2] 상기 [1]에 기재한 박막트랜지스터기판의 제조방법에 있어서, 상기 제3공정은, 포토레지스트의 도포, 전열처리, 노광, 후열처리, 현상공정을 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [3] 상기 [1]에 기재한 박막트랜지스터기판의 제조방법에 있어서, 상기 제4공정은, 정전류에서 양극산화를 행하는 공정과 정전압에서 양극산화를 행하는 공정을 가진 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [4] 상기 [1]에 기재한 박막트랜지스터기판의 제조방법에 있어서, 상기 게이트배선패턴은, 그것을 구성하는 각 부분이 소망의 부분마다 공통으로 접속되고, 서로 접속하지 않는 2 이상의 패턴이며, 상기 제4공정은 각각의 패턴마다 다른 전압에서 양극산화를 행하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [5]기판상에, 박막트랜지스터의 게이트전극 및 게이트배선으로 구성되는 게이트 배선패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하는 제1공정과, 상기 게이트배선패턴을 양극산화하여, 해당 게이트배선패턴의 소망의 부분의 표면을 양극산화막으로 하는 제2공정을 적어도 구비하고, 상기 제2공정후에, 양극 산화막을 200℃~350℃의 범위의 온도에서 열처리하는 공정을 지닌 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [6] 상기 [1]에 기재한 박막트랜지스터기판의 제조방법에 있어서, 상기 알루미늄을 주성분으로 하는 금속은, 알루미늄을 주성분으로 하고, Pd 또는 Si를 포함하는 금속인 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [7] 상기 [1]에 기재한 박막트랜지스터기판의 제조방법에 있어서, 상기 제4공정에 의해 표면에 양극산화막이 형성되는 소망의 부분은, 적어도 상기 박막트랜지스터의 게이트 전극, 상기 박막용량 및 상기 게이트배선의 신호배선과 교차하는 부분인 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [8] 절연성 기판상에, 적어도 복수의 게이트배선과 복수의 박막트랜지스터의 게이트전극을 포함한 패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하고, 이 알루미늄 또는 알루미늄을 주성분으로 하는 금속의 소망의 부분을 양극산화해서 양극산화막으로 하는 박막트랜지스터기판의 제조방법에 있어서, 상기 양극산화막의 막두께는 1100Å~2200Å의 범위의 두께이며, 상기 양극산화는 상기 박막트랜지스터의 게이트전극, 상기 게이트배선의 신호배선과의 교차부, 박막용량의 적어도 어느 하나에만 행하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법, [9] 상기 [8]에 기재한 박막트랜지스터기판의 제조방법에 있어서, 상기 게이트배선은 크롬으로 이루어진 게이트단자와 전기적으로 접속하고, 상기 양극산화는 이 게이트단자를 통해서 전압이 인가되는 것을 특징으로 하는 박막트랜지스터기판의 제조방법에 의해서 달성된다.

본 발명에 있어서, 게이트단자에는 Cr 또는 Ta를 사용하고, 이 게이트단자의 선단부에서 게이트배선이 되는 Al 또는 Al을 주성분으로 하는 금속과 접속한다. Al은 열응력에 의해서 변질되기 쉬우므로, 열응력에 내성을 갖게 하려면 Al에 1%(at% 이하 동일) 이하의 Pd나 Si를 첨가한 금속을 사용하는 것이 바람직하다. 이하, 이와 같은 Al을 Al(Pd), Al(Si)라고 기록한다. 이 Al(Pd), Al(Si)는 Al과 마찬가지로 양극산화가 가능하여 순수 Al의 경우와 마찬가지의 Al₂O₃형성할 수 있다. 1%를 넘는 양의 Si나 Pd를 첨가하는 것은, 얻어지는 Al₂O₃의 내압이 열화하므로 바람직하지 못하다. Si나 Pd의 바람직한 첨가량은 0.01% 이상이며, 특히 0.1%에서부터 0.3%의 범위가 보다 바람직하다. Al(Pd)와 Al(Si)와의 비교에서는 형성되는 양극산화막은 전자의 쪽이 약 30% 높으므로 Al(Pd)쪽이 보다 바람직하다.

또, TFT의 게이트 절연막으로서 Al₂O₃를 사용할 때, Al₂O₃막두께는 상호 전도도의 점에서는 가능한 한 얇은 것이 바람직하고, 정전파괴내압의 점에서는 두꺼운 것이 요망된다. 따라서, 바람직한 막두께는 1100Å에서부터 2200Å의 범위이며, 보다 바람직한 막두께는 1100Å에서부터 2100Å의 범위이다.

본 발명과 같이 양극산화하려고 할 경우에 Cr과 Al 또는 Al을 주성분으로 하는 금속과의 2종의 금속이 있다면, 양극산화액에 Cr이나 Al 또는 Al을 주성분으로 하는 금속이 포개진 부분이 접촉하였을 경우, 이 부분의 Cr이 전지반응에 의해 용출해 버리고, 이 부분이 소멸하여 게이트단선이 된다. Cr 대신에 Ta를 사용한 경우에는 Al로부터 Al₂O₃변화할 때의 체적팽창률과 Ta로부터 Ta₂O₅변화할 때의 체적팽창률에 차가 있기 때문에 Ta₂O₅Al₂O₃의 경계부근에서 부터 박리가 발생하여, 게이트단선의 염려가 있다. 따라서, 이와같은 부분을 포토레지스트로 완전히 피복한 후에 양극산화를 행할 필요가 있다.

또, 본 발명의 TFT기판의 제조방법에 있어서, 보다 바람직한 제조방법은, 양극산화전에 행하는 포토레지스트패턴의 형성시에 포토레지스트의 후열처리(포스트베이킹)를 현상전에 행하는 방법이다. 즉 통상 포토레지스트의 패턴 형성은,

① 포토레지스트도포

② 전열처리(프리베이킹)

③ 노광

④ 현상

⑤ 후열처리(포스트베이킹)

의 순서로 행한다. 이 경우, 현상에서 포토레지스트가 남았을 때, 후열처리에서 이 잔류물은 베이킹에 의해 고정되어 버린다. 또 로내의 이물이나 기판주변의 이물이 이동해서 산화해야 할 면에 부착되면, 양극산화액은 침입할 수 없어, 이 부분에 양극산화막은 형성할 수 없다. 따라서 이 부분은 금속이 노출하여 단락의 원인이 된다. 그 때문에 다음의 순서로 행하는 것이 바람직하다.

① 포토레지스트도포

② 전열처리(프리베이킹)

③ 노광

④ 후열처리(포스트베이킹)

⑤ 현상

다음에 본 발명의 작용을 설명한다.

① Cr 또는 Ta는 대기중에 있어서도 전기부식에는 강하여 신뢰성이 향상된다.

② Al이 아니라 1% 이하의 Pd나 Si를 포함한 Al을 사용할 때는 힐럭이나 마이그레이션이 개선되어, 신뢰성이 더욱 향상된다.

또, 본 발명의 양극산화방법은 다음의 작용이 있다. 양극산화를 선택적으로 행하기 위한 마스킹 재료로서 통상의 반도체 프로세스에서 빈번하게 사용되고 있는 것은 양화형 레지스트이다. 이것은 레지스트를 Al 패턴에 대해서 교차하도록 마스킹을 행하여 양극산화를 행하면, 이 패턴사이의 교점에 있어서, 레지스트 마스크 아래에 있어서도 산화가 진행되기도 하고, 최악의 경우에는 Al이 녹는 경우도 있다. 이것은, 마스킹용 포토레지스트의 내압불량에 의한 것이다. 이 내압불량은 단지 레지스트의 막두께를 두껍게 한 것만으로서는 불충분하다는 것을 알 수 있었다. 포토레지스트의 패턴을 Al 또는 Al을 주성분으로 한 금속의 패턴상에 선택적으로 피복한 후, Al과 레지스트가 겹치는 부분의 패턴(양극산화후에 있어서 표면이 Al로 되는 부분)의 각도가 90°이하일 경우에는, 레지스트의 패턴화를 위하여 자외선을 조사하면, Al패턴의 에지에서의 헐레이션(halation)에 의해, 그 근처의 레지스트는 막두께 감소를 일으켜, 내압불량을 일으킨다는 것을 알 수 있었다. 또 바꾸어 말하자면, 마스킹용 포토레지스트의 패턴을 Al 또는 Al을 주성분으로 한 금속의 피산화부의 패턴에 대해서, 이 패턴의 바깥쪽에 생기는 Al과 레지스트에 의한 각도가 90°이하에서는 레지스트의 패턴화를 위하여 자외선을 조사하면, Al 패턴의 에지에서의 헐레이션에 의해 그 근처의 레지스트는 막두께 감소를 일으켜 내압불량을 일으킨다는 것을 알 수 있었다. 그래서 마스킹용 포토레지스트의 패턴을 Al 또는 Al을 주성분으로 한 금속의 피산화부의 패턴에 대해서 패턴의 바깥쪽에 생기는 피산화부의 Al과 레지스트에 의한 각도를 크게 함으로써, 포토레지스트를 노광할 때의 Al 패턴에지에서의 헐레이션광의 영향을 없애고, 포토레지스트의 막두께 감소현상이 발생하는 일이 없어, 이 경우에는 충분한 내압을 가진다는 것을 알 수 있었다. 그 결과, 양극산화시의 결함(포토레지스트하에의 불필요한 산화 및 Al의 용해)을 없앨 수 있었다.

이 실시예를 제21도, 제22도를 사용해서 설명한다. 절연기판(10)상에, Al(12')을 예를들면 진공증착법에 의해서 막두께 0.2㎛퇴적하고, 이것을 통상의 포토에칭법에 의해 패턴화하였다. 그 다음 양화형 포토레지스트(PR)를 막두께 2㎛로 도포하고, 소망의 포토마스크를 사용해서 자외선을 선택적으로 조사, 노광하였다. 이것을 현상해서 제21도에 표시한 형상으로 하였다.

제22도는 포토레지스트의 패턴을 변화시켰을 때의 실험결과를 표시한 도면이며, 그 가로축은 마스킹용 포토레지스트의 패턴과, 피산화부의 Al의 패턴의 바깥쪽에 생기는 각도 θ1, θ2(Al상에서 말하자면 Al과 레지스트가 겹치는 부분이 각도 θ로서 이하에서는 간단히 외각이라고 한다)이다.

이것을 양극산화후의 형상으로 말하자면, Al 패턴상에 있어서, 산화한 알루미늄 패턴의 윤곽선과, 산화되지 않은 Al 패턴과의 사이에서 형성되는 각도로서, Al이 산화되지 않고 노출되어 있는 쪽의 각도이다. 또, 세로축은 양극산화시의 결함발생률이며, 도면중의 파라미터는 마스킹용 포토레지스의 막두께이다.

이 실험 결과로부터 명백한 바와 같이, 결함은 포토레지스트의 막두께가 얇을수록 또한 외각이 작을수록 발생률은 높아진다. 포토레지스트의 막두께가 2.6㎛에서는 각도 60°에서 결함은 0이 된다. 포토레지스트의 막두께가 1㎛에서는 각도 90°에서도 결함이 발생할 가능성이 있다. 각도가 90°에서 결함이 발생할 가능성이 전혀 없어지려면, 포토레지스트의 막두께로서는 1.5㎛ 이상 필요하다는 것을 알 수 있다. 또 이 결과로부터 각도가 클수록 보다 안전하다는 것도 알 수 있다.

양화형 포토레지스트에 있어서의, 헐레이션광의 영향에 의한 양극산화시의 결함의 발생을, 레지스트막두께와 제21도의 θ와의 관계로 표시한 것이 제23도이다. 제23도의 가로축은 레지스트막두께, 세로축은 θ이다. 레지스트막두께를 T라고 했을 때, 도면 중 라인 Yθ=110-20T의 위쪽은 결함의 발생이 없는 영역을 표시한다.

이상의 설명은 양극산화용 마스크로서 양화형 레지스트를 사용한 경우의 것이다. 음화형 레지스트에 있어서는 광화학반응이 반대이다. 즉 양화형에서는 광에 의한 저분자화가, 음화형에서는 광에 의한 중합이 일어난다. 따라서 음화형에서는 헐레이션광의 영향도 반대가 된다. 즉, 음화형에서는 헐레이션광에 의해서 Al 패턴주변에 본래 있어서는 안되는 포토레지스트가 약간 남는다. 이 레지스트는 특히 얇기 때문에 절연내압은 낮아 양극산화시에 결함을 발생한다. 음화형은 절연내압이 낮은 얇은 레지스트의 잔류물의 발생기구가 양화형과는 다르지만, 결함의 원인은 양자 모두 헐레이션광의 영향에 의한 것이다. 음화형에서는 마스킹용 포토레지스트의 패턴을, Al 또는 Al을 주성분으로 한 금속의 피산화부의 패턴에 대해서 Al 패턴의 바깥쪽에 생기는 Al과 레지스트패턴에 의한 각도 즉 외각을 90°이하로 함으로써, 포토레지스트에 노광할 때의 Al 패턴에지에서의 헐레이션광의 영향을 없앨 수 있어, 포토레지스트의 여분의 막잔류현상이 발생하는 일이 없다는 것이 확인되었다.

즉 음화형에서는 그 외각은 90°이하가 좋다. 또 이 경우에는 충분한 내압을 가진다는 것을 알 수 있었다.

양극산화전의 양화형 포토레지스트의 포스트베이킹처리에 대해서 실험한 일예를 제24도에 표시하였다.

제24도의 가로축은 포스트베이킹온도이다. 세로축은 결함발생률이다. 레지스트의 막두께는 2.8㎛ 인 경우이다.

또 파라미터는 상기한 마스킹용 포토레지스트의 패턴과, Al 패턴의 바깥쪽에 생기는 각도(외각)이다. 이 실험결과로부터 결함은, 포스트베이킹 온도가 낮으면 증가하는 것을 알 수 있다. 이 실험과는 달리 포스트베이킹 강도가 너무 강할 경우에는 포토레지스트에 크랙이 생기는 결함이 발생한다. 포스트베이킹 강도의 한계는 ①온도는 160℃이며 ② 시간은 40분이다.

또 포스트베이킹 강도가 너무 작을 경우에는 결함은 많아지고, 그 하한은 ① 온도는 120℃이며 ② 시간은 5분인 것이 확인되었다.

포스트베이킹 강도의 효과는, 음화형 양화형에서의 차는 없었다.

이상의 실험에 의한 지견에서, 결함발생한계의 외각(θ)을 양화형 레지스트의 막두께(T)의 함수로 구하면, 제24도와 같이 외각은

θ =110-20T

이다(제22도의 데이터로부터 얻어진다).

본 식은 Al 패턴에지에 있어서의 헐레이션광의 영향에 의해서, 레지스트가 광화학반응을 일으키는 한계를 구한 것이다.

즉, 양화형 레지스트에서는, 이 식으로 얻어지는 각도보다 큰 각도의 영역이, 결함발생이 없는 영역이다.

통상의 포토프로세스에서 포토레지스트의 최대도포막두께는 5㎛ 정도이다. 이 막두께에 있어서의 레지스트의 내압은 250V였다. 따라서, 양극산화전압을 높이는데도 상한이 있어, 200V 이하가 바람직하다. 이 상한인 200V에 있어서 형성된 Al₂O₃의 막두께는 약 280㎚였다.

이상의 설명은, Al 패턴에 순수 Al을 사용할 경우에 대해서 설명했으나, Al에 Si 또는 Pd를 수 % 이하 미량혼입한 Al(Si) 또는 Al(Pd) 재료도 상기한 방법에 의해서 마찬가지로 결함없이 양극산화할 수 있고, Al₂O₃를 얻을 수 있음을 알 수 있었다. 즉 본 발명은 순수 Al은 물론, Al 합금 재료에도 일반적으로 적용할 수 있는 기술이다.

[도면의 간단한 설명]

제1도는 본 발명의 일실시예의 TFT기판의 등가회로도, 평면도, 부분확대평면도 및 단면도.

제2도는 종래의 TFT기판의 등가회로도, 평면도 및 단면도.

제3도는 본 발명의 다른 실시예의 TFT기판의 등가회로도 및 평면도.

제4도 및 제5도는 게이트배선과 포토레지스트단부와의 교차상태를 표시한 평면도.

제6도 및 제7도는 본 발명의 TFT기판의 일실시예의 전체평면도.

제8도는 본 발명의 또 다른 실시예의 TFT기판의 평면도 및 단면도.

제9도는 그 제조공정을 표시한 단면도.

제10도는 리크전류와 열처리온도와의 관계를 표시한 도면.

제11도는 본 발명의 또 다른 실시예의 TFT기판의 단면도, 평면도 및 부분확대 평면도.

제12도는 그 제조공정을 표시한 단면도

제13도는 본 발명의 실시예의 TFT기판의 부분등가회로도.

제14도는 상호전도도와 절연막 막두께와의 관계를 표시한 도면 및 양극산화막의 리크특성을 표시한 도면.

제15도는 본 발명의 또다른 실시예의 TFT기판의 단면도, 평면도 및 부분확대 평면도.

제16도 및 제17도는 게이트배선과 포토레지스트단부와의 교차상태를 표시한 평면도.

제18도, 제19도 및 제20도는 본 발명의 또다른 실시예의 TFT기판의 TFT부 근처의 단면도 및 평면도.

제21도는 Al 패턴과 포토레지스트단부와의 교차상태를 표시한 평면도.

제22도 및 제23도는 그 교차부의 각도의 효과를 표시한 도면.

제24도는 레지스트의 막두께의 효과를 표시한 도면.

제25도는 TFT기판의 등가회로도.

제26도는 TFT기판의 개략을 표시한 전체평면도.

제27도, 제29도 및 제30도는 Al 패턴과 포토레지스트단부와의 교차상태를 표시한 평면도.

제28도는 본 발명의 또 다른 실시예의 TFT기판의 부분단면도.

제31도는 본 발명의 일실시예의 액정표시패널의 단면도.

제32도는 종래의 TFT기판의 평면도 및 부분단면도.

제33도는 본 발명의 일실시예의 액정표시장치의 개략도.

[발명을 실시하기 위한 최량의 형태]

이하, 본 발명의 실시예를 사용해서 상세히 설명한다.

[실시예 1]

제1도 (a)는 본 발명의 일실시예의 TFT기판의 등가회로도, 제1도 (b)는 그 평면도, 제1도 (c)는 제1도 (b)의 A 영역의 확대평면도, 제1도 (d)는 그 단면도이다. (Cad)는 부가용량, (PAD)는 양극산화용 패드, (1)은 절단선, (L)은 양극산화버스라인, (20)은 SiN으로 이루어진 보호막을 표시한다. 다른 기호는 앞에 제2도에서 설명한 것과 같다.

먼저 이 TFT기판의 제조방법을 설명한다. 기판(10)상에 Cr(11)을 스퍼터링에 의해 약 1000Å의 두께로 증착하고, 포토에칭(포토레지스트를 마스크로 사용한 에칭)에 의해, 게이트단자(G1), (G2)를 형성한다. 그 위에 Al(Pd)(Pd 첨가량 0.1%)(12)를 2800Å의 두께로 스퍼터링에 의해 증착하고, 포토에칭에 의해 Al(Pd)의 게이트배선 (G1'), (G2'), 부가용량(Cad), 게이트전극의 패턴을 형성한다.

게이트배선(G1'), (G2')과 게이트단자(G1), (G2)는 빗금친 영역 A에서 접속되어 있다. 이때, 영역 A의 패턴은 제1도 (c)에 표시한 바와 같이 Al(Pd)의 선폭(d)이 20㎛ 이하인 스트라이프형상이다. 이것은 위스커를 방지하기 때문에 효과가 있다. 그 후, 양극산화하는 부분(도면 중 경계선(1₁)보다 오른쪽)과 양극산화용 패드(PAD)를 제외하고 포토레지스트로 피복한다. 제1도 (c)에 있어서, (d')는 포토레지스트단부와 게이트단자의 Cr(11)과의 거리를 표시한다.

상기한 바와 같이 Cr은 양극산화액에 접하면 전지반응에 의해 용출되므로, 양극산화액에 접하지 않도록 해야만 한다. 한편 포토레지스트로 피복되어 있어도 포토레지스트와 Al(Pd)와의 계면으로부터 양극산화액이 스며든다. 이 스며드는 거리는 100㎛ 정도이다. 따라서(d')로서는 100㎛ 이상으로 한다.

Al(Pd)의 게이트배선(G1'), (G2'), (G3'), ‥… , (GN')과 포토레지스트단부는 제4도에 표시한 바와 같이 직교시킨다. 이것은 제5도에 표시한 바와 같이, (G1')와 (ℓ₁)이 예각(θ)으로 교차하도록 한 경우에는 양극산화하면, 도면 중 R로 표시한 부분의 Al(Pd)가 용출하여, 게이트 배선이 끊긴다. 이것은 Al(Pd)의 측벽의 헐레이션에 의해서 양화형 포토레지스트의 단면의 막두께가 얇아져 내압이 없어지기 때문이다. 또, 게이트단자 (G1), (G2), (G3), ……, (GN)는 양극산화버스라인(L)에 공통으로 접속되어 있으며, 양극산화버스라인(L)의 선단부에는 양극산화를 위한 전압을 공급하기 위한 양극산화용 패드(PAD)가 설치되어 있다. 이 양극산화버스라인(L)은 Al(Pd)(12)로 형성한다. 이 상태에서 양극산화를 행한다.

제6도 및 제7도는 TFT기판 전체를 표시한 것이다. 제6도는 게이트단자가 왼쪽의 양극산화버스라인(L)에서 공통접속되어, 이곳에서부터 양극산화를 위한 전압을 공급하는 경우의 예를 표시한다. 양극산화용 패드(PAD)나 양극산화버스라인(L)은 게이트배선의 Al(Pd)를 사용하여 동시에 형성한다. 경계선(l₁)의 내부가 양극산화를 행하는 영역이다. 경계선(l₁) 보다 바깥쪽은 양극산화용 패드(PAD)를 제외하고 모두 레지스트로 덮여 있다.

제7도는 게이트배선을 좌우로 인출한 경우의 예를 표시한다. 이때는 양극산화버스라인(L)은 2개 필요하게 된다. 또한 전압을 인가하기 위한 양극산화용 패드(PAD)는 이 예와 같이 모서리부분을 사용하면, 스페이스의 유효활용을 도모할 수 있다. 이 경우, 액면(AL)은 양극산화액의 액면을 표시한다. 기판을 비스듬히 액속에 침투시켜, 양극산화용 패드(PAD)의 부분을 액면으로 꺼내어 이것을 클립 등으로 끼움으로써 전압을 인가한다. 양극산화용 패드(PAD)가 양극산화액에 젖으면 그 표면에 절연막이 생겨 산화할 수 없다. 이와같이 비스듬히 해서 액에 담금으로써 액면조정이 극히 용이해진다.

양극산화방법은, 양극산화용 패드(PAD)가 액면으로부터 밖으로 나오도록 해서 양극산화액에 침투시키고, 양극산화용 패드(PAD)에 최대 72V에서부터 144V의 직류전압을 인가해서 행한다. 인가방법은 정전류 0.5~5㎃/㎠가 되도록 서서히 0V부터 승압한다. 최초부터 높은 전압을 인가했을 경우, 대전류가 흐르기 때문에, Al(Pd)선이 녹아 게이트선이 단선된다. 양극산화액으로서는 3%주석산을 암모니아에 의해 PH7.0±0.5로 조정한 용액을 에틸렌글리콜액으로 1:9로 희석한 것을 사용한다. 전류가 0.5㎃/㎠일 경우 약 10분에 양극산화전압이 144V가 된다. 이때, 형성된 Al₂O₃(제1도 (d)의 (13))의 두께는 2000Å이다.

이 Al₂O₃는 게이트절연막 및 부가용량부의 유전체로서 이용한다. 또한 144V가 되어 정전압산화가 행해지도록 된 후, 수분~수 10분 그 상태대로 유지하는 것이 바람직하다. 이것은 균일한 Al₂O₃막을 얻는데 중요한 일이다.

다시 제1도로 돌아와서 설명한다. 포토레지스트를 제거한 후, TFT를 이하의 방법으로 형성한다. 전체면에 플라즈마 CVD법에 의해, SiN(14)을 2000Å 형성한다. 재료가스로서는 SiH₄, NH₃를 주요성분으로 하는 가스를 사용한다. 그 위에 a-Si(i)(15)를 2000Å, 인을 2.5% 도핑한 a-Si(n⁺)(16)를 3000Å 퇴적한다. 이때 기판온도로서는 300℃로 한다. 재료가스로서는 a-Si는 SiH₄를 주요성분으로 하는 가스를, a-Si(n⁺)에는 SiH₄와 PH₃의 혼합가스를 사용한다. 그후 a-Si를 패턴화해서 어레이 형상으로 한다. 플라즈마막의 에칭에는 SF₆가스에 의한 건식에칭법을 사용한다. 화소전극용의 투명전극으로서 산화인듐을 1000Å스퍼터링증착하고, 가공해서 투명전극(17)을 형성한다.

TFT의 드레인전극을 겸하는 신호배선(18), 소스전극용의 Cr/Al을 각각 1000Å, 3500Å 두께로 스퍼터링에 의해서 형성하여 패턴화한다. 드레인전극을 마스크로 해서 a-Si(n⁺)(16)를 건식에칭한다.

마지막으로, 보호막(20)으로서 SiN을 1㎛ 형성하고 단자부상의 SiN을 제거한 후, 양극산화버스라인(L)과 게이트단자(G1), (G2)와의 사이를 기계적으로 절단해서 TFT기판이 완성되었다.

여기서는 게이트절연막에 Al₂O₃와 SiN의 2층막을 사용했으나 SiN 막은 반드시 필요한 것은 아니다. 또 SiN막 대신에 SiO₂를 사용할 수도 있다.

TFT기판에서는 게이트전극과 다른 전극과의 사이에는 약 25V 정도의 최대전압이 인가된다. 따라서, Al₂O₃막두께로서는 최저 500Å 이상 필요하다. 또 제1도에서는 각 화소가 열을 이루도록 배치한 경우를 표시했으나, 반피치 어긋난 배치여도 된다. 또 부가용량(Cad)이 없는 경우에도 완전히 마찬가지로 제작할 수 있음은 물론이다.

또 Al(Pd) 외에 Al, Al(Si)를 사용해도 마찬가지로 TFT기판을 제조할 수 있었다. 또한 게이트단자로서 Cr 대신에 Ta를 사용해도 마찬가지로 TFT기판을 제작할 수 있었다.

본 실시예에서는, 양극산화하고 싶지 않은 부분은 포토레지스트로 덮었으나, 양극산화하고 싶지 않은 부분을 양극산화액에 닿지 않도록 하는 수법도 생각할 수 있다.

그러나 이 방법은 Al일때는 액면이 조금이라도 흔들리면 새롭게 액과 닿은 부분에 대전류가 흐르기 때문에 배선이 끊기는 결점이 있어 바람직하지 못하다.

다음에 대향전극 및 청색, 적색, 녹색의 컬러필터어레이를 가진 투광성 기판과, 상기에 의해 제조한 TFT기판을 두께 7.3㎛의 스페이서를 사용해서 맞붙이고, 그 사이에 액정을 봉해 막아서 액정표시패널을 완성하였다. 이하 그 구조를 설명한다.

제31도에 컬러액정표시패널의 단면전체구조를 표시한다. 액정(LC)을 기준으로 하부에는 투명유리기판(10)상에 TFT등을 형성한 TFT기판이 배치되고, 상부에는 컬러필터(FIL), 차광용 블랙매트릭스(BM) 등이 형성된 투명유리기판(10b)이 배치되어 있다. 하부투명유리기판(10)쪽은 1.1㎜정도의 두께이다.

제31도의 중앙부는 1화소부분의 단면을 표시하고, 왼쪽은 투명유리기판(10) 및 (10b)의 왼쪽가장자리부분으로서 외부인출선이 존재하는 부분의 단면을 표시하고, 오른쪽은 투명유리기판(10) 및 (10b)의 오른쪽 가장자리 부분으로서 외부인출선이 존재하지 않는 부분의 단면을 표시하고 있다.

제31도의 왼쪽, 오른쪽의 각각에 표시한 시일재(SL)는, 액정(LC)을 봉하여 막도록 구성되어 있으며, 액정봉입구(도시되어 있지 않음)를 제외한 투명유리기판(10) 및 (10b)의 가장자리 주위전체를 따라서 형성되어 있다. 시일재(SL)는 예를들면 에폭시수지로 형성되어 있다.

상기 상부투명유리기판(10b)쪽의 공통투명화소전극(17b)은 적어도 1개소에 있어서, 은 페이스트재(SIL)에 의해서 하부투명유리기판(10)쪽에 형성된 외부인출선(17')에 접속되어 있다. 이 외부인출선은 상기한 게이트전극, 소스전극, 드레인전극의 각각과 동일제조공정으로 형성된다.

배향막(ORI1) 및 (ORI2), 투명전극(17), 공통투명화소전극(17b), 보호막(20) 및 (20b), 절연막인 SiN(14)의 각각의 층은 시일재(SL)의 안쪽에 형성된다. 편광판(POL1), (POL2)은 하부투명유리기판(10), 상부투명유리기판(10b)의 각각 바깥쪽의 표면에 형성되어 있다.

액정(LC)은 액정분자의 방향을 설정하는 하부배향막(ORI1)과 상부배향막(ORI2) 사이에 봉입되어 시일재(SL)에 의해서 봉해져 있다.

하부배향막(ORI1)은 하부투명유리기판(10)쪽의 보호막(20)의 상부에 형성된다. 상부투명유리기판(10b)의 안쪽(액정쪽)의 표면에는 차광막(BM), 컬러필터(FIL), 보호막(20b), 공통투명화소전극(17b) 및 상부배향막(ORI2)이 순차적층 형성되어 있다.

[실시예 2]

제3도 (a)는 본 발명의 다른 실시예의 TFT기판의 등가회로도, 제3도 (b)는 그 평면도이다. 실시예 1과 다른 점은 부가용량(Cad)이 축적용량(Cst)으로 바뀌어 있는 점이다. 실시예 1의 부가용량은 인접하는 게이트선이 대향전극이었으나, 축적용량의 경우, 제3도에 표시한 바와 같이 대향전극배선(ST1), (ST2)이 필요하게 된다. 제3도 (a)에 표시한 바와 같이, 이 대향전극배선은 공통 접속된 데다가 축적용량단자(ST)에 접속된다. 또한 제3도의 기호는 모두 제1도와 마찬가지이다.

본 실시예의 TFT기판의 제조방법도 실시예1과 거의 마찬가지이다. 제조방법상 다른 점은, 이 경우 게이트배선과 축적용량, 대향전극배선과는 각각 다른 양극산화용 패드(PAD1, PAD2)에 접속되어 있으며, 이 때문에 다른 양극산화전압을 인가할 수 있는 점이다. 즉 상기한 바와 같이 게이트절연막은 비교적 고전압(25V)이 인가되는데 대하여, 축적용량(Cst)에는 7V 정도의 전압이 인가될 뿐이며, 보다 낮은 전압밖에 인가되지 않는다. 한편, 축적용량(Cst)은 TFT기판의 투과율을 손상하는 것이며, 전극의 면적은 작을수록 좋다. 즉, 축적용량(Cst)의 Al₂O₃막두께가 얇을수록 전극면적이 작아도 되므로 바람직하다. 따라서, (PAD1)과 (PAD2)에 인가하는 전압을 다른 것으로 하고, 게이트절연막용의 Al₂O₃는 두껍게(2000Å, 전압 144V), 축적용량(Cst)용의 Al₂O₃는 얇게(500Å, 전압 36V)할 수 있다.

실시예 1과 완전히 마찬가지로 박막회로를 완성한 후, 양극산화라인은 절단선(1)에 있어서 절취함으로써 TFT기판으로부터 제거하여 TFT기판이 완성되었다.

이어서 실시예 1과 완전히 마찬가지로, 이 TFT기판과 투광성 기판을 두께 7.3 m의 스페이서를 사용해서 맞붙이고, 그 사이에 액정을 봉하여 막아서 액정 표시패널을 완성하였다.

[실시예 3]

제8도 (a)는 본 발명의 다른 실시예의 TFT기판의 부분평면도, 제8도 (b)는 그 단면도, 또 제9도는 그 제조공정을 표시한 단면도이다. 본 실시예에 있어서는, 영역 (a), (b), (c)로 표시한 부분(각각, TFT부, 배선교차부, 박막용량부(여기에서는 부가용량부)에 상당한다)만 양극산화를 행한다.

먼저 TFT기판의 제조방법을 설명한다. 절연성 기판(10)상에 Cr(11)을 스퍼터링에 의해 약 1100Å의 두께로 증착하고, 포토에칭에 의해 게이트단자 (G1), (G2) 및 이들과 접속하여 양극산화를 위한 전압공급라인이 되는 양극산화버스라인(L)의 패턴을 형성한다(제9도 (a)). 그위에 Al(Pd)(Pd의 첨가량 0.1%)(12)를 2800Å 두께로 스퍼터링에 의해 증착하고, 포토에칭에 의해 Al(Pd)의 게이트 배선(G1'), (G2'), 부가용량, 게이트전극 및 양극산화버스라인(L)의 패턴을 형성한다. 게이트배선(G1'), (G2')의 게이트단자(G1), (G2)와의 접속부의 영역 A의 형상은 실시예 1에서 제1도 (c)에 표시한 형상과 동일하다(제9도 (b)).

포토레지스트를 3㎛의 두께로 도포하고, 90℃에서 프리베이킹한 후 노광한다. 그후 140℃의 포스트베이킹을 행하고 계속해서 현상을 행한다. 이에의해 양극산화하는 부분(제8도의 영역 a, b, c)과 양극산화용 패드(PAD)의 포토레지스트가 제거된다. 제9도 (c)는 게이트단자부분만 포토레지스트 (PR)를 남긴 예를 나타낸다.

이 상태에서, TFT기판을, 양극산화용 패드(PAD)가 액면으로부터 밖으로 나오도록 해서 양극산화액에 침투시키고, 양극산화용 패드(PAD)에 직류전압을 인가해서 양극산화를 행한다. 양극산화하는 Al(Pd)에 대하여, 0.5㎃/㎠의 전류 밀도가 되도록(정전류산화) 전압을 0V에서부터 서서히 승압하여 145V까지 올린다. 145V가 되면 전압을 그대로 유지한다(정전압산화). 약 30분에서 약 2000Å 두께의 Al₂O₃(13)를 얻을 수 있다. 이 때 Al(Pd)의 두께 2800Å 중 1300Å이 산화된다. 영역 (a), (b), (c)만 양극산화함으로써 게이트배선(G1'), (G2')의 대부분이 산화되지 않아도 되기 때문에 배선저항을 낮게 억제할 수 있다. 레지스트를 제거한 후, 대기중에서 200℃에서 60분 가열한다. 이 가열에 의해서, Al₂O₃의 리크전류가 1자리수 이상 감소한다. 제10도에 Al₂O₃의 리크전류와 열처리온도의 관계를 표시한다. 열처리온도는 200℃에서부터 350℃의 범위가 바람직하다. 350℃를 넘는 고온이 되면 Al₂O₃의 박리가 발생한다.

이 위에 플라즈마 CVD법에 의해, SiN(14)을 2000Å의 두께로, a-Si(i)(15)를 2000Å의 두께로, 인을 2.5% 도핑한 a-Si(n⁺)(16)를 300Å의 두께로 퇴적한다. 이 때 기판온도는 300℃로 한다. 그후, a-Si를 패턴화해서 TFT부, 배선교차부에 a-Si를 남긴다. 그후 SiN(14)을 패턴화해서 게이트단자상의 SiN을 제거한다(제9도(d)). 투명전극(17)으로서 산화인듐을 1000Å의 두께로 스퍼터링하여 패턴화해서 투명전극(17)과 게이트단자를 형성한다.

TFT의 드레인전극을 겸하는 신호배선(18), 소스전극용의 Cr/Al을 각각 600Å, 4000Å의 두께로 스퍼터링에 의해서 증착하여 패턴화한다. 마지막으로 보호막(20)으로서 SiN을 1㎛ 형성하고, 단자부상의 SiN을 제거한 후, 양극 산화버스라인(L)과 게이트단자(G1), (G2)와의 사이를 기계적으로 절단해서 TFT기판을 완성하였다(제9도 (e)).

이렇게 해서 얻어진 TFT기판은, 게이트배선저항이 낮고, TFT부 및 배선교차부에서의 전류간 단락이 없고, 또 Al₂O₃의 비유전율은 9.2로서 SiN의 6.7보다 약 30% 높아, TFT의 상호전도도 gm을 약 1.5배 향상할 수 있고, 부가용량부의 면적도 작게 할 수 있고, 그 때문에 투과율이 향상하였다. 이와같이 고수율, 고성능의 TFT기판을 얻을 수 있었다.

다음에 대향전극 및 청색, 적객, 녹색의 컬러필터어레이를 가진 투광성 기판과, 상기에 의해 제조한 TFT기판을 두께 7.3㎛의 스페이서를 사용해서 맞붙이고, 그 사이에 액정을 봉하여 막아서 액정표시패널을 완성하였다.

본 실시예에서는 Al(Pd)를 게이트배선패턴재료로 사용했으나, 그 밖에 Al, Al(Si)를 사용해도 마찬가지로 TFT기판을 제조할 수 있었다. 또, 게이트단자의 재료로서 Cr 대신에 Ta를 사용해도 마찬가지로 TFT기판을 제조할 수 있었다. 박막용량으로서 부가용량의 예를 표시했으나 축적용량의 경우도 마찬가지로 제조할 수 있었다.

또, Al₂O₃형성 이후의 공정에는 한정이 없고, 예를 들면 Cr/Al의 신호배선을 먼저 형성하고, 투명전극을 나중에 형성해도 된다. 양극산화에 의해 형성되는 Al₂O₃는 2000Å인 예를 표시했으나, 100Å~2200Å으로 하는 것이 바람직하다. 또한, TFT의 활성층은 a-Si인 예를 들었으나, 폴리 Si 등 다른 재료이어도 되는 것은 물론이다.

[실시예 4]

제11도 (a), (b), (c), 제12도 (a), (b), (c), (d), (e)를 사용해서 설명한다.

제11도 (a)는 본 발명의 다른 실시예의 TFT기판의 단면을 표시하고, 제11도 (b)는 그 평면을 표시한다. 동 도면에 있어서, (10)은 절연성 기판, (12')는 게이트 배선패턴의 Al, (11)은 게이트단자용 Cr, (13)은 Al의 양극산화막인 Al₂O₃, (14')는 질화실리콘막, (15')는 a-Si, (19)는 질화실리콘막, (16)은 인을도핑한 수소화비정질 실리콘 (n+층), (11'), (12), (17)은 각각 Cr, Al, 투명전극, (20)은 보호막, (L)은 양극산화버스라인, (G1'), (G2')는 게이트배선, (D1)은 드레인단자(박막트랜지스터의 드레인전극도 겸한다), (a)는 TFT부의 양극산화영역, (b)는 배선교차영역, (c)는 박막용량부의 양극산화영역을 각각 표시한다.

제12도 (a), (b), (c), (d), (e)는 각각의 공정에서 단면도를 표시하였다. 제12도 (a)는 양극산화후, 제12도 (b)는 질화실리콘막을 패턴화한 후, 제12도 (c)는 n+층을 패턴화한 후, 제12도 (d)는 Al(12)을 패턴화한 후, 제12도 (e)는 화소전극용 투명전극 (17)을 패턴화한 후를 표시한다.

절연성 기판(10)상에 Cr을 스퍼터링에 의해 100Å의 두께로 증착하고 패턴화해서, 게이트단자 (G1'), (G2') 및 이들을 공통접속하고 양극산화하기 위한 전압공급라인이 되는 양극산화버스라인(L)을 형성한다. 또 Al을 2600Å의 두께로 스퍼터링에 의해 형성하고 패턴화해서 게이트전극 (12') 및 게이트배선 (G1'), (G2')을 형성한다. 이때 각 게이트배선 (G1'), (G2')은 양극산화버스라인(L)에 의해 공통접속된다. 그후 포토레지시트를 3㎛ 도포하고, 포토에칭프로세스에 의해 제11도 (b)에 파선으로 포위된 영역 (a), (b), (c) 부분의 레지스트를 제거한다.

이 상태에서, 기판을 양극산화액에 담그고, 양극산화버스라인에 전압을 공급한다. 양극산화하는 Al에 대하여 0.5~10㎃/㎠의 전류밀도가 되도록(정전류산화) 전압을 0V에서부터 서서히 승압하여 +120V까지 올린다. +120V가 되면 그대로 그 전압을 유지한다(정전압산화). 약 30분에서 약 1700Å의 Al₂O₃(13)를 얻을 수 있다. 이때 Al의 두께 2600Å 중, 1100Å이 산화된다. 양극산화액으로서는 3% 주석산용액을 암모니아로 중화하고 에틸렌글리콜 혹은 프로필렌글리콜로 1:9로 희석하여 PH 7.0±0.5로 조정한 용액을 사용한다. 이와 같이 국소적으로 양극산화함으로써, 게이트배선 (G1'), (G2')의 대부분의 Al이 양극산화되지 않아도 되기 때문에 배선저항을 낮게 억제할 수 있다.

또한 제11도 (c)에는 게이트배선의 Al(12')과 게이트단자의 Cr(11)과의 접속영역 A의 확대도를 표시하였다. 도면중 (d)는 Al패턴의 선폭을 표시한다. 이와 같이 복잡한 패턴으로 하고 있는 이유는 Al 또는 Al을 주체로 하는 금속은 열응력이 가해졌을 경우 위스커가 발생하는 것을 막기 때문이다. Al의 선폭 (d)이 25㎛ 이상이면 위스커가 발생하는 경우가 있으나, 선폭 (d)이 20㎛ 이하, 보다 바람직하게는 10㎛ 이하이면 위스커가 발생하지 않는다. 이 때문에 제11도 (c)와 같은 패턴으로 하였다. 물론 Al₂O₃로 덮인 Al의 부분에는 위스커가 발생하지 않는다.

레지스트를 제거한 후, 대기중 혹은 진공중에서 200~400℃에서 60분 가열한다. 이 가열에 의해서 Al₂O₃의 리크전류가 1자리수 이상 감소한다. 이것에 대해서는 제10도에 표시하였다. 열처리온도로서는 200℃~400℃의 범위가 바람직하다. 이 이상의 고온이 되면 Al막 위에 박리가 발생한다. 이 위에 플라즈마 CVD법에 의해, 제1질화실리콘(14')을 1200~2000Å의 두께로, a-Si(15')를 200~1000Å의 두께로, 제2질화실리콘(19)을 1000~2000Å의 두께로 퇴적한다. 이때 기판온도는 150~300℃로 하였다. 그후 제2질화실리콘(19)을 패턴화하고, TFT의 채널위와 배선교차부에만 남겼다(제11도 (a)).

인을 0.6~2.5% 도핑한 비정질 실리콘(n⁺층)(16)을 200~500Å의 두께로 퇴적하고, 패턴화해서 TFT의 소스·드레인부에만 남긴다. 이때 a-Si(15')도 동시에 제거한다. Cr(11')을 500~1000Å의 두께로, Al(12)을 3000~8000Å의 두께로 저항가열증착 혹은 스퍼터링에 의해서 퇴적하고 패턴화해서, 드레인단자(D1), TFT의 드레인·소스전극을 형성한다. 다음에 산화인듐으로 이루어진 투명전극(17)을 약 1000Å 스퍼터링에 의해 퇴적하여 패턴화해서, 화소전극, 단자 등을 형성한다. 다음에 플라즈마 CVD에 의해서 질화실리콘을 약 1㎛ 퇴적하고, 포토에칭프로세스에 의해 단자부상의 질화실리콘을 제거해서 박막트랜지스터기판이 완성된다.

이 기판과 대향기판을 맞추어, 그 사이에 액정을 봉하고, 마지막에 게이트버스라인(L)을 제11도 (b)의 절단선(1)을 따라서 잘라냄으로써 각 게이트단자를 분리해서 표시패널을 완성한다. 또한 이 게이트버스라인(L)은 패널을 정전파괴로부터 지키는 역할도 겸하는 것이다.

이렇게 해서 얻어진 표시패널은, 게이트배선저항이 낮고 TFT 및 배선교차부에서의 전극간 단락이 없고, 또 Al₂O₃의 비유전률은 9.2로서 질화실리콘의 6.7보다 약 30% 높아, TFT의 상호전도도 gm을 약 1.5배 향상할 수 있고, 부가용량부의 면적도 작게 할 수 있어, 투과율이 향상하였다. 이와 같이 고수율, 고성능의 패널을 얻을 수 있었다. 여기서는 게이트전극·배선에 Al을 사용한 경우의 예로 표시했으나 Al 대신에 1% 이하의 Si나 Pd를 포함한 Al이어도 완전히 마찬가지로 사용할 수 있다. 또, 드레인단자에 Al을 사용했으나 Al 대신에 상기 Al(Si), Al(Pd)를 사용할 수 있다.

또한 박막용량에 대해서 설명을 부가한다. 제13도 (a), (b), (c), (d)에 TFT기판의 2화소분에 대응하는 부분의 회로도를 표시한다.

제13도 (a)는 부가용량이 없는 경우, 제13도 (b)는 인접한 게이트배선과의 사이에 부가용량을 형성한 경우, 제13도 (c)는 자신의 게이트배선과의 사이에 부가용량을 형성한 경우, 제13도 (d)는 인접한 게이트배선과의 사이에 부가용량을 형성한 경우의 다른 예를 표시한다.

동 도면에 있어서, (G1')는 게이트배선, (G2')는 인접한 게이트배선, (T11), (T12)는 TFT, (LC)는 액정, (G), (S), (D)는 각각 TFT의 게이트, 소스, 드레인이다. (Vcom)은 공통단자, (b)는 배선교차영역, (Cad)는 부가용량, (D1), (D2)는 드레인 단자이다. 제13도 (b), (d)에서 (G2')을 게이트배선과는 별도배선으로 해도 되는 것은 물론이다.

어떤 경우에도 완전히 마찬가지로 제작할 수 있는 것은 물론이다. 또, 여기서는 게이트전극(G)과 배선교차영역(b)이 분리되어 있는 예를 표시했으나, 분리하고 있지 않아도 된다.

특히 중요한 것은 Al₂O₃막두께이며, 이것에 대해서 설명한다. TFT의 상호 전도도 gm의 관점에서 말하면 게이트절연막은 얇을수록 좋다. 제14도 (a)에 상호전도도 gm과 Al₂O₃, SiN의 막두께와의 관계를 표시한다. 종래 게이트 절연막으로서는 막두께 0.3㎛ 정도의 SiN이 많이 이용되고 있다. 이때의 상호 전도도 gm을 1로 했을 때, Al₂O₃와 SiN의 막두께를 바꾼 경우의 상호전도도 gm의 값을 표시한 것이다. 이 도면으로부터 명백한 바와 같이 2층의 게이트 절연막으로 하는 이점은 전극간 단락 이외에 상호전도도 gm을 개선할 수 있는 점도 있다. 따라서 제14도 (a)중에 빗금친 영역이 상호전도도 gm의 관점에서 바람직한 영역이 된다. 한편, 얇아지면 절연내압이 내려간다. 통상의 액정패널의 동작상태에서는 게이트와 드레인(신호 배선)간에는 최대 25V의 전압(게이트가 부극성)이 인가된다. 실제 제품에서는 이 25V의 전압을 보상하기 위하여, 이 3배인 75V에서의 스크리닝이 행해진다. 따라서, Al₂O₃도 SiN도 각각의 막이 이 전압에 견딜 수 있는 막두께가 아니면 안된다(이물이 있는 것을 전제로 했을 경우, Al₂O₃가 없는 부분, SiN이 없는 부분이 있다고 생각하지 않으면 안된다). 표 1에 Al₂O₃, SiN막의 파괴내압과 75V에 견디는 최소막두께를 표시하였다. Al₂O₃, SiN 각각 두께 1100, 1200Å 이상이 필요하게 된다. Al₂O₃의 두께 1100Å이라는 것은 양극산화전압 80V에 대응한다.

또 제14도(b)에 양극산화막 AlO의 리크전류 특성을 표시한다. 이 리크 전류는 어느 전압까지는 낮으나, 어느 전압이상에서 급격히 증가한다. 이 전류는 TFT의 OFF 전류에 가산된다. 따라서 작을수록 바람직하다. TET의 OFF 전류는 약 10 A/㎠이며, 이 리크전류도 이 이하일 필요가 있다. 상기한 바와 같이 액정패널에서는 -25V의 전압이 인가되나, 이 전압에서 리크전류가 10 A/㎠ 이하가 되는 것은 양극산화전압이 80V 이상일 때이다. 이 점에서도 AlO막두께는 1100Å이상 필요하다고 할 수 있다.

AlO막두께를 제약하는 것으로서 레지스트내압이 있다. 상기한 바와 같이 양극산화하고 싶지 않은 부분은 포토레지스트로 피복하나, 양극산화전압이 포토레지스트의 내압을 넘었을 경우 레지스트가 파괴되는 동시에 그 아래에 있는 Al이 소실된다. 따라서 양극산화전압을 높이는 것은 적당하지 않고, 150V(이때 AlO막두께는 약 2100~2200Å)이하가 바람직하다. 제14(a)중에 이상 설명한 AlO, SiN의 최적막두께 영역을 격자그물코로 표시하였다.

AlO는 1100~2200Å의 범위 특히 1100~2100Å의 범위, SiN은 1200~2000Å의 범위에서의 2층 절연막이 바람직하다.

[실시예 5]

본 실시예에서는 게이트단자부를 제외하고 전체면 양극산화하는 경우를 표시한다. 제15도(a)는 본 실시예에 의한 TFT 기판의 단면을 표시하고, 제15도(b)는 그 평면을 표시한다. 제15도(c)에는 게이트단자와 게이트배선접속부의 확대도를 표시한다. 각 부의 기호는 상기한 실시예와 마찬가지이다.

제작공정은 실시예 4와 마찬가지이다. 다른 것은 양극산화시의 포토레지스트의 형상뿐이다. 제15도(b)에 파선(1)으로 표시한 선으로부터 게이트단자쪽을 레지스트로 피복한 후, 양극산화를 행한다. Cr 게이트단자가 양극산화액에 닿으면 이 부분의 Cr은 전지반응에 의해 용출되므로, 완전히 레지스트로 피복할 필요가 있다. 또한 제15도(c)의 도면중 기호(d')는 레지스트단부와 Cr과의 사이의 거리를 표시하나 양극산화액이 스며들므로 (d')는 100㎛ 이상으로 할 필요가 있다. 이 경우는 제15도(c)와 같이 레지스트단부면은 게이트배선과 직교시키고 있다. 실시예 4에서 레지스트내압에 대해서 설명했으나, 이 레지스트의 내압은 레지스트패턴과 Al 배선패턴과의 상대적인 위치관계에 의해서 크게 좌우된다. 이것을 설명한다.

제16도에 표시한 바와 같이 게이트단자는 그 선단부근에 있어서 비스듬해지는 부분이 있다. 이와 같은 부분을 포토레지스트로 덮을 경우, 제16도에 표시한 바와 같은 포토레지스트패턴(사선부가 포토레지스트로 피복하는 부분)이 고려된다. 이때, 게이트배선과 레지스트단부는 각각, 도면에 표시한 바와 같이 각도 θ, θ로 교차한다. 이 도면의 경우 θ은 둔각, θ는 예각이 되나, 이와 같은 레지스트패턴에서 양극산화를 행하면 예각 θ쪽에 있어서 게이트배선이 용출되어 게이트배선이 단선된다. 이것은 레지스트패턴 노광시에 게이트 배선과 레지스트 단부의 거리가 가깝기 때문에, 게이트배선에 의해 광이 산란하고, 결과로서 이 부분의 레지스트막두께가 얇아져 내압이 떨어지기 때문이다.

이것은 레지스트패턴의 θ,θ를 각각 혹은 둔각으로 함으로써 방지할 수 있다. 제17도에 θ,θ모두 직각으로 한 경우를 표시한다.

실시예 4, 5에서는 AlO위에 질화실리콘막을 형성하는 경우에 대해서 설명했으나, 실시예 4, 5에서 질화실리콘대신에 SiO를 사용할 수 있다.

SiO는 다음의 방법으로 형성한다. SiH와 NO를 주성분으로 하는 혼합가스를 사용한 플라즈마 CVD법에 의해서 막두께 1000~3000Å의 SiO막을 형성하는 기판온도는 200~300℃로 한다. 이 SiO막을 사용한 경우의 구조는 제11도 및 제12도의 질화실리콘(14')이 SiO가 되는 점만 다르다. 그 밖에는 실시예 4,5와 완전히 마찬가지이다.

[실시예 6]

실시예 4, 5에서는 플라즈마 CVD법에 의해 AlO위에 제1질화실리콘, 비정질 실리콘, 제2질화실리콘의 순서로 퇴적했으나, 본 실시예는 제2질화실리콘을 사용하지 않는 예이다. 제18도(a), (b), (c), (d), (e), (f)를 사용해서 설명한다. 제18도(a), (b), (c)는 동도면(f)에서 표시한 TFT부 (영역 a), 배선 교차부 (영역 b), 부가용량부 (영역 c)에 대응하는 부분인 a-a', b-b', c-c'선 단면도를 표시한 것이다. 도면의 기호는 상기 실시예와 마찬가지이다. 평면배치구성은 제11도(b)와 마찬가지이다.

절연성 기판(10)상에 Al(12')을 2800Å 형성한다. 패턴화해서 게이트배선(G1')과 게이트전극과 부가용량전극을 포함한 게이트배선패턴을 형성하고, 양극산화해서 AlO(13)를 형성한다. 이때, 양극산화전압은 144V로 한다. 그 결과, AlO(13)의 막두께는 약 2000Å이 되고, 양극산화되지 않은 Al(12')의 막두께는 약 1500Å이다. 이 위에 플라즈마 CVD법에 의해 질화실리콘(14')(산화실리콘 이어도 된다)을 1200~2000Å의 두께로 형성한다. 계속해서 비정질 실리콘(15')을 200~2000Å 형성한다. 또 인을 0.5~2.5% 포함한 비정질 실리콘(16)을 퇴적한다. 그후 포토에칭프로세스에서 TFT부, 배선교차부 이외의 부분의 비정질 실리콘막을 제거한다. 그후, Cr(11')을 400~1000Å의 두께로, Al(12')을 3000~5000Å의 두께로 형성하고 패턴화해서, 신호배선, TET의 소스, 드레인전극을 형성한다. 이어서 이것을 마스크로서 사용하여 인을 도핑한 비정질 실리콘(16)을 가공한다. 그후 산화인듐투명전극(17)을 500~2000Å의 두께로 스퍼터링에 의해 형성하고 화소전극을 형성한다. 이 투명전극은 Al 위 전체 영역에 남겨도 된다. 이것으로 제18도(a)~(c)에 표시한 구조를 가진 TFT기판이 완성된다. 이 위에 보호막질화실리콘(약 1㎛)을 형성하고, 그 후에는 상기한 실시예와 마찬가지 방법으로 패널이 완성된다.

배선교차부와 부가용량부는 이 구조뿐만 아니라, 예를들면 제18도(d), (e)에 표시한 바와 같은 구조를 취할 수 있다.

제18도(d)는 배선교차부의 층간 절연막을 AlO만으로 한 예, 제18도(e)는 부가용량부의 유전체를 AlO만으로 한 예를 표시한 것이다. 이와 같이 해서 AlO, SiN 혹은 SiO, a-Si의 어느 것을 삽입하는지는 마스크를 바꿈으로써 선택할 수 있음은 물론이다.

본 실시예에서는 비정질 실리콘과, 인이 도핑된 비정질 실리콘막을 연속으로 형성할 수 있어, 박막트랜지스터의 특성을 안정시킬 수 있는 점이 특징이 된다. 또, 상기 Al 대신에, Al(1% Si), Al(0.3% Pd)를 사용해도 마찬가지의 효과를 얻을 수 있다. 또한 여기서는 드레인단자에 Cr과 Al의 2층막을 사용했으나 Al만이어도 된다.

[실시예 7]

제13도(b)에 등가회로를 표시한 예의 실시예를 제19도(a), (b), (c), (d), (e)에 표시한다. 제19도 (b), (c), (d), (e)는 동도면(a)에 표시한 A-A', B-B', C-C', D-D' 선에 대응하는 부분의 단면도를 각각 표시한 것이다.

절연성 기판(10)상에 Al(0.1% Pd)(12)를 2800Å의 두께로 형성하고, 포토에칭에 의해 패턴화해서 게이트전극(56), 게이트배선(Gl'), 축적용량선(51), 축적용량(Cst)을 형성한다. 실시예 4, 5에서 설명한 방법에 의해, 이 Al(Pd)를 양극산화해서, AlO(13)를 2000Å의 두께로 형성한다. 이 위에 플라즈마 CVD법에 의해 질화실리콘(14')을 1200~2000Å의 두께로 형성하고, 또 비정질 실리콘(15')을 200~2000Å의 두께로 형성한다. 또 인을 포함한 비정질 실리콘(16)을 형성한다. 그후 포토에칭프로세스에서 TFT부, 배선교차부 이외의 부분의 비정질 실리콘을 제거한다. 또, 축적용량(Cst)의 질화실리콘막을 제거한다. 그래서 축적용량에는 AlO만 남는다. 질화실리콘막은 통상 CF가스를 사용한 플라즈마애셔(asher)로 제거하나, AlO막은 이 CF가스애셔에는 극히 내성이 있어, 이와 같이 AlO상의 SiN만 제거하는 것이 가능하다. 이후, Cr을 400~1000Å의 두께로, Al을 3000~5000Å의 두께로 형성하고, 패턴화해서 신호배선(18), TFT의 소스전극(55), 축적용량부 배선(57)을 형성한다. 다음에 이것을 마스크로 해서 인이 도핑된 비정질 실리콘(16)을 가공한다. 그후, 산화인듐으로 이루어진 투명전극(17)을 500~2000Å의 두께로 스퍼터링에 의해 형성하여 화소전극을 형성한다. 이 투명전극은 Al 위 전체면에 남겨도 된다. 이 위에 보호막(20)으로서 질화실리콘막을 형성하고, 그후에는 상기 실시예와 마찬가지로 해서 TFT 기판이 완성된다.

본 실시예는 축적용량부의 절연막으로서 AlO만 사용한다. 이 밖에도 AlO/SiN 2층의 절연막을 사용할 수 있으나, AlO뿐인 쪽이 용량을 크게 할 수 있어, 그 만큼 축적용량부의 점유면적을 작게 할 수 있으므로, 기판의 투과율을 향상할 수 있다. 표 2에 본 실시예에서의 사용 가능한 절연막(유전체막)과, 그것을 필요로 하는 장소를 정리하였다.

[실시예 8]

실시예 7은 축적용량선(51)을 게이트배선(Gl')과는 별도로 형성했으나, 본 실시예는 제20도(a), (b), (c), (d), (e)에 표시한 바와 같이, 인접하는 게이트배선(G2')의 일부를 축적용량으로서 사용한 예이다. 또한, 제20도(b), (c), (d), (e)는 동 도면(a)에서 표시한 A-A', B-B', C-C', D-D' 선에 대응하는 부분의 단면도를 각각 표시한 것이다.

[실시예 9]

본 발명의 제9실시예를 제21도를 사용해서 설명한다.

절연기판(10)상에, Al(12')을 진공증착법에 의해서 막두께 0.2㎛로 퇴적하고, 이것을 통상의 포토에칭법에 의해 패턴화하였다. 이 다음 양화형 포토레지스트(PR)(도쿄오오카코교 가부시기가이샤 제품, 상품명 OFPR-800)를 막두께 2㎛로 도포하고, 소망의 포토마스크를 사용해서 자외선을 선택적으로 조사, 노광 하였다. 이것을 현상해서 얻은 상태가 제21도이다. (PAD)는 Al의 양극산화시에 전압을 인가하기 위한 양극산화용 패드(양극산화용 단자)이다. 여기서 특히 중요한 점은, Al 패턴과 양극산화용 마스크패턴 각각의 패턴에지에 의한 교점이다. 즉, 제21도에 있어서와 같이 외각 θ1, θ2를 135°로 한 점이다. 이것을 120℃, 20분의 열처리에 의한 포스트베이킹을 행한 후, 양극산화액의 액면이 도면중 A-A'라인부근이 되도록 해서 양극산화를 행하였다. 이 양극산화에 있어서의 전압의 인가방법은 초기에 있어서는 50㎂/㎠의 전류밀도로 서시히 전압을 상승하여 100V의 전압이 된 시점에서 일정전압 100V를 15분간 인가해서 양극산화를 행하였다. 그 결과, 포토레지스트가 놓여 있지 않은 액중의 Al(12')상에 막두께 약 140㎚의 AlO를 성장할 수 있었다. 이때, Al(12')상의 양극산화용 마스크(포토레지스트(PR))는 충분한 내압을 보여 절연파괴를 일으키는 일은 없었다. 특히 양극산화용 마스크의 패턴에지는 절연파괴를 일으키기 쉬우나, 본 실시예와 같이 외각 θ1, θ2를 90°이상(135°)으로 함으로써 양극산화용 마스크의 패턴에지에서의 절연파괴에 의한 결함의 발생은 전혀 없었다.

[실시예 10]

본 발명의 제10실시예를 제25도, 제26도, 제27도 및 제28도에 의해 설명한다.

여기서는 TFT를 사용한 액정디스플레이에 본 기술을 응용한 예를 표시한다.

제25도는 박막트랜지스터를 사용한 액정디스플레이 구동용 패널의 일부분을 모식적으로 표시한 도면이다.

동도면의 (T)은 TFT로서 1화소마다 구비하고 있으며, 영상신호가, 드레인 단자(D)로부터 공급되어, 이 트랜지스터에 의해서 각 화소에 기록하는 것이다. 영상신호는 (T)의 TFT를 개재해서 액정(LC)에 공급되고, 화소마다 소망의 영상을 나타낸다. (Cad)는 영상신호를 보다 오래 유지하기 위한 부가용량이며, (58), (55) 및 (56)은 각각 트랜지스터의 드레인전극, 소스전극 및 게이트전극이다. (18)은 드레인단자(D)로 부터 공급되는 영상신호를 각 화소에 공급하기 위한 신호배선이며, (G')는 신호를 기록하는 행을 선택하기 위한 게이트배선(주사선)이다. 이 게이트 배선은 게이트단자(G)에 접속되어 있다.

이와 같은 액정디스플레이패널을 실현하기 위해서는, 일반적으로는 유리기판상에 먼저 게이트전극과 게이트배선 및 게이트단자를 형성한다.

여기서는 게이트전극과 게이트배선 및 게이트단자를 Al로 형성한 예를 설명한다.

제26도는 디스플레이패널에 있어서의 게이트배선을 실시한 경우의 개요를 표시한 평면도이다. (10)은 유리기판, (40)은 게이트전극과 게이트배선 또는 트랜지스터 혹은 화소 등이 있는 디바이스부로서 상기 제25도에 있어서의 TFT어레이부이다. (G)은 게이트단자이다. (41)은 디바이스부 (40)와 게이트단자 (G)를 접속하는 동시에, 디바이스부의 행피치와 단자부의 피치를 조절하고, 외부접속에 알맞은 개수를 1블록마다 정리해서 단자블록을 형성하기 위한 인출선부이다.

인출선부(41)부근의 확대도를 제27도에 표시하였다. 동도면은, 상기 제26도의 디바이스부(40)가 아래쪽이 되도록 90°회전한 상태로 표시하고 있다.

인출선부는 상기 이유로 인해서, 게이트배선 및 게이트단자와 같이 등간격, 평행 패턴으로는 되지 않고, 통상은 제27도와 같이 사선으로 되는 동시에, 장소에 따라 패턴은 여러가지 방향을 취하는 경우가 많다.

그런데, 다바이스부 중에서 특히 중요하고 복잡한 구조를 이루는 TFT부의 본 실시예에 있어서의 공정단면도를 제28도 (a). (b), (c), (d), (e)에 표시하였다. 제28도 (a)는 TFT의 게이트전극을 막두께 0.3㎛의 Al(12')로 형성한 것이다.

여기서는 제26도의 다바이스부(40)를 양극산화해서 제28도에 표시한 바와 같이, AlO(13)를 Al(12')상에 성장시키고, 이 AlO를 게이트절연막의 일부 및 배선교차부의 절연막에 사용하는 것이다. 따라서 단자 이외를 산화시키도록 하였다. 이 양극산화를 위하여 단자를 묶은 부분이 제27도의 양극산화 패드부(44)이다. 또 여기에는 양극산화시에 전압을 인가하기 위한 양극산화용 패드(PAD)가 있다. 제27도 중 (PR)은 양극산화용 마스크의 양화형 포토레지스트이다. 여기서는 포토레지스트이 막두께는 3.5㎛로 하였다. 특히 중요한 점은 양극 산화액 중에 침투하는 부분에서의 Al패턴과 양극산화용 마스크패턴 각각의 패턴에지에 의한 교점이다. 상기한 바와 같이, 인출선부(41)는 Al패턴이 여러가지 방향을 향하고 있기 때문에 양극산화액 중에서의 포토레지스트와 Al과의 양패턴 사이의 외각은, 제27도중의 수평방향으로 일직선으로 포토레지스트패턴을 형성하면, 그 외각은 여러 각도를 취하여, 예를들면 40°~140°가 된다. 이와 같이 외각이 여러 각도, 특히 마스크용 포토레지스트가 양화형일 경우 90°이하가 되면 결함이 발생하기 쉽다. 본 실시예에서는 제27도와 같이 외각은 모두 135°로 하였다.

다음에 140℃, 30분의 포스트베이킹처리를 실시한 후, 양극산화를 행하였다. 양극산화는 제27도의 A-A' 부근에 양극산화액의 액면이 되도록 하였다. 양극 산화액은 주석산 3% 수용액에 암모니아수를 첨가, 중화후 프로필렌글리콜을 용적비로 10배 더한 것을 사용하였다. 양극산화용 패드(PAD)로부터, 초기는 30㎃/㎠의 정전류를 흐르게 하고, 150V에 달한 후에는 정전압으로 20분간 전압을 인가해서 양극산화를 행하였다. 그 결과 Al상에 AlO막을 210㎚ 성장시킬 수 있었다. 여기서의 양극산화에 있어서, 외각 θ를 135°, 포스트베이킹을 140℃, 30분으로 했으므로, 산화시의 결함은 전혀 없었다. 또한 이때 트랜지스터부의 구조는 제28도 (b)와 같다.

본 기술의 주요한 부분은 이상인데, 액정디스플레이용 패널을 제작하기 위한 설명을, 제28도를 사용해서 이하 간단히 행한다. 제28도 (b) 다음, 플라즈마 CVD법에 의해 SiN(14), a-Si(i)(15) 및 a-Si(n)(16)을 순차 퇴적한 후, 제28도 (c)와 같이 a-Si(n)(16)과 a-Si(i)(15)를 게이트전극폭보다 작게 가공하였다. 다음에 제28도 (d)와 같이 전극이 되는 Cr(11)을 진공증착법에 의해 퇴적하고 소스 및 트레인전극의 형상으로 가공하였다.

또 전극 및 배선을 행하기 위하여, Al(12)을 진공증착법에 의해 퇴적하고, 제28도(e)와 같이 하였다. 또한 화소전극인 투명전극(예를 들면 ITO막)을 형성하나, 그것은 이 공정 다음, 혹은 상기 소스 및 드레인전극 형성전이어도 된다(여기서는 번잡을 피하기 위하여 투명전극은 도시하지 않고 있다). 이와 같이 해서 액정디스플레이패널용 TFT를 만들었다. 이 트랜지스터의 게이트절연막에는 상기한 양극산화에 의한 AlO와 SiN으로 구성하고 있으며, 2층 게이트 절연막으로 되어 있으므로, 특히 절연성에는 뛰어난 구조로 할 수 있었다.

[실시예 11]

본 발명의 제11실시예를 제29도를 사용해서 설명한다. 또 본 실시예에서도 액정디스플레이패널을 상정해서 양극산화를 행하였다. 기판(10)상에 Al(12')을 0.3㎛ 퇴적하고, 실시예 10과 마찬가지로 해서 Al(12')을 가공하였다. 또 이 예에서도 실시예 10과 마찬가지로, 양극산화를 하는 부분과, 양극산화를 하지 않는 부분과의 사이에 선택적으로 양극산화를 하기 위한 보호용 마스크를 형성하였다. 여기서는 마스크로서는 OFPR-800(양화형 레지스트)을 막두께 4㎛로 하고, Al(12')과 레지시트패턴(PR)의 외각을, 어떤 부분의 교정에 있어서도 90°가 되도록 하였다. 이 다음 130℃, 30분의 포스트베이킹을 실시하였다. 다음에 동도면의 A-A' 부근에 양극산화액의 액면이 되도록 해서, 양극산화용 패드(PAD)로부터 80㎁/㎠의 전류밀도로 전류를 흐르게 하였다. 서서히 전압이 상승하면서 AlO가 성장한다. 전압이 140V가 된 시점에서부터는 이 전압으로 20분간 유지하였다. 이렇게 해서 양극산화를 행한 후, 포토레지스트를 제거하였다. 그 결과, 약 200nm의 막두께의 AlO를 형성할 수 있었다. 이 양극산화에 있어서, 포토레지스트의 마스크패턴형상을 어느 Al 패턴과의 교점에 있어서도, 90°로 한 것 및 포토레지스트의 막두께를 4㎛로 충분히 두껍게 한 효과에 의해, 양극산화에서의 Al의 용해 등의 결함은 전혀 없었다.

[실시예 12]

제12실시예를 제30도를 사용해서 설명한다. 본 실시예에서도 액정디스플레이 패널을 상정해서 양극산화를 행하였다.

기판(10)상에 Al(12')을 0.35㎛ 퇴적하고, 실시예 10과 마찬가지로 해서 Al(12')을 가공하였다. 또 이 예에서도 실시예 10과 마찬가지로, 양극산화를 하는 부분과 양극산화를 하지 않는 부분과의 사이에 선택적으로 양극산화를 하기 위한 보호용 마스크로서 포토레지스트(PR)를 형성하였다. 여기서는 마스크로서는 OMR(음화형 레지스트)을 막두께 3㎛로 하고, Al과 레지스트패턴과의 외각을 어느 부분의 교점에 있어서도 60°가 되도록 하였다. 음화형 레지스트에서는 자외선 노광에 의한 패턴화시에, Al패턴에지에서의 헐레이션에 의해 레지스타가 맞포개져서, 레지스트잔류를 발생한다. 이 영향을 제거하기 위하여, 본 실시예에서는 외각을 60°로 하였다. 그 후, 140℃, 40분간의 포스트베이킹을 실시하였다.

그후 동도면의 A-A' 부근에 양극산화액의 액면이 되도록 해서 양극산화용 패드(PAD)로부터 100㎁/㎠의 전류밀도로 전류를 흐르게 하였다. 서서히 전압이 상승하면서 AlO가 성장한다. 전압이 200V가 된 시점에서부터는 이 전압으로 20분간 유지하였다. 이렇게 해서 양극산화를 행한 후, 포토레지스트를 제거하였다. 그 결과, 약 280㎚의 막두께의 AlO를 형성할 수 있었다. 이 양극산화에 있어서, 포토레지스트의 마스크패턴형상을, 어느 Al패턴과의 교점에 있어서도, 60°로 했으므로 Al 패턴에지에서의 헐레이션의 영향을 없앨 수 있었기 때문에, 양극 산화중에서의 Al의 용해, 단선 등의 결함은 전혀 없었다.

[실시예 13]

제33도에 본 발명의 액정표시장치의 일실시예를 표시한다. 이 장치는, 액정 표시패널(81)과, 이 액정표시패널에 영상신호를 부여하기 위한 영상신호구동회로(83)와, 이 액정표시패널에 주사신호를 부여하기 위한 주사회로(84)와, 이 영상 신호구동회로 및 주사회로에 TFT 정보를 부여하기 위한 제어신호(82)를 가진다. 제어회로(82)는 전원회로, 상위 연산처리장치로부터 정보를 TFT 정보로 변환하는 회로 등을 포함한다. 상기 실시예에서 얻은 액정표시패널을 각각 사용해서 이 장치에 짜넣었더니 모두 신뢰성이 높은 화상을 얻을 수 있었다.

이상의 각 실시예에 표시한 바와 같이, 본 발명에 의해, TFT 기판의 신뢰성이 현저하게 향상하고, 상호 전도도 gm도 25%~50% 향상하고, 광이용률도 20% 이상 향상하였다. 또 그 제조시에, 수율을 대폭 개선할 수 있었다. 또, Al을 국소적으로 양극산화함으로써 배선저항을 낮출 수 있었다. 또, 이 TFT기판을 사용한 액정표시패널의 신뢰성이 현저하게 향상하였다. 또한 이 액정표시패널을 사용한 액정표시장치의 신뢰성도 현저하게 향상하였다.

Claims (9)

1. 기판상에 게이트단자를 형성하는 제1공정과, 이 게이트단자와 접속하는 게이트배선, 박막트랜지스터의 게이트전극 및 박막용량전극으로 구성되는 게이트배선패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하는 제2공정과, 상기 게이트배선패턴의 양극산화막을 형성하지 않는 부분을 포토레지스트에 의해 피복하는 제3공정과, 상기 게이트배선패턴을 양극산화하고, 상기 게이트배선패턴의 양극산화막을 형성하는 부분의 표면을 양극산화막으로 하는 제4공정을 적어도 구비한 박막트랜지스터기판의 제조방법에 있어서, 상기 게이트단자는 크롬 또는 탄탈로 형성되고; 상기 제3공정은 적어도 상기 게이트단자 및 상기 게이트단자와 상기 게이트 배선과의 접속부를 포토레지스트에 의해 피복하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
2. 제1항에 있어서, 상기 제3공정은, 포토레지스트의 도포, 전열처리, 노광, 후열처리, 현상공정을 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
3. 제1항에 있어서, 상기 제4공정은, 정전류에서 양극산화를 행하는 공정과 정전압에서 양극산화를 행하는 공정을 가진 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
4. 제1항에 있어서, 상기 게이트배선패턴은, 그것을 구성하는 각 부분이 소망의 부분마다 공통으로 접속되고, 서로 접속하지 않는 2 이상의 패턴이며, 상기 제4공정은 각각의 패턴마다 다른 전압에서 양극산화를 행하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
5. 기판상에, 박막트랜지스터의 게이트전극 및 게이트배선으로 구성되는 게이트 배선패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하는 제1공정과, 상기 게이트배선패턴을 양극산화하여, 해당 게이트배선패턴의 소망의 부분의 표면을 양극산화막으로 하는 제2공정을 적어도 구비하고, 상기 게이트전극상에 반도체층과 소스전극 및 드레인전극을 형성하여, 박막트랜지스터를 구성하는 박막트랜지스터기판의 제조방법에 있어서, 상기 제2공정후에, 상기 양극산화막을 200℃~350℃의 범위의 온도에서 열처리하는 공정을 지닌 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
6. 제1항에 있어서, 상기 알루미늄을 주성분으로 하는 금속은, 알루미늄을 주성분으로 하고, Pd 또는 Si 를 포함한 금속인 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
7. 제1항에 있어서, 상기 제4공정에 의해 표면에 양극산화막이 형성되는 소망의 부분은, 적어도 상기 박막트랜지스터의 게이트전극, 상기 박막용량 및 상기 게이트배선의 신호배선과 교차하는 부분인 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
8. 절연성 기판상에, 적어도 복수의 게이트배선과 복수의 박막트랜지스터의 게이트전극을 포함한 패턴을 알루미늄 또는 알루미늄을 주성분으로 하는 금속에 의해 형성하고, 이 알루미늄 또는 알루미늄을 주성분으로 하는 금속의 소망의 부분을 양극산화해서 양극산화막으로 하고, 상기 게이트전극상에 반도체층과 소스전극 및 드레인전극을 형성하여, 박막트랜지스터를 구성하고, 상기 게이트배선상에 상기 드레인전극에 접속되는 신호배선을 형성하는 박막트랜지스터기판의 제조방법에 있어서, 상기 양극산화막의 막두께는 1100Å~2000Å의 범위의 두께이며, 상기 양극산화는 적어도 상기 박막트랜지스터의 게이트전극, 상기 게이트배선의 상기 신호배선과의 교차부에 행하고, 상기 양극산화된 후, 막두께가 1200Å~2000Å의 범위의 두께의 질화실리콘막을 상기 게이트전극위에 형성하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
9. 제8항에 있어서, 상기 게이트배선은 크롬으로 이루어진 게이트단자와 전기적으로 접속하고, 상기 양극산화는 이 게이트단자를 통해서 전압이 인가되는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.