JP3407596B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP3407596B2 JP3407596B2 JP10065997A JP10065997A JP3407596B2 JP 3407596 B2 JP3407596 B2 JP 3407596B2 JP 10065997 A JP10065997 A JP 10065997A JP 10065997 A JP10065997 A JP 10065997A JP 3407596 B2 JP3407596 B2 JP 3407596B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor
- liquid crystal
- forming
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に係り、特に、液晶表示装置を構成する基板の内面
上のパターン構造に対する処理に関する。
方法に係り、特に、液晶表示装置を構成する基板の内面
上のパターン構造に対する処理に関する。
【０００２】
【従来の技術】従来、液晶表示装置の概略構造として
は、透光性基板の表面上に配線や画素電極等からなる表
面構造を形成してなる２枚のガラス等からなる基板を相
互に所定間隔で貼り合わせ、液晶基板の間に液晶を封入
したものがほとんどである。液晶基板の構造としては、
透光性基板の表面上に画素領域に対応する表面構造をマ
トリクス状に配列させたものや、各画素領域に対応する
表面構造毎にＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄
膜ダイオード）等のアクティブ素子を設け、配線層をア
クティブ素子を介して画素電極に接続したもの等があ
る。
は、透光性基板の表面上に配線や画素電極等からなる表
面構造を形成してなる２枚のガラス等からなる基板を相
互に所定間隔で貼り合わせ、液晶基板の間に液晶を封入
したものがほとんどである。液晶基板の構造としては、
透光性基板の表面上に画素領域に対応する表面構造をマ
トリクス状に配列させたものや、各画素領域に対応する
表面構造毎にＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄
膜ダイオード）等のアクティブ素子を設け、配線層をア
クティブ素子を介して画素電極に接続したもの等があ
る。
【０００３】各種の液晶表示装置においては、基板の内
面上に配線層を形成し、この配線層に接続された画素電
極を画素領域毎に設けるようにしている。上記のように
アクティブ素子を設けるタイプの例えばアクティブマト
リクス型の液晶表示装置においては、アクティブ素子を
配線層と画素電極との間に接続し、アクティブ素子の特
性によって配線層から画素電極へ与えられる電位を制御
するように構成されている。
面上に配線層を形成し、この配線層に接続された画素電
極を画素領域毎に設けるようにしている。上記のように
アクティブ素子を設けるタイプの例えばアクティブマト
リクス型の液晶表示装置においては、アクティブ素子を
配線層と画素電極との間に接続し、アクティブ素子の特
性によって配線層から画素電極へ与えられる電位を制御
するように構成されている。
【０００４】
【発明が解決しようとする課題】上述の各種の液晶表示
装置においては、基板の内面上に配線層、画素電極、ア
クティブ素子等の形成のためにパターン構造を形成する
必要があるが、このパターン構造を形成する際に、パタ
ーニング不良によって、本来、所定のパターン部が形成
されない領域に膜が残るいわゆる膜残りが発生し、この
膜残りによって電気的な短絡が発生して、表示不良をき
たすという問題点がある。
装置においては、基板の内面上に配線層、画素電極、ア
クティブ素子等の形成のためにパターン構造を形成する
必要があるが、このパターン構造を形成する際に、パタ
ーニング不良によって、本来、所定のパターン部が形成
されない領域に膜が残るいわゆる膜残りが発生し、この
膜残りによって電気的な短絡が発生して、表示不良をき
たすという問題点がある。
【０００５】このような表示不良は、近年の液晶表示装
置の高精細化や小型化、或いは画素数の増大に伴って急
激に増大してきており、液晶表示装置の歩留まりを低下
させる原因の一つとなっている。
置の高精細化や小型化、或いは画素数の増大に伴って急
激に増大してきており、液晶表示装置の歩留まりを低下
させる原因の一つとなっている。
【０００６】そこで本発明は上記問題点を解決するもの
であり、その課題は、液晶表示装置の製造方法におい
て、基板上に形成されるパターン構造にパターニング不
良が発生しても、表示不良をきたすことのない新規の液
晶表示装置の製造方法を提供することにある。
であり、その課題は、液晶表示装置の製造方法におい
て、基板上に形成されるパターン構造にパターニング不
良が発生しても、表示不良をきたすことのない新規の液
晶表示装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明が講じた手段は、配線層及び画素電極を含むパ
ターン構造を内面上に備えた２枚の基板によって液晶層
を挟持した構造を有する液晶表示装置の製造方法におい
て、前記パターン構造の非形成領域において前記パター
ン構造の形状不良に起因して発生する可能性のあるパタ
ーン残部を除去するための残部除去工程を設けるもので
ある。
に本発明が講じた手段は、配線層及び画素電極を含むパ
ターン構造を内面上に備えた２枚の基板によって液晶層
を挟持した構造を有する液晶表示装置の製造方法におい
て、前記パターン構造の非形成領域において前記パター
ン構造の形状不良に起因して発生する可能性のあるパタ
ーン残部を除去するための残部除去工程を設けるもので
ある。
【０００８】この手段によれば、パターン構造の非形成
領域において発生するパターン残部（膜残り部分）を除
去するための残部除去工程を設けているので、パターン
間の短絡を防止することができ、表示不良を低減するこ
とができるため、製品の歩留まりを高めることができ
る。
領域において発生するパターン残部（膜残り部分）を除
去するための残部除去工程を設けているので、パターン
間の短絡を防止することができ、表示不良を低減するこ
とができるため、製品の歩留まりを高めることができ
る。
【０００９】ここで、前記残部除去工程においては、前
記パターン構造の非形成領域を処理するためのマスク形
成を行う段階と、該マスク形成を行った状態で前記パタ
ーンの非形成領域のエッチング処理を行う段階とを有す
ることが好ましい。
記パターン構造の非形成領域を処理するためのマスク形
成を行う段階と、該マスク形成を行った状態で前記パタ
ーンの非形成領域のエッチング処理を行う段階とを有す
ることが好ましい。
【００１０】この手段によれば、非形成領域を処理する
ためのマスクを形成し、このマスクを介してエッチング
処理を施すようにしているため、パターン構造に影響を
与えることなく、パターン構造の主要部をパターニング
した後であれば、製造工程中の適宜の時点で処理するこ
とが可能となる。
ためのマスクを形成し、このマスクを介してエッチング
処理を施すようにしているため、パターン構造に影響を
与えることなく、パターン構造の主要部をパターニング
した後であれば、製造工程中の適宜の時点で処理するこ
とが可能となる。
【００１１】この場合にはさらに、前記マスク形成を行
う段階において前記非形成領域以外の部分の処理をも可
能とするマスクパターンを形成し、前記エッチング処理
を行う段階において非形成領域とともに前記パターン構
造の一部をパターニングすることが望ましい。
う段階において前記非形成領域以外の部分の処理をも可
能とするマスクパターンを形成し、前記エッチング処理
を行う段階において非形成領域とともに前記パターン構
造の一部をパターニングすることが望ましい。
【００１２】この手段によれば、残部除去工程におい
て、共通のマスクにより非形成領域以外の部分のパター
ニングも同時に行うことができるため、製造工程を簡易
化することができ、製造コストの増大を抑制することが
できる。
て、共通のマスクにより非形成領域以外の部分のパター
ニングも同時に行うことができるため、製造工程を簡易
化することができ、製造コストの増大を抑制することが
できる。
【００１３】また、基板上に第１の導電体を含む導通パ
ターンを形成する工程と、該導通パターンを介して給電
することにより前記第１の導電体の表面に陽極酸化によ
る絶縁膜を形成する工程と、該絶縁膜の表面上に第２の
導電体及び第３の導電体を形成する工程と、前記絶縁膜
を形成する工程よりも後において前記導通パターンの少
なくとも一部を除去する工程とを有し、前記第１の導電
体、前記絶縁膜及び前記第２の導電体並びに前記第１の
導電体、前記絶縁膜及び前記第３の導電体によって前記
配線層と前記画素電極との間に直列に接続された一対の
電極−絶縁体−電極構造を有する２端子型非線形素子を
形成し、前記パターン構造の非形成領域をエッチングす
ることによりパターン残部を除去するための工程と前記
導通パターンの少なくとも一部を除去する工程とを兼ね
ることが好ましい。
ターンを形成する工程と、該導通パターンを介して給電
することにより前記第１の導電体の表面に陽極酸化によ
る絶縁膜を形成する工程と、該絶縁膜の表面上に第２の
導電体及び第３の導電体を形成する工程と、前記絶縁膜
を形成する工程よりも後において前記導通パターンの少
なくとも一部を除去する工程とを有し、前記第１の導電
体、前記絶縁膜及び前記第２の導電体並びに前記第１の
導電体、前記絶縁膜及び前記第３の導電体によって前記
配線層と前記画素電極との間に直列に接続された一対の
電極−絶縁体−電極構造を有する２端子型非線形素子を
形成し、前記パターン構造の非形成領域をエッチングす
ることによりパターン残部を除去するための工程と前記
導通パターンの少なくとも一部を除去する工程とを兼ね
ることが好ましい。
【００１４】この手段によれば、配線層と画素電極との
間に直列に接続された一対の電極−絶縁体−電極構造を
有する２端子型非線素子を形成することによって非線形
素子の電圧電流特性の非対称性を低減するようにした場
合に、パターン残部を除去する工程と、導通パターンの
少なくとも一部を除去する工程とを同時に行うことが可
能であり、残部除去工程の付加による工程数の増加を抑
制することができる。
間に直列に接続された一対の電極−絶縁体−電極構造を
有する２端子型非線素子を形成することによって非線形
素子の電圧電流特性の非対称性を低減するようにした場
合に、パターン残部を除去する工程と、導通パターンの
少なくとも一部を除去する工程とを同時に行うことが可
能であり、残部除去工程の付加による工程数の増加を抑
制することができる。
【００１５】この場合にはさらに、前記残部除去工程
は、前記導通パターンの少なくとも一部を除去する工程
と同時に行われる、前記第１の導電体とほぼ同材質で形
成されるパターン残部を除去するための段階と、前記第
２の導電体及び前記第３の導電体とほぼ同材質で形成さ
れるパターン残部を除去するための段階とを有すること
が望ましい。この手段によれば、残部除去工程として
は、第１の導電体とほぼ同材質で形成されるパターン残
部を除去するための段階と、第２の導電体及び第３の導
電体とほぼ同材質で形成されるパターン残部を除去する
ための段階を有するものとし、第１の導電体とほぼ同材
質で形成されるパターン残部を除去するための段階を、
導通パターンの少なくとも一部を除去する工程と同時に
行うことによって、導電体の材質毎に効率よく処理を施
すことができる。
は、前記導通パターンの少なくとも一部を除去する工程
と同時に行われる、前記第１の導電体とほぼ同材質で形
成されるパターン残部を除去するための段階と、前記第
２の導電体及び前記第３の導電体とほぼ同材質で形成さ
れるパターン残部を除去するための段階とを有すること
が望ましい。この手段によれば、残部除去工程として
は、第１の導電体とほぼ同材質で形成されるパターン残
部を除去するための段階と、第２の導電体及び第３の導
電体とほぼ同材質で形成されるパターン残部を除去する
ための段階を有するものとし、第１の導電体とほぼ同材
質で形成されるパターン残部を除去するための段階を、
導通パターンの少なくとも一部を除去する工程と同時に
行うことによって、導電体の材質毎に効率よく処理を施
すことができる。
【００１６】また、基板上に配線層及び画素電極を含む
パターンを形成する工程を有する液晶表示装置の製造方
法において、前記パターンの形成領域にマスクを形成す
る工程と、前記パターンを形成する際のパターニング不
良によって前記パターンの形成領域以外の領域に生じる
パターン残部を、前記マスクの形成領域以外の領域をエ
ッチングすることにより除去する工程と、を具備し、前
記パターン残部を除去する工程においては、前記パター
ン残部のうち上層に存在する材質に対する除去を先に行
い、下層に存在する材質に対する除去を後に行うことが
好ましい。この場合、前記パターン残部を除去する工程
では、前記パターンの少なくとも一部をパターニングす
ることが望ましい。また、基板上に、第１の導電体、前
記第１の導電体上に形成された絶縁膜、及び前記絶縁膜
上に形成された第２の導電体を含む２端子非線型素子を
形成する液晶表示装置の製造方法において、前記第１又
は第２の導電体の形成領域にマスクを形成する工程と、
前記第１又は第２の導電体を形成する際のパターニング
不良によって前記第１及び第２の導電体の形成領域以外
の領域に生じるパターン残部を、前記マスクの形成領域
以外の領域をエッチングすることにより除去する工程
と、を具備し、前記パターン残部を除去する工程におい
ては、前記第２の導電体とほぼ同材質で形成されるパタ
ーン残部を先に除去し、その後、前記第１の導電体とほ
ぼ同材質で形成されるパターン残部を除去することが好
ましい。ここで、前記パターン残部を除去する工程で
は、前記第１の導電体とほぼ同材質で形成されるパター
ン残部を除去する際に、前記絶縁膜とほぼ同材質で形成
されるパターン残部も除去することが望ましい。更に、
前記パターン残部を除去する工程では、前記第１の導電
体とほぼ同材質で形成されるパターン残部を除去する際
に、前記第１の導電体の少なくとも一部をパターニング
することが望ましい。また、基板上に第１の導電体を含
む導通パターンを形成する工程と、該導通パターンを介
して給電することにより前記第１の導電体の表面に陽極
酸化による絶縁膜を形成する工程と、該絶縁膜の表面上
に第２の導電体及び第３の導電体を形成する工程と、前
記絶縁膜を形成する工程よりも後において前記導通パタ
ーンの少なくとも一部を除去する工程とを有し、前記第
１の導電体、前記絶縁膜及び前記第２の導電体並びに前
記第１の導電体、前記絶縁膜及び前記第３の導電体によ
って配線層と画素電極との間に直列に接続された一対の
電極−絶縁体−電極構造を有する２端子型非線形素子を
形成し、前記第１の導電体、前記絶縁膜、前記第２の導
電体、及び前記第３の導電体からなるパターンを形成し
ない非形成領域をエッチングすることにより、前記導通
パターンを形成した際に生じたパターン残部の除去と前
記導通パターンの少なくとも一部の除去とを同時に行
い、前記パターン残部を除去するための工程は、前記第
１の導電体とほぼ同材質で形成されるパターン残部を除
去するための段階と、前記第２の導電体及び前記第３の
導電体とほぼ同材質で形成されるパターン残部を除去す
るための段階とを有することが好ましい。
パターンを形成する工程を有する液晶表示装置の製造方
法において、前記パターンの形成領域にマスクを形成す
る工程と、前記パターンを形成する際のパターニング不
良によって前記パターンの形成領域以外の領域に生じる
パターン残部を、前記マスクの形成領域以外の領域をエ
ッチングすることにより除去する工程と、を具備し、前
記パターン残部を除去する工程においては、前記パター
ン残部のうち上層に存在する材質に対する除去を先に行
い、下層に存在する材質に対する除去を後に行うことが
好ましい。この場合、前記パターン残部を除去する工程
では、前記パターンの少なくとも一部をパターニングす
ることが望ましい。また、基板上に、第１の導電体、前
記第１の導電体上に形成された絶縁膜、及び前記絶縁膜
上に形成された第２の導電体を含む２端子非線型素子を
形成する液晶表示装置の製造方法において、前記第１又
は第２の導電体の形成領域にマスクを形成する工程と、
前記第１又は第２の導電体を形成する際のパターニング
不良によって前記第１及び第２の導電体の形成領域以外
の領域に生じるパターン残部を、前記マスクの形成領域
以外の領域をエッチングすることにより除去する工程
と、を具備し、前記パターン残部を除去する工程におい
ては、前記第２の導電体とほぼ同材質で形成されるパタ
ーン残部を先に除去し、その後、前記第１の導電体とほ
ぼ同材質で形成されるパターン残部を除去することが好
ましい。ここで、前記パターン残部を除去する工程で
は、前記第１の導電体とほぼ同材質で形成されるパター
ン残部を除去する際に、前記絶縁膜とほぼ同材質で形成
されるパターン残部も除去することが望ましい。更に、
前記パターン残部を除去する工程では、前記第１の導電
体とほぼ同材質で形成されるパターン残部を除去する際
に、前記第１の導電体の少なくとも一部をパターニング
することが望ましい。また、基板上に第１の導電体を含
む導通パターンを形成する工程と、該導通パターンを介
して給電することにより前記第１の導電体の表面に陽極
酸化による絶縁膜を形成する工程と、該絶縁膜の表面上
に第２の導電体及び第３の導電体を形成する工程と、前
記絶縁膜を形成する工程よりも後において前記導通パタ
ーンの少なくとも一部を除去する工程とを有し、前記第
１の導電体、前記絶縁膜及び前記第２の導電体並びに前
記第１の導電体、前記絶縁膜及び前記第３の導電体によ
って配線層と画素電極との間に直列に接続された一対の
電極−絶縁体−電極構造を有する２端子型非線形素子を
形成し、前記第１の導電体、前記絶縁膜、前記第２の導
電体、及び前記第３の導電体からなるパターンを形成し
ない非形成領域をエッチングすることにより、前記導通
パターンを形成した際に生じたパターン残部の除去と前
記導通パターンの少なくとも一部の除去とを同時に行
い、前記パターン残部を除去するための工程は、前記第
１の導電体とほぼ同材質で形成されるパターン残部を除
去するための段階と、前記第２の導電体及び前記第３の
導電体とほぼ同材質で形成されるパターン残部を除去す
るための段階とを有することが好ましい。
【００１７】
【発明の実施の形態】次に、添付図面を参照して本発明
に係る実施形態について説明する。
に係る実施形態について説明する。
【００１８】（第１実施形態）図１及び図２は、第１実
施形態における液晶表示装置の素子側基板の表面構造の
平面図及び断面図を示すものである。透明なガラス基板
１０の表面上に酸化Ｔａからなる厚さ８００〜１０００
Å程度の下地層１１が形成され、その表面上にＴａから
なる厚さ２０００Å程度の導通層とＣｒ等からなる厚さ
１５００Å程度の被覆層の２層構造からなる配線層１２
が形成されている。また、図１に示すように、下地層１
１の表面上にはＴａからなる接続層１３も形成されてい
る。
施形態における液晶表示装置の素子側基板の表面構造の
平面図及び断面図を示すものである。透明なガラス基板
１０の表面上に酸化Ｔａからなる厚さ８００〜１０００
Å程度の下地層１１が形成され、その表面上にＴａから
なる厚さ２０００Å程度の導通層とＣｒ等からなる厚さ
１５００Å程度の被覆層の２層構造からなる配線層１２
が形成されている。また、図１に示すように、下地層１
１の表面上にはＴａからなる接続層１３も形成されてい
る。
【００１９】接続層１３の表面上には後述する陽極酸化
法によって厚さ２００〜６００Å程度の薄い絶縁膜が形
成されており、接続層１３の一端側の絶縁膜の表面上に
は、上記被覆層が延長されて形成された第１電極部１２
ａが被覆し、相互に導電接触している。また、接続層１
３の他端側の絶縁膜の表面上には、Ｃｒ等からなる電極
層１５に延長形成された第２電極部１５ａが被覆し、導
電接触している。
法によって厚さ２００〜６００Å程度の薄い絶縁膜が形
成されており、接続層１３の一端側の絶縁膜の表面上に
は、上記被覆層が延長されて形成された第１電極部１２
ａが被覆し、相互に導電接触している。また、接続層１
３の他端側の絶縁膜の表面上には、Ｃｒ等からなる電極
層１５に延長形成された第２電極部１５ａが被覆し、導
電接触している。
【００２０】上記構造においては、第１電極部１２ａと
接続層１３とが絶縁膜を介して接合していることによ
り、ＭＩＭ（金属−絶縁体−金属）素子が構成されてい
る。また、接続層１３と第２電極部１５ａとが絶縁膜を
介して接合していることにより、同様のＭＩＭ素子が構
成されている。これらの構造は、配線層１２の側から見
て、Ｃｒ、絶縁膜、Ｔａの順に積層されたＭＩＭ素子
と、Ｔａ、絶縁膜、Ｃｒの順に積層されたＭＩＭ素子と
が直列に接続されているものである。このように一対の
ＭＩＭ素子を直列に接続するのは、ＭＩＭ素子の有する
電流−電圧特性における非線形性の極性に基づく非対称
性を解消し、素子特性を向上させるためのものである。
接続層１３とが絶縁膜を介して接合していることによ
り、ＭＩＭ（金属−絶縁体−金属）素子が構成されてい
る。また、接続層１３と第２電極部１５ａとが絶縁膜を
介して接合していることにより、同様のＭＩＭ素子が構
成されている。これらの構造は、配線層１２の側から見
て、Ｃｒ、絶縁膜、Ｔａの順に積層されたＭＩＭ素子
と、Ｔａ、絶縁膜、Ｃｒの順に積層されたＭＩＭ素子と
が直列に接続されているものである。このように一対の
ＭＩＭ素子を直列に接続するのは、ＭＩＭ素子の有する
電流−電圧特性における非線形性の極性に基づく非対称
性を解消し、素子特性を向上させるためのものである。
【００２１】電極層１５は、画素領域にほぼ対応した平
面形状を備えたＩＴＯ（インジウムスズ酸化物）等から
なる透明電極１６に導電接続されている。この結果、上
記配線層１２と透明電極１６との間に、２つのＭＩＭ素
子が直列に接続されていることとなる。
面形状を備えたＩＴＯ（インジウムスズ酸化物）等から
なる透明電極１６に導電接続されている。この結果、上
記配線層１２と透明電極１６との間に、２つのＭＩＭ素
子が直列に接続されていることとなる。
【００２２】このようなパターン構造において、図１に
示すパターンの非形成領域Ａ、Ｂ及びＣには、パターン
構造に含まれる各パターン部のパターニング時に膜残り
が発生する危険性がある。この膜残りを放置すると、各
パターン部の間が短絡して当該画素に表示不良が発生す
る。この表示不良は、液晶表示体において、白若しくは
黒の点欠陥の原因となる。
示すパターンの非形成領域Ａ、Ｂ及びＣには、パターン
構造に含まれる各パターン部のパターニング時に膜残り
が発生する危険性がある。この膜残りを放置すると、各
パターン部の間が短絡して当該画素に表示不良が発生す
る。この表示不良は、液晶表示体において、白若しくは
黒の点欠陥の原因となる。
【００２３】次に、図３乃至図７を参照して、本実施形
態における上記液晶基板の製造方法について説明する。
なお、図３及び図４は、図１に示すIV−IV線に沿って切
断した断面を示すものである。
態における上記液晶基板の製造方法について説明する。
なお、図３及び図４は、図１に示すIV−IV線に沿って切
断した断面を示すものである。
【００２４】まず、図３（ａ）に示すように、ガラス基
板１０の表面上にＴａをスパッタリング法等によって堆
積させ、熱酸化によって下地層１１を形成する。この下
地層１１は、酸化Ｔａを直接スパッタリングすることに
よっても形成できる。この下地層１１は、上層に形成さ
れる配線層、ＭＩＭ素子、透明電極等の密着性を高める
ために形成されるものであり、また、ガラス基板１０に
含まれているＮａ等の汚染を防止するために設ける場合
もある。さらに、上層構造を形成する際に用いるエッチ
ング液からガラス基板１０を保護するために設ける場合
もある。
板１０の表面上にＴａをスパッタリング法等によって堆
積させ、熱酸化によって下地層１１を形成する。この下
地層１１は、酸化Ｔａを直接スパッタリングすることに
よっても形成できる。この下地層１１は、上層に形成さ
れる配線層、ＭＩＭ素子、透明電極等の密着性を高める
ために形成されるものであり、また、ガラス基板１０に
含まれているＮａ等の汚染を防止するために設ける場合
もある。さらに、上層構造を形成する際に用いるエッチ
ング液からガラス基板１０を保護するために設ける場合
もある。
【００２５】次に、下地層１１の表面上にＴａをスパッ
タリング法等によって全面的に堆積し、所定のパターニ
ングを施すことによって、導通パターン１２Ａを形成す
る。この導通パターン１２Ａは図５に示すような平面パ
ターンであり、液晶表示領域に対応する基板上の領域内
に複数平行に並列するように形成され、配線層１２の下
層を構成する導通層となる配線パターン部１２Ａ−１
と、配線パターン部１２Ａ−１の延長方向に複数形成さ
れ、配線パターン部の途中から突出して直角に屈曲した
形状に設けられた電極パターン部１２Ａ−２と、複数の
配線パターン部１２Ａ−１の端部に接続された連結パタ
ーン部１２Ａ−３とから構成されている。導通パターン
１２Ａの各配線パターン部１２Ａ−１及び電極パターン
部１２Ａ−２は、連結パターン１２Ａ−３によって相互
に導電接続されている。
タリング法等によって全面的に堆積し、所定のパターニ
ングを施すことによって、導通パターン１２Ａを形成す
る。この導通パターン１２Ａは図５に示すような平面パ
ターンであり、液晶表示領域に対応する基板上の領域内
に複数平行に並列するように形成され、配線層１２の下
層を構成する導通層となる配線パターン部１２Ａ−１
と、配線パターン部１２Ａ−１の延長方向に複数形成さ
れ、配線パターン部の途中から突出して直角に屈曲した
形状に設けられた電極パターン部１２Ａ−２と、複数の
配線パターン部１２Ａ−１の端部に接続された連結パタ
ーン部１２Ａ−３とから構成されている。導通パターン
１２Ａの各配線パターン部１２Ａ−１及び電極パターン
部１２Ａ−２は、連結パターン１２Ａ−３によって相互
に導電接続されている。
【００２６】次に、上記の液晶基板を所定の電解液中に
浸漬し、導通パターン１２Ａと電解液との間に所定の電
圧を印加して、導通パターン１２Ａの電極パターン部１
２Ａ−２の表面に陽極酸化を施す。この陽極酸化によっ
て、図３（ｂ）に示すように酸化Ｔａからなる薄い絶縁
膜１４が形成される。この絶縁膜１４は、形成後に熱処
理を施され、所定条件で冷却されることにより、ピンホ
ールの除去や膜質の安定化が図られる。
浸漬し、導通パターン１２Ａと電解液との間に所定の電
圧を印加して、導通パターン１２Ａの電極パターン部１
２Ａ−２の表面に陽極酸化を施す。この陽極酸化によっ
て、図３（ｂ）に示すように酸化Ｔａからなる薄い絶縁
膜１４が形成される。この絶縁膜１４は、形成後に熱処
理を施され、所定条件で冷却されることにより、ピンホ
ールの除去や膜質の安定化が図られる。
【００２７】次に、図３（ｃ）に示すように、上記構造
の上にＣｒをスパッタリング法等によって堆積し、導電
パターン１２Ａの配線パターン部１２Ａ−１上に配線パ
ターン部１２Ｂを形成するとともに、電極パターン１２
Ａ−２の端部にかかる電極層１５を形成する。配線パタ
ーン部１２Ｂは、図６に示すように、配線パターン部１
２Ａ−１を被覆するとともに、配線パターン部１２Ａ−
１から張り出して電極パターン部１２Ａ−２に一部かか
るように形成された第１電極部１２ａを備えている。
の上にＣｒをスパッタリング法等によって堆積し、導電
パターン１２Ａの配線パターン部１２Ａ−１上に配線パ
ターン部１２Ｂを形成するとともに、電極パターン１２
Ａ−２の端部にかかる電極層１５を形成する。配線パタ
ーン部１２Ｂは、図６に示すように、配線パターン部１
２Ａ−１を被覆するとともに、配線パターン部１２Ａ−
１から張り出して電極パターン部１２Ａ−２に一部かか
るように形成された第１電極部１２ａを備えている。
【００２８】次に、図４（ａ）に示すように、電極パタ
ーン部１２Ａ−２の基部をエッチングによって除去し、
配線パターン部１２Ａ−１から離れた接続層１３を形成
する。このエッチング工程においては、同時に、連結パ
ターン部１２Ａ−３をも除去する。
ーン部１２Ａ−２の基部をエッチングによって除去し、
配線パターン部１２Ａ−１から離れた接続層１３を形成
する。このエッチング工程においては、同時に、連結パ
ターン部１２Ａ−３をも除去する。
【００２９】本実施形態においては、上記エッチング工
程において、上記電極パターン部１２Ａ−２の基部とと
もに、図１に示す非形成領域Ａ，Ｂ，Ｃの部分を開口さ
せたマスクを形成し、これらの非形成領域についてもエ
ッチング処理を施すようにしている。本工程においてエ
ッチングする領域の平面パターンは図７に斜線により示
されており、上記マスクの開口部Ｄに対応したものであ
る。
程において、上記電極パターン部１２Ａ−２の基部とと
もに、図１に示す非形成領域Ａ，Ｂ，Ｃの部分を開口さ
せたマスクを形成し、これらの非形成領域についてもエ
ッチング処理を施すようにしている。本工程においてエ
ッチングする領域の平面パターンは図７に斜線により示
されており、上記マスクの開口部Ｄに対応したものであ
る。
【００３０】図７の斜線部で示される開口部Ｄを有する
形状のマスクは、通常のフォトリソグラフィ法によっ
て、感光性レジストを塗布して所望のパターンで露光
し、現像することによって形成され、図７の斜線部以外
の部分がレジスト層で覆われる。このマスク形成を行う
段階においては、Ｔａ若しくはその酸化絶縁膜からなる
Ｔａパターン部と、ＣｒからなるＣｒパターン部とがガ
ラス基板１０上に形成されている。
形状のマスクは、通常のフォトリソグラフィ法によっ
て、感光性レジストを塗布して所望のパターンで露光
し、現像することによって形成され、図７の斜線部以外
の部分がレジスト層で覆われる。このマスク形成を行う
段階においては、Ｔａ若しくはその酸化絶縁膜からなる
Ｔａパターン部と、ＣｒからなるＣｒパターン部とがガ
ラス基板１０上に形成されている。
【００３１】実際には、後述するように、図７に示すマ
スクを用いて、まず、Ｃｒを選択的にエッチング除去す
るためのウェットエッチングを行う。このエッチングで
は、例えば、第２セリウムアンモニウムと硝酸を混合し
た水溶液を用いる。ただし、ドライエッチングにより行
うことも可能である。次に、Ｔａ及び酸化Ｔａをエッチ
ング除去するためにエッチングを行う。このエッチング
では、例えば、ＳＦ４若しくはＣＦ４ と酸素とを混合
したエッチングガスにより、プラズマエッチングや反応
性イオンエッチング等のドライエッチングを行う。
スクを用いて、まず、Ｃｒを選択的にエッチング除去す
るためのウェットエッチングを行う。このエッチングで
は、例えば、第２セリウムアンモニウムと硝酸を混合し
た水溶液を用いる。ただし、ドライエッチングにより行
うことも可能である。次に、Ｔａ及び酸化Ｔａをエッチ
ング除去するためにエッチングを行う。このエッチング
では、例えば、ＳＦ４若しくはＣＦ４ と酸素とを混合
したエッチングガスにより、プラズマエッチングや反応
性イオンエッチング等のドライエッチングを行う。
【００３２】最後に、図４（ｂ）に示すように、電極層
１５に一部がかかるように、透明電極１６をスパッタリ
ング法等によって形成する。
１５に一部がかかるように、透明電極１６をスパッタリ
ング法等によって形成する。
【００３３】図８には、本実施形態におけるパターニン
グ工程の概略手順を示す。まず、上述の導通パターン１
２Ａをパターニングするための、Ｔａ−スパッタリング
工程、Ｔａ−フォトリソグラフィ工程及びＴａ−エッチ
ング工程が順次実施され、その後に、Ｔａを陽極酸化す
るための陽極酸化工程が実施される。次に、上記の配線
層１２及び電極層１５をパターニングするための、Ｃｒ
−スパッタリング工程、Ｃｒ−フォトリソグラフィ工程
及びＣｒ−エッチング工程が順次実施される。
グ工程の概略手順を示す。まず、上述の導通パターン１
２Ａをパターニングするための、Ｔａ−スパッタリング
工程、Ｔａ−フォトリソグラフィ工程及びＴａ−エッチ
ング工程が順次実施され、その後に、Ｔａを陽極酸化す
るための陽極酸化工程が実施される。次に、上記の配線
層１２及び電極層１５をパターニングするための、Ｃｒ
−スパッタリング工程、Ｃｒ−フォトリソグラフィ工程
及びＣｒ−エッチング工程が順次実施される。
【００３４】次に、上述のマスクを形成するための追加
フォトリソグラフィ工程を実施し、ガラス基板１０上に
図７に示す開口部Ｄを有するマスクを形成し、Ｃｒ−エ
ッチング工程及びＴａエッチング工程を順次行う。しか
る後に、上記画素電極１６を形成するための、ＩＴＯス
パッタリング工程、ＩＴＯフォトリソグラフィ工程及び
ＩＴＯエッチング工程を行い、最終的に図１に示す平面
形状のパターン構造を形成する。
フォトリソグラフィ工程を実施し、ガラス基板１０上に
図７に示す開口部Ｄを有するマスクを形成し、Ｃｒ−エ
ッチング工程及びＴａエッチング工程を順次行う。しか
る後に、上記画素電極１６を形成するための、ＩＴＯス
パッタリング工程、ＩＴＯフォトリソグラフィ工程及び
ＩＴＯエッチング工程を行い、最終的に図１に示す平面
形状のパターン構造を形成する。
【００３５】この実施形態においては、図４（ａ）に示
すＭＩＭ素子のパターニング工程で酸化Ｔａ及びＴａの
エッチング除去を行うため、この工程において同時に、
非形成領域Ａ，Ｂ，Ｃに対するエッチングを行って膜残
りを除去し、パターン間の短絡を防止している。したが
って、追加フォトリソグラフィ工程の後のＣｒ−エッチ
ング工程のみの追加で表示不良を確実に防止することが
でき、製造コストの増加も抑制できる。
すＭＩＭ素子のパターニング工程で酸化Ｔａ及びＴａの
エッチング除去を行うため、この工程において同時に、
非形成領域Ａ，Ｂ，Ｃに対するエッチングを行って膜残
りを除去し、パターン間の短絡を防止している。したが
って、追加フォトリソグラフィ工程の後のＣｒ−エッチ
ング工程のみの追加で表示不良を確実に防止することが
でき、製造コストの増加も抑制できる。
【００３６】上記実施形態においては、追加フォトリソ
グラフィ工程において形成されたマスクによってＣｒの
エッチングとＴａのエッチングを順次行っているが、い
ずれか一方のみでも本発明の効果を得ることはできる。
例えば、上記マスクによってＴａ（及び酸化Ｔａ）のエ
ッチング工程のみを接続層１３のパターニングと同時に
行う場合には、追加工程を何ら必要とせず、接続層１３
のパターニング時のマスクパターンの形状を変えるだけ
で対処できるため、製造コストの増大を回避することが
できる。
グラフィ工程において形成されたマスクによってＣｒの
エッチングとＴａのエッチングを順次行っているが、い
ずれか一方のみでも本発明の効果を得ることはできる。
例えば、上記マスクによってＴａ（及び酸化Ｔａ）のエ
ッチング工程のみを接続層１３のパターニングと同時に
行う場合には、追加工程を何ら必要とせず、接続層１３
のパターニング時のマスクパターンの形状を変えるだけ
で対処できるため、製造コストの増大を回避することが
できる。
【００３７】上記のマスク形成後のＣｒ−エッチング工
程とＴａ−エッチング工程の順番は、２つの理由から、
上記のようにＣｒに対するエッチングを先に行うことが
好ましい。一つの理由は、ＣｒパターンはＴａパターン
よりも後に形成されているため、エッチングの順番とし
ては、表面側に形成されている（後から形成された）Ｃ
ｒを先に除去しないと、ＣｒとＴａの膜残り部分が万一
重なっている場合、双方を確実に除去できないというも
のである。もう一つの理由は、ウェットエッチング（Ｃ
ｒエッチ）を先に行うことによって、表面に何かが付着
するとエッチングができなくなるウェットエッチングの
弱点に起因する影響を低減させ、また、ドライエッチン
グによるマスク（レジスト）のダメージ（損傷）によっ
て発生する可能性のあるウェットエッチングにおけるエ
ッチング不良を回避するというものである。
程とＴａ−エッチング工程の順番は、２つの理由から、
上記のようにＣｒに対するエッチングを先に行うことが
好ましい。一つの理由は、ＣｒパターンはＴａパターン
よりも後に形成されているため、エッチングの順番とし
ては、表面側に形成されている（後から形成された）Ｃ
ｒを先に除去しないと、ＣｒとＴａの膜残り部分が万一
重なっている場合、双方を確実に除去できないというも
のである。もう一つの理由は、ウェットエッチング（Ｃ
ｒエッチ）を先に行うことによって、表面に何かが付着
するとエッチングができなくなるウェットエッチングの
弱点に起因する影響を低減させ、また、ドライエッチン
グによるマスク（レジスト）のダメージ（損傷）によっ
て発生する可能性のあるウェットエッチングにおけるエ
ッチング不良を回避するというものである。
【００３８】上記の図７に示す開口部Ｄは、パターン間
の短絡の発生しやすい部分のみに例えばスリット状に形
成してもよい。特に、図１に示す非形成領域Ａ，Ｂ，Ｃ
で示す部分毎に、当該領域に沿ったスリット状の開口部
をそれぞれ設けてもよい。また、上記開口部Ｄの幅やス
リット状の開口部の幅は適宜でよく、これらの開口部の
平面形状は、パターン間の短絡を有効に防止できる平面
形状であれば適宜の形状でよい。
の短絡の発生しやすい部分のみに例えばスリット状に形
成してもよい。特に、図１に示す非形成領域Ａ，Ｂ，Ｃ
で示す部分毎に、当該領域に沿ったスリット状の開口部
をそれぞれ設けてもよい。また、上記開口部Ｄの幅やス
リット状の開口部の幅は適宜でよく、これらの開口部の
平面形状は、パターン間の短絡を有効に防止できる平面
形状であれば適宜の形状でよい。
【００３９】（第２実施形態）図９には、第１実施形態
と同様の図１に示すパターン構造を形成するための、第
１実施形態とは異なる第２実施形態における概略手順を
示す。この実施形態においては、上記の陽極酸化工程を
行った後に、Ｃｒ−スパッタリング工程を行うまでは第
１実施形態と全く同様であるが、その後に、Ｃｒのパタ
ーニングを行うことなく、図７に示す開口部Ｄを備えた
マスクを形成する追加フォトリソグラフィ工程を実施
し、上述と同様のＣｒ−エッチング工程及びＴａ−エッ
チング工程を行う。このＴａ−エッチング工程において
は上記と同様に島状の接続層１３が形成される。
と同様の図１に示すパターン構造を形成するための、第
１実施形態とは異なる第２実施形態における概略手順を
示す。この実施形態においては、上記の陽極酸化工程を
行った後に、Ｃｒ−スパッタリング工程を行うまでは第
１実施形態と全く同様であるが、その後に、Ｃｒのパタ
ーニングを行うことなく、図７に示す開口部Ｄを備えた
マスクを形成する追加フォトリソグラフィ工程を実施
し、上述と同様のＣｒ−エッチング工程及びＴａ−エッ
チング工程を行う。このＴａ−エッチング工程において
は上記と同様に島状の接続層１３が形成される。
【００４０】その後、上記第１実施形態と同様の配線層
１２及び電極層１５を形成するためのＣｒ−フォトリソ
グラフィ工程及びＣｒ−エッチング工程を順次実施す
る。最後に、ＩＴＯスパッタリング工程、ＩＴＯフォト
リソグラフィ工程及びＩＴＯエッチング工程を順次行
う。
１２及び電極層１５を形成するためのＣｒ−フォトリソ
グラフィ工程及びＣｒ−エッチング工程を順次実施す
る。最後に、ＩＴＯスパッタリング工程、ＩＴＯフォト
リソグラフィ工程及びＩＴＯエッチング工程を順次行
う。
【００４１】この実施形態においては、第１実施形態と
工程順は異なるものの、第１実施形態と同じ工程数にて
同様に非形成領域Ａ，Ｂ，Ｃの膜残りを防止することが
できる。
工程順は異なるものの、第１実施形態と同じ工程数にて
同様に非形成領域Ａ，Ｂ，Ｃの膜残りを防止することが
できる。
【００４２】（第３実施形態）図１０には、さらに異な
る第３実施形態における概略手順を示す。この実施形態
においても、図１に示すものと同様のパターン構造を形
成する。この実施形態では、導通パターン１２Ａの形成
工程である、Ｔａ−スパッタリング工程、Ｔａ−フォト
リソグラフィ工程及びＴａ−エッチング工程、陽極酸化
工程、配線層１２及び電極層１５の形成工程である、Ｃ
ｒ−スパッタリング工程、Ｃｒ−フォトリソグラフィ工
程及びＣｒ−エッチング工程を行った後、先に、ＩＴＯ
スパッタリング工程、ＩＴＯフォトリソグラフィ工程及
びＩＴＯエッチング工程を順次実施する。
る第３実施形態における概略手順を示す。この実施形態
においても、図１に示すものと同様のパターン構造を形
成する。この実施形態では、導通パターン１２Ａの形成
工程である、Ｔａ−スパッタリング工程、Ｔａ−フォト
リソグラフィ工程及びＴａ−エッチング工程、陽極酸化
工程、配線層１２及び電極層１５の形成工程である、Ｃ
ｒ−スパッタリング工程、Ｃｒ−フォトリソグラフィ工
程及びＣｒ−エッチング工程を行った後、先に、ＩＴＯ
スパッタリング工程、ＩＴＯフォトリソグラフィ工程及
びＩＴＯエッチング工程を順次実施する。
【００４３】その後、追加フォトリソグラフィ工程によ
り図７に示す開口部Ｄとほぼ同様の開口部を備えたマス
クを形成する。ここで、マスクにおける画素電極の形成
位置の周囲部における開口部の開口縁部は、開口部Ｄの
場合よりもやや、図１に示す画素電極１６の外縁部より
外側に配置されるように設定される。
り図７に示す開口部Ｄとほぼ同様の開口部を備えたマス
クを形成する。ここで、マスクにおける画素電極の形成
位置の周囲部における開口部の開口縁部は、開口部Ｄの
場合よりもやや、図１に示す画素電極１６の外縁部より
外側に配置されるように設定される。
【００４４】次に、上記マスクを介して、ＩＴＯエッチ
ング工程、Ｃｒ−エッチング工程及びＴａ−エッチング
工程を順次実施する。このＩＴＯエッチング工程は、上
記画素電極１６のパターニング時と同様に、王水やふっ
酸等のウェットエッチング等にて行う。なお、このＴａ
−エッチング工程において上記実施形態と同様に接続層
１３が形成される。
ング工程、Ｃｒ−エッチング工程及びＴａ−エッチング
工程を順次実施する。このＩＴＯエッチング工程は、上
記画素電極１６のパターニング時と同様に、王水やふっ
酸等のウェットエッチング等にて行う。なお、このＴａ
−エッチング工程において上記実施形態と同様に接続層
１３が形成される。
【００４５】この実施形態では、図１に示すパターン構
造を全て完成させた後に非形成領域Ａ，Ｂ，Ｃをエッチ
ング処理するようになっており、画素電極１６を構成す
るためのＩＴＯパターンの膜残りも防止できる。
造を全て完成させた後に非形成領域Ａ，Ｂ，Ｃをエッチ
ング処理するようになっており、画素電極１６を構成す
るためのＩＴＯパターンの膜残りも防止できる。
【００４６】上記の各実施形態においてパターン構造を
形成するＴａ（酸化Ｔａ）、Ｃｒ、ＩＴＯの３つのパタ
ーンの膜残りを全て除去することが最も好ましいが、こ
れらの３つのパターンのうちのいずれか１つ又は２つに
ついて膜残りを除去するだけでも大きな効果が得られ
る。
形成するＴａ（酸化Ｔａ）、Ｃｒ、ＩＴＯの３つのパタ
ーンの膜残りを全て除去することが最も好ましいが、こ
れらの３つのパターンのうちのいずれか１つ又は２つに
ついて膜残りを除去するだけでも大きな効果が得られ
る。
【００４７】上記実施形態では、膜残りを除去する工程
の一部（Ｔａ及び酸化Ｔａを除去する段階）を従来から
存在したパターニング工程（接続層１３を形成する工
程）と同時に行っているが、この膜残りを除去する工程
は、工程数が増加しても構わなければ、従来の製造工程
に対して新たに設けてもよい。
の一部（Ｔａ及び酸化Ｔａを除去する段階）を従来から
存在したパターニング工程（接続層１３を形成する工
程）と同時に行っているが、この膜残りを除去する工程
は、工程数が増加しても構わなければ、従来の製造工程
に対して新たに設けてもよい。
【００４８】膜残りを除去するための領域は、非形成領
域の一部だけでもよく、膜残りが発生し易い部分のみ、
或いは短絡し易い部分のみに対して処理を行っても効果
が得られる。
域の一部だけでもよく、膜残りが発生し易い部分のみ、
或いは短絡し易い部分のみに対して処理を行っても効果
が得られる。
【００４９】膜残りを複数の除去段階によって行う場合
には、上層に存在する材質（後から形成された材質）に
対する除去段階を先に、下層に存在する材質（先に形成
された材質）に対する除去段階を後に行うことが、確実
な除去を行う上でより好ましい。
には、上層に存在する材質（後から形成された材質）に
対する除去段階を先に、下層に存在する材質（先に形成
された材質）に対する除去段階を後に行うことが、確実
な除去を行う上でより好ましい。
【００５０】
【発明の効果】以上説明したように本発明によれば以下
の効果を奏する。
の効果を奏する。
【００５１】請求項１によれば、パターン構造の非形成
領域において発生するパターン残部（膜残り部分）を除
去するための残部除去工程を設けているので、パターン
間の短絡を防止することができ、表示不良を低減するこ
とができるため、製品の歩留まりを高めることができ
る。
領域において発生するパターン残部（膜残り部分）を除
去するための残部除去工程を設けているので、パターン
間の短絡を防止することができ、表示不良を低減するこ
とができるため、製品の歩留まりを高めることができ
る。
【００５２】請求項２によれば、非形成領域を処理する
ためのマスクを形成し、このマスクを介してエッチング
処理を施すようにしているため、パターン構造に影響を
与えることなく、パターン構造の主要部をパターニング
した後であれば、製造工程中の適宜の時点で処理するこ
とが可能となる。
ためのマスクを形成し、このマスクを介してエッチング
処理を施すようにしているため、パターン構造に影響を
与えることなく、パターン構造の主要部をパターニング
した後であれば、製造工程中の適宜の時点で処理するこ
とが可能となる。
【００５３】請求項３によれば、残部除去工程におい
て、共通のマスクにより非形成領域以外の部分のパター
ニングも同時に行うことができるため、製造工程を簡易
化することができ、製造コストの増大を抑制することが
できる。
て、共通のマスクにより非形成領域以外の部分のパター
ニングも同時に行うことができるため、製造工程を簡易
化することができ、製造コストの増大を抑制することが
できる。
【００５４】請求項４によれば、配線層と画素電極との
間に直列に接続された一対のＭＩＭ素子を形成すること
によってＭＩＭ素子の電圧電流特性の非対称性を低減す
るようにした場合に、残部除去工程の少なくとも一部
を、導通パターンの少なくとも一部を除去する工程と同
時に行うことが可能であり、残部除去工程の付加による
工程数の増加を抑制することができる。
間に直列に接続された一対のＭＩＭ素子を形成すること
によってＭＩＭ素子の電圧電流特性の非対称性を低減す
るようにした場合に、残部除去工程の少なくとも一部
を、導通パターンの少なくとも一部を除去する工程と同
時に行うことが可能であり、残部除去工程の付加による
工程数の増加を抑制することができる。
【００５５】請求項５によれば、残部除去工程として
は、第１の導電体とほぼ同材質で形成されるパターン残
部を除去するための段階と、第２の導電体及び第３の導
電体とほぼ同材質で形成されるパターン残部を除去する
ための段階を有するものとし、第１の導電体とほぼ同材
質で形成されるパターン残部を除去するための段階を、
導通パターンの少なくとも一部を除去する工程と同時に
行うことによって、導電体の材質毎に効率よく処理を施
すことができる。
は、第１の導電体とほぼ同材質で形成されるパターン残
部を除去するための段階と、第２の導電体及び第３の導
電体とほぼ同材質で形成されるパターン残部を除去する
ための段階を有するものとし、第１の導電体とほぼ同材
質で形成されるパターン残部を除去するための段階を、
導通パターンの少なくとも一部を除去する工程と同時に
行うことによって、導電体の材質毎に効率よく処理を施
すことができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の実施形態を示すた
めの素子側の液晶基板の表面構造を示す平面図である。
めの素子側の液晶基板の表面構造を示す平面図である。
【図２】図１のII−II線に沿って切断した状態を示す断
面図である。
面図である。
【図３】本発明に係る液晶表示装置の製造方法の第１実
施形態を示す工程断面図（ａ）〜（ｃ）である。
施形態を示す工程断面図（ａ）〜（ｃ）である。
【図４】同実施形態を示す工程断面図（ａ）及び（ｂ）
である。
である。
【図５】同実施形態を示す工程平面図である。
【図６】同実施形態を示す工程平面図である。
【図７】同実施形態を示す工程平面図である。
【図８】同実施形態を示す工程説明図である。
【図９】第２実施形態を示す工程説明図である。
【図１０】第３実施形態を示す工程説明図である。
１０ ガラス基板
１１ 下地層
１２ 配線層
１２Ａ 導電パターン
１２Ａ−１ 配線パターン部
１２Ａ−２ 電極パターン部
１２Ａ−３ 連結パターン部
１３ 接続層
１４ 絶縁膜
１５ 電極層
１６ 透明電極
Ａ，Ｂ，Ｃ 非形成領域
Ｄ 開口部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−262499（ＪＰ，Ａ)
特開 平６−82820（ＪＰ，Ａ)
国際公開96／026463（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1365
Claims (6)
- 【請求項１】 基板上に配線層及び画素電極を含むパタ
ーンを形成する工程を有する液晶表示装置の製造方法に
おいて、 前記パターンの形成領域にマスクを形成する工程と、 前記パターンを形成する際のパターニング不良によって
前記パターンの形成領域以外の領域に生じるパターン残
部を、前記マスクの形成領域以外の領域をエッチングす
ることにより除去する工程と、を具備し、 前記パターン残部を除去する工程においては、前記パタ
ーン残部のうち上層に存在する材質に対する除去を先に
行い、下層に存在する材質に対する除去を後に行うこと
を特徴とする液晶表示装置の製造方法。 - 【請求項２】 請求項１に記載の液晶表示装置の製造方
法において、 前記パターン残部を除去する工程では、前記パターンの
少なくとも一部をパターニングすることを特徴とする液
晶表示装置の製造方法。 - 【請求項３】 基板上に、第１の導電体、前記第１の導
電体上に形成された絶縁膜、及び前記絶縁膜上に形成さ
れた第２の導電体を含む２端子非線型素子を形成する液
晶表示装置の製造方法において、 前記第１及び第２の導電体の形成領域にマスクを形成す
る工程と、 前記第１及び第２の導電体を形成する際のパターニング
不良によって前記第１及び第２の導電体の形成領域以外
の領域に生じるパターン残部を、前記マスクの形成領域
以外の領域をエッチングすることにより除去する工程
と、を具備し、 前記パターン残部を除去する工程においては、前記第２
の導電体とほぼ同材質で形成されるパターン残部を先に
除去し、その後、前記第１の導電体とほぼ同材質で形成
されるパターン残部を除去することを特徴とする液晶表
示装置の製造方法。 - 【請求項４】 請求項３に記載の液晶表示装置の製造方
法において、 前記パターン残部を除去する工程では、前記第１の導電
体とほぼ同材質で形成されるパターン残部を除去する際
に、前記絶縁膜とほぼ同材質で形成されるパターン残部
も除去することを特徴とする液晶表示装置の製造方法。 - 【請求項５】 請求項３又は４に記載の液晶表示装置の
製造方法において、 前記パターン残部を除去する工程では、前記第１の導電
体とほぼ同材質で形成されるパターン残部を除去する際
に、前記第１の導電体の少なくとも一部をパターニング
することを特徴とする液晶表示装置の製造方法。 - 【請求項６】 基板上に第１の導電体を含む導通パター
ンを形成する工程と、該導通パターンを介して給電する
ことにより前記第１の導電体の表面に陽極酸化による絶
縁膜を形成する工程と、該絶縁膜の表面上に第２の導電
体及び第３の導電体を形成する工程と、前記絶縁膜を形
成する工程よりも後において前記導通パターンの少なく
とも一部を除去する工程とを有し、 前記第１の導電体、前記絶縁膜及び前記第２の導電体並
びに前記第１の導電体、前記絶縁膜及び前記第３の導電
体によって配線層と画素電極との間に直列に接続された
一対の電極−絶縁体−電極構造を有する２端子型非線形
素子を形成し、前記第１の導電体、前記絶縁膜、前記第
２の導電体、及び前記第３の導電体からなるパターンを
形成しない非形成領域をエッチングすることにより、前
記導通パターンを形成した際に生じたパターン残部の除
去と前記導通パターンの少なくとも一部の除去とを同時
に行い、 前記パターン残部を除去するための工程は、前記第１の
導電体とほぼ同材質で形成されるパターン残部を除去す
るための段階と、前記第２の導電体及び前記第３の導電
体とほぼ同材質で形成されるパターン残部を除去するた
めの段階とを有することを特徴とする液晶表示装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10065997A JP3407596B2 (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10065997A JP3407596B2 (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10293326A JPH10293326A (ja) | 1998-11-04 |
| JP3407596B2 true JP3407596B2 (ja) | 2003-05-19 |
Family
ID=14279942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10065997A Expired - Fee Related JP3407596B2 (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3407596B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900854B1 (en) | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
| JP4796221B2 (ja) * | 1998-11-26 | 2011-10-19 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| KR100961960B1 (ko) * | 2003-11-18 | 2010-06-08 | 삼성전자주식회사 | 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법 |
-
1997
- 1997-04-17 JP JP10065997A patent/JP3407596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10293326A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933989B2 (en) | Manufacturing method for a liquid crystal display device | |
| US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| US20060009108A1 (en) | Circuit array substrate for display device and method of manufacturing the same | |
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| US6327443B1 (en) | Liquid crystal display device | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3407596B2 (ja) | 液晶表示装置の製造方法 | |
| JPH117046A (ja) | 液晶表示装置 | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JP4693219B2 (ja) | 液晶表示装置のｔｆｔアレイ基板およびその製造方法 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH08236777A (ja) | 半導体装置 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP3334554B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2001077198A (ja) | 上下配線間の短絡を矯正したアレイ基板、及び、その製造方法 | |
| JP3403110B2 (ja) | 液晶表示装置の製造方法 | |
| JPH09325361A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH02242232A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |