JPH1124088A - 液晶表示パネル及びその製造方法 - Google Patents

液晶表示パネル及びその製造方法

Info

Publication number
JPH1124088A
JPH1124088A JP17242597A JP17242597A JPH1124088A JP H1124088 A JPH1124088 A JP H1124088A JP 17242597 A JP17242597 A JP 17242597A JP 17242597 A JP17242597 A JP 17242597A JP H1124088 A JPH1124088 A JP H1124088A
Authority
JP
Japan
Prior art keywords
layer
bus line
liquid crystal
film
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17242597A
Other languages
English (en)
Other versions
JP3323423B2 (ja
Inventor
Hiroyuki Yaegashi
裕之 八重樫
Atsuyuki Hoshino
淳之 星野
Yoshimasa Nakagami
好正 中神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17242597A priority Critical patent/JP3323423B2/ja
Publication of JPH1124088A publication Critical patent/JPH1124088A/ja
Application granted granted Critical
Publication of JP3323423B2 publication Critical patent/JP3323423B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 液晶表示パネルにおいて、端子又はソース電
極とその上に形成される透明導電体膜との電気的接続を
改善するためのアッシング処理やレーザー光照射等の処
理工程を削減する。 【解決手段】 スパッタリング装置のチャンバ内に基板
10を載置し、CrをスパッタリングしてCr層21a
を形成する。続けて、チャンバ内に窒素を導入し、Cr
をスパッタリングして、CrN層21bを形成する。そ
の後、Cr層21a及びCrN層21bをパターニング
して、ゲートバスライン及び端子を形成する。同様に、
Cr層及びCrN層を形成し、これらをパターニングし
て、ドレインバスライン、ソース電極及び端子を形成す
る。このようにして形成された端子及びソース電極は、
CrN層により表面に不導体膜が形成されることが防止
され、その上に形成される透明導電体膜との間でオーミ
ック接続が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各画素毎にTFT
(薄膜トランジスタ)が設けられた液晶表示パネル及び
その製造方法に関する。
【0002】
【従来の技術】液晶表示装置は、薄くて軽量であるとと
もに低電圧で駆動できて消費電力が少ないという長所が
あり、近年、パーソナルコンピュータのディスプレイや
テレビ等に広く使用されるようになった。一般的に、液
晶表示装置を構成する表示パネルは、2枚の透明ガラス
基板の間に液晶を封入した構造を有している。それらの
ガラス基板の相互に対向する2つの面(対向面)のう
ち、一方の面側にはブラックマトリクス、カラーフィル
タ、対向電極及び配向膜等が形成され、また他方の面側
にはTFT、画素電極及び配向膜等が形成されている。
更に各ガラス基板の対向面と反対側の面には、それぞれ
偏光板が貼り付けられている。これらの2枚の偏光板
は、例えば偏光板の偏光軸が互いに直交するように配置
され、これによれば、電界をかけない状態では光を透過
し、電界を印加した状態では遮光するモード、すなわち
ノーマリーホワイトモードとなる。また、2枚の偏光板
の偏光軸が平行な場合には、電界をかけない状態では光
を遮光し、電界を印加した状態では透過するモード、す
なわちノーマリーブラックモードとなる。
【0003】なお、以下の説明において、液晶表示パネ
ルを構成する2枚の基板のうち、TFT等が形成された
基板をTFT基板、カラーフィルタ等が形成された基板
をCF基板という。図6は従来の液晶表示パネルのTF
T基板を示す平面図である。ガラスからなる透明基板3
0の表面上には複数本のゲートバスライン31及び複数
本のドレインバスライン32が上から見て直角に交差す
るように形成されている。各ゲートバスライン31の端
部には端子35が接続されており、各ドレインバスライ
ン32の端部には端子36が接続されている。これらの
端子35,36の表面は、開口部44b内に形成された
ITO(インジウム酸化スズ)からなる透明被覆膜3
7,38に覆われている。
【0004】ゲートバスライン31及びドレインバスラ
イン32により区画された基板30上の各領域には、T
FT33と、ITOからなる透明画素電極34とが配置
されている。TFT33のゲート電極33aはゲートバ
スライン31に接続され、ドレイン電極33bはドレイ
ンバスライン32に接続され、ソース電極33cはコン
タクトホール44aを介して画素電極34に接続されて
いる。これらの画素電極34上には液晶の配向方向を決
める配向膜(図示せず)が形成されている。
【0005】図7は図6のC−C線による断面図であ
る。ゲートバスライン31、ゲート電極33a及び端子
35は、同一の導電体膜をパターニングして形成された
ものであり、基板30上には、これらのゲートバスライ
ン31、ゲート電極33a及び端子35を被覆するよう
にSiN膜43が形成されている。このSiN膜43上
には、TFT33のチャネル領域となるシリコン層(図
示せず)や、ドレインバスライン32、ドレイン電極3
3b、ソース電極33c及び端子36が形成されてい
る。これらのドレインバスライン32、ドレイン電極3
3b、ソース電極33c及び端子36は同一の導電体膜
をパターニングして形成されたものである。
【0006】SiN膜43上には、これらのドレインバ
スライン32、ドレイン電極33b、ソース電極33c
及び端子36を覆うようにSiN膜44が形成されてい
る。そして、SiN膜43,44に選択的に設けられた
開口部44bを介して端子35,36と被覆膜37,3
8とが接続され、SiN膜44に選択的に形成されたコ
ンタクトホール44aを介してソース電極33cと画素
電極34とが接続される。
【0007】液晶表示パネルは、このように構成された
TFT基板と、カラーフィルタ等が形成されたCF基板
とを対向配置し、両者の間に液晶を封入して構成され
る。この液晶表示パネルは、端子35,36を介して駆
動回路が設けられた基板(以下、駆動回路基板という)
と電気的に接続され、駆動回路基板から供給される信号
により駆動される。
【0008】ところで、ゲートバスライン31及びドレ
インバスライン32の材料として、クロム(Cr)が使
用されている。この場合、クロムには吸湿性があるた
め、端子35,36が露出していると、表面が酸化して
駆動回路基板との接続不良が発生する。このような不具
合を防止するために、図7に示すように、端子35,3
6の表面をITOからなる被覆膜37で被覆している。
この被覆膜37は、画素電極34の形成と同時に形成さ
れる。
【0009】しかし、端子35,36を形成してから被
覆膜37を形成するまでの間に端子35,36の表面が
酸化され、不導体層が生じて端子35,36と被覆膜3
7との間に接触抵抗を生じ、端子35,36と被覆膜3
7との間の電気的特性が非オーミック特性になってしま
うことがある。これを回避するために、従来は、SiN
膜43,44をエッチングして開口部44bを形成した
後にアッシング処理を施して端子35,36の表面を清
浄化したり、被覆膜37,38となるITO膜を形成し
た後、端子35,36とITO膜との接触部にレーザー
光を照射して端子35,36の表面を改質するなどの処
理が行われている。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示パネルでは、前述の如くアッシング処理工程や
レーザー光照射処理が必要であり、液晶表示パネルの製
造工程の複雑化及び製造コストの上昇の原因となってい
る。本発明の目的は、アッシング処理やレーザー光照射
等の処理工程を削減できる液晶表示パネル及びその製造
方法を提供することである。
【0011】
【課題を解決するための手段】上記した課題は、透明基
板と、前記透明基板上に相互に平行に配置された複数本
のゲートバスラインと、前記透明基板上に相互に平行に
配置され、前記ゲートバスラインと交差する複数本のド
レインバスラインと、前記ゲートバスライン及び前記ド
レインバスラインに囲まれた各領域にそれぞれ配置され
た透明導電体からなる画素電極と、ゲート電極が前記ゲ
ートバスラインに接続され、ドレイン電極が前記ドレイ
ンバスラインに接続され、ソース電極が前記画素電極に
接続された薄膜トランジスタと、前記ゲートバスライン
及び前記ドレインバスラインの端部に設けられた端子と
を有する液晶表示パネルにおいて、前記端子及び前記ソ
ース電極の少なくとも一方が、金属からなる第1の層
と、前記第1の層上に形成された窒化金属からなる第2
の層とにより構成されていることを特徴とする液晶表示
パネルにより解決する。
【0012】上記した課題は、チャンバ内に透明基板を
載置し、反応性スパッタリングにより前記透明基板上に
クロム膜を形成し、続けて前記チャンバ内に窒素を導入
して反応性スパッタリングにより前記クロム膜上に窒化
クロム膜を形成する工程と、前記クロム膜及び前記窒化
クロム膜をパターニングして、相互に平行な複数本のバ
スライン及び各バスラインに接続した端子を形成する工
程とを有することを特徴とする液晶表示パネルの製造方
法により解決する。
【0013】以下、本発明の作用について説明する。本
発明においては、反応性スパッタリングにより透明基板
上にクロム膜を形成した後、チャンバ内に窒素を導入し
て反応性スパッタリングを継続し、前記クロム膜上に窒
化クロム膜を形成する。そして、これらのクロム膜及び
窒化クロム膜をパターニングして、バスライン(ゲート
バスライン及びドレインバスライン)、端子及びソース
電極等を形成する。従って、端子又はソース電極の表面
は吸湿性が低い窒化クロム膜で覆われており、端子又は
ソース電極に不導体層が形成されることを回避できるの
で、端子と透明導電体膜との間がオーミック接続され、
接続部の電気的特性を改善するために従来必要とされて
いたアッシング処理工程やレーザー光照射処理工程が不
要になり、製造工程が簡略化されるとともに製造コスト
が低減される。
【0014】なお、第2の層のCrとNとの組成比(原
子数の比)は約1:1とすることが好ましい。また、第
2の層の厚さは、第1及び第2の層の合計の層厚の約1
0%とすることが好ましい。
【0015】
【発明の実施の形態】以下、本発明について、添付の図
面を参照して説明する。図1は本発明の実施の形態の液
晶表示パネルのTFT基板を示す平面図である。ガラス
からなる透明基板10の表面上には複数本のゲートバス
ライン11及び複数本のドレインバスライン12が上か
ら見て直角に交差するように形成されている。各ゲート
バスライン11の端部には端子15が接続されており、
各ドレインバスライン12の端部には端子16が接続さ
れている。これらの端子15,16の表面は、開口部2
4b内に形成されたITOからなる被覆膜17,18に
被覆されている。
【0016】ゲートバスライン11及びドレインバスラ
イン12により区画された各領域には、TFT13とI
TOからなる透明の画素電極14とが配置されている。
TFT13のゲート電極13aはゲートバスライン11
に接続され、ドレイン電極13bはドレインバスライン
12に接続され、ソース電極13cはコンタクトホール
24aを介して画素電極14に接続されている。これら
の画素電極14上には配向膜(図示せず)が形成されて
いる。
【0017】図2は図1のA−A線による断面図、図3
は図1のB−B線による断面図である。ゲートバスライ
ン11、ゲート電極13a及び端子15は、いずれも基
板10上に形成されたCr層21aと、このCr層21
a上に形成されたCrN層21bとの2層により構成さ
れている。基板10上には、これらのゲートバスライン
11、ゲート電極13a及び端子15を被覆するように
SiN膜23が形成されている。
【0018】このSiN膜23上にはTFT13のチャ
ネル領域となるシリコン層19が選択的に形成されてい
る。また、ドレインバスライン12、ドレイン電極13
b、ソース電極13c及び端子16はSiN膜23上に
形成されており、ドレイン電極13b及びソース電極1
3cはシリコン層19の両端部に接続されている。これ
らのドレインバスライン12、ドレイン電極13b、ソ
ース電極13c及び端子16は、いずれもCr層22a
と、このCr層22a上に形成されたCrN層22bと
の2層により構成されている。SiN膜23上には、こ
れらのドレインバスライン12、ドレイン電極13b、
ソース電極13c及び端子16を覆うようにしてSiN
膜24が形成されている。
【0019】SiN膜24上には画素電極14が形成さ
れており、この画素電極24とソース電極13cとは、
SiN膜24に選択的に形成されたコンタクトホール2
4aを介して、電気的に接続されている。また、SiN
膜23,24には端子15,16が露出するように開口
部24bが形成されており、端子15,16はこの開口
部24b内に形成されたITOからなる透明被覆膜1
7,18に被覆されている。
【0020】一方、CF基板は、ガラスからなる透明基
板と、このTFT基板の表面上に形成されたカラーフィ
ルタと、画素電極間を遮光するブラックマトリクスと、
これらのカラーフィルタ及びブラックマトリクスを覆う
透明絶縁膜と、該透明絶縁膜上に形成された対向電極
と、該対向電極を覆う配向膜とにより構成されている。
本実施の形態の液晶パネルは、図1〜図3に示す構造の
TFT基板と、上述のCF基板とを一定の間隔で対向さ
せて配置し、両者の間に液晶を封入して構成されてい
る。
【0021】以下、本実施の形態の液晶表示パネルの製
造方法について、図1〜図3を参照して説明する。ま
ず、ガラス製透明基板10をスパッタリング装置のチャ
ンバ内に載置し、Crをターゲットに用いてスパッタリ
ングを施して、基板10上にCr層21aを約1350
Åの厚さに形成する。その後、チャンバ内に窒素ガスを
導入してCrのスパッタリングを継続して、Cr層21
a上にCrN層21bを約150Åの厚さに形成する。
【0022】次に、フォトリソグラフィ法を用いてCr
層21a及びCrN層21bをパターニングし、ゲート
バスライン11、ゲート電極13a及び端子15を形成
する。その後、基板10上の全面にSiN23膜を形成
し、ゲート電極13aの上方にシリコン層19を選択的
に形成する。そして、このシリコン層19に不純物を選
択的に導入して、ソース・ドレイン領域を形成する。
【0023】次に、基板10をスパッタリング装置のチ
ャンバ内に載置し、Crをターゲットに用いてスパッタ
リングを施してCr層22aを形成する。その後、チャ
ンバ内に窒素ガスを導入してCrのスパッタリングを継
続し、Cr層22a上にCrN層22bを形成する。こ
の場合も、Cr層22aの厚さは約1350Å、CrN
層22bの厚さは約150Åとする。
【0024】その後、フォトリソグラフィ法を用いてC
r層22a及びCrN層22bをパターニングして、ド
レインバスライン12、ドレイン電極13b、ソース電
極13c及び端子16を形成する。次に、基板10上の
全面にSiN膜24を形成した後、このSiN膜24に
ソース電極13cに接続するコンタクトホール24a及
び端子15,16に接続する開口部24bを形成する。
【0025】次いで、全面にITO膜を形成し、このI
TO膜をパターニングして、画素電極14及び被覆膜1
7,18を形成する。その後、全面に配向膜を形成した
後、その配向膜の表面をラビング処理する。これによ
り、TFT基板が完成する。本実施の形態においては端
子15,16及びソース電極13cの表面がCrN層2
1b,22bに覆われているので、最表面の酸化を防止
することができて、端子15,16及びソース電極13
cとITO膜(画素電極14又は被覆膜17,18)と
のオーミック接続が得られる。このため、接続部の電気
的特性を改善するために従来必要とされていたアッシン
グ処理工程やレーザー光照射処理工程が不要になり、製
造工程が簡略化されるとともに、製造コストが低減され
るという効果が得られる。
【0026】以下、Cr単層で形成した端子と、Cr層
及びCrN層の2層構造の端子とを実際に形成し、これ
らの端子の上にITO膜を形成して接続部の電気的特性
を調べた結果について説明する。図4は横軸に印加電圧
をとり、縦軸に電流値をとって、端子とITO膜との接
続部の電圧−電流特性を調べた結果を示す図であり、図
5は図4の印加電圧が0V近傍の部分を拡大して示す図
である。この図4,図5に示すように、Cr単層の場合
は電圧−電流特性が非直線であるのに対し、Cr層とC
rN層との2層構造の場合は電圧−電流特性が直線であ
り、オーミック接続が得られていることが明らかであ
る。
【0027】
【発明の効果】以上説明したように、本発明によれば、
透明導体膜と接続される端子又はソース電極の少なくと
も一方が、クロム等の金属からなる第1の層と、窒化ク
ロム等の窒化金属からなる第2の層とにより形成されて
いるので、端子又はソース電極と透明導電体膜との界面
に不導体層が形成されることがなく、良好なオーミック
接続が得られる。
【0028】また、本発明方法によれば、透明基板上に
スパッタリングによりクロム膜を形成した後、チャンバ
内に窒素を導入してクロムのスパッタリングして、前記
クロム膜上に窒化クロム膜を形成し、その後前記クロム
膜及び前記窒化クロム膜をパターニングしてバスライン
及び端子を形成するので、端子表面に形成された窒化ク
ロム膜により表面に不導体層が形成されることが防止さ
れる。これにより、端子と透明導電体膜との接触不良を
回避するために従来必要とされていたアッシング処理や
レーザー光照射処理が不要になり、製造工程が簡略化さ
れるとともに、製造コストが低減されるという効果を奏
する。
【図面の簡単な説明】
【図1】本発明の実施の形態の液晶表示パネルのTFT
基板を示す平面図である。
【図2】図1のA−A線による断面図である。
【図3】図1のB−B線による断面図である。
【図4】端子と透明導電膜との接続部の電気的特性を調
べた結果を示す図である。
【図5】図4の印加電圧が0V近傍の部分を拡大して示
す図である。
【図6】従来の液晶表示パネルのTFT基板を示す平面
図である。
【図7】図6のC−C線による断面図である。
【符号の説明】
10,30 基板 11,31 ゲートバスライン 12,32 ドレインバスライン 13,33 TFT 14,34 画素電極 15,16,35,36 端子 17,18,37,38 被覆膜 21a,22a Cr層 21b,,22b CrN層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 透明基板と、 前記透明基板上に相互に平行に配置された複数本のゲー
    トバスラインと、 前記透明基板上に相互に平行に配置され、前記ゲートバ
    スラインと交差する複数本のドレインバスラインと、 前記ゲートバスライン及び前記ドレインバスラインに囲
    まれた各領域にそれぞれ配置された透明導電体からなる
    画素電極と、 ゲート電極が前記ゲートバスラインに接続され、ドレイ
    ン電極が前記ドレインバスラインに接続され、ソース電
    極が前記画素電極に接続された薄膜トランジスタと、 前記ゲートバスライン及び前記ドレインバスラインの端
    部に設けられた端子とを有する液晶表示パネルにおい
    て、 前記端子及び前記ソース電極の少なくとも一方が、金属
    からなる第1の層と、前記第1の層上に形成された窒化
    金属からなる第2の層とにより構成されていることを特
    徴とする液晶表示パネル。
  2. 【請求項2】 前記端子上を被覆する透明導電体からな
    る被覆膜を有することを特徴とする請求項1に記載の液
    晶表示パネル。
  3. 【請求項3】 前記第1の層を構成する金属と前記第2
    の層中の金属とは同一金属であることを特徴とする請求
    項1又は2に記載の液晶表示パネル。
  4. 【請求項4】 前記第1の層はクロム(Cr)からな
    り、前記第2の層は窒化クロム(CrN)からなること
    を特徴とする請求項1又は2に記載の液晶表示パネル。
  5. 【請求項5】 前記第2の層のクロムと窒素との組成比
    (原子数の比)が1対1であることを特徴とする請求項
    4に記載の液晶表示パネル
  6. 【請求項6】 チャンバ内に透明基板を載置し、反応性
    スパッタリングにより前記透明基板上にクロム膜を形成
    し、続けて前記チャンバ内に窒素を導入して反応性スパ
    ッタリングにより前記クロム膜上に窒化クロム膜を形成
    する工程と、 前記クロム膜及び前記窒化クロム膜をパターニングし
    て、相互に平行な複数本のバスライン及び各バスライン
    に接続した端子を形成する工程とを有することを特徴と
    する液晶表示パネルの製造方法。
JP17242597A 1997-06-27 1997-06-27 液晶表示パネル Expired - Fee Related JP3323423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17242597A JP3323423B2 (ja) 1997-06-27 1997-06-27 液晶表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17242597A JP3323423B2 (ja) 1997-06-27 1997-06-27 液晶表示パネル

Publications (2)

Publication Number Publication Date
JPH1124088A true JPH1124088A (ja) 1999-01-29
JP3323423B2 JP3323423B2 (ja) 2002-09-09

Family

ID=15941741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17242597A Expired - Fee Related JP3323423B2 (ja) 1997-06-27 1997-06-27 液晶表示パネル

Country Status (1)

Country Link
JP (1) JP3323423B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
US6534349B1 (en) 1999-12-17 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a two-layered electrode structure
KR100792982B1 (ko) * 2000-03-30 2008-01-08 미츠비시덴키 가부시키가이샤 전기광학소자의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534349B1 (en) 1999-12-17 2003-03-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a two-layered electrode structure
US6794759B2 (en) 1999-12-17 2004-09-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device
US7012338B2 (en) 1999-12-17 2006-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, liquid crystal display device and method of manufacturing the semiconductor device
KR100792982B1 (ko) * 2000-03-30 2008-01-08 미츠비시덴키 가부시키가이샤 전기광학소자의 제조방법
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法

Also Published As

Publication number Publication date
JP3323423B2 (ja) 2002-09-09

Similar Documents

Publication Publication Date Title
JP3148129B2 (ja) アクティブマトリクス基板とその製法および液晶表示装置
JP4364952B2 (ja) 液晶表示装置の製造方法
JP3102392B2 (ja) 半導体デバイスおよびその製造方法
US20050227399A1 (en) Method of fabricating liquid crystal display device
US7015548B2 (en) Thin film transistor array panel including storage electrode
JPH11337976A (ja) 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JPH11149091A (ja) 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
JP2000111937A (ja) 電気光学素子および該電気光学素子の製造方法
JP2002296609A (ja) 液晶表示装置及びその製造方法
US6118508A (en) Liquid crystal displays including reference electrode lines that extend across multiple pixels
KR940008248B1 (ko) 액정표시소자
JP2001281693A (ja) 液晶表示パネル及びその製造方法
JPH06250210A (ja) 液晶表示装置およびその製造方法
US20030206252A1 (en) Liquid crystal display device and method for fabricating the same
JP3323423B2 (ja) 液晶表示パネル
JPH04116620A (ja) 液晶表示装置
KR100569715B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
JP3805523B2 (ja) 薄膜デバイス
KR100488936B1 (ko) 액정표시소자
US7839463B2 (en) Thin film diode panel and manufacturing method of the same
JP2001109015A (ja) 液晶表示パネル
JPH112844A (ja) 液晶表示パネル及びその製造方法
JP3006074B2 (ja) アクティブマトリクス型液晶表示パネルの製造方法
JP3089174B2 (ja) 絶縁膜の形成方法および絶縁膜を有する電子装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020618

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees