JP3006074B2 - アクティブマトリクス型液晶表示パネルの製造方法 - Google Patents
アクティブマトリクス型液晶表示パネルの製造方法Info
- Publication number
- JP3006074B2 JP3006074B2 JP2299475A JP29947590A JP3006074B2 JP 3006074 B2 JP3006074 B2 JP 3006074B2 JP 2299475 A JP2299475 A JP 2299475A JP 29947590 A JP29947590 A JP 29947590A JP 3006074 B2 JP3006074 B2 JP 3006074B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode terminal
- scan electrode
- active matrix
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔概要〕 アクティブマトリクス型液晶表示パネルの製造方法に
関し、 駆動電極端子，とくに、スキャン電子端子と外部回路
との接続を確実，安定にして信頼性を上げることを目的
とし、 アクティブマトリクス基板のスキャン電極端子列の各
スキャン電極端子の上に、ゲート絶縁膜形成工程時に絶
縁膜を同時積層する工程と、該絶縁膜を介し、ソース電
極に接続される透明電極膜形成工程時に該絶縁膜上に同
時積層される酸化物導電膜を用いて該各スキャン電極端
子に対応するそれぞれ独立した酸化物導電膜を形成する
工程と、該独立した酸化物導電膜を溶融し、前記スキャ
ン電極端子と前記絶縁膜を貫通路により接続する工程
と、を有することを特徴とするアクティブマトリクス型
液晶表示パネルの製造方法を適用する。
関し、 駆動電極端子，とくに、スキャン電子端子と外部回路
との接続を確実，安定にして信頼性を上げることを目的
とし、 アクティブマトリクス基板のスキャン電極端子列の各
スキャン電極端子の上に、ゲート絶縁膜形成工程時に絶
縁膜を同時積層する工程と、該絶縁膜を介し、ソース電
極に接続される透明電極膜形成工程時に該絶縁膜上に同
時積層される酸化物導電膜を用いて該各スキャン電極端
子に対応するそれぞれ独立した酸化物導電膜を形成する
工程と、該独立した酸化物導電膜を溶融し、前記スキャ
ン電極端子と前記絶縁膜を貫通路により接続する工程
と、を有することを特徴とするアクティブマトリクス型
液晶表示パネルの製造方法を適用する。
〔産業上の利用分野〕 本発明はアクティブマトリクス型液晶表示パネルの外
部回路への接続のための電極端子，とくに、スキャン電
極端子の構造の改良に関する。
部回路への接続のための電極端子，とくに、スキャン電
極端子の構造の改良に関する。
近年、液晶表示装置の改良普及にともない大容量化と
カラー化への要請が強くなってきた。とくに、薄膜トラ
ンジスタをスイッチング素子として使用するアクティブ
マトリクス型液晶表示装置はその性能品質が優れ巾広い
ニーズが期待されており、今後ますます動作品質の安定
化と長期の信頼性の向上が強く求められている。
カラー化への要請が強くなってきた。とくに、薄膜トラ
ンジスタをスイッチング素子として使用するアクティブ
マトリクス型液晶表示装置はその性能品質が優れ巾広い
ニーズが期待されており、今後ますます動作品質の安定
化と長期の信頼性の向上が強く求められている。
第３図はアクティブマトリクス型液晶表示パネルの外
観を示す斜視図である。図中、１はアクティブマトリク
ス基板で透明基板11の上に薄膜トランジスタ素子アレイ
が形成され、各素子には表示画素に対応して透明電極が
配設されている。40および50は各薄膜トランジスタ素子
のゲート電極およびドレイン電極が結合されたスキャン
電極端子およびデータ電極端子であり、その上には配向
膜12が設けられている。一方、２は共通電極基板で透明
基板20の上に透明なベタ電極21と配向膜22が積層形成さ
れている。両基板は配向膜面を中にして狭い空間が形成
されるように図示してないスペーサを挟み基板の周縁部
を同じく図示してないシール材で密閉接着し、その空間
に液晶３を注入封止してアクティブマトリクス型液晶表
示パネルが構成されている。なお、本図は白黒表示用の
場合であるが、これにカラーフィルタを付加すればカラ
ー液晶表示パネルが構成される。
観を示す斜視図である。図中、１はアクティブマトリク
ス基板で透明基板11の上に薄膜トランジスタ素子アレイ
が形成され、各素子には表示画素に対応して透明電極が
配設されている。40および50は各薄膜トランジスタ素子
のゲート電極およびドレイン電極が結合されたスキャン
電極端子およびデータ電極端子であり、その上には配向
膜12が設けられている。一方、２は共通電極基板で透明
基板20の上に透明なベタ電極21と配向膜22が積層形成さ
れている。両基板は配向膜面を中にして狭い空間が形成
されるように図示してないスペーサを挟み基板の周縁部
を同じく図示してないシール材で密閉接着し、その空間
に液晶３を注入封止してアクティブマトリクス型液晶表
示パネルが構成されている。なお、本図は白黒表示用の
場合であるが、これにカラーフィルタを付加すればカラ
ー液晶表示パネルが構成される。
第４図は薄膜トランジスタの構成例を示す図で前記第
３図で説明したアクティブマトリクス基板１の薄膜トラ
ンジスタ素子群の一部を概念的に拡大して示したもので
ある。
３図で説明したアクティブマトリクス基板１の薄膜トラ
ンジスタ素子群の一部を概念的に拡大して示したもので
ある。
図中、10は薄膜トランジスタで、スキャン電極400か
ら張り出したゲート電極14,たとえば、Mo,Ta,Cr,Al,Cu
などの金属薄膜配線と図示してないゲート絶縁膜の上に
動作半導体層15,たとえば、アモルファスシリコン膜
（α−Si膜）が形成され、その両側からデータ電極500
に接続されるドレイン電極と，たとえば、ITO（In2O3−
SnO2）からなる透明電極19に接続されるソース電極が配
設され薄膜トランジスタが構成されている。その動作メ
カニズムは公知であるので説明は省略する。
ら張り出したゲート電極14,たとえば、Mo,Ta,Cr,Al,Cu
などの金属薄膜配線と図示してないゲート絶縁膜の上に
動作半導体層15,たとえば、アモルファスシリコン膜
（α−Si膜）が形成され、その両側からデータ電極500
に接続されるドレイン電極と，たとえば、ITO（In2O3−
SnO2）からなる透明電極19に接続されるソース電極が配
設され薄膜トランジスタが構成されている。その動作メ
カニズムは公知であるので説明は省略する。
第５図はデータ電極端子列の構成例を示す図で、同図
（イ）は部分平面図，同図（ロ）は部分拡大図，同図
（ハ）はＡ−Ａ′断面図，同図（ニ）はＢ−Ｂ′断面図
である。表示パネルの表示部を構成する薄膜トランジス
タマトリクス配置部100の各端部にはスキャン電極端子
列４とデータ電極端子列５が形成されている。通常、Al
などからなるデータ電極500の下には透明電極，たとえ
ば、ITO（In2O3−SnO2）膜が形成されており、その端末
部であるデータ電極端子列５は断面図からわかるように
Alなどからなるデータ電極500の先端部が除去されて透
明電極からなるデータ電極端子50が露出されている。な
お、11はガラスなどからなる透明基板、13a,13bはそれ
ぞれSiO2,SiNxなどからなる絶縁膜である。そして、透
明電極からなるデータ電極端子50と外部回路との接続
は，たとえば、異方性導電フィルムを用いてフレキシブ
ル配線ケーブルの端子との接続により行っている。
（イ）は部分平面図，同図（ロ）は部分拡大図，同図
（ハ）はＡ−Ａ′断面図，同図（ニ）はＢ−Ｂ′断面図
である。表示パネルの表示部を構成する薄膜トランジス
タマトリクス配置部100の各端部にはスキャン電極端子
列４とデータ電極端子列５が形成されている。通常、Al
などからなるデータ電極500の下には透明電極，たとえ
ば、ITO（In2O3−SnO2）膜が形成されており、その端末
部であるデータ電極端子列５は断面図からわかるように
Alなどからなるデータ電極500の先端部が除去されて透
明電極からなるデータ電極端子50が露出されている。な
お、11はガラスなどからなる透明基板、13a,13bはそれ
ぞれSiO2,SiNxなどからなる絶縁膜である。そして、透
明電極からなるデータ電極端子50と外部回路との接続
は，たとえば、異方性導電フィルムを用いてフレキシブ
ル配線ケーブルの端子との接続により行っている。
一方、第６図は従来のスキャン電極端子列の構成例を
示す図で、同図（イ）は部分平面図，同図（ロ）は部分
拡大図，同図（ハ）はＡ−Ａ′断面図，同図（ニ）はＢ
−Ｂ′断面図である。なお、前記の諸図面で説明したも
のと同等の部分については同一符号を付し、かつ、同等
部分についての説明は省略する。
示す図で、同図（イ）は部分平面図，同図（ロ）は部分
拡大図，同図（ハ）はＡ−Ａ′断面図，同図（ニ）はＢ
−Ｂ′断面図である。なお、前記の諸図面で説明したも
のと同等の部分については同一符号を付し、かつ、同等
部分についての説明は省略する。
この場合には、ゲート電極形成時に透明基板11の上に
スキャン電極400およびその端末部分であるスキャン電
極端子40（たとえば、Tiからなる下層40aとAlからなる
上層40bから構成されている）とが同時形成され、薄膜
トンジスタ素子アレイ形成工程中は，いわゆる、ゲート
絶縁膜である絶縁膜13（たとえば、SiO2からなる下層13
aとSiNxからなる上層13bから構成されている）がそれら
の上に被覆されている。そして、アクティブマトリクス
基板１の最終工程において，たとえば、ケミカル・ドラ
イ・エッチングなどによりスキャン電極端子列４の部分
の絶縁膜13が除去されて各スキャン電極40を露出させ
る。そしてこのAl/Tiなどからなるスキャン電極40と外
部回路との接続は，たとえば、異方性導電フィルムを用
いてフレキシブル配線ケーブルの端子との接続によって
行っている。
スキャン電極400およびその端末部分であるスキャン電
極端子40（たとえば、Tiからなる下層40aとAlからなる
上層40bから構成されている）とが同時形成され、薄膜
トンジスタ素子アレイ形成工程中は，いわゆる、ゲート
絶縁膜である絶縁膜13（たとえば、SiO2からなる下層13
aとSiNxからなる上層13bから構成されている）がそれら
の上に被覆されている。そして、アクティブマトリクス
基板１の最終工程において，たとえば、ケミカル・ドラ
イ・エッチングなどによりスキャン電極端子列４の部分
の絶縁膜13が除去されて各スキャン電極40を露出させ
る。そしてこのAl/Tiなどからなるスキャン電極40と外
部回路との接続は，たとえば、異方性導電フィルムを用
いてフレキシブル配線ケーブルの端子との接続によって
行っている。
しかし、上記従来の電極端子列の形成に際し、アクテ
ィブマトリクス基板１の最終工程において，たとえば、
CF4＋O2の混合ガスなどによる絶縁膜13のケミカル・ド
ライ・エッチング処理を行う必要がある。このため、デ
ータ電極端子50は前記のごとくITO（In2O3−SnO2）膜か
らなるので、それらの処理で何ら悪影響を受けることが
ないが、スキャン電極端子40はAl/Ti膜の露出により形
成されるため、その表面が酸化その他の変質や損傷を受
け外部回路への接続のためのフレキシブル配線ケーブル
の端子との接続強度が弱く，また、接続抵抗も大きくな
ってアクティブマトリクス型液晶表示装置の品質・信頼
性の低下を招くなどの重大な問題が生じており、その解
決が求められていた。
ィブマトリクス基板１の最終工程において，たとえば、
CF4＋O2の混合ガスなどによる絶縁膜13のケミカル・ド
ライ・エッチング処理を行う必要がある。このため、デ
ータ電極端子50は前記のごとくITO（In2O3−SnO2）膜か
らなるので、それらの処理で何ら悪影響を受けることが
ないが、スキャン電極端子40はAl/Ti膜の露出により形
成されるため、その表面が酸化その他の変質や損傷を受
け外部回路への接続のためのフレキシブル配線ケーブル
の端子との接続強度が弱く，また、接続抵抗も大きくな
ってアクティブマトリクス型液晶表示装置の品質・信頼
性の低下を招くなどの重大な問題が生じており、その解
決が求められていた。
上記の課題は、アクティブマトリクス基板のスキャン
電極端子列の各スキャン電極端子の上に、ゲート絶縁膜
形成工程時に絶縁膜を同時積層する工程と、該絶縁膜を
介し、ソース電極に接続される透明電極膜形成工程時に
該絶縁膜上に同時積層される酸化物導電膜を用いて該各
スキャン電極端子に対応するそれぞれ独立した酸化物導
電膜を形成する工程と、該独立した酸化物導電膜を溶融
し、前記スキャン電極端子と前記絶縁膜を貫通路により
接続する工程と、を有することを特徴とするアクティブ
マトリクス型液晶表示パネルの製造方法を適用すること
により効果的に解決することができる。
電極端子列の各スキャン電極端子の上に、ゲート絶縁膜
形成工程時に絶縁膜を同時積層する工程と、該絶縁膜を
介し、ソース電極に接続される透明電極膜形成工程時に
該絶縁膜上に同時積層される酸化物導電膜を用いて該各
スキャン電極端子に対応するそれぞれ独立した酸化物導
電膜を形成する工程と、該独立した酸化物導電膜を溶融
し、前記スキャン電極端子と前記絶縁膜を貫通路により
接続する工程と、を有することを特徴とするアクティブ
マトリクス型液晶表示パネルの製造方法を適用すること
により効果的に解決することができる。
具体的には、前記酸化物導電膜９をITO（In2O3−Sn
O2）膜で構成したり、前記導電路５をレーザ照射による
前記酸化物導電膜９の溶融によって形成したアクティブ
マトリクス型液晶表示パネルにより効果的に解決するこ
とができる。
O2）膜で構成したり、前記導電路５をレーザ照射による
前記酸化物導電膜９の溶融によって形成したアクティブ
マトリクス型液晶表示パネルにより効果的に解決するこ
とができる。
本発明によれば、スキャン電極端子40も絶縁膜13や、
酸化物導電膜9,たとえば、ITO（In2O3−SnO2）膜で覆わ
れているのでケミカル・ドライ・エッチング処理により
酸化などによる悪影響を受けることがなく，しかも、酸
化物導電膜９とスキャン電極端子40とは絶縁膜13を貫通
する導通路５で接続されているので、外部回路への接続
のためのフレキシブル配線ケーブルの端子との接続強度
が高いだけでなく接続抵抗も小さくすることができる。
酸化物導電膜9,たとえば、ITO（In2O3−SnO2）膜で覆わ
れているのでケミカル・ドライ・エッチング処理により
酸化などによる悪影響を受けることがなく，しかも、酸
化物導電膜９とスキャン電極端子40とは絶縁膜13を貫通
する導通路５で接続されているので、外部回路への接続
のためのフレキシブル配線ケーブルの端子との接続強度
が高いだけでなく接続抵抗も小さくすることができる。
第１図は本発明の実施例を示す図で、同図（イ）は上
面図，同図（ロ）はＢ−Ｂ′断面図，同図（ハ）はＣ−
Ｃ′断面図，同図（ニ）はＡ−Ａ′断面図である。
面図，同図（ロ）はＢ−Ｂ′断面図，同図（ハ）はＣ−
Ｃ′断面図，同図（ニ）はＡ−Ａ′断面図である。
図中、４はスキャン電極端子列でスキャン信号を図示
してない駆動回路から印加するための接続端子で、スキ
ャン電極400の各端末に形成されており、各スキャン電
極端子40の上に絶縁膜13を介してそれぞれ酸化物導電膜
９を形成し，さらに、酸化物導電膜９とスキャン電極端
子40とを絶縁膜13を貫通する導通路５によって接続した
ものである。図では導通路５はそれぞれ２個所づゝ設け
ているが、場合により１個所であっても，あるいは３個
所以上であってもよいことは言うまでもない。
してない駆動回路から印加するための接続端子で、スキ
ャン電極400の各端末に形成されており、各スキャン電
極端子40の上に絶縁膜13を介してそれぞれ酸化物導電膜
９を形成し，さらに、酸化物導電膜９とスキャン電極端
子40とを絶縁膜13を貫通する導通路５によって接続した
ものである。図では導通路５はそれぞれ２個所づゝ設け
ているが、場合により１個所であっても，あるいは３個
所以上であってもよいことは言うまでもない。
なお、前記の諸図面で説明したものと同等の部分につ
いては同一符号を付し、かつ、同等部分についての説明
は省略する。
いては同一符号を付し、かつ、同等部分についての説明
は省略する。
この実施例図はアクティブマトリクス基板１の駆動電
極端子列のうちスキャン電極側の端子列についてその構
造を示したものであるが、データ電極側の端子列につい
ては従来と同様のITO（In2O3−SnO2）膜からなるデータ
電極端子で構成したものをそのまゝ使用して本発明のア
クティブマトリクス型液晶表示パネルを構成した。
極端子列のうちスキャン電極側の端子列についてその構
造を示したものであるが、データ電極側の端子列につい
ては従来と同様のITO（In2O3−SnO2）膜からなるデータ
電極端子で構成したものをそのまゝ使用して本発明のア
クティブマトリクス型液晶表示パネルを構成した。
このように導通路５を形成することによりスキャン電
極端子40の上に絶縁膜13が介在していても、酸化物導電
膜９に外部駆動回路を接続すれば液晶表示パネルの駆動
することができる。したがって、データ電極端子50およ
びスキャン電極端子40の両方ともに，たとえば、酸化物
系の導電膜であるITO（In2O3−SnO2）膜で構成されてい
るので、外部駆動回路へ接続する，たとえば、異方性導
電フィルムを介してのフレキシブル配線ケーブルの端子
との接続強度は高まり，かつ、接続抵抗も著しく低下し
た。
極端子40の上に絶縁膜13が介在していても、酸化物導電
膜９に外部駆動回路を接続すれば液晶表示パネルの駆動
することができる。したがって、データ電極端子50およ
びスキャン電極端子40の両方ともに，たとえば、酸化物
系の導電膜であるITO（In2O3−SnO2）膜で構成されてい
るので、外部駆動回路へ接続する，たとえば、異方性導
電フィルムを介してのフレキシブル配線ケーブルの端子
との接続強度は高まり，かつ、接続抵抗も著しく低下し
た。
このようなスキャン電極端子列４を形成する具体的な
方法の例を以下に図示説明する。
方法の例を以下に図示説明する。
第２図は本発明実施例の製造工程の例を示す図で主な
工程順に図示してある。なお、同図（イ）はスキャン電
極端子列部分を，同図（ロ）は薄膜トランジスタ部分を
示した。これは両者が同時形成される部分が多くあり、
それらの関係がよく理解されるようにするためである。
工程順に図示してある。なお、同図（イ）はスキャン電
極端子列部分を，同図（ロ）は薄膜トランジスタ部分を
示した。これは両者が同時形成される部分が多くあり、
それらの関係がよく理解されるようにするためである。
工程（１）：透明基板11,たとえば、ガラス基板の上
に，たとえば約80nmのTiと約100nmのAlとを順次真空蒸
着法により膜形成し、スキャン電極端子列領域にスキャ
ン電極端子40（Ti膜からなる40a部分とAl膜からなる40b
部分の２層構造）と薄膜トランジスタ領域にゲート14
（Ti膜からなる14a部分とAl膜からなる14b部分の２層構
造）とを公知のホトリソグラフィ技術を用いて形成す
る。なお、その他のスキャン電極400の部分などは図示
を省略してある（以下同様）。
に，たとえば約80nmのTiと約100nmのAlとを順次真空蒸
着法により膜形成し、スキャン電極端子列領域にスキャ
ン電極端子40（Ti膜からなる40a部分とAl膜からなる40b
部分の２層構造）と薄膜トランジスタ領域にゲート14
（Ti膜からなる14a部分とAl膜からなる14b部分の２層構
造）とを公知のホトリソグラフィ技術を用いて形成す
る。なお、その他のスキャン電極400の部分などは図示
を省略してある（以下同様）。
工程（２）：上記処理基板の上に絶縁膜13として，たと
えば、約100nmのSiO2膜13aと約200nmのSiNx膜13bとをプ
ラズマCVD法で連続形成したあと，さらに、動作半導体
層15,たとえば、厚さ15nmのα−Si膜と厚さ140nm程度の
SiO2膜からなる保護層16をCVD法で形成する。
えば、約100nmのSiO2膜13aと約200nmのSiNx膜13bとをプ
ラズマCVD法で連続形成したあと，さらに、動作半導体
層15,たとえば、厚さ15nmのα−Si膜と厚さ140nm程度の
SiO2膜からなる保護層16をCVD法で形成する。
工程（３）：上記処理基板の薄膜トランジスタ領域に通
常の公知の方法によって薄膜トランジスタ10を形成す
る。こゝで17はコンタクト層で，たとえば、CVD法で形
成された厚さ50nmのn+α−Si膜である。また、190およ
び500は，たとえば、厚さ0.2μｍのTi膜からなるソース
電極およびドレイン電極で、ドレイン電極はデータ電極
500の一部分を構成している、なお、スキャン電極端子
列領域のα−Si膜15とSiO2膜からなる保護層16は薄膜ト
ランジスタ10形成工程の素子分離などの，たとえば、エ
ッチング処理の際に同時除去処理される。
常の公知の方法によって薄膜トランジスタ10を形成す
る。こゝで17はコンタクト層で，たとえば、CVD法で形
成された厚さ50nmのn+α−Si膜である。また、190およ
び500は，たとえば、厚さ0.2μｍのTi膜からなるソース
電極およびドレイン電極で、ドレイン電極はデータ電極
500の一部分を構成している、なお、スキャン電極端子
列領域のα−Si膜15とSiO2膜からなる保護層16は薄膜ト
ランジスタ10形成工程の素子分離などの，たとえば、エ
ッチング処理の際に同時除去処理される。
工程（４）：上記処理基板の上に酸化物導電膜として，
たとえば、透明導電膜である厚さ200nm程度のITO（In2O
3−SnO2）膜をスパッタ法で形成する。そのあとで薄膜
トランジスタ領域にはソース電極190に接続して表示画
素部を形成する透明電極19を，また、スキャン電極端子
列領域にはそれぞれのスキャン電極端子40の上方の絶縁
膜13（13a,13b）の上に独立した酸化物導電膜９が形成
されるように通常のホトリソグラフィ技術を用いてパタ
ーン形成する。この時、図示してないがデータ電極500
の下層を形成しデータ電極端子列５の各データ電極端子
50を構成する同じくITO（In2O3−SnO2）膜によるデータ
ライン側の電極パターンが同時形成される。
たとえば、透明導電膜である厚さ200nm程度のITO（In2O
3−SnO2）膜をスパッタ法で形成する。そのあとで薄膜
トランジスタ領域にはソース電極190に接続して表示画
素部を形成する透明電極19を，また、スキャン電極端子
列領域にはそれぞれのスキャン電極端子40の上方の絶縁
膜13（13a,13b）の上に独立した酸化物導電膜９が形成
されるように通常のホトリソグラフィ技術を用いてパタ
ーン形成する。この時、図示してないがデータ電極500
の下層を形成しデータ電極端子列５の各データ電極端子
50を構成する同じくITO（In2O3−SnO2）膜によるデータ
ライン側の電極パターンが同時形成される。
工程（５）：上記処理基板のスキャン電極端子列領域の
各スキャン電極端子40の上方にそれぞれ独立して形成さ
れた酸化物導電膜9,すなわち、ITO（In2O3−SnO2）膜に
レーザ光，たとえば、ビーム径を数10μｍ以下に絞った
Arレーザ光を照射する。
各スキャン電極端子40の上方にそれぞれ独立して形成さ
れた酸化物導電膜9,すなわち、ITO（In2O3−SnO2）膜に
レーザ光，たとえば、ビーム径を数10μｍ以下に絞った
Arレーザ光を照射する。
工程（６）：所定パワーのレーザ光を所定時間照射し、
絶縁膜13（13a,13b）を貫通して酸化物導電膜９を溶融
固化させ、直径数10μｍφ程度の導通路５を形成すれば
本発明のアクティブマトリクス型液晶表示パネルが作製
される。
絶縁膜13（13a,13b）を貫通して酸化物導電膜９を溶融
固化させ、直径数10μｍφ程度の導通路５を形成すれば
本発明のアクティブマトリクス型液晶表示パネルが作製
される。
なお、上記工程では詳細説明は省略したが、データ電
極側の端子列については従来と同様のITO（In2O3−Sn
O2）膜からなるデータ電極端子で構成したものをそのま
ゝ使用してよいことは既に述べた通りである。
極側の端子列については従来と同様のITO（In2O3−Sn
O2）膜からなるデータ電極端子で構成したものをそのま
ゝ使用してよいことは既に述べた通りである。
また、酸化物導電膜９としてはITO（In2O3−SnO2）膜
とは限らないが、この場合画素電極を構成する透明電極
19と兼用して用いることにより、全体の工程数を削減で
きる利点がある。導通路５の形成もレーザ光照射以外の
方法を用いてもよく、レーザ光を用いる場合もArレーザ
以外の，たとえばYGAレーザなどを使用してもよいこと
は言うまでもない。
とは限らないが、この場合画素電極を構成する透明電極
19と兼用して用いることにより、全体の工程数を削減で
きる利点がある。導通路５の形成もレーザ光照射以外の
方法を用いてもよく、レーザ光を用いる場合もArレーザ
以外の，たとえばYGAレーザなどを使用してもよいこと
は言うまでもない。
以上説明したように、本発明によればスキャン電極端
子40も絶縁膜13や、酸化物導電膜9,たとえば、ITO（In2
O3−SnO2）膜で覆われているのでケミカル・ドライ・エ
ッチング処理によって酸化などによる悪影響を受けるこ
とがなく，しかも、酸化物導電膜９とスキャン電極端子
40とは絶縁膜13を貫通する導通路５で接続されているの
で、外部回路への接続のためのフレキシブル配線ケーブ
ルの端子との接続強度が高いばかりでなく接続抵抗も小
さくすることができる。さらに、酸化物導電膜９として
画素電極を構成する透明電極19と同一材料膜を兼用して
用いることにより工程が簡略化され，また、スキャン電
極端子40を露出させるエッチング工程を省いているの
で、アクティブマトリクス型液晶表示パネルの品質・信
頼性の向上と価格の低減に寄与するところが極めて大き
い。
子40も絶縁膜13や、酸化物導電膜9,たとえば、ITO（In2
O3−SnO2）膜で覆われているのでケミカル・ドライ・エ
ッチング処理によって酸化などによる悪影響を受けるこ
とがなく，しかも、酸化物導電膜９とスキャン電極端子
40とは絶縁膜13を貫通する導通路５で接続されているの
で、外部回路への接続のためのフレキシブル配線ケーブ
ルの端子との接続強度が高いばかりでなく接続抵抗も小
さくすることができる。さらに、酸化物導電膜９として
画素電極を構成する透明電極19と同一材料膜を兼用して
用いることにより工程が簡略化され，また、スキャン電
極端子40を露出させるエッチング工程を省いているの
で、アクティブマトリクス型液晶表示パネルの品質・信
頼性の向上と価格の低減に寄与するところが極めて大き
い。
第１図は本発明の実施例を示す図、 第２図は本発明実施例の製造工程の例を示す図、 第３図はアクティブマトリクス型液晶表示パネルの外観
を示す斜視図、 第４図は薄膜トランジスタの構成例を示す図、 第５図はデータ電極端子列の構成例を示す図で、 第６図は従来のスキャン電極端子列の構成例を示す図で
ある。 図において、 １はアクティブマトリクス基板、 ２は共通電極基板、３は液晶、 ４はスキャン電極端子列、５は導通路、 ９は酸化物導電膜、10は薄膜トランジスタ、 13（13a,13b）は絶縁膜、14（14a,14b）はゲート電極、
15は動作半導体層、16は保護層、19は透明電極、40（40
a,40b）はスキャン電極端子である。
を示す斜視図、 第４図は薄膜トランジスタの構成例を示す図、 第５図はデータ電極端子列の構成例を示す図で、 第６図は従来のスキャン電極端子列の構成例を示す図で
ある。 図において、 １はアクティブマトリクス基板、 ２は共通電極基板、３は液晶、 ４はスキャン電極端子列、５は導通路、 ９は酸化物導電膜、10は薄膜トランジスタ、 13（13a,13b）は絶縁膜、14（14a,14b）はゲート電極、
15は動作半導体層、16は保護層、19は透明電極、40（40
a,40b）はスキャン電極端子である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 和広 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−316084（ＪＰ，Ａ) 特開 平１−102433（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1345
Claims (1)
- 【請求項１】アクティブマトリクス基板のスキャン電極
端子列の各スキャン電極端子の上に、ゲート絶縁膜形成
工程時に絶縁膜を同時積層する工程と、 該絶縁膜を介し、ソース電極に接続される透明電極膜形
成工程時に該絶縁膜上に同時積層される酸化物導電膜を
用いて該各スキャン電極端子に対応するそれぞれ独立し
た酸化物導電膜を形成する工程と、 該独立した酸化物導電膜を溶融し、前記スキャン電極端
子と前記絶縁膜を貫通路により接続する工程と、 を有することを特徴とするアクティブマトリクス型液晶
表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299475A JP3006074B2 (ja) | 1990-11-05 | 1990-11-05 | アクティブマトリクス型液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299475A JP3006074B2 (ja) | 1990-11-05 | 1990-11-05 | アクティブマトリクス型液晶表示パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04172325A JPH04172325A (ja) | 1992-06-19 |
| JP3006074B2 true JP3006074B2 (ja) | 2000-02-07 |
Family
ID=17873057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299475A Expired - Lifetime JP3006074B2 (ja) | 1990-11-05 | 1990-11-05 | アクティブマトリクス型液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006074B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1990
- 1990-11-05 JP JP2299475A patent/JP3006074B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04172325A (ja) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3102392B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP2755376B2 (ja) | 電気光学素子の製造方法 | |
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US4545112A (en) | Method of manufacturing thin film transistors and transistors made thereby | |
| JPH11337976A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置 | |
| KR100340308B1 (ko) | 표시패널 및 그 제조방법 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002076366A (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JP2776378B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| JPS615577A (ja) | 薄膜半導体装置 | |
| JPH0926602A (ja) | アクティブマトリクス表示装置 | |
| JP3006074B2 (ja) | アクティブマトリクス型液晶表示パネルの製造方法 | |
| KR0154347B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH04232922A (ja) | 液晶表示装置の製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP2946755B2 (ja) | 薄膜トランジスタマトリクス基板 | |
| JP3323423B2 (ja) | 液晶表示パネル | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0695150A (ja) | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 | |
| JP3406292B2 (ja) | 液晶表示装置 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| JPS61134786A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |