JP2014170942A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2014170942A
JP2014170942A JP2014061312A JP2014061312A JP2014170942A JP 2014170942 A JP2014170942 A JP 2014170942A JP 2014061312 A JP2014061312 A JP 2014061312A JP 2014061312 A JP2014061312 A JP 2014061312A JP 2014170942 A JP2014170942 A JP 2014170942A
Authority
JP
Japan
Prior art keywords
light
conductive layer
film
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014061312A
Other languages
English (en)
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014061312A priority Critical patent/JP2014170942A/ja
Publication of JP2014170942A publication Critical patent/JP2014170942A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。
【選択図】図１

Description

本発明は、半導体装置、表示装置、それらを生産する方法、または、それらを用いた方法
に関する。特に、透光性を有する半導体層を有する半導体装置、表示装置、それらを生産
する方法、または、それらを用いた方法に関する。特に、透光性を有する半導体層を有す
る液晶表示装置、その製造方法、または、それを用いた方法に関する。
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してき
ている。特に、各画素にトランジスタを設けたアクティブマトリックス型のＬＣＤがよく
用いられている。そのトランジスタは、半導体層として、アモルファス（非晶質）シリコ
ンやポリ（多結晶）シリコンを用いたものが多く使われている。
しかしながら、そのようなシリコン材料にかわって、透光性を有する半導体層を用いたト
ランジスタが検討されており、さらに、ゲート電極やソース電極又はドレイン電極も透光
性を有する電極を用いることによって、開口率を向上させる技術が検討されている（特許
文献１、２）。
特開２００７−１２３７００号公報 特開２００７−８１３６２号公報
通常、素子と素子、例えば、トランジスタとトランジスタとを接続する配線は、ゲート電
極およびソース電極又はドレイン電極を構成する導電層をそのまま引き延ばし、同じ島（
アイランド）で形成される。したがって、トランジスタのゲートと別のトランジスタのゲ
ートとを接続する配線（ゲート配線と呼ぶ）は、トランジスタのゲート電極と同じ層構造
や同じ材料で形成されており、トランジスタのソースと別のトランジスタのソースとを接
続する配線（ソース配線と呼ぶ）は、トランジスタのソース電極と同じ層構造や同じ材料
で形成されていることが多い。したがって、ゲート電極並びにソース電極もしくはドレイ
ン電極として、透光性を有する材料を用いて形成した場合、ゲート配線およびソース配線
はゲート電極並びにソース電極もしくはドレイン電極と同様、透光性を有する材料を用い
て形成されていることが多い。
しかしながら、通常、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ
）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などの透光性を有する導電材料は、アルミニ
ウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（
Ｎｄ）、銅（Ｃｕ）、銀（Ａｇ）などの遮光性及び反射性を有する導電材料と比較して、
導電率が低い。従って、透光性を有する導電材料を用いて配線を形成すると、配線抵抗が
高くなってしまう。例えば、大型の表示装置を製造する場合、配線が長くなるため、配線
抵抗が非常に高くなってしまう。配線抵抗が高くなると、その配線を伝搬していく信号の
波形なまりが生じ、配線抵抗での電圧降下によって、供給される電圧が小さくなってしま
う。そのため、正確な電圧や電流を供給することが困難となってしまい、正常な表示や動
作を行うことが困難となってしまう。
一方、ゲート電極並びにソース電極もしくはドレイン電極として、遮光性を有する導電材
料を用いることによって、ゲート配線およびソース配線も遮光性を有する導電材料とした
場合、配線の導電率は向上するため、信号の波形なまりは抑制することができる。しかし
ながら、ゲート電極やソース電極又はドレイン電極が遮光性を有する材料となってしまう
ため、開口率が低下し、消費電力も高くなってしまう。
また、表示性能の面から画素には大きな保持容量を持たせるとともに、高開口率化が求め
られている。各画素が高い開口率を持つことにより光利用効率が向上し、表示装置の省電
力化および小型化が達成できる。近年、画素サイズの微細化が進み、より高精細な画像が
求められている。画素サイズの微細化は１つの画素に占めるトランジスタ及び配線の形成
面積が大きくなり画素開口率を低減させている。そこで、規定の画素サイズの中で各画素
の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトする
ことが不可欠である。
上記課題を鑑み本発明の一態様では、開口率の高い半導体装置又はその製造方法を提供す
ることを目的の一とする。また、消費電力の低い半導体装置又はその製造方法を提供する
ことを目的の一とする。
上記課題を解決するため、本発明の一態様は、第１の導電膜と第２の導電膜との順で積層
されたゲート電極を含むゲート配線と、ゲート電極及びゲート配線を覆うゲート絶縁膜と
、ゲート絶縁膜を介して設けられた島状の半導体膜と、第３の導電膜と第４の導電膜との
順で積層されたソース電極を含むソース配線と、島状の半導体膜と、ソース電極を含むソ
ース配線を覆う層間絶縁膜と、層間絶縁膜の上方に設けられ、島状の半導体膜に電気的に
接続された画素電極と、容量配線とを有し、ゲート電極は、第１の導電膜で形成され、ゲ
ート配線は、第１の導電膜と第２の導電膜で形成され、ソース電極は、第３の導電膜で形
成され、ソース配線は、第３の導電膜と第４の導電膜で形成されていることを含む半導体
装置である。
また、本発明の一態様は、第１の方向に延長して形成される複数のゲート配線と、ゲート
配線と交差する第２の方向に延在する複数のソース配線と、ゲート配線と前記ソース配線
とによって定義される複数の画素部と、各画素部に形成され、ゲート配線から延在するゲ
ート電極と、前記ソース配線から延在するソース電極とを含むスイッチング素子とを有し
、ゲート配線は、第１の導電膜上に第２の導電膜とで形成され、ソース配線は、第３の導
電膜上に第４の導電膜とで形成され、ゲート電極は、前記第１の導電膜で形成され、ソー
ス電極は、前記第３の導電膜で形成されることを含む半導体装置である。
また、本発明の一態様は、第１の導電膜及び第３の導電膜は、透光性を有することが好ま
しい。また、本発明の一態様は、第２の導電膜及び第４の導電膜は、遮光性を有すること
が好ましい。また、本発明の一態様は、第３の導電膜及び第４の導電膜は、第１の導電膜
及び第３の導電膜よりも導電率が高いことが好ましい。
また、本発明の一態様は、第２の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ
、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴と
している。また、第４の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、
Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴としている
。
このような構成とすることにより、透光性を有するトランジスタ又は透光性を有する容量
素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置しても
、開口率が低くなってしまうことを抑制することができる。さらに、トランジスタと素子
（例えば、別のトランジスタ）とを接続する配線、又は、容量素子と素子（例えば、別の
容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することが
できるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができ
る。
また、本発明の一態様は、半導体膜は、酸化亜鉛、酸化チタン、酸化マグネシウム亜鉛、
酸化カドミウム亜鉛、酸化カドミウム、ＩｎＧａＯ３（ＺｎＯ）５及びＩｎ−Ｇａ−Ｚｎ
−Ｏ系のアモルファス酸化物半導体から選択されたいずれか一であることを含む半導体装
置である。
また、本発明の一態様は、透光性を有する絶縁基板上に、第１の導電膜と第２の導電膜と
を順に形成し、多階調マスクを用いたフォトリソグラフィにより、第１の導電膜と第２の
導電膜の積層を残存させる部分と、第１の導電膜のみを残存させる部分とで、膜厚の異な
る第１のレジストマスクを形成し、第１のレジストマスクを用いて、第１の導電膜及び第
２の導電膜をエッチングし、第１のレジストマスクをアッシングして第２のレジストマス
クを形成し、第２のレジストマスクを用いて、第２の導電膜をエッチングして、第１の導
電膜の一部を露出させ、絶縁基板、第１の導電膜及び第２の導電膜を覆うように第１の絶
縁膜を形成し、第１の導電膜上に第１の絶縁膜を介して、島状の半導体膜を形成し、絶縁
膜上に、第３の導電膜と第４の導電膜とを順に形成し、多階調マスクを用いたフォトリソ
グラフィにより、第３の導電膜と第４の導電膜の積層を残存させる部分と、第１の導電膜
のみを残存させる部分とで、膜厚の異なる第３のレジストマスクを形成し、第３のレジス
トマスクを用いて、第３の導電膜及び第４の導電膜をエッチングし、第３のレジストマス
クをアッシングして第４のレジストマスクを形成し、第４のレジストマスクを用いて、第
４の導電膜をエッチングして、第３の導電膜の一部を露出させることを含む半導体装置の
作製方法である。
さらに、導電層において、多階調マスクを用いることにより、１枚のマスク（レチクル）
で、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低
い領域）とを形成することができる。これにより、マスク数を増加させることなく、透光
性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）
とを形成することができる。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置、半導体回路及び電子機器は全て半導体装置である。
本発明の一態様により、透光性を有するトランジスタ又は透光性を有する容量素子を形成
することができる。そのため、画素内にトランジスタや容量を配置する場合であっても、
開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジ
スタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続する
配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形
なまりを低減し、配線抵抗による電圧降下を低減することができる。
本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の製造方法を説明する断面図。 本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に適用可能な多階調マスクを説明する図。 本発明の一態様に係る表示装置を説明する上面図及び断面図。 本発明の一態様に係る表示装置を用いた電子機器を説明する図。 本発明の一態様に係る表示装置を用いた電子機器を説明する図。 本発明の一態様に係る半導体装置の上面図及び断面図。 本発明の一態様に係る表示装置を説明する上面図及び断面図。 本発明の一態様に係る半導体装置の断面図。
以下、本発明の形態について図面を参照しながら説明する。但し、本発明は多くの態様で
実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態お
よび詳細を様々に変更しえることは当業者であれば容易に理解される。従って、本実施の
形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成
において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又
は同様な機能を有する部分の詳細な説明は省略する。
（実施の形態１）
図１（Ａ）は、本実施の形態に係る半導体装置の一例を示す上面図であり、図１（Ｂ）は
、図１（Ａ）Ａ−Ｂの断面図である。
図１（Ａ）に示すように、素子基板は、１の方向に配置されたゲート配線及び保持容量線
と、ゲート配線及び保持容量線と交差する２の方向に配置されたソース配線と、ゲート配
線とソース配線の交差部付近のトランジスタを有する画素部を含む。
画素の開口率を向上させるために、本実施の形態に係るトランジスタは、ゲート電極とし
て機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁
膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体
層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性
を有する導電層とで構成されている。
このように、トランジスタの半導体層及び電極を、透光性を有する物質で形成することに
より、画素の開口率を向上させることができる。しかし、ゲート電極と電気的に接続され
るゲート配線と、ソース電極又はドレイン電極と電気的に接続されるソース配線とを、透
光性を有する物質で形成すると配線抵抗が高くなってしまい、消費電力も高くなってしま
う。そこで、ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電
層との順で積層構造で形成する。なお、トランジスタは、トップゲート型、ボトムゲート
型のいずれを用いてもよい。
トランジスタのゲート電極と電気的に接続されるゲート配線は、透光性を有する導電層１
０７ａと、遮光性を有する導電層１１０ａとの順で積層されており、トランジスタのソー
ス電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層１１
９ａと遮光性を有する導電層１２２との順で積層されている。つまり、トランジスタのゲ
ート電極は、ゲート配線を構成する透光性を有する導電層１０７ａの一部で形成されてお
り、ソース電極又はドレイン電極は、ソース配線を構成する透光性を有する導電層１１９
ａの一部で構成されている。
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積
層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート
配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮
光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソ
ース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光すること
ができる。
ゲート配線上にトランジスタを作製する場合、トランジスタの大きさは、トランジスタの
ゲート配線幅に依存するが、本実施の形態では、画素内にトランジスタを形成するため、
トランジスタを大きく形成することができる。図１７に示すように、ゲート配線幅よりも
大きいトランジスタを作製することができる。トランジスタを大きくすることにより、そ
の電流能力を十分上げることができ、画素への信号書き込み時間を短縮することができる
。よって、高精細な表示装置を提供することができる。
また、ゲート配線と同じ１の方向に配置された保持容量線もゲート配線と同様に、透光性
を有する導電層と遮光性を有する導電層との順で積層されている。保持容量線には保持容
量部が形成されている。保持容量部は、ゲート絶縁膜として機能する絶縁膜を誘電体とし
て、下部電極として機能する透光性を有する導電層と、上部電極として機能する透光性を
有する導電層とで構成されている。
このようにして、保持容量部を、透光性を有する導電層で構成することにより、開口率を
向上させることができる。また、保持容量部を、透光性を有する導電層で構成することに
より、保持容量部を大きくすることもできるため、トランジスタがオフになったときでも
、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることが
できる。
また、図１に示す画素構造を有する素子基板を形成するために必要なマスク数を５枚とす
ることができる。すなわち、１枚目は、ゲート配線及び容量配線を形成するマスク、２枚
目は、半導体層１１３を形成するマスク、３枚目は、ソース配線及び保持容量部の上部電
極を形成するマスク、４枚目は、ソース配線と保持容量部の上部電極とにそれぞれ達する
コンタクトホールを形成するマスク、５枚目は、画素電極１２４を形成するマスクである
。
以上のように、図１に示す画素構造とした場合、少ないマスク数で開口率の高い表示装置
を実現することができる。
次に、図２乃至図９において、断面図を用いて本実施の形態に係る半導体装置の製造プロ
セスの一例を示す。図２乃至図９において、多階調マスクを用いた場合について説明する
が、これに限定されない。なお、図２、図４、図６及び図８は、図１のＡ−Ｃ断面であり
、図３、図５、図７、図９は、図１のＤ−Ｅ断面である。図２は図３と、図４は図５と、
図６は図７と、図８は図９とそれぞれ対応している。なお、図２、図４、図６には、ソー
ス配線部３０１、トランジスタ部３０２、ゲート配線部３０３、保持容量部３０４を示し
ており、図３、図５、図７には、トランジスタ部３０２、ゲート配線部３０３を示してい
る。
まず、図２（Ａ）及び図３（Ａ）に示すように、基板１０１上に、導電膜１０２と導電膜
１０３をスパッタリング法により積層形成する。この工程は連続的に行われ、マルチチャ
ンバーを用いて連続スパッタリングを行うことも可能である。連続的に、導電膜１０２と
導電膜１０３とを成膜することにより、スループットが向上し、不純物やゴミの混入を抑
制することができる。
基板１０１は、光透過率の高い材質であることが望ましい。例えば、ガラス基板、プラス
チック基板、アクリル基板、セラミック基板などを用いることができる。
導電膜１０２の光透過率は、十分に高いことが望ましい。また、導電膜１０２の光透過率
は、導電膜１０３の光透過率よりも高いことが望ましい。
導電膜１０２は、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含む
ＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。
また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎ
ｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの
、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステン
を含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイ
ンジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構
造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の
全ての光透過率が十分に高いことが望ましい。
導電膜１０３の抵抗率は十分に低く、導電率は十分に高いことが望ましい。また、導電膜
１０２の抵抗率は、導電膜１０３の抵抗率よりも低いことが望ましい。ただし、導電膜１
０２は、導電層として機能するため、導電膜１０２の抵抗率は、絶縁層の抵抗率よりも低
いことが望ましい。
導電膜１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム
、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて
、スパッタリング法又は真空蒸着法により、単層構造又は積層構造で形成することができ
る。また、導電膜１０３が積層構造で形成する場合には、複数の膜に透光性を有する導電
膜が含まれていても良い。
なお、導電膜１０２の上に、導電膜１０３を形成した場合、両者の膜が反応を起こしてし
まう場合がある。例えば、導電膜１０２の上側の面（導電膜１０３と接する面）がＩＴＯ
の場合において、導電膜１０３の下側の面（導電膜１０２と接する面）がアルミニウムの
場合、化学反応が起きてしまう。したがって、それを避けるために、導電膜１０３の下側
の面（導電膜１０２と接する面）には、高融点材料を用いることが望ましい。例えば、高
融点材料の例としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネ
オジム（Ｎｄ）などがあげられる。そして、高融点材料を用いた膜の上に、導電率の高い
材料を用いて、導電膜１０３を多層膜とすることは、好適である。導電率の高い材料とし
ては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などがあげられる。例えば、導電
膜１０３を積層構造で形成する場合には、１層目をモリブデン（Ｍｏ）、２層目をアルミ
ニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブデン（
Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブ
デン（Ｍｏ）の積層で形成することができる。
本実施の形態の構成において導電膜１０２は、導電膜１０３の下層に形成されているため
、市販されているＩＴＯ（インジウム錫酸化物）付きガラスを用いて導電膜１０３のみを
スパッタリング法により形成することも可能である。
なお、図示しないが、基板１０１と導電膜１０２との間に下地膜として、酸化珪素、窒化
珪素、酸化窒化珪素などを形成することもできる。基板１０１と透光性を有する導電膜と
の間に下地膜を形成することによって、基板１０１から素子へ可動イオンや不純物等が拡
散することを抑制し、素子の特性劣化を防止することができる。
次に、図２（Ｂ）及び図３（Ｂ）に示すように、導電膜１０３上にレジストマスク１０６
ａ、１０６ｂを形成する。レジストマスク１０６ａ、１０６ｂは、多階調マスクを用いる
ことにより、厚さの異なる領域を有するレジストマスクを形成することができる。多階調
マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程が減少するた
め好ましい。本実施の形態において、導電膜１０２及び導電膜１０３のパターンを形成す
る工程と、ゲート電極として機能する透光性を有する導電層を形成する工程において、多
階調マスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、
露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用い
ることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有する
レジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォ
トマスクの枚数を削減することができる。
図１３（Ａ−１）及び図１３（Ｂ−１）は、代表的な多階調マスクの断面を示す。図１３
（Ａ−１）には、グレートーンマスク１８０を示し、図１３（Ｂ−１）にはハーフトーン
マスク１８５を示す。
図１３（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１に遮光
層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１
８３で構成されている。
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ド
ット又はメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１８３に
設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的な
ものであってもよい。
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回
折格子部１８３を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム
又は酸化クロム等により設けられる。
グレートーンマスク１８０に露光するための光を照射した場合、図１３（Ａ−２）に示す
ように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２又は回
折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格
子部１８３における透光率は、概ね１０％〜７０％の範囲であり、回折格子のスリット、
ドット又はメッシュの間隔等により調節可能である。
図１３（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８１上に半
透光層により形成された半透光部１８７及び遮光層により形成された遮光部１８８で構成
されている。
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層
を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の
金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
ハーフトーンマスク１８５に露光するための光を照射した場合、図１３（Ｂ−２）に示す
ように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８又は半
透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部
１８７における透光率は、概ね１０％〜７０％の範囲であり、形成する材料の種類又は形
成する膜厚等により調整可能である。
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマ
スクを形成することができる。また、膜厚の異なるレジストマスクを形成することができ
る。
図２（Ｂ）及び図３（Ｂ）に示すように、ハーフトーンマスクは、光を透過する基板１０
４上に半透過層１０５ａ、１０５ｃ及び遮光層１０５ｂで構成されている。したがって、
導電膜１０３上には、後に保持容量部の下部電極及びゲート電極となる箇所には、レジス
トマスク１０６ａの膜厚が薄い領域、薄いレジストマスク１０６ｂ、後にゲート配線とな
る箇所にはレジストマスク１０６ａの膜厚が厚い領域が形成される。
次に、図２（Ｃ）及び図３（Ｃ）に示すように、レジストマスク１０６ａ、１０６ｂを用
いて導電膜１０２及び導電膜１０３にエッチングを行う。エッチングを行うことにより、
導電層１０７ａ、導電層１０８ａ、導電層１０７ｂ、導電層１０８ｂを形成することがで
きる。
次に、図２（Ｄ）及び図３（Ｄ）に示すように、レジストマスク１０６ａ、１０６ｂに対
して、酸素プラズマによるアッシングを行う。レジストマスク１０６ａ、１０６ｂに対し
て酸素プラズマによるアッシングを行うことにより、レジストマスク１０６ａの膜厚が薄
い領域は除去され、その下の遮光性を有する導電層が露出する。また、レジストマスク１
０６ａの膜厚が厚い領域は縮小し、レジストマスク１０９として残存する。このように多
階調マスクで形成したレジストマスクを用いることで、追加のレジストマスクを用いるこ
とがなくなるので、工程を簡略化することができる。
次に、レジストマスク１０９を用いて、遮光性を有する導電層１０８ａに対してエッチン
グを行う。その結果、導電層１０８ａの一部は除去され、導電層１０７ａが露出する。ま
た、導電層１０８ａは、レジストマスク１０９が形成されている部分を残して除去される
。これは、レジストマスク１０６ａがアッシング処理により縮小し、導電層１０８ａの一
部が露出されるためである。従って、レジストマスク１０９からはみ出した導電層１０８
ａの一部も同時にエッチングされる。これにより、導電層１０８ａと導電層１０７ａとは
、それぞれの層が有する面積が大きく異なってくる。つまり、導電層１０７ａが有する面
積は、導電層１０８ａが有する面積よりも大きい。または、導電層１０８ａと導電層１０
７ａとは、導電層１０８ａと導電層１０７ａとが重なった領域と、導電層１０８ａと導電
層１０７ａとが重なっていない領域とを有する。
遮光性を有する導電層を除去する際に、透光性を有する導電層も一部（例えば、遮光性を
有する導電層と接していた表面部分など）が除去される場合がある。透光性を有する導電
層が、どの程度除去されるのかは、透光性を有する導電層と遮光性を有する導電層とのエ
ッチングの選択比によって決まる。そのため、例えば、導電層１１０ａで覆われている領
域の導電層１０７ａの膜厚は、導電層１１０ａで覆われていない領域の導電層１０７ａの
膜厚よりも、厚くなる場合が多い。
透光性を有する導電層を残し、遮光性を有する導電層のみをウェットエッチングで除去す
る場合には、透光性を有する導電層と遮光性を有する導電層とで選択比の高いエッチング
溶液を使用する。遮光性を有する導電層として、１層目をモリブデン（Ｍｏ）、２層目を
アルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブ
デン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目を
モリブデン（Ｍｏ）の積層などを用いる場合には、例えばリン酸、硝酸、酢酸及び水から
成る混酸によって行うこともできる。この混酸を用いることにより、均一に良好な順テー
パー形状を与えることもできる。このようにウェットエッチングは、テーパー形状による
被覆性向上に加え、エッチング液によるエッチング、純水によるリンス、乾燥という簡単
な工程でありながらもスループットが高いので、上記遮光性を有する導電層のエッチング
に用いることが適している。
次に、図４（Ａ）及び図５（Ａ）に示すように、レジストマスク１０９を除去する。
導電層１１０ａおよび導電層１０７ａは、主に、その一部の領域（主に導電層１１０ａの
領域）が、ゲート配線、またはゲート配線の一部として機能し、別の一部の領域（主に導
電層１０７ａのみがある領域）が、トランジスタのゲート電極、またはゲート電極の一部
として機能することが可能である。より好ましくは、導電層１１０ａと導電層１０７ａと
が重なっている領域では、導電率の高い導電層１１０ａを有している場合があるので、ゲ
ート配線またはゲート配線の一部として機能することが望ましい。または、より好ましく
は、導電層１１０ａが配置されていない領域における導電層１０７ａは、光を透過させる
ことができる場合があるので、トランジスタのゲート電極、またはゲート電極の一部とし
て機能することが望ましい。
したがって、導電層１１０ａおよび導電層１０７ａにおいては、ゲート電極としての機能
を有する配線が、ゲート配線として機能する配線（または、ゲート配線として機能する配
線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは
、導電層１１０ａおよび導電層１０７ａにおいては、ゲート配線が有する少なくとも一つ
の層が、ゲート配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きく
なっている領域の一部は、ゲート電極として機能する、と考えることができる。または、
導電層１１０ａおよび導電層１０７ａにおいては、導電層１０７ａが、導電層１１０ａよ
りも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ゲート電極
として機能する、と考えることができる。すなわち、ゲート配線の一部が、ゲート電極ま
たはゲート電極の一部として機能する、と考えることができる。または、ゲート電極また
はゲート電極の一部として主に機能する導電層である導電層１０７ａの上に、ゲート配線
またはゲート配線の一部として主に機能する導電層である導電層１１０ａが設けられてい
る、ということもできる。
同様に、遮光性を有する導電層および導電層１０７ｂは、主に、その一部の領域（主に導
電層１１０ｂの領域）が、容量配線、または容量配線の一部として機能し、別の一部の領
域（主に導電層１０７ｂのみがある領域）が、容量素子の電極、または容量素子の電極の
一部として機能することが可能である。より好ましくは、遮光性を有する導電層と導電層
１０７ｂとが重なっている領域では、導電率の高い遮光性を有する導電層を有している場
合があるので、容量配線または容量配線の一部として機能することが望ましい。または、
より好ましくは、遮光性を有する導電層が配置されていない領域における導電層１０７ｂ
は、光を透過させることができる場合があるので、容量素子の電極、または容量素子の電
極の一部として機能することが望ましい。
したがって、遮光性を有する導電層および導電層１０７ｂにおいては、容量素子の電極と
しての機能を有する配線が、容量素子として機能する配線（または、容量配線として機能
する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あ
るいは、遮光性を有する導電層および導電層１０７ｂにおいては、容量配線が有する少な
くとも一つの層が、容量配線が有する別の層よりも、面積が大きい状態で形成され、面積
が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができ
る。または、遮光性を有する導電層および導電層１０７ｂにおいては、導電層１０７ｂが
、遮光性を有する導電層よりも、面積が大きい状態で形成され、面積が大きくなっている
領域の一部は、容量素子の電極として機能する、と考えることができる。すなわち、容量
配線の一部が、容量素子の電極または容量素子の電極の一部として機能する、と考えるこ
とができる。または、容量素子の電極または容量素子の電極の一部として主に機能する導
電層である導電層１０７ｂの上に、容量配線または容量配線の一部として主に機能する導
電層である導電層１１０ｂが設けられている、ということもできる。
次に、図４（Ｂ）及び図５（Ｂ）に示すように、透光性を有する導電層及び遮光性を有す
る導電層を覆い、ゲート絶縁膜として機能する絶縁膜１１１を成膜する。その後、絶縁膜
１１１の上に、半導体膜１１２を成膜する。
絶縁膜１１１は、単層構造で形成しても良いし、複数の膜を積層構造にしてもよい。複数
の膜を積層構造にする場合には、全ての膜において光透過率が十分に高いことが望ましい
。同様に、半導体膜１１２は、単層構造で形成しても良いし、複数の膜を積層構造にして
もよい。複数の膜を積層構造にする場合には、全ての膜において光透過率が十分に高いこ
とが望ましい。
透光性を有する導電層及び遮光性を有する導電層を覆う絶縁膜１１１は、膜厚５０〜５０
０ｎｍ程度形成する。絶縁膜１１１は、スパッタリング法やプラズマＣＶＤ法等の各種Ｃ
ＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成す
る。具体的には、酸化珪素を含む膜（ＳｉＯｘ）、酸化窒化珪素を含む膜（ＳｉＯｘＮｙ
）、窒化酸化珪素を含む膜（ＳｉＮｘＯｙ）を、単層構造として形成するか、当該これら
の膜を適宜積層して形成する。
透光性を有する導電層及び遮光性を有する導電層に酸素、窒素、または酸素及び窒素を含
む雰囲気中で、高密度プラズマ処理を行うことにより、透光性を有する導電層及び遮光性
を有する導電層の表面を酸化または窒化して、絶縁膜を形成してもよい。高密度プラズマ
処理により形成された絶縁膜は、膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成す
ることができる。酸素を含む雰囲気としては、酸素（Ｏ２）、二酸化窒素（ＮＯ２）、も
しくは一酸化二窒素（Ｎ２Ｏ）と、希ガスとの混合ガス、または、酸素（Ｏ２）、二酸化
窒素（ＮＯ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスと、水素（Ｈ２）との混合ガ
スを用いることができる。また、窒素を含む雰囲気としては、窒素（Ｎ２）もしくはアン
モニア（ＮＨ３）と、希ガスとの混合ガス、または、窒素（Ｎ２）もしくはアンモニア（
ＮＨ３）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。高密度プラズ
マにより生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（Ｎ
Ｈラジカルを含む場合もある）によって、透光性を有する導電層及び遮光性を有する導電
層の表面を酸化又は窒化することができる。
高密度プラズマ処理を行って絶縁膜１１１を形成する場合、１〜２０ｎｍ、代表的には５
〜１０ｎｍの絶縁膜が透光性を有する導電層及び遮光性を有する導電層を覆うように形成
される。この場合の反応は固相反応であるため、当該絶縁膜１１１と透光性を有する導電
層及び遮光性を有する導電層との界面準位密度をきわめて低くすることができる。また、
透光性を有する導電層及び遮光性を有する導電層を直接酸化または窒化するため、形成さ
れる絶縁膜１１１の厚さを、均一にすることができる。すなわち、ここで示す高密度プラ
ズマ処理で電極の表面を固相酸化することにより、均一性が良く、界面準位密度が低い絶
縁膜を形成することができる。ここでは、タンタル（Ｔａ）、タングステン（Ｗ）、チタ
ン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元
素またはこれらの元素を主成分とする合金材料若しくは化合物材料の酸化物が絶縁膜１１
１として機能する。
絶縁膜１１１は、高密度プラズマ処理によって形成される絶縁膜のみを用いてもよいし、
それに加えてプラズマや熱反応を利用したＣＶＤ法により酸化珪素、酸素を含む窒化珪素
、窒素を含む酸化珪素などの絶縁膜を堆積し、少なくとも一つ積層させても良い。いずれ
にしても、高密度プラズマで形成した絶縁膜がゲート絶縁膜の一部又は全部であるトラン
ジスタは、特性のばらつきを小さくすることができる。
また、絶縁膜１１１は、酸化物半導体膜との整合性の良好なアルミナ（Ａｌ２Ｏ３）、窒
化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、酸化リ
チウム（Ｌｉ２Ｏ）、酸化カリウム（Ｋ２Ｏ）酸化ナトリウム（Ｎａ２Ｏ）、酸化インジ
ウム（Ｉｎ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、ジルコン酸カルシウム（ＣａＺｒ
Ｏ３）又はこれらのうち少なくとも２つを含む材料を用いてもよく、単層又は２層以上積
層させて形成してもよい。
絶縁膜１１１は、透光性を有する材料または光透過率が高い材料を有していることが望ま
しいが、導電層１０７ａ、１０７ｂ、又は半導体膜１１２も透光性を有する材料または光
透過率が高い材料を有していることが望ましい。したがって、両者の光透過率を比較する
と、絶縁膜１１１のほうが、導電層１０７ａ、導電層１０７ｂ、または、半導体膜１１２
よりも、光透過率が高いまたは同程度であることが望ましい。なぜなら、絶縁膜１１１は
、大面積で形成する場合があるため、光利用効率を向上させるためには、光透過率が高い
ことが望ましいからである。
絶縁膜１１１は、絶縁体として機能することが望ましいため、絶縁体として適した抵抗率
を有していることが望ましい。一方、導電層１０７ａ、１０７ｂは、導体として機能させ
ることが望ましく、半導体膜１１２は、半導体として機能させることが望ましい。そのた
め、絶縁膜１１１の抵抗率は、導電層１０７ａ、１０７ｂ、導電層１１０ａ、１１０ｂ、
または、半導体膜１１２の抵抗率よりも高いことが望ましい。絶縁膜１１１の抵抗率が高
い場合は、導体同士を電気的に絶縁させることができるため、漏れ電流などを低減するこ
とができ、回路をよりよく動作させることが可能となるため、好適である。
次に、絶縁膜１１１上に半導体膜１１２を形成する。透光性を有する材料または光透過率
が高い材料を有して形成されることが望ましい。半導体膜１１２は、酸化物半導体を用い
て形成することができる。酸化物半導体として、１族元素（例えば、リチウム（Ｌｉ）、
ナトリウム（Ｎａ）、カリウム（Ｋ）、ルビジウム（Ｒｂ）、セシウム（Ｃｓ））、１３
族元素（例えば、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔ
ｌ））、１４族元素（例えば、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、
スズ（Ｓｎ）、鉛（Ｐｂ））、１５族元素（例えば、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａ
ｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ））又は１７族元素（例えば、フッ素（Ｆ）
、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ））等の不純物元素のうち一種、又は複数種
が添加された酸化亜鉛（ＺｎＯ）の非晶質（アモルファス）状態、多結晶状態又は非晶質
状態と多結晶状態が混在する微結晶（マイクロクリスタルとも呼ばれる。）状態のもの、
又は何も不純物元素が添加されていないものを用いることができる。また、ＩｎＧａＯ３
（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）又は酸化カドミウム亜鉛（
ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルフ
ァス酸化物半導体（ａ−ＩＧＺＯ）のうちいずれかを用いることができる。半導体膜１１
２は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで０．４Ｐａの圧力のもと
、Ａｒ：Ｏ２＝５０：５ｓｃｃｍの流量となる条件でスパッタリング法により成膜し、そ
の後、０．０５％に希釈したフッ酸を用いてエッチングにより所望の形状に形成する。半
導体膜１１２は、非晶質珪素膜を用いた半導体膜と比べて、酸化のおそれがなく高真空に
せずとも成膜できるため、プロセスとして安価である。なお、酸化亜鉛を有する酸化物半
導体膜はプラズマに強いため、プラズマＣＶＤ（ＰＣＶＤ又はＰＥＣＶＤともいう）法を
用いて成膜してもよい。プラズマＣＶＤ法はＣＶＤ法の中でも特に装置が簡単であり、生
産性もよい。
また、上記酸化物半導体には、窒素が添加されていても良い。窒素を添加することにより
、酸化物半導体がｎ型の半導体の性質を示す場合、窒素がアクセプタ不純物として働く。
このため、窒素が添加された酸化物半導体膜を用いて作製されたトランジスタのしきい値
電圧を制御することができる。酸化物半導体にＺｎＯを用いる場合、窒素を添加（ドープ
）しておくとよい。ＺｎＯは本来ｎ型の半導体の性質を示す。窒素を添加することで窒素
がＺｎＯに対してアクセプタ不純物として働くため、結果としてしきい値電圧を制御する
ことができる。酸化物半導体膜は特に何をせずともｎ型を示す場合、チャネルが形成され
る酸化物半導体膜の部分に、ｐ型の導電性を付与する不純物を添加し、極力Ｉ型（真性半
導体）に近づくようにその導電型を制御しておいてもよい。
半導体膜１１２に対して熱処理を行ってもよい。半導体膜１１２に対して熱処理を行うこ
とにより、半導体膜１１２の結晶性を高めることができる。半導体膜１１２の結晶化は、
少なくともトランジスタのチャネル形成領域において行われていればよい。トランジスタ
のチャネル形成領域において結晶性を高めることにより、トランジスタの特性を向上させ
ることができる。
ここでの熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ハロ
ゲンランプ若しくはランプで加熱するＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置では、赤外光領域、可視光領
域、紫外光領域等の波長の光を用いることができる。例えば、ＬＲＴＡ装置を用いる場合
、２５０〜５７０℃（好ましくは３００℃〜４００℃、より好ましくは３００〜３５０℃
）で１分〜１時間、好ましくは１０分〜３０分行うとよい。ＬＲＴＡは、ハロゲンランプ
、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウ
ムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行う。
また、ＬＲＴＡの代わりにレーザ光を照射して加熱処理を行ってもよく、例えば、レーザ
光として赤外光レーザ、可視光レーザ、紫外光レーザ等を用いることができる。また、Ｌ
ＲＴＡ及びレーザ光照射を組み合わせて選択的に酸化物半導体膜の結晶性を改善してもよ
い。レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス
発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いること
ができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、
単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶ
Ｏ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、Ｇｄ
ＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１
種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、
アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ
のうち一種または複数種から発振されるものを用いることができる。このようなレーザビ
ームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射す
ることで、結晶性を良好にすることができる。なお、レーザ光は酸化物半導体膜のバンド
ギャップよりもエネルギーの大きいものを用いる方が好ましい。例えば、ＫｒＦ、ＡｒＦ
、ＸｅＣｌ、又はＸｅＦのエキシマレーザ発振器から射出されるレーザ光を用いてもよい
。
半導体膜１１２は、透光性を有する材料または光透過率が高い材料を有していることが望
ましいが、導電層１０７ａ、１０７ｂも透光性を有する材料または光透過率が高い材料を
有していることが望ましい。したがって、両者の光透過率を比較すると、半導体膜１１２
よりも、導電層１０７ａ、１０７ｂのほうが、光透過率が高いまたは同程度であることが
望ましい。なぜなら、導電層１０７ａ、１０７ｂは、大きな面積で形成する場合があるた
め、光利用効率を向上させるためには、光透過率が高いことが望ましいからである。
半導体膜１１２は、透光性を有する材料または光透過率が高い材料を有していることが望
ましいが、これに限定されない。光透過率が小さくても、光を透過することが可能な材料
を有していても良い。例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を有して形成す
ることも可能である。さらに、結晶状態は、単結晶（モノクリスタル）状態、多結晶（ポ
リクリスタル）、非晶質（アモルファス）、微結晶（マイクロクリスタル、ナノクリスタ
ル、セミアモルファス）状態などから選ばれた少なくとも一つの結晶状態を有しているこ
とが望ましい。非晶質の場合、低い製造温度で形成でき、または、大型な半導体装置また
は表示装置を形成することができ、または、ガラスよりも融点の低い基板を用いて形成す
ることができる、などの利点を有しており、好適である。
半導体膜１１２は、半導体として機能することが望ましいため、半導体として適した抵抗
率を有していることが望ましい。一方、導電層１０７ａ、１０７ｂは、導体として機能さ
せることが望ましい。そのため、半導体膜１１２の抵抗率は、導電層１０７ａ、１０７ｂ
の抵抗率よりも高いことが望ましい。
次に、図４（Ｃ）、図５（Ｃ）に示すように、半導体膜１１２上にフォトリソグラフィ法
を用いてレジストマスクを作製し（図示せず）、レジストマスクを用いてエッチングを行
い、所望の形状に加工された半導体層１１３（島状半導体層ともいう）を形成する。エッ
チングには、０．０５％に希釈したフッ酸、塩酸等を用いることができる。
半導体層１１３は、トランジスタの半導体層（活性層）またはトランジスタの半導体層（
活性層）の一部として機能させることが可能である。または、半導体層１１３は、ＭＯＳ
容量またはＭＯＳ容量の一部として機能させることが可能である。または、半導体層１１
３は、配線と配線との交差部における寄生容量を小さくするための膜として機能させるこ
とが可能である。なお、図示しないが、半導体層１１３上にソース領域及びドレイン領域
を形成する、一導電型を付与する不純物元素を含む半導体層を形成してもよい。
次に、図４（Ｄ）、図５（Ｄ）に示すように、半導体層１１３及び絶縁膜１１１を覆うよ
うに、導電膜１１４と導電膜１１５をスパッタリング法により積層形成する。この工程は
連続的に行われ、マルチチャンバーを用いて連続スパッタリングを行うことも可能である
。連続的に、導電膜１１４と導電膜１１５とを成膜することにより、スループットが向上
し、不純物やゴミの混入を抑制することができる。
導電膜１１４の光透過率は、十分に高いことが望ましい。また、導電膜１１４の光透過率
は、導電膜１１５の光透過率よりも高いことが望ましい。
導電膜１１４は、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含む
ＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。
また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎ
ｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの
、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステン
を含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイ
ンジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構
造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の
全ての光透過率が十分に高いことが望ましい。
導電膜１１４は、導電膜１０２を形成した材料と概ね同じ材料を有して構成されることが
望ましい。概ね同じ材料とは、主成分の元素が同じ材料のことであり、不純物レベルでは
、含まれる元素の種類や濃度などが異なっている場合がある。このように、概ね同じ材料
を用いることにより、スパッタや蒸着などで透光性を有する導電膜を形成する場合、材料
を共有できるというメリットがある。材料を共有できると、同じ製造装置を用いることが
でき、製造工程をスムーズに流すことができ、スループットを向上させることが可能とな
り、低コスト化を実現することが可能となる。
導電膜１１５の抵抗率は十分に低く、導電率は十分に高いことが望ましい。また、導電膜
１１４の抵抗率は、導電膜１１５の抵抗率よりも高いことが望ましい。ただし、導電膜１
１４は、導電層として機能するため、導電膜１１４の抵抗率は、絶縁層の抵抗率よりも低
いことが望ましい。
導電膜１１５は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム
、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて
、スパッタリング法又は真空蒸着法により、単層構造又は積層構造で形成することができ
る。また、導電膜１１５が積層構造で形成する場合には、複数の膜に透光性を有する導電
膜が含まれていても良い。
また、導電膜１１５は、導電膜１０３を形成した材料とは、異なる材料を有して構成され
ることが望ましい。または、導電膜１１５は、遮光性を有する導電膜とは異なる積層構造
を有して構成されることが望ましい。なぜなら、製造工程において、加えられる温度が導
電膜１１５と導電膜１０３とでは異なる場合が多いからである。通常、導電膜１０３の方
が、高温な状態になることが多い。したがって、導電膜１０３の方が融点の高い材料また
は積層構造を用いることが望ましい。または、導電膜１０３の方が、ヒロックがおきにく
い材料又は積層構造を用いることが望ましい。または、導電膜１１５は、映像信号が供給
される信号線を構成する場合があるため、導電膜１０３よりも配線抵抗が小さい材料又は
積層構造を用いることが望ましい。
導電膜１１４の上に、導電膜１１５を形成した場合、両者の膜が反応を起こしてしまう場
合がある。例えば、導電膜１１４の上側の面（導電膜１１５と接する面）がＩＴＯの場合
において、導電膜１１５の下側の面（導電膜１１４と接する面）がアルミニウムの場合、
化学反応が起きてしまう。したがって、それを避けるために、導電膜１１５の下側の面（
導電膜１１４と接する面）には、高融点材料を用いることが望ましい。例えば、高融点材
料の例としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム
（Ｎｄ）などがあげられる。そして、それらの膜の上に、導電率の高い材料を用いて、導
電膜１１５を多層膜とすることは、好適である。導電率の高い材料としては、アルミニウ
ム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などがあげられる。これらの材料は、遮光性及び反
射性を有している。
次に、図６（Ａ）及び図７（Ａ）に示すように、導電膜１１５上にレジストマスク１１８
ａ〜１１８ｃを形成する。レジストマスク１１８ａ〜１１８ｃは、多階調マスクを用いる
ことにより、厚さの異なる領域を有するレジストマスクである。
図６（Ａ）及び図７（Ａ）に示すように、ハーフトーンマスクは、光を透過する基板１１
６上に半透過層１１７ｂ〜１１７ｄ及び遮光層１１７ａで構成されている。従って、導電
膜１１５上には、後に保持容量部の上部電極、ソース電極又はドレイン電極となる箇所に
は薄いレジストマスク、後にソース配線となる箇所には厚いレジストマスクが形成される
。
図６（Ｂ）及び図７（Ｂ）に示すように、レジストマスク１１８ａ〜１１８ｃを用いて導
電膜１１４及び導電膜１１５にエッチングを行う。エッチングを行うことにより、導電層
１１９ａ、導電層１２０ａ、導電層１１９ｂ、導電層１２０ｂ、導電層１１９ｃ、導電層
１２０ｃを形成することができる。
ここで、半導体層１１３に対して、希釈したフッ酸を用いてエッチングを行うことにより
、チャネルの一部をエッチングすることができる。
次に、図６（Ｃ）及び図７（Ｃ）に示すように、レジストマスク１１８ａ〜１１８ｃに対
して、酸素プラズマによるアッシングを行う。レジストマスク１１８ａ〜１１８ｃに対し
て酸素プラズマによるアッシングを行うことにより、レジストマスク１１８ｂ、１１８ｃ
は除去され、その下の導電層１２０ａ、１２０ｃが露出する。また、レジストマスク１１
８ａは縮小し、レジストマスク１２１として残存する。このように多階調マスクで形成し
たレジストマスクを用いることで、追加のレジストマスクを用いることなく、工程を簡略
化することができる。
次に、図８（Ａ）及び図９（Ａ）に示すように、レジストマスク１２１を用いて、遮光性
を有する導電層に対してエッチングする。その結果、導電層１２０ａの一部と１２０ｃは
除去され、導電層１１９ｂと１１９ｃが露出する。また、導電層１１９ａと１２０ａは、
レジストマスク１２１が形成されている部分を残して除去される。これは、レジストマス
ク１１８ａがアッシング処理により縮小し、導電層１２０ａが露出されるためである。従
って、レジストマスク１２１からはみ出した遮光性を有する導電層も同時にエッチングさ
れる。これにより、導電層１２２と導電層１１９ａとは、それぞれの層が有する面積が大
きく異なってくる。つまり、導電層１１９ａが有する面積は、導電層１２２が有する面積
よりも大きい。または、導電層１２２と導電層１１９ａとは、導電層１２２と導電層１１
９ａとが重なった領域と、導電層１２２と導電層１１９ａとが重なっていない領域とを有
する。
遮光性を有する導電層を除去する際に、透光性を有する導電層も一部（例えば、遮光性を
有する導電層と接していた表面部分など）が除去される場合がある。透光性を有する導電
層が、どの程度除去されるのかは、透光性を有する導電層と遮光性を有する導電層とのエ
ッチングの選択比によって決まる。そのため、例えば、導電層１２２で覆われている領域
の導電層１１９ａの膜厚は、導電層１２２で覆われていない領域の導電層１１９ａの膜厚
よりも、厚くなる場合が多い。
なお、導電層１２２および導電層１１９ａは、主に、その一部の領域（主に導電層１２２
の領域）が、ソース配線、またはソース配線の一部として機能し、別の一部の領域（主に
導電層１１９ａのみがある領域）が、トランジスタのソース電極、またはソース電極の一
部として機能することが可能である。より好ましくは、導電層１２２と導電層１１９ａと
が重なっている領域では、導電率の高い導電層１２２を有している場合があるので、ソー
ス配線またはソース配線の一部として機能することが望ましい。または、より好ましくは
、導電層１２２が配置されていない領域における導電層１１９ａは、光を透過させること
ができる場合があるので、トランジスタのソース電極、またはソース電極の一部として機
能することが望ましい。
したがって、導電層１２２および導電層１１９ａにおいては、ソース電極としての機能を
有する配線が、ソース配線として機能する配線（または、ソース配線として機能する配線
のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、
導電層１２２および導電層１１９ａにおいては、ソース配線が有する少なくとも一つの層
が、ソース配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっ
ている領域の一部は、ソース電極として機能する、と考えることができる。または、導電
層１２２および導電層１１９ａにおいては、導電層１１９ａが、導電層１２２よりも、面
積が大きい状態で形成され、面積が大きくなっている領域の一部は、ソース電極として機
能する、と考えることができる。すなわち、ソース配線の一部が、ソース電極またはソー
ス電極の一部として機能する、と考えることができる。または、ソース電極またはソース
電極の一部として主に機能する導電層である導電層１１９ａの上に、ソース配線またはソ
ース配線の一部として主に機能する導電層である導電層１２２が設けられている、という
こともできる。
ここで、ソース電極と述べたが、ソースとドレインとは、電圧の大小、または、トランジ
スタの極性などによって入れ替わるため、ソースは、ドレインであるとすることも可能で
ある。
また、導電層１１０ａ及び導電層１０７ａにおいて説明したように、遮光性を有する導電
層および導電層１１９ｃは、主に、その一部の領域（主に遮光性を有する導電層の領域）
が、容量配線、または容量配線の一部として機能し、別の一部の領域（主に導電層１１９
ｃのみがある領域）が、容量素子の電極、または容量素子の電極の一部として機能するこ
とが可能である。より好ましくは、遮光性を有する導電層と導電層１１９ｃとが重なって
いる領域では、導電率の高い遮光性を有する導電層を有している場合があるので、容量配
線または容量配線の一部として機能することが望ましい。または、より好ましくは、遮光
性を有する導電層が配置されていない領域における導電層１１９ｃは、光を透過させるこ
とができる場合があるので、容量素子の電極、または容量素子の電極の一部として機能す
ることが望ましい。
したがって、遮光性を有する導電層および導電層１１９ｃにおいては、容量素子の電極と
しての機能を有する配線が、容量素子として機能する配線（または、容量配線として機能
する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あ
るいは、遮光性を有する導電層および導電層１１９ｃにおいては、容量配線が有する少な
くとも一つの層が、容量配線が有する別の層よりも、面積が大きい状態で形成され、面積
が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができ
る。または、遮光性を有する導電層および導電層１１９ｃにおいては、導電層１１９ｃが
、遮光性を有する導電層よりも、面積が大きい状態で形成され、面積が大きくなっている
領域の一部は、容量素子の電極として機能する、と考えることができる。すなわち、容量
配線の一部が、容量素子の電極または容量素子の電極の一部として機能する、と考えるこ
とができる。または、容量素子の電極または容量素子の電極の一部として主に機能する導
電層である導電層１１０ｂの上に、容量配線または容量配線の一部として主に機能する導
電層である導電層１１９ｃが設けられている、ということもできる。
次に、図８（Ｂ）及び図９（Ｂ）に示すように、レジストマスク１２１を除去する。以上
により、トランジスタ１３０、容量素子１３１を作製することができ、トランジスタ１３
０、容量素子１３１を、透光性を有する素子とすることができる。
図９（Ｂ）においては、ソース電極又はドレイン電極の形成されている方向に対して、９
０°回転した向きでの断面図であるため、ソース電極又はドレイン電極が図示されていな
い。
次に、図８（Ｃ）及び図９（Ｃ）に示すように、絶縁膜１２３を形成する。絶縁膜１２３
は、単層構造又は積層構造で形成することができる。積層構造で形成する場合には、それ
ぞれの膜の光透過率が十分に高いことが望ましい。絶縁膜１２３は、不純物などからトラ
ンジスタを保護する絶縁膜として機能する。また、絶縁膜１２３は、トランジスタ、容量
素子、又は配線などによる凹凸を緩和し、トランジスタ、容量素子、又は配線などが形成
された表面を平坦にする絶縁膜として機能することが可能である。つまり、絶縁膜１２３
は、平坦化膜として機能することが可能である。
特に、トランジスタ１３０、容量素子１３１を、透光性を有する素子として形成すること
ができるため、それらが配置されている領域も開口領域として利用できるようにするため
、トランジスタ１３０、容量素子１３１又は配線などによる凹凸を緩和して、これらの素
子が形成された上部を平坦にすることは有益である。
絶縁膜１２３は、窒化珪素を有する膜で形成されることが望ましい。窒化珪素膜は、不純
物をブロッキングする効果が高いため好適である。または、絶縁膜１２３は、有機材料を
有する膜で形成されることが望ましい。有機材料の例として、アクリル、ポリイミド、ポ
リアミドなどが好適である。これらの有機材料は、凹凸を平坦にする機能が高いため好適
である。したがって、絶縁膜１２３を窒化珪素膜と有機材料の膜とで積層構造とする場合
には、下側に窒化珪素膜を配置し、上側に有機材料の膜を配置することが好適である。
なお、絶縁膜１２３は、カラーフィルターとしての機能を有することが可能である。基板
１０１上にカラーフィルターを設けることにより、対向基板にカラーフィルターを設ける
必要がなくなり、２つの基板の位置を調整するためのマージンが必要なくなるため、パネ
ルの製造を容易にすることができる。
次に、絶縁膜１２３、又は絶縁膜１２３及び絶縁膜１１１の一部分を除去してコンタクト
ホールを形成する。
次に、図８（Ｄ）及び図９（Ｄ）に示すように、絶縁膜１２３及びコンタクトホール上に
導電膜を形成し、該導電膜の一部をエッチングすることにより、１２４ａ、１２４ｂを形
成する。導電膜は、単層構造又は積層構造で形成することができる。積層構造とする場合
には、それぞれの膜の光透過率が十分に高いことが好ましい。
導電膜１２４ａ、１２４ｂは、画素電極として機能させることができる。又は、導電膜１
２４ａ、１２４ｂは、容量素子の電極として機能させることができる。そのため、導電膜
１２４ａ、１２４ｂは、透光性を有する材料または光透過率の高い材料を有して構成され
ることが望ましい。
導電膜１２４ａ、１２４ｂは、コンタクトホールを介して、ソース配線、ソース電極、ゲ
ート配線、ゲート電極、画素電極、容量配線、容量素子の電極などを互いに接続すること
が可能となる。したがって、導電膜１２４ａ、１２４ｂは、導体と導体とを接続するため
の配線として機能させることができる。
導電膜１２４ａ、１２４ｂと、導電膜１０２とは、概ね同じ材料を有して構成されること
が望ましい。あるいは、導電膜１２４ａ、１２４ｂ、導電膜１１４とは、概ね同じ材料を
有して構成されることが望ましい。このように、概ね同じ材料で形成することにより、ス
パッタや蒸着などで透光性を有する導電膜を形成する場合、材料を共有できるというメリ
ットがある。材料を共有できると、同じ製造装置を用いることができ、製造工程をスムー
ズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現す
ることが可能となる。
本実施の形態では、チャネルエッチ型のトランジスタの作製方法を示したが、本発明の一
態様はこれに限られず、チャネル保護型のトランジスタを作製することもできる。チャネ
ル保護型のトランジスタの断面図の一例を図１９に示す。チャネル保護型のトランジスタ
を作製する場合には、図４（Ａ）及び図５（Ａ）までは、チャネルエッチ型と同様に作製
することができる。次に、図４（Ｂ）及び図５（Ｂ）において、半導体膜１１２を形成し
た後に、保護膜１３２を形成する。保護膜１３２は、酸化珪素、窒化珪素、酸化窒化珪素
、窒化酸化珪素などを適宜用いることができる。次に、保護膜１３２上にレジストマスク
を形成し、エッチングを行うことにより、保護膜を所望の形状に加工してチャネル保護層
を形成することができる。その後、図４（Ｃ）及び図５（Ｃ）以降は、チャネルの一部を
除去する工程を除いて、チャネルエッチ型の作製方法と同様に行えばよい。
以上により、本発明の一態様を適用することにより、透光性を有するトランジスタ又は透
光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量
素子を配置する場合であっても、開口率を向上させることができる。さらに、トランジス
タと素子（例えば、別のトランジスタ）とを接続する配線、または容量素子と素子（例え
ば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成す
ることができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減するこ
とができる。
次に、図１と異なる素子基板の他の一例について図１０を用いて説明する。図１０（Ａ）
は、本実施の形態に係る半導体装置の上面図であり、図１０（Ｂ）は、Ｆ−Ｇの断面図で
ある。図１と異なる点は、保持容量部の下部電極の面積を大きくし、保持容量部の上部電
極を画素電極１２４としている点にある。保持容量部の大きさは、画素ピッチの７割以上
、又は８割以上とすることが好ましい。以下、保持容量部及び保持容量配線以外の構成は
、図１で示した構成と同様であるため、詳細な説明は省略する。
このような構成とすることにより、ソース配線及びソース電極又はドレイン電極を形成す
る際に、保持容量部の上部電極を形成する必要がなくなるため、透過率を高めることがで
きる。また、透過率の高い保持容量部を大きく形成することができる。保持容量部を大き
くすることによって、トランジスタがオフになったときでも、画素電極の電位が保持され
やすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量部を
大きく形成した場合であっても、開口率を高めることができ消費電力を低減することがで
きる。また、絶縁膜を２層としているため、絶縁膜に形成されるピンホール等による層間
ショートを防止することができる。また、容量配線の凹凸を低減することができ、液晶の
配向乱れを抑制することができる。
次に、図１と異なる素子基板の他の一例について図１１を用いて説明する。図１１（Ａ）
は、本実施の形態に係る半導体装置の上面図であり、図１１（Ｂ）は、Ｈ−Ｉの断面図で
ある。図１と異なる点は、保持容量部の下部電極を大きくし、容量配線を透光性を有する
導電層と遮光性を有する導電層との順で積層し、保持容量部の上部電極を大きくしている
点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好
ましい。以下、保持容量部以外の構成は、図１で示した構成と同様であるため、詳細な説
明は省略する。
このような構成とすることにより、容量配線を抵抗率が低く導電率が高い材料を用いて形
成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減す
ることができる。また、画素電極のコンタクトホールによる凹凸で、液晶の配向乱れがあ
ったとしても、容量配線の遮光性を有する導電層により、光漏れを防止することができる
。また、保持容量を大きくすることによって、トランジスタがオフになったときでも、画
素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができ
る。また、保持容量を大きく形成した場合であっても、開口率を高めることができ消費電
力を低減することができる。
次に、図１と異なる素子基板の他の一例について図１２を用いて説明する。図１２（Ａ）
は、本実施の形態に係る半導体装置の上面図であり、図１２（Ｂ）は、Ｊ−Ｋの断面図で
ある。図１と異なる点は、保持容量部の下部電極として機能する透光性を有する導電層を
大きくし、保持容量部の上部電極として機能する透光性を有する導電層を大きくしている
点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好
ましい。以下、保持容量部以外の構成は、図１で示した構成と同様であるため、詳細な説
明は省略する。
このような構成とすることにより、透過率の高い保持容量を大きく形成することができる
。保持容量を大きくすることによって、トランジスタがオフになったときでも、画素電極
の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。ま
た、保持容量を大きく形成した場合であっても、開口率を高めることができ、消費電力を
低減することができる。
次に、本実施の形態に係る表示装置の外観及び断面について、図１４を用いて説明する。
図１４は、第１の基板４００１上に形成された半導体層を有する薄膜トランジスタ４０１
０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止
した、液晶表示装置の上面図であり、図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’における
断面図相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材
４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、
多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００
１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆
動回路を形成し、貼り合わせるようにしても良い。図１４では、信号線駆動回路４００３
に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は半導体層を用いた
薄膜トランジスタに相当する。画素部４００２には、保持容量部が図示されていないが、
図１、図１０乃至図１２に図示するような保持容量部を形成することもできる。
上述したように、トランジスタのゲート電極と電気的に接続されるゲート配線は、透光性
を有する導電層と、遮光性を有する導電層との順で積層されており、トランジスタのソー
ス電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層と遮
光性を有する導電層との順で積層されている。つまり、トランジスタのゲート電極は、ゲ
ート配線を構成する透光性を有する導電層の一部で形成されており、ソース電極又はドレ
イン電極は、ソース配線を構成する透光性を有する導電層と一部で構成されている。
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積
層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート
配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮
光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソ
ース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光すること
ができる。
このようにして、保持容量部を、透光性を有する導電層で構成することにより、開口率を
向上させることができる。また、保持容量部を、透光性を有する導電層で構成することに
より、保持容量部を大きくすることができるため、トランジスタがオフになったときでも
、画素電極の電位が保持されやすくなる。
また４０１３は液晶素子に相当し、液晶素子４０１３が有する画素電極４０３０は、薄膜
トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子
４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３
０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当
する。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距
離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチング
することで得られるスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、Ｆ
ＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と
同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４
１と同じ導電膜で形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電
気的に接続されている。
なお、図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、
更にカラーフィルターや遮蔽膜を有していても良い。
また、図１４では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装し
ている例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
次に、半導体装置の一態様に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１８を用いて説明する。図１８は、第１の基板４５０１上に形成された
実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の
高い薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６
との間にシール材４５０５によって封止した、パネルの上面図であり、図１８（Ｂ）は、
図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層
として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。
本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トラン
ジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、二酸化炭素、又は水分等が侵入しないように、第２の電
極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリ
コン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素
を用いる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
以上のように、本実施の形態を適用して表示装置を製造することにより、画素部に透光性
を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、
画素内にトランジスタや容量素子を配置した場合であっても、開口率を向上させることが
できる。したがって、高輝度の表示装置を作製することができる。さらに、トランジスタ
と素子（例えば、別のトランジスタ）とを接続する配線、又は容量素子と素子（例えば、
別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成するこ
とができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することが
できる。
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能であ
る。
（実施の形態２）
本発明の一態様に係る素子基板、及びそれを用いた表示装置等によって、アクティブマト
リクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子
機器全てに本発明の一態様を実施できる。
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウン
トディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カー
ステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話ま
たは電子書籍等）などが挙げられる。それらの一例を図１５に示す。
図１５（Ａ）はテレビジョン装置である。表示パネルを、図１５（Ａ）に示すように、筐
体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面
２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備
えられている。このように、テレビジョン装置を完成させることができる。
図１５（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が
組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を
介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受
信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもでき
る。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機
２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表
示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネ
ルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成にお
いて、主画面２００３を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費電力
で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるために
は、主画面２００３を発光表示パネルで形成し、サブ画面を発光表示パネルで形成し、サ
ブ画面は点滅可能とする構成としても良い。
本発明の一態様を適用することによって、開口率の高い画素を形成することができるため
、高輝度の表示装置を作製することができる。したがって、テレビジョン装置の低消費電
力化を図ることができる。
図１５（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表
示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては
、本発明の一態様を適用することによって、開口率の高い画素を形成することができるた
め、高輝度の表示装置を作製することができる。したがって、携帯電話の低消費電力化を
図ることができる。
また、図１５（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を
含んでいる。表示部２４０２に、本発明の一態様を適用することによって、開口率の高い
画素を形成することができるため、高輝度の表示装置を作製することができる。したがっ
て、コンピュータの低消費電力化を図ることができる。
図１６はスマートフォン携帯電話機の構成の一例を示しており、例えば表示部に、上記実
施の形態で示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用さ
れる。図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が展開図である。ス
マートフォン携帯電話機は、筐体１１１１及び筐体１００２二つの筐体で構成されている
。スマートフォン携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コ
ンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォン
とも呼ばれている。
携帯電話機は、筐体１１１１及び筐体１００２の二つの筐体で構成されている。筐体１１
１１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キ
ー１１０４、ポインティングディバイス１１０５、表面カメラ用レンズ１１０６、外部接
続端子ジャック１１０７、イヤホン端子１００８等を備え、筐体１００２においては、キ
ーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４
などにより構成されている。また、アンテナは筐体１１１１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
図１６（Ａ）では筐体１１１１と筐体１００２が重なり合っており、図１６（Ａ）の状態
から筐体１１１１と筐体１００２がスライドし、図１６（Ｃ）のように展開する。表示部
１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形
態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に及び表面カメラ用レ
ンズ１１０６を同一の面に備えているため、テレビ電話が可能である。また、表示部１１
０１をファインダーとし裏面カメラ１２０３及びライト１２０４で静止画及び動画の撮影
が可能である。
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、
再生等の用途に使用できる。操作キー１１０４では、電話の発着信、電子メール等の簡単
な情報入力、画面のスクロール、カーソル移動等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボー
ド１２０１を用いると便利である。重なり合った筐体１１１１と筐体１００２（図１６（
Ａ））はスライドでき、図１６（Ｃ）のように展開して携帯情報端末として使用できる。
また、キーボード１２０１、ポインティングディバイス１１０５を用い円滑な操作でマウ
スの操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブ
ル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通
信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入し大量のデータ保
存及び移動に対応できる。
筐体１００２の裏面（図１６（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備
えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能
、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
上記実施の形態に示す表示装置を適用することにより、画質の向上したスマートフォンを
提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１０１ 基板
１０２ 導電膜
１０３ 導電膜
１０４ 基板
１０５ａ 半透過層
１０５ｂ 遮光層
１０５ｃ 半透過層
１０６ａ レジストマスク
１０６ｂ レジストマスク
１０７ａ 導電層
１０７ｂ 導電層
１０８ａ 導電層
１０８ｂ 導電層
１０９ レジストマスク
１１０ａ 導電層
１１０ｂ 導電層
１１１ 絶縁膜
１１２ 半導体膜
１１３ 半導体層
１１４ 導電膜
１１５ 導電膜
１１６ 基板
１１７ａ 遮光層
１１７ｂ 半透過層
１１７ｃ 半透過層
１１７ｄ 半透過層
１１８ａ レジストマスク
１１８ｂ レジストマスク
１１８ｃ レジストマスク
１１９ａ 導電層
１１９ｂ 導電層
１１９ｃ 導電層
１２０ａ 導電層
１２０ｂ 導電層
１２０ｃ 導電層
１２１ レジストマスク
１２２ 導電層
１２３ 絶縁膜
１２４ 画素電極
１２４ａ 導電膜
１２４ｂ 導電膜
１３０ トランジスタ
１３１ 容量素子
１３２ 保護膜
１８０ グレートーンマスク
１８１ 基板
１８２ 遮光部
１８３ 回折格子部
１８５ ハーフトーンマスク
１８６ 基板
１８７ 半透光部
１８８ 遮光部
３０１ ソース配線部
３０２ トランジスタ部
３０３ ゲート配線部
３０４ 保持容量部
１００２ 筐体
１１０１ 表示部
１１０２ スピーカ
１１０３ マイクロフォン
１１０４ 操作キー
１１０５ ポインティングディバイス
１１０６ 表面カメラ用レンズ
１１０７ 外部接続端子ジャック
１００８ イヤホン端子
１１１１ 筐体
１２０１ キーボード
１２０２ 外部メモリスロット
１２０３ 裏面カメラ
１２０４ ライト
２００１ 筐体
２００２ 表示用パネル
２００３ 主画面
２００４ モデム
２００５ 受信機
２００６ リモコン操作機
２００７ 表示部
２００８ サブ画面
２００９ スピーカ部
２３０１ 携帯電話機
２３０２ 表示部
２３０３ 操作部
２４０１ 本体
２４０２ 表示部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶
４００９ 薄膜トランジスタ
４０１０ 薄膜トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
４０４０ 配線
４０４１ 配線
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁

Claims (2)

  1. 第１の導電膜を用いてゲート電極と第１の導電層を形成する工程と、
    前記ゲート電極の上方及び第１の導電層の上方に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上方に、酸化物半導体膜を用いて、第１の酸化物半導体領域及び第２の酸化物半導体領域を形成する工程と、
    前記第１の酸化物半導体領域の上方に、第２の導電膜を用いて、ソース電極及びドレイン電極を形成する工程と、を有し、
    前記第１の導電層、前記第１の絶縁膜、及び前記第２の酸化物半導体領域は、ＭＯＳ容量を形成することを特徴とする半導体装置の作製方法。
  2. 第１の導電膜を用いてゲート電極と第１の導電層を形成する工程と、
    前記ゲート電極の上方及び第１の導電層の上方に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上方に、酸化物半導体膜を用いて、第１の酸化物半導体領域及び第２の酸化物半導体領域を形成する工程と、
    前記第１の酸化物半導体領域の上方に、第２の絶縁膜を用いて、チャネル保護層を形成する工程と、
    前記第１の酸化物半導体領域の上方及び前記チャネル保護層の上方に、第２の導電膜を用いて、ソース電極及びドレイン電極を形成する工程と、を有し、
    前記第１の導電層、前記第１の絶縁膜、及び前記第２の酸化物半導体領域は、ＭＯＳ容量を形成することを特徴とする半導体装置の作製方法。
JP2014061312A 2008-05-16 2014-03-25 半導体装置の作製方法 Withdrawn JP2014170942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014061312A JP2014170942A (ja) 2008-05-16 2014-03-25 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008130162 2008-05-16
JP2008130162 2008-05-16
JP2014061312A JP2014170942A (ja) 2008-05-16 2014-03-25 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009115327A Division JP5511218B2 (ja) 2008-05-16 2009-05-12 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016026974A Division JP6177363B2 (ja) 2008-05-16 2016-02-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2014170942A true JP2014170942A (ja) 2014-09-18

Family

ID=41315298

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2009115327A Expired - Fee Related JP5511218B2 (ja) 2008-05-16 2009-05-12 半導体装置の作製方法
JP2013005118A Withdrawn JP2013153163A (ja) 2008-05-16 2013-01-16 半導体装置及びその作製方法
JP2014061312A Withdrawn JP2014170942A (ja) 2008-05-16 2014-03-25 半導体装置の作製方法
JP2016026974A Active JP6177363B2 (ja) 2008-05-16 2016-02-16 半導体装置
JP2016250491A Withdrawn JP2017073564A (ja) 2008-05-16 2016-12-26 半導体装置の作製方法
JP2017208860A Expired - Fee Related JP6453422B2 (ja) 2008-05-16 2017-10-30 半導体装置
JP2018232228A Withdrawn JP2019054283A (ja) 2008-05-16 2018-12-12 半導体装置
JP2021006914A Active JP7242721B2 (ja) 2008-05-16 2021-01-20 液晶表示装置
JP2023035912A Withdrawn JP2023085280A (ja) 2008-05-16 2023-03-08 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009115327A Expired - Fee Related JP5511218B2 (ja) 2008-05-16 2009-05-12 半導体装置の作製方法
JP2013005118A Withdrawn JP2013153163A (ja) 2008-05-16 2013-01-16 半導体装置及びその作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2016026974A Active JP6177363B2 (ja) 2008-05-16 2016-02-16 半導体装置
JP2016250491A Withdrawn JP2017073564A (ja) 2008-05-16 2016-12-26 半導体装置の作製方法
JP2017208860A Expired - Fee Related JP6453422B2 (ja) 2008-05-16 2017-10-30 半導体装置
JP2018232228A Withdrawn JP2019054283A (ja) 2008-05-16 2018-12-12 半導体装置
JP2021006914A Active JP7242721B2 (ja) 2008-05-16 2021-01-20 液晶表示装置
JP2023035912A Withdrawn JP2023085280A (ja) 2008-05-16 2023-03-08 半導体装置

Country Status (4)

Country Link
US (8) US9041202B2 (ja)
JP (9) JP5511218B2 (ja)
KR (5) KR20090119705A (ja)
TW (6) TWI548070B (ja)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5424724B2 (ja) * 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
KR102011614B1 (ko) * 2009-07-10 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2457256B1 (en) 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101870460B1 (ko) 2009-07-18 2018-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI582951B (zh) 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027715A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105161543A (zh) 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011043217A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101506304B1 (ko) * 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104022115B (zh) 2009-12-25 2017-04-12 株式会社半导体能源研究所 半导体装置
KR101894400B1 (ko) 2009-12-28 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
CN102844806B (zh) 2009-12-28 2016-01-20 株式会社半导体能源研究所 液晶显示装置及电子设备
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
US9887568B2 (en) * 2010-02-12 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Moving object, wireless power feeding system, and wireless power feeding method
JP5776192B2 (ja) 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20120319104A1 (en) * 2010-02-23 2012-12-20 Sharp Kabushiki Kaisha Method for producing circuit board, circuit board and display device
KR102219398B1 (ko) 2010-02-26 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102268217B1 (ko) * 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130014562A (ko) * 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102918650B (zh) 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
US8791463B2 (en) 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
JP2012108494A (ja) * 2010-10-25 2012-06-07 Semiconductor Energy Lab Co Ltd 表示装置
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8730416B2 (en) * 2010-12-17 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
TWI573277B (zh) * 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
CN103975441B (zh) * 2011-09-27 2017-06-09 凸版印刷株式会社 薄膜晶体管和图像显示装置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR20230175323A (ko) 2012-09-13 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
US8765612B2 (en) * 2012-09-14 2014-07-01 Nanya Technology Corporation Double patterning process
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
CN104885230B (zh) 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN105579895A (zh) * 2013-09-24 2016-05-11 堺显示器制品株式会社 显示装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
JP6577224B2 (ja) * 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
CN109906405B (zh) * 2016-11-09 2022-04-26 株式会社半导体能源研究所 显示装置、显示模块、电子设备以及显示装置的制造方法
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
KR20230043232A (ko) * 2016-11-23 2023-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2018122665A1 (en) 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
CN110337277A (zh) * 2017-02-28 2019-10-15 诺华股份有限公司 具有关节式束分离的多光纤多点式激光探针
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107768416B (zh) * 2017-10-31 2020-06-02 云谷（固安）科技有限公司 一种显示屏及其制备方法、显示装置
KR102473299B1 (ko) 2017-12-12 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11733574B2 (en) 2018-01-05 2023-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102590433B1 (ko) * 2018-09-07 2023-10-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
US11145679B2 (en) * 2019-03-22 2021-10-12 Sharp Kabushiki Kaisha Method for manufacturing active matrix board
KR20210043792A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 발광 표시 장치
CN110854077B (zh) 2019-10-29 2022-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
KR102409518B1 (ko) 2020-06-22 2022-06-17 조은바이오주식회사 대량의 하천수를 저장하여 인공양어장을 조성함과 동시에 미세먼지 발생량을 줄여주도록 유도시켜서 대기중의 오염된 공기를 개선시킴과 동시에 비중이 무거운 깨끗한 물 분자를 우선적으로 배출하여 오염된 하천수를 깨끗한 하천수로 정화시키도록 구성되는 자연친화적인 친환경 저수시스템을 이용하여 대량의 전기를 생산하면서 저수지, 호수,댐, 석호,하천,강의 수질을 자연정화시키는 자연친화적인 수질정화 친환경공법
US11765824B2 (en) * 2020-07-21 2023-09-19 Panasonic Intellectual Property Management Co., Ltd. Laminated ceramic sintered body board for electronic device, electronic device, chip resistor, and method for manufacturing chip resistor
KR20220069170A (ko) * 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199227A (ja) * 1993-11-22 1995-08-04 Luder Ernst 薄膜トランジスタからなるマトリクスを製造するための方法
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
JP2006242987A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
JP2007266252A (ja) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0272329A (ja) 1988-09-07 1990-03-12 Hitachi Ltd 液晶表示装置
JPH07113726B2 (ja) 1989-01-10 1995-12-06 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JP3020568B2 (ja) * 1990-08-24 2000-03-15 株式会社日立製作所 液晶表示装置
JPH0540271A (ja) * 1991-08-06 1993-02-19 Nec Corp アクテイブマトリツクス型液晶表示素子アレイ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3486784B2 (ja) 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5545921A (en) 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3309686B2 (ja) 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US6069370A (en) 1997-03-26 2000-05-30 Nec Corporation Field-effect transistor and fabrication method thereof and image display apparatus
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100193348B1 (ko) 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
JP3222762B2 (ja) * 1996-04-26 2001-10-29 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000101091A (ja) 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP3518851B2 (ja) * 1999-02-23 2004-04-12 シャープ株式会社 アクティブマトリクス基板の駆動方法
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2001332738A (ja) 2000-05-24 2001-11-30 Sony Corp 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002303876A (ja) 2001-01-31 2002-10-18 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
EP1229379A3 (en) 2001-01-31 2007-02-07 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3884625B2 (ja) 2001-03-14 2007-02-21 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002341373A (ja) 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030203627A1 (en) 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN100369267C (zh) * 2002-05-22 2008-02-13 夏普株式会社 半导体装置及采用其的显示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4183990B2 (ja) 2002-07-11 2008-11-19 シャープ株式会社 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7250930B2 (en) 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005048353A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2007526085A (ja) * 2004-03-02 2007-09-13 ナノセラピューティクス・インコーポレイテッド 骨を修復するための組成物ならびにそのような組成物を調製および使用するための方法
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101002347B1 (ko) 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101143005B1 (ko) * 2004-12-14 2012-05-08 삼성전자주식회사 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP4537929B2 (ja) * 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
JP5198066B2 (ja) 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
JP2007142582A (ja) 2005-11-15 2007-06-07 Canon Inc データ通信装置、データ通信方法、プログラム及び記憶媒体
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
JP5244295B2 (ja) 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007199708A (ja) 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8115788B2 (en) 2006-05-31 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5070743B2 (ja) * 2006-06-13 2012-11-14 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
JP5076372B2 (ja) * 2006-06-16 2012-11-21 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20080006316A (ko) 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
JP4297505B2 (ja) 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080024278A (ko) 2006-09-13 2008-03-18 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008107794A (ja) 2006-09-29 2008-05-08 Epson Imaging Devices Corp 電気光学装置及び検査方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5413549B2 (ja) 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199227A (ja) * 1993-11-22 1995-08-04 Luder Ernst 薄膜トランジスタからなるマトリクスを製造するための方法
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
JP2006242987A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
JP2007266252A (ja) * 2006-03-28 2007-10-11 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
TW201013926A (en) 2010-04-01
US20170330902A1 (en) 2017-11-16
TW202103309A (zh) 2021-01-16
JP2019054283A (ja) 2019-04-04
US20160300862A1 (en) 2016-10-13
US11133332B2 (en) 2021-09-28
TW202203439A (zh) 2022-01-16
US20220005840A1 (en) 2022-01-06
JP2023085280A (ja) 2023-06-20
US11646322B2 (en) 2023-05-09
TW201642449A (zh) 2016-12-01
TW201913978A (zh) 2019-04-01
KR20180064352A (ko) 2018-06-14
US9397255B2 (en) 2016-07-19
TWI688083B (zh) 2020-03-11
US20090283762A1 (en) 2009-11-19
JP5511218B2 (ja) 2014-06-04
US9041202B2 (en) 2015-05-26
US20130157393A1 (en) 2013-06-20
US20230223409A1 (en) 2023-07-13
JP2009302520A (ja) 2009-12-24
TWI696276B (zh) 2020-06-11
JP6177363B2 (ja) 2017-08-09
US10580797B2 (en) 2020-03-03
JP2018072836A (ja) 2018-05-10
JP7242721B2 (ja) 2023-03-20
JP6453422B2 (ja) 2019-01-16
KR20160009078A (ko) 2016-01-25
US20150115261A1 (en) 2015-04-30
JP2017073564A (ja) 2017-04-13
JP2021076854A (ja) 2021-05-20
TWI548070B (zh) 2016-09-01
KR20170010867A (ko) 2017-02-01
KR20090119705A (ko) 2009-11-19
US20200161343A1 (en) 2020-05-21
TWI478338B (zh) 2015-03-21
JP2016103660A (ja) 2016-06-02
TWI729800B (zh) 2021-06-01
JP2013153163A (ja) 2013-08-08
KR20160117388A (ko) 2016-10-10
TW201537732A (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6453422B2 (ja) 半導体装置
JP6651048B1 (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160628