TWI478338B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI478338B
TWI478338B TW098115149A TW98115149A TWI478338B TW I478338 B TWI478338 B TW I478338B TW 098115149 A TW098115149 A TW 098115149A TW 98115149 A TW98115149 A TW 98115149A TW I478338 B TWI478338 B TW I478338B
Authority
TW
Taiwan
Prior art keywords
conductive film
film
wiring
conductive
light
Prior art date
Application number
TW098115149A
Other languages
English (en)
Other versions
TW201013926A (en
Inventor
Hajime Kimura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201013926A publication Critical patent/TW201013926A/zh
Application granted granted Critical
Publication of TWI478338B publication Critical patent/TWI478338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明關於半導體裝置、顯示裝置、其製造方法、或其使用方法。本發明尤其關於具有透光性的半導體層的半導體裝置、顯示裝置、其製造方法、或其使用方法。本發明尤其關於具有透光性的半導體層的液晶顯示裝置、其製造方法，或其使用方法。
近年來，液晶顯示器(LCD)等的平板顯示器廣泛地普及。尤其已普遍使用在各像素中設置電晶體的主動矩陣型LCD。其電晶體廣泛使用非晶矽、多晶矽作為半導體層。
然而，已對使用具有透光性的半導體層的電晶體代替上述那樣的矽材料進行探討，並且，已對藉由對閘極電極和源極電極或汲極電極也使用具有透光性的電極，來提高開口率的技術進行探討(專利文獻1、2)。
[專利文獻1]日本專利申請公開2007-123700號公報
[專利文獻2]日本專利申請公開2007-81362號公報
一般地，連接元件和元件，例如連接電晶體和電晶體的佈線是使構成閘極電極及源極電極或汲極電極的導電層延伸，而在相同的島中形成。所以，將電晶體的閘極和其他電晶體的閘極連接的佈線(稱為閘極佈線)通常由與電晶體的閘極電極相同的層結構和材料形成，將電晶體的源極電極和其他電晶體的源極電極連接的佈線(稱為源極電極佈線)通常由與電晶體的源極電極相同的層結構和材料形成。因此，在使用具有透光性的材料形成閘極電極及源極電極或汲極電極的情況下，與閘極電極及源極電極或汲極電極相同，通常使用具有透光性的材料形成閘極佈線及源極電極佈線。
然而，一般地，氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦錫鋅(ITZO)等具有透光性的導電材料的導電率低於鋁(Al)、鉬(Mo)、鈦(Ti)、鎢(W)、釹(Nd)、銅(Cu)、銀(Ag)等具有遮光性及反射性的導電材料的導電率。從而，當使用具有透光性的導電材料形成佈線時，佈線電阻升高。例如，在製造大型的顯示裝置的情況下，由於佈線較長，佈線電阻異常升高。而當佈線電阻升高時，藉由佈線傳播的信號的波形產生畸變，由於佈線電阻引起電壓下降，所以使供應的電壓變小。由此，供應準確的電壓和電流變得困難，而使進行正常的顯示和工作變得困難。
另一方面，藉由使用具有遮光性的導電材料作為閘極電極及源極電極或汲極電極，在閘極佈線及源極電極佈線也使用具有遮光性的導電材料的情況下，由於佈線的導電率得到提高，所以可以抑制信號的波形畸變。然而，由於閘極電極及源極電極或汲極電極使用具有遮光性的導電材料形成，因此使開口率降低，耗電量增大。
此外，從顯示功能的方面來看，要求像素具有較大的儲存電容器，並要求其具有高開口率。藉由使各像素具有高開口率而提高光利用效率，可以實現顯示裝置的節能化及小型化。近年來，像素尺寸的微細化得到進展，所以要求更高清晰的圖像。像素尺寸的微細化使一個像素中的電晶體及佈線的形成面積增大，而使像素開口率降低。於是，為了在規定的像素尺寸中獲得各像素的高開口率，必須效率好地配置像素的電路結構所需要的電路元件。
鑒於上述問題本發明的一個方式的目的之一在於提供高開口率的半導體裝置或其製造方法。此外，本發明的一個方式的目的之一在於提供耗電量小的半導體裝置或其製造方法。
為解決上述問題，本發明的一個方式是一種半導體裝置，包括：按順序層疊第一導電膜和第二導電膜的包括閘極電極的閘極佈線；覆蓋閘極電極及閘極佈線的閘極絕緣膜；中間夾著閘極絕緣膜而設置的島狀半導體膜；按順序層疊第三導電膜和第四導電膜的包括源極電極的源極電極佈線；覆蓋島狀半導體膜和包括源極電極的源極電極佈線的層間絕緣膜；設在層間絕緣膜的上方且電連接於島狀半導體膜的像素電極；以及電容佈線，其中閘極電極由第一導電膜形成，閘極佈線由第一導電膜和第二導電膜形成，源極電極由第三導電膜形成，源極電極佈線由第三導電膜和第四導電膜形成。
本發明的一個方式是一種半導體裝置，包括：向第一方向延伸而形成的多個閘極佈線；與閘極佈線交叉並向第二方向延伸的多個源極電極佈線；由閘極佈線和所述源極電極佈線定義的多個像素部；形成在各像素部中並包括從閘極佈線延伸的閘極電極和從所述源極電極佈線延伸的源極電極的開關元件，其中閘極佈線由第一導電膜以及其上的第二導電膜形成，源極電極佈線由第三導電膜以及其上的第四導電膜形成，閘極電極由所述第一導電膜形成，源極電極由所述第三導電膜形成。
本發明的一個方式為最好第一導電膜及第三導電膜具有透光性。此外，本發明的一個方式為最好第二導電膜及第四導電膜具有遮光性。另外，本發明的一個方式為最好第二導電膜及第四導電膜的導電率高於第一導電膜及第三導電膜的導電率。
本發明的一個方式是一種半導體裝置，其使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成第二導電膜。此外，使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成第四導電膜。
藉由採用這種結構，可以形成具有透光性的電晶體或具有透光性的電容元件。由此，即使在像素內配置電晶體、電容元件，也可以抑制開口率降低。再者，由於連接電晶體和元件(例如其他電晶體)的佈線，或連接電容元件和元件(例如其他電容元件)的佈線可以使用低電阻率且高導電率的材料形成，因此可以減少信號的波狀畸變，而可以減少因佈線電阻導致的電壓降低。
本發明的一個方式是一種半導體裝置，其中半導體膜為選自氧化鋅、氧化鈦、氧化鎂鋅、氧化鎘鋅、氧化鎘、InGaO3 (ZnO)5 及In-Ga-Zn-O類的非晶氧化物半導體中的任何一種。
本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有透光性的絕緣基板上，按順序形成第一導電膜和第二導電膜；藉由使用多級灰度掩模的光刻，以留下第一導電膜和第二導電膜的疊層的部分、以及只留下第一導電膜的部分的方式，形成厚度不同的第一抗蝕劑掩模；使用第一抗蝕劑掩模對第一導電膜及第二導電膜進行蝕刻；對第一抗蝕劑掩模進行灰化處理而形成第二抗蝕劑掩模；使用第二抗蝕劑掩模對第二導電膜進行蝕刻而使第一導電膜的一部分露出；覆蓋絕緣基板、第一導電膜及第二導電膜地形成第一絕緣膜；在第一導電膜上中間夾著第一絕緣膜形成島狀半導體膜；在絕緣膜上按順序形成第三導電膜和第四導電膜；藉由使用多級灰度掩模的光刻，以留下第三導電膜和第四導電膜的疊層的部分、以及只留下第三導電膜的部分的方式，形成厚度不同的第三抗蝕劑掩模；使用第三抗蝕劑掩模對第三導電膜及第四導電膜進行蝕刻；對第三抗蝕劑掩模進行灰化處理而形成第四抗蝕劑掩模；使用第四抗蝕劑掩模對第四導電膜進行蝕刻而使第三導電膜的一部分露出。
再者，在導電層中，藉由使用多級灰度掩模，可以使用一個掩模(中間掩模)形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。由此，可以在不增加掩模的個數的情況下形成具有透光性的區域(高透光率的區域)和具有遮光性的區域(低透光率的區域)。
注意，在本說明書中半導體裝置是指能夠利用半導體特性而工作的所有裝置，顯示裝置、半導體電路及電子設備都是半導體裝置。
根據本發明的一個方式，可以形成具有透光性的電晶體或具有透光性的電容元件。由此，即使在像素內配置電晶體、電容元件的情況下，也可以提高開口率。再者，由於連接電晶體和元件(例如別的電晶體)的佈線，或連接電容元件和元件(例如其他電容元件)的佈線可以使用低電阻率且高導電率的材料形成，因此可以減少信號的波狀畸變，而可以減少因佈線電阻導致的電壓降低。
下面，參照附圖說明本發明的方式。注意，本發明可以用多種方式實施，本領域的技術人員容易理解，其方式和詳細內容可在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，本發明不應該被解釋為僅限於本實施例模式所記載的內容。此外，在以下所說明的本發明的結構中，使用同一附圖標記來表示不同附圖之間的同一部分，並省略對同一部分或具有相同功能的部分的詳細說明。
實施例模式1
圖1A示出根據本實施例模式的半導體裝置的一例的俯視圖，圖1B是圖1A中的A-B的截面圖。
如圖1A所示，元件基板包括設在第一方向上的閘極佈線及儲存電容線、與閘極佈線及儲存電容線交叉的設在第二方向上的源極電極佈線、具有閘極佈線及源極電極佈線的交叉部附近的電晶體的像素部。
根據本實施例模式的電晶體由用作閘極電極的具有透光性的導電層、形成在具有透光性的該導電層上的閘極絕緣膜、中間夾著閘極絕緣膜形成在用作閘極電極的具有透光性的導電層上的半導體層、電連接於半導體層的用作源極電極或汲極電極的具有透光性的導電層構成，以便提高像素的開口率。
像這樣，藉由使用具有透光性的物質形成電晶體的半導體層及電極，可以提高像素的開口率。然而，在使用具有透光性的物質形成電連接於閘極電極的閘極佈線、電連接於源極電極或汲極電極的源極電極佈線的情況下，佈線電阻被提高，而耗電量也被提高。於是，以按順序層疊具有透光性的導電層和具有遮光性的導電層的結構形成閘極佈線及源極電極佈線。注意，電晶體可以採用頂部閘極型和底部閘極型的任何一種。
按順序層疊具有透光性的導電層107a、具有遮光性的導電層110a而形成電連接於電晶體的閘極電極的閘極佈線，按順序層疊具有透光性的導電層119a、具有遮光性的導電層122而形成電連接於電晶體的源極電極或汲極電極的源極電極佈線。換言之，電晶體的閘極電極由構成閘極佈線的具有透光性的導電層107a的一部分形成，並且源極電極或汲極電極由構成源極電極佈線的具有透光性導電層119a的一部分構成。
藉由按順序層疊具有透光性的導電層和具有遮光性的導電層而形成閘極佈線及源極電極佈線，可以降低佈線電阻，而可以降低耗電量。此外，由於閘極佈線及源極電極佈線使用具有遮光性的導電層來構成，所以可以使像素之間遮光。換言之，借助於設在行方向上的閘極佈線、以及設在列方向上的源極電極佈線，即使不使用黑矩陣也可以對像素之間的空隙進行遮光。
在閘極佈線上製造電晶體的情況下，電晶體的尺寸取決於電晶體的閘極佈線的寬度，但是在本實施例模式中，由於在像素內形成電晶體，所以可以將電晶體形成得大。如圖17A和17B所示那樣，可以製造比閘極佈線的寬度大的電晶體。藉由使電晶體的尺寸增大，可以充分提高其電流能力，而可以縮短對像素的信號寫入時間。因此，可以提供高清晰的顯示裝置。
此外，設在與閘極佈線同樣的第一方向上的儲存電容線也與閘極佈線相同，由按順序層疊具有透光性的導電層和具有遮光性的導電層形成。在儲存電容線中形成有儲存電容部。儲存電容部將用作閘極絕緣膜的絕緣膜作為電介質、由用作下部電極的具有透光性的導電層、用作上部電極的具有透光性的導電層構成。
像這樣，藉由由具有透光性的導電層構成儲存電容部，可以提高開口率。此外，藉由由具有透光性的導電層構成儲存電容部，可以使儲存電容部的尺寸增大，即使電晶體截止時，也容易維持像素電極的電位。另外，可以使饋通電位降低。
此外，可以使形成具有圖1所示的像素結構的元件基板所需要的掩模的數量為五個。換言之，第一個是形成閘極佈線及電容佈線的掩模，第二個是形成半導體層113的掩模，第三個是形成源極電極佈線及儲存電容部的上部電極的掩模，第四個是形成分別到達源極電極佈線和儲存電容部的上部電極的接觸孔的掩模，第五個是形成像素電極124的掩模。
如上所述，在採用圖1所示的像素結構的情況下，可以以少的掩模個數形成高開口率的顯示裝置。
接下來，在圖2A至9D中，使用截面圖示出根據本實施例模式的半導體裝置的製造過程的一例。在圖2A至9D中，說明使用多級灰度掩模的情況，但是不局限於此。另外，圖2A至2D、圖4A至4D、圖6A至6D以及圖8A至8D為圖1A的A-C的截面，圖3A至3D、圖5A至5D、圖7A至7C、圖9A至9D為圖1A的D-E的截面。圖2A至2D、圖4A至4D、圖6A至6C、圖8A至8D分別對應於圖3A至3D、圖5A至5D、圖7A至7C、圖9A至9D。此外，在圖2A至2D、圖4A至4D、圖6A至6C中示出源極電極佈線部301、電晶體部302、閘極佈線部303、儲存電容部304，並且在圖3A至3D、圖5A至5D、圖7A至7C中示出電晶體部302、閘極佈線部303。
首先，如圖2A及圖3A所示那樣，在基板101上使用濺射法層疊形成導電膜102和導電膜103。連續進行該工序，也可以使用多室連續進行濺射。藉由連續形成導電膜102和導電膜103，可以提高產率，並可以抑制雜質及灰塵的混入。
基板101最好採用光透過率高的材質。例如，可以使用玻璃基板、塑膠基板、丙烯酸基板、陶瓷基板等。
導電膜102的光透過率最好充分高。此外，導電膜102的光透過率最好高於導電膜103的光透過率。
導電膜102可以使用氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦等。此外，也可以使用包含氧化鋅(ZnO)的氧化銦鋅(IZO(indium zincoxide))、氧化鋅(ZnO)、摻雜有鎵(Ga)的ZnO、氧化錫(SnO2 )、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫等。藉由使用濺射法並使用這些材料，可以單層結構或疊層結構形成導電膜102。注意，在採用疊層結構的情況下，最好所有多個膜的光透過率充分高。
最好導電膜103的電阻率充分低，並且其導電率充分高。此外，導電膜102的電阻率最好低於導電膜103的電阻率。注意，為了將導電膜102用作導電層，最好使導電膜102的電阻率低於絕緣層的電阻率。
導電膜103可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或以這些為主要成分的合金材料，並使用濺射法或真空蒸鍍法以單層結構或疊層結構來形成。此外，在以疊層結構形成導電膜103的情況下，可以在多個膜中包含具有透光性的導電膜。
當在導電膜102上形成導電膜103的情況下，有時兩者的膜起反應。例如，在導電膜102的上一側的面(接觸於導電膜103的面)為ITO的情況下，在導電膜103的下一側的面(接觸於導電膜102的面)為鋁的條件下，兩者的膜起化學反應。從而，為了避免上述情況，導電膜103的下一側的面(接觸於導電膜102的面)最好使用高熔點材料。例如，作為高熔點材料的例子，可以舉出鉬(Mo)、鈦(Ti)、鎢(W)、鎳(Ni)、釹(Nd)等。在使用高熔點材料的膜上最好使用高導電率的材料以多層膜形成導電膜103。作為高導電率的材料，可以舉出鋁(Al)、銅(Cu)、銀(Ag)等。例如，在以疊層結構形成導電膜103的情況下，可以層疊鉬(Mo)作為第一層、層疊鋁(Al)作為第二層、層疊鉬(Mo)作為第三層，或者層疊鉬(Mo)作為第一層、層疊包含微量的釹(Nd)的鋁(Al)作為第二層、層疊鉬(Mo)作為第三層而形成。
在本實施例模式的結構中，由於導電膜102形成在導電膜103的下層，因此可以使用市場上出售的附有ITO(氧化銦錫)的玻璃並使用濺射法只形成導電膜103。
此外，雖然未圖示，在基板101和導電膜102之間可以形成氧化矽、氮化矽、氧氮化矽等作為基底膜。藉由在基板101和具有透光性的導電膜之間形成基底膜，可以抑制可動離子及雜質等從基板101擴散到元件中，而可以防止元件的特性退化。
接著，如圖2B及圖3B所示，在導電膜103上形成抗蝕劑掩模106a、106b。抗蝕劑掩模106a、106b藉由使用多級灰度掩模可以形成具有厚度不同的區域的抗蝕劑掩模。藉由使用多級灰度掩模，由於減少所使用的光掩模的數量，而減少製造工序，因此是最好的。在本實施例模式中，在形成導電膜102及導電膜103的圖案的工序、形成用作閘極電極的具有透光性的導電層的工序中，可以使用多級灰度掩模。
多級灰度掩模是指可以多個步驟的光量進行曝光的掩模，代表性的可以曝光區域、半曝光區域以及非曝光區域的三個步驟進行曝光。藉由使用多級灰度掩模，可以一次的曝光及顯影的工序形成具有多個(代表性的為兩種)厚度的抗蝕劑掩模。由此，藉由使用多級灰度掩模，可以減少光掩模的數量。
圖13A-1及圖13B-1是示出代表性的多級灰度掩模的截面圖。圖13A-1表示灰度掩模180，圖13B-1表示半色調掩模185。
圖13A-1所示的灰度掩模180由在具有透光性的基板181上使用遮光層形成的遮光部182、以及根據遮光層的圖案設置的繞射光柵部183構成。
繞射光柵部183藉由具有以用於曝光的光的分辨極限以下的間隔設置的槽縫、點或網眼等，來控制光的透過量。此外，設置在繞射光柵部183的槽縫、點或網眼既可以為週期性的，又可以為非週期性的。
作為具有透光性的基板181可以使用石英等形成。構成遮光部182及繞射光柵部183的遮光層使用金屬膜形成即可，最好使用鉻或氧化鉻等設置。
在對灰度掩模180照射用於曝光的光的情況下，如圖13A-2所示，重疊於遮光部182的區域的透光率為0%，不設置遮光部182或繞射光柵部183的區域的透光率為100%。此外，根據繞射光柵的槽縫、點或網眼的間隔等繞射光柵部183的透光率可以被調整為大約10%至70%的範圍內。
圖13B-1所示的半色調掩模185由在具有透光性的基板186上使用半透光層形成的半透光部187、以及使用遮光層形成的遮光部188構成。
半透光部187可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的層形成。遮光部188使用與灰度掩模的遮光層同樣的金屬膜形成即可，最好使用鉻或氧化鉻等。
在對半色調掩模185照射用於曝光的光的情況下，如圖13B-2所示，重疊於遮光部188的區域的透光率為0%，不設置遮光部188或半透光部187的區域的透光率為100%。此外，根據形成的材料的種類或形成的膜厚等半透光部187的透光率可以被調整為大約10%至70%的範圍內。
藉由使用多級灰度掩模進行曝光及顯影，可以形成具有膜厚度不同的區域的抗蝕劑掩模。此外，可以形成膜厚度不同的抗蝕劑掩模。
如圖2B及圖3B所示，半色調掩模由透過光的基板104上的半透光層105a、105c及遮光層105b構成。從而，在導電膜103上的後面成為儲存電容部的下部電極及閘極電極的部分形成抗蝕劑掩模106a的膜厚度較薄的區域、較薄的抗蝕劑掩模106b，在後面成為閘極佈線的部分形成抗蝕劑掩模106a的膜厚度較厚的區域。
接著，如圖2C及圖3C所示，使用抗蝕劑掩模106a、106b對導電膜102及導電膜103進行蝕刻。藉由進行蝕刻，可以形成導電層107a、導電層108a、導電層107b、導電層108b。
接著，如圖2D及圖3D所示，對抗蝕劑掩模106a、106b進行利用氧電漿的灰化處理。藉由對抗蝕劑掩模106a、106b進行利用氧電漿的灰化處理，去除抗蝕劑掩模106a的膜厚度較薄的區域，而使其下方的具有遮光性的導電層露出。此外，抗蝕劑掩模106a的膜厚度較厚的區域縮小，其作為抗蝕劑掩模109留下。藉由使用利用多級灰度掩模形成的抗蝕劑掩模，不再增加抗蝕劑掩模，因此可以使工序簡化。
接著，使用抗蝕劑掩模109對具有遮光性的導電層108a進行蝕刻。其結果，導電層108a的一部分被去除，而使導電層107a露出。此外，以留下形成有抗蝕劑掩模109的部分的方式去除導電層108a。這是因為利用灰化處理使抗蝕劑掩模106a縮小，而使導電層108a的一部分露出的緣故。從而，不由抗蝕劑掩模109覆蓋的導電層108a的一部分也同時被蝕刻。由此，導電層108a和導電層107a各個層所具有的面積大不一樣。換言之，導電層107a具有的面積大於導電層108a具有的面積。或者，導電層108a和導電層107a具有導電層108a和導電層107a重疊的區域以及導電層108a和導電層107a不重疊的區域。
當去除具有遮光性的導電層時，有時去除具有透光性的導電層的一部分(例如，接觸於具有遮光性的導電層的表面部分等)。具有透光性的導電層被去除的程度，取決於具有透光性的導電層和具有遮光性的導電層的蝕刻的選擇比。由此，例如在很多情況下，由導電層110a覆蓋的區域的導電層107a的膜厚度厚於不由導電層110a覆蓋的區域的導電層107a的膜厚度。
在留下具有透光性的導電層，並且使用濕蝕刻只去除具有遮光性的導電層的情況下，使用具有透光性的導電層和具有遮光性的導電層之間的選擇比高的蝕刻溶液。在作為具有遮光性的導電層，使用第一層為鉬(Mo)、第二層為鋁(Al)、第三層為鉬(Mo)的疊層，或者第一層為鉬(Mo)、第二層為包含微量的釹(Nd)的鋁(Al)、第三層為鉬(Mo)的疊層等的情況下，例如可以使用由磷酸、硝酸、醋酸以及純水構成的混酸進行濕蝕刻。藉由使用該混酸，可以提供均勻且良好的錐形。如上所述那樣，由於濕蝕刻除了能夠藉由形成為錐形來提高覆蓋率以外，其為利用蝕刻溶液的蝕刻、利用純水的沖洗、乾燥這樣簡單的工序，並且產率高，所以濕蝕刻適合用於上述具有遮光性的導電層的蝕刻。
接著，如圖4A及圖5A所示，去除抗蝕劑掩模109。
可以將導電層110a及導電層107a的主要為其一部分的區域(主要為導電層110a的區域)用作閘極佈線或閘極佈線的一部分，並將其他一部分的區域(主要為只有導電層107a的區域)用作電晶體的閘極電極或閘極電極的一部分。更最好地，導電層110a和導電層107a重疊的區域有時具有高導電率的導電層110a，最好將該區域用作閘極佈線或閘極佈線的一部分。或者，更最好地，沒有設置導電層110a的區域中的導電層107a有時可以透過光，因此最好將該區域用作電晶體的閘極電極或閘極電極的一部分。
從而，可以認為在導電層110a及導電層107a中，用作閘極電極的佈線和用作閘極佈線的佈線(或者，用作閘極佈線的佈線中的至少一層)是連接著的。或者，可以認為在導電層110a及導電層107a中，閘極佈線所具有的至少一個層的面積形成為大於閘極佈線所具有的其他層的面積，將面積較大的區域的一部分用作閘極電極。或者，可以認為在導電層110a及導電層107a中，導電層107a的面積形成為大於導電層110a的面積，將面積較大的區域的一部分用作閘極電極。換言之，可以認為將閘極佈線的一部分用作閘極電極或閘極電極的一部分。或者，可以認為在主要用作閘極電極或閘極電極的一部分的導電層的導電層107a上，設置主要用作閘極佈線或閘極佈線的一部分的導電層的導電層110a。
同樣地，可以將具有遮光性的導電層及導電層107b的主要為其一部分的區域(主要為導電層110b的區域)用作電容佈線或電容佈線的一部分，將其他區域(主要為只有導電層107b的區域)用作電容元件的電極或電容元件的電極的一部分。更最好地，在具有遮光性的導電層和導電層107b重疊的區域中，有時包括具有高導電率的遮光性的導電層，因此最好將該區域用作電容佈線或電容佈線的一部分。或者，更最好地，沒有設置具有遮光性的導電層的區域中的導電層107b有時可以透過光，因此最好將該區域用作電容元件的電極或電容元件的電極的一部分。
從而，可以認為在具有遮光性的導電層及導電層107b中，具有用作電容元件的電極的佈線和用作電容元件的佈線(或者，用作電容佈線的佈線中的至少一層)是連接著的。或者，可以認為在具有遮光性的導電層及導電層107b中，電容佈線所具有的至少一個層的面積形成為大於電容佈線所具有的其他層的面積，將面積較大的區域的一部分用作電容元件的電極。或者，可以認為在具有遮光性的導電層及導電層107b中，導電層107b的面積形成為大於具有遮光性的導電層，將面積較大的區域的一部分用作電容元件的電極。換言之，可以認為將電容佈線的一部分用作電容元件的電極或電容元件的電極的一部分。或者，可以認為在主要用作電容元件的電極或電容元件的電極的一部分的導電層的導電層107b上，.設置有主要用作電容佈線或電容佈線的一部分的導電層的導電層110b。
接著，如圖4B及圖5B所示，覆蓋具有透光性的導電層及具有遮光性的導電層，而形成用作閘極絕緣膜的絕緣膜111。然後，在絕緣膜111上形成半導體膜112。
絕緣膜111既可以單層結構形成又可以多個膜的疊層結構形成。在採用多個膜的疊層結構的情況下，最好所有膜的光透過率充分高。同樣地，半導體膜112既可以單層結構形成又可以多個膜的疊層結構形成。在採用多個膜的疊層結構的情況下，最好所有膜的光透過率充分高。
覆蓋具有透光性的導電層及具有遮光性的導電層的絕緣膜111形成為厚度為50nm至500nm左右。藉由利用濺射法或電漿CVD法等的各種CVD法，使用包含矽的氧化物或矽的氮化物的膜以單層或疊層形成絕緣膜111。具體而言，使用包含氧化矽的膜(SiOx )、包含氧氮化矽的膜(SiOx Ny )、包含氮氧化矽的膜(SiNx Oy )以單層結構形成絕緣膜111，或者使用這些膜適當地層疊而形成絕緣膜111。
在含有氧、氮或氧及氮的氣氛中，對具有透光性的導電層及具有遮光性的導電層進行高密度電漿處理，來使具有透光性的導電層及具有遮光性的導電層的表面氧化或氮化，而形成絕緣膜。利用高密度電漿處理而形成的絕緣膜的厚度、品質等的均勻性良好，並且可以形成為緻密的膜。作為包含氧的氣氛，可以使用混合有氧(O2 )、二氧化氮(NO2 )、或一氧化二氮(N2 O)和稀有氣體的混合氣體；或混合有氧(O2 )、二氧化氮(NO2 )、或一氧化二氮(N2 O)和稀有氣體和氫(H2 )的混合氣體。另外，作為包含氮的氣氛，可以使用混合有氮(N2 )或氨(NH3 )和稀有氣體的混合氣體；或混合有氮(N2 )或氨(NH3 )和稀有氣體和氫(H2 )的混合氣體。藉由利用由高密度電漿產生的氧自由基(有時也包含OH自由基)、氮自由基(有時也包含NH自由基)，使具有透光性的導電層及具有遮光性的導電層的表面氧化或氮化。
在藉由進行高密度電漿處理形成絕緣膜111的情況下，以覆蓋具有透光性的導電層及具有遮光性的導電層的方式形成厚度為1nm至20nm，典型為5nm至10nm的絕緣膜。由於在此情況下的反應為固相反應，因此可以使該絕緣膜111和具有透光性的導電層及具有遮光性的導電層的介面態密度極低。由於直接使具有透光性的導電層及具有遮光性的導電層氧化或氮化，所以可以使所形成的絕緣膜111的厚度均勻。換言之，藉由進行在此所示的高密度電漿處理而將電極的表面固相氧化，可以形成均勻性好且介面態密度低的絕緣膜。在此，將選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)和鈮(Nb)等中的元素、或者以這些元素為主要成分的合金材料或化合物材料的氧化物用作絕緣膜111。
絕緣膜111可以僅僅使用藉由高密度電漿處理形成的絕緣膜，還可以藉由利用電漿或熱反應的CVD法沉積氧化矽、包含氫的氮化矽、包含氮的氧化矽等的絕緣膜來形成，至少沉積一層來形成即可。在任何情況下，將藉由高密度電漿形成的絕緣膜包含於閘極絕緣膜的一部分或全部而形成的電晶體可以降低特性不均勻性。
此外，作為絕緣膜111，可以使用與氧化物半導體膜的匹配性良好的氧化鋁(Al2 O3 )、氮化鋁(AlN)、氧化鈦(TiO2 )、氧化鋯(ZrO2 )、氧化鋰(Li2 O)、氧化鉀(K2 O)、氧化鈉(Na2 O)、氧化銦(In2 O3 )、氧化釔(Y2 O3 )、鋯酸鈣(CaZrO3 )或至少包含上述材料中的兩種的材料，以單層或層疊兩層以上形成。
絕緣膜111最好包含具有透光性的材料或具有高光透過率的材料，而導電層107a、107b或半導體膜112也最好包含具有透光性的材料或具有高光透過率的材料。從而，對兩者的光透過率進行比較，最好絕緣膜111的光透過率高於或等於導電層107a、導電層107b或半導體膜112。這是因為有時絕緣膜111形成為大面積，為了提高光利用效率，最好其光透過率高。
將絕緣膜111最好用作絕緣體，其最好具有適合於絕緣體的電阻率。另一方面，將導電層107a、107b最好用作導體，並且最好將半導體膜112用作半導體。由此，絕緣膜111的電阻率最好高於導電層107a、107b、導電層110a、110b或半導體膜112的電阻率。在絕緣膜111的電阻率較高的情況下，由於可以使導體之間彼此電絕緣，因此可以減少漏泄電流，而可以使電路更好地工作，由此是最好的。
接著，在絕緣膜111上形成半導體膜112。半導體膜112最好包含具有透光性的材料或高透過率的材料而形成。半導體膜112可以使用氧化物半導體形成。作為氧化物半導體，可以使用如下材料：將第1族元素(例如，鋰(Li)、鈉(Na)、鉀(K)、銣(Rb)、銫(Cs))、第13族元素(例如，硼(B)、鎵(Ga)、銦(In)、鉈(Tl))、第14族元素(例如，碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、鉛(Pb))、第15族元素(例如，氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi))、或第17族元素(例如，氟(F)、氯(Cl)、溴(Br)、碘(I))等雜質元素中的一種或多種添加到氧化鋅(ZnO)的非晶狀態，將多晶狀態或非晶狀態和多晶狀態混在一起的微晶狀態的材料；或者不添加任何雜質元素的材料。另外，可以使用InGaO3 (ZnO)5 、氧化鎂鋅(Mgx Zn1-x O)或氧化鎘鋅(Cdx Zn1-x O)、氧化鎘(CdO)、In-Ga-Zn-O類的非晶氧化物半導體(a-IGZO)中的任何一種。以25nm至200nm(最好30nm至150nm)的厚度且在0.4Pa的壓力下，在Ar：O2 =50：5sccm的流量的條件下利用濺射法形成半導體膜112，然後使用稀釋為0.05%的氫氟酸進行蝕刻而將半導體膜112形成為所希望的形狀。與使用非晶矽膜的半導體膜相比，由於沒有氧化的擔憂，並不必在高真空下形成半導體膜112，因此工序價格低廉。另外，由於具有氧化鋅的氧化物半導體膜對電漿耐性高，因此可以使用電漿CVD(也稱為PCVD或PECVD)法進行成膜。在CVD法中，電漿CVD法的裝置尤其簡單，並且產率也好。
此外，上述氧化物半導體可以添加有氮。藉由添加有氮，在氧化物半導體呈現n型半導體的性質的情況下，將氮用作受主雜質。由此，可以控制使用添加有氮的氧化物半導體膜而製造的電晶體的臨界值電壓。在使用ZnO形成氧化物半導體的情況下，最好添加(摻雜)氮。ZnO本來呈現n型半導體的性質。藉由添加氮將氮用作對ZnO的受主雜質，其結果可以控制臨界值電壓。在氧化物半導體膜本身呈現n型的情況下，可以對形成通道的氧化物半導體膜的部分添加賦予p型的導電性的雜質，而將其導電型控制為接近極近I型(本征半導體)。
可以對半導體膜112進行熱處理。藉由對半導體膜112進行熱處理，可以提高半導體膜112的結晶性。至少在電晶體的通道形成區域中進行半導體膜112的晶化即可。藉由提高電晶體的通道形成區域中的結晶性，可以提高電晶體的特性。
作為在此的熱處理，可以使用快速熱退火(Rapid Thermal Anneal)裝置、利用鹵素燈或燈加熱的燈快速熱退火(Lamp Rapid Thermal Anneal)裝置。LRTA裝置可以使用紅外光區域、可見光區域、紫外光區域等的波長的光。例如，當使用LRTA裝置時，在250℃至570℃(最好為300℃至400℃，更最好為300℃至350℃)，1分鐘至1個小時的條件下，更最好在10分鐘至30分鐘的條件下進行處理即可。藉由利用選自鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈中的一種或多種的輻射進行處理。
此外，可以代替LRTA輻射雷射光束來進行加熱處理，例如作為雷射光束可以使用紅外光雷射光束、可見光雷射光束、或紫外光雷射光束等。另外，還可以組合LRTA及雷射光束輻射來選擇性地改善氧化物半導體膜的結晶性。在使用鐳射輻照的情況下，可以使用連續振盪型的雷射光束(CW雷射光束)或脈衝振盪型的雷射光束(脈衝雷射光束)。在此可以使用的雷射光束為由如下雷射器中的一種或多種振盪出來的雷射光束：Ar雷射器、Kr雷射器、以及受激準分子雷射器等的氣體雷射器；將在單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 中添加作為摻雜物的Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一種或多種而獲得的材料用作介質的雷射器；玻璃雷射器；紅寶石雷射器；變石雷射器；Ti：藍寶石雷射器；銅蒸汽雷射器；以及金蒸汽雷射器。藉由照射這種雷射光束的基波以及這種基波的第二高次諧波至第四高次諧波的雷射光束，可以使其結晶性良好。注意，作為雷射光束最好使用比氧化物半導體膜的帶隙能極大的雷射光束。例如，可以使用由KrF、ArF、XeCl、或XeF的受激准分子鐳射振盪器發射的雷射光束。
半導體膜112最好包含具有透光性的材料或高光透過率的材料，但是導電層107a、107b也最好包含具有透光性的材料或高光透過率的材料。從而，當對兩者的光透過率進行比較時，最好導電層107a、107b的光透過率高於或等於半導體膜112的光透過率。這是因為有時導電層107a、107b形成為大面積，為了提高光利用效率，最好其光透過率高。
半導體膜112最好包含具有透光性的材料或高光透過率的材料，但是不局限於此。其可以包含雖然光透過率小但是可以透過光的材料。例如，可以具有矽(Si)、鍺(Ge)而形成。再者，結晶狀態最好具有選自單晶(monosrystal)狀態、多晶(polycrystal)狀態、非晶(amorphous)狀態、微晶(micro-crystal、奈米晶體(nanocrystal)、半非晶)狀態等中的至少一種結晶狀態。在採用非晶的情況下，具有如下優點，因此是最好的：可以在低溫度下製造；並且可以形成大型半導體裝置或顯示裝置；並且可以使用比玻璃熔點低的基板而形成。
由於將半導體膜112最好用作半導體，因此其最好具有適合於半導體的電阻率。另一方面，將導電層107a、107b最好用作導體。由此，半導體膜112的電阻率最好高於導電層107a、107b的電阻率。
接著，如圖4C、圖5C所示，在半導體膜112上利用光刻法形成抗蝕劑掩模(未圖示)，並使用抗蝕劑掩模進行蝕刻來形成加工為所希望的形狀的半導體層113(也稱為島狀半導體層)。蝕刻可以使用稀釋到0.05%的氫氟酸、鹽酸等。
將半導體層113可以用作電晶體的半導體層(主動層)或電晶體的半導體層(主動層)的一部分。或者，將半導體層113可以用作MOS電容或MOS電容的一部分。或者，將半導體層113可以用作減少佈線與佈線的交叉部中的寄生電容的膜。注意，雖然未圖示，但也可以形成包含賦予一種導電型的雜質元素的半導體層，以在半導體層113中形成源區及汲區。
接著，如圖4D、圖5D所示，以覆蓋半導體層113及絕緣膜111的方式利用濺射法層疊形成導電膜114和導電膜115。連續進行該工序，也可以使用多室連續進行濺射。藉由連續形成導電膜114和導電膜115，可以提高產率，並可以抑制雜質及灰塵的混入。
導電膜114的光透過率最好充分高。此外，導電膜114的光透過率最好高於導電膜115的光透過率。
導電膜114可以使用氧化銦錫(ITO)、包含氧化銦錫和氧化矽的ITSO、有機銦、有機錫、氧化鋅、氮化鈦等。此外，也可以使用包含氧化鋅(ZnO)的氧化銦鋅(IZO(indium zincoxide))、氧化鋅(ZnO)、摻雜有鎵(Ga)的ZnO、氧化錫(SnO2 )、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫等。藉由使用濺射法並使用這些材料，可以單層結構或疊層結構形成導電膜114。注意，在採用疊層結構的情況下，最好所有多個膜的光透過率充分高。
最好由具有與形成導電膜102的材料大概相同的材料構成導電膜114。大概相同的材料是指主要成分的元素為相同的材料，從雜質的觀點來看，有時包含的元素的種類、濃度等不同。像這樣，藉由使用大概相同的材料，具有如下優點：在利用濺射法、蒸鍍等形成具有透光性的導電膜的情況下，可以共同使用材料。而若可以共同使用材料，則可以使用同一個製造裝置，這樣可以順利進行製造工序，並可以提高產率，從而可以實現低成本化。
最好導電膜115的電阻率充分低，並且其導電率充分高。此外，導電膜114的電阻率最好高於導電膜115的電阻率。注意，將導電膜114用作導電層，導電膜114的電阻率最好低於絕緣層的電阻率。
導電膜115可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或以這些為主要成分的合金材料，並使用濺射法或真空蒸鍍法以單層結構或疊層結構來形成。此外，在以疊層結構形成導電膜115的情況下，可以在多個膜中包含具有透光性的導電膜。
此外，最好由具有與形成導電膜103的材料不同的材料構成導電膜115。或者，最好由具有與具有遮光性的導電膜不同的疊層結構構成導電膜115。這是因為在很多情況下，在製造工序中對導電膜115和導電膜103施加的溫度不同。一般地，與導電膜115相比，在很多情況下導電膜103處於高溫下。從而，與導電膜115相比，導電膜103最好使用熔點高的材料或採用疊層結構。另外，與導電膜115相比，導電膜103最好使用不易產生小丘的材料或採用疊層結構。另外，有時導電膜115構成供應視頻信號的信號線，所以最好使用比導電膜103佈線電阻小的材料或採用疊層結構。
在導電膜114上形成導電膜115的情況下，有時兩者的膜起反應。例如，在導電膜114的上一側的面(接觸於導電膜115的面)為ITO的情況下，在導電膜115的下一側的面(接觸於導電膜114的面)為鋁的情況下，兩者的膜起化學反應。從而，為了避免上述情況，導電膜115的下一側的面(接觸於導電膜114的面)最好使用高熔點材料。例如，作為高熔點材料的例子，可以舉出鉬(Mo)、鈦(Ti)、鎢(W)、釹(Nd)等。然後，在這些的膜上，最好使用高導電率的材料以多層膜形成導電膜115。作為高導電率的材料，可以舉出鋁(Al)、銅(Cu)、銀(Ag)等。這些材料具有遮光性及反射性。
接著，如圖6A及圖7A所示，在導電膜115上形成抗蝕劑掩模118a至118c。抗蝕劑掩模118a至118c是藉由利用多級灰度掩模具有厚度不同的區域的抗蝕劑掩模。
如圖6A至圖7A所示，半色調掩模由透過光的基板116上的半透光層117b至117d及遮光層117a構成。從而，在導電膜115上的後面成為儲存電容部的上部電極、源極電極或汲極電極的部分形成較薄的抗蝕劑掩模，而在後面成為源極電極佈線的部分形成較厚的抗蝕劑掩模。
如圖6B及圖7B所示，使用抗蝕劑掩模118a至118c對導電膜114及導電膜115進行蝕刻。藉由進行蝕刻，可以形成導電層119a、導電層120a、導電層119b、導電層120b、導電層119c、導電層120c。
在此，藉由對半導體層113使用稀釋了的氫氟酸進行蝕刻，可以對通道的一部分進行蝕刻。
接著，如圖6C及圖7C所示，對抗蝕劑掩模118a至118c進行利用氧電漿的灰化處理。藉由對抗蝕劑掩模118a至118c進行利用氧電漿的灰化處理，去除抗蝕劑掩模118b、118c，而使其下方的導電層120a、120c露出。此外，抗蝕劑掩模118a縮小，而其作為抗蝕劑掩模121留下。藉由使用利用多級灰度掩模形成的抗蝕劑掩模，不再增加抗蝕劑掩模，因此可以使工序簡化。
接著，如圖8A及圖9A所示，使用抗蝕劑掩模121對具有遮光性的導電層進行蝕刻。其結果，導電層120a的一部分、120c被去除，而使導電層119b、119c露出。此外，以留下形成有抗蝕劑掩模121的部分的方式去除導電層119a、120a。這是因為藉由灰化處理使抗蝕劑掩模118a縮小，而使導電層120a露出。從而，不由抗蝕劑掩模121覆蓋的具有遮光性的導電層也同時被蝕刻。由此，導電層122和導電層119a各個層所具有的面積大不一樣。換言之，導電層119a具有的面積大於導電層122具有的面積。此外，導電層122和導電層119a具有導電層122和導電層119a重疊的區域以及導電層122和導電層119a不重疊的區域。
當去除具有遮光性的導電層時，有時去除具有透光性的導電層的一部分(例如，接觸於具有遮光性的導電層的表面部分等)。具有透光性的導電層被去除的程度，取決於具有透光性的導電層和具有遮光性的導電層的蝕刻的選擇比。由此，例如在很多情況下，由導電層122覆蓋的區域的導電層119a的膜厚度厚於不由導電層122覆蓋的區域的導電層119a的膜厚度。
此外，可以將導電層122及導電層119a的主要為其一部分的區域(主要為導電層122的區域)用作源極電極佈線或源極電極佈線的一部分，並將其他一部分的區域(主要為只有導電層119a的區域)用作電晶體的源極電極或源極電極的一部分。更最好地，導電層122和導電層119a重疊的區域有時具有高導電率的導電層122，最好將該區域用作源極電極佈線或源極電極佈線的一部分。或者，更最好地，沒有設置導電層122的區域中的導電層119a有時可以透過光，將該區域用作電晶體的源極電極或源極電極的一部分。
從而，可以認為在導電層122及導電層119a中，用作源極電極的佈線和用作源極電極佈線的佈線(或者，用作源極電極佈線的佈線中的至少一個層)是連接著的。或者，可以認為在導電層122及導電層119a中，源極電極佈線所具有的至少一個層的面積形成為大於源極電極佈線所具有的其他層的面積，將面積較大的區域的一部分用作源極電極。或者，可以認為在導電層122及導電層119a中，導電層119a的面積形成為大於導電層122的面積，將面積較大的區域的一部分用作源極電極。換言之，可以認為將源極電極佈線的一部分用作源極電極或源極電極的一部分。或者，可以認為在主要用作源極電極或源極電極的一部分的導電層的導電層119a上，設置主要用作源極電極佈線或源極電極佈線的一部分的導電層的導電層122。
在此，說明瞭源極電極，但是根據電壓的大小、或電晶體的極性等，源極電極和汲極電極可以互相替換，所以源極電極可以被替換為汲極電極。
此外，可以將具有遮光性的導電層及導電層119c的主要是其一部分的區域(主要為具有遮光性的導電層的區域)用作電容佈線或電容佈線的一部分，而將其他區域(主要為只有導電層119c的區域)用作電容元件的電極或電容元件的電極的一部分。更最好地，在具有遮光性的導電層和導電層119c重疊的區域中，有時包括高導電率的具有遮光性的導電層，因此最好將該區域用作電容佈線或電容佈線的一部分。或者，更最好地，沒有設置具有遮光性的導電層的區域中的導電層119c有時可以透過光，所以最好將區域用作電容元件的電極或電容元件的電極的一部分。
從而，可以認為在具有遮光性的導電層及導電層119c中，具有用作電容元件的電極的佈線和用作電容元件的佈線(或者，用作電容佈線的佈線中的至少一個層)是連接著的。或者，可以認為在具有遮光性的導電層及導電層119c中，電容佈線所具有的至少一個層的面積形成為大於電容佈線所具有的其他層的面積，將面積較大的區域的一部分用作電容元件的電極。或者，可以認為在具有遮光性的導電層及導電層119c中，導電層119c的面積形成為大於具有遮光性的導電層，將面積較大的區域的一部分用作電容元件的電極。換言之，可以認為將電容佈線的一部分用作電容元件的電極或電容元件的電極的一部分。或者，可以認為在主要用作電容元件的電極或電容元件的電極的一部分的導電層的導電層119c上，設置有主要用作電容佈線或電容佈線的一部分的導電層的導電層122。
接著，如圖8B及圖9B所示，去除抗蝕劑掩模121。藉由上述步驟，可以製造電晶體130、電容元件131，並可以使電晶體130、電容元件131成為具有透光性的元件。
由於圖9B是對於形成主動電極或汲極電極的方向旋轉90度的截面圖，因此未圖示源極電極或汲極電極。
接著，如圖8C及圖9C所示，形成絕緣膜123。可以單層結構或疊層結構形成絕緣膜123。在以疊層結構形成絕緣膜123的情況下，最好各個膜的光透過率充分高。將絕緣膜123用作保護電晶體免受雜質等的影響的絕緣膜。此外，絕緣膜123緩和電晶體、電容元件、或佈線等導致的凹凸，將其可以用作使形成有電晶體、電容元件、或佈線等的表面平坦化的絕緣膜。換言之，絕緣膜123可以用作平坦化膜。
尤其是，由於可以使電晶體130、電容元件131成為具有透光性的元件，因此為了使配置有這些的區域也可以用作開口區域，緩和電晶體130、電容元件131或佈線等導致的凹凸，最好使形成有這些元件的上部平坦化。
絕緣膜123最好使用具有氮化矽的膜形成。由於氮化矽膜阻擋雜質的效果高，因此是最好的。或者，絕緣膜123最好使用具有有機材料的膜形成。作為有機材料的例子，最好使用丙烯、聚醯亞胺、聚醯胺等。由於這些有機材料使凹凸平坦化的功能高，因此是最好的。從而，在使用氮化矽膜和有機材料的膜並以疊層結構形成絕緣膜123的情況下，最好在其下一側設置氮化矽膜，並且在其上一側配置有機材料的膜。
此外，絕緣膜123可以用作濾色片。藉由在基板101上設置濾色片，在對置基板上不需要設置濾色片，因而不需要用於調節兩個基板的位置的餘地，因此可以容易製造面板。
接著，去除絕緣膜123、或絕緣膜123及絕緣膜111的一部分而形成接觸孔。
接著，如圖8D及圖9D所示，在絕緣膜123及接觸孔上形成導電膜，藉由對該導電膜的一部分進行蝕刻，形成124a、124b。可以單層結構或疊層結構形成導電膜。在採用疊層結構的情況下，最好各個膜的光透過率充分高。
將導電膜124a、124b可以用作像素電極。或者，將導電膜124a、124b可以用作電容元件的電極。因此，最好由具有透光性的材料或高光透過率的材料構成導電膜124a、124b。
透過接觸孔，導電膜124a、124b可以使源極電極佈線、源極電極、閘極佈線、閘極電極、像素電極、電容佈線、電容元件的電極等彼此連接。從而，將導電膜124a、124b可以用作連接導體和導體的佈線。
最好由大概相同的材料構成導電膜124a、124b、導電膜102。或者，最好由大概相同的材料構成導電膜124a、124b、導電膜114。像這樣，藉由使用大概相同的材料，具有如下優點：在利用濺射法、蒸鍍等形成具有透光性的導電膜的情況下，可以共同使用材料。而若可以共同使用材料，則可以使用同一個製造裝置，這樣可以順利進行製造工序，並可以提高產率，從而可以實現低成本化。
雖然在本實施例模式中示出通道蝕刻型電晶體的製造方法，但是本發明的方式不局限於此，也可以製造通道保護型電晶體。在圖19中示出通道保護型電晶體的截面圖的一例。在製造通道保護型電晶體的情況下，可以直到圖4A至圖5A與通道蝕刻型同樣地製造。接著，在圖4B及圖5B中，在形成半導體膜112之後，形成保護膜132。作為保護膜132，可以適當地使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等。接著，在保護膜132上形成抗蝕劑掩模，藉由進行蝕刻，可以將保護膜形成為所希望的形狀而形成通道保護層。然後，圖4C及圖5C以後，除了去除通道的一部分的工序以外，與通道蝕刻型的製造方法同樣進行即可。
如上所述，藉由應用本發明的一個方式，可以形成具有透光性的電晶體或具有透光性的電容元件。由此，即使在像素內配置電晶體、電容元件的情況下，也可以提高開口率。再者，由於連接電晶體和元件(例如其他電晶體)的佈線，或連接電容元件和元件(例如其他電容元件)的佈線可以使用低電阻率且高導電率的材料而形成，因此可以減少信號的波狀畸變，而可以減少因佈線電阻而導致的電壓降低。
下面，將使用圖10A和10B對與圖1A和1B不同的元件基板的其他例子進行說明。圖10A是根據本實施例模式的半導體裝置的俯視圖，圖10B是F-G的截面圖。與圖1A和1B不同之處是使儲存電容部的下部電極(導電層107c)的面積增大，並使儲存電容部的上部電極為像素電極124。儲存電容部的尺寸最好成為像素間距的七成以上，或成為八成以上。以下，由於儲存電容部及儲存電容佈線以外的結構與圖1A和1B所示的結構相同，因此省略詳細說明。
藉由採用這種結構，當形成源極電極佈線及源極電極或汲極電極時，由於不需要形成儲存電容部的上部電極，因此可以提高透過率。此外，可以形成較大面積的高透過率的儲存電容部。藉由使儲存電容部的尺寸增大，即使電晶體截止，也容易維持像素電極的電位。另外，可以使饋通電位降低。另外，即使將儲存電容部的尺寸形成為大，也可以提高開口率並可以降低耗電量。此外，由於絕緣層為兩層，因此可以防止形成在絕緣膜中的針孔等所導致的層間短路。另外，可以減少電容佈線的凹凸，並可以抑制液晶的取向錯亂。
下面，將使用圖11A和11B對與圖1A和1B不同的元件基板的其他例子進行說明。圖11A是根據本實施例模式的半導體裝置的俯視圖，圖11B是H-I的截面圖。與圖1A和1B不同之處是使儲存電容部的下部電極(導電層107d)的面積增大，並按順序層疊具有透光性的導電層和具有遮光性的導電層而形成電容佈線，並且使儲存電容部的上部電極(導電層119d)的尺寸增大。儲存電容部的尺寸最好成為像素間距的七成以上，或成為八成以上。以下，由於儲存電容部以外的結構與圖1A和1B所示的結構相同，因此省略詳細說明。
藉由採用這種結構，由於電容佈線可以使用低電阻率且高導電率的材料形成，因此可以減少信號的波狀畸變，而可以減少因佈線電阻導致的電壓降低。此外，即使因像素電極的接觸孔所導致的凹凸而發生液晶的取向錯亂，借助於電容佈線的具有遮光性的導電層，可以防止漏光。此外，藉由使儲存電容的尺寸增大，即使電晶體截止，也容易維持像素電極的電位。另外，可以使饋通電位降低。另外，即使將儲存電容形成為大尺寸，也可以提高開口率並可以降低耗電量。
下面，將使用圖12A和12B對與圖1A和1B不同的元件基板的其他例子進行說明。圖12A是根據本實施例模式的半導體裝置的俯視圖，圖12B是J-K的截面圖。與圖1A和1B不同之處是使用作儲存電容部的下部電極的具有透光性的導電層107c的尺寸增大，並使用作儲存電容部的上部電極的具有透光性的導電層119e的尺寸增大。儲存電容部的尺寸最好成為像素間距的七成以上，或成為八成以上。以下，儲存電容部以外的結構與圖1A和1B所示的結構相同，因此省略詳細說明。
藉由採用這種結構，可以形成較大尺寸的高透過率的儲存電容。藉由使儲存電容的尺寸增大，即使電晶體截止，也容易維持像素電極的電位。另外，可以使饋通電位降低。另外，即使儲存電容形成為大，也可以提高開口率並可以降低耗電量。
下面，將使用圖14A和14B對根據本實施例模式的顯示裝置的外觀及截面進行說明。圖14A是藉由使用密封材料4005將形成在第一基板4001上的具有半導體層的薄膜電晶體4010及液晶元件4013密封在第一基板4001與第二基板4006之間的液晶顯示裝置的俯視圖，圖14B相當於沿圖14A的A-A' 截面圖。
以圍繞在第一基板4001上設置的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶4008一起由第一基板4001、密封材料4005、以及第二基板4006密封。另外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有在另外準備的基板上由多晶半導體膜形成的信號線驅動電路4003。注意，雖然在本實施例模式中，對將具有使用多晶半導體膜的薄膜電晶體的信號線驅動電路貼合到第一基板4001的一例進行說明，但是也可以由使用單晶半導體的電晶體形成信號線驅動電路並貼合。圖14B例示包含於信號線驅動電路4003的由多晶半導體膜形成的薄膜電晶體4009。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖14B例示包含於像素部4002的薄膜電晶體4010。薄膜電晶體4010相當於使用半導體層的薄膜電晶體。雖然在像素部4002中未圖示儲存電容部，但是可以形成圖1A和1B、圖10A和10B至圖12A和12B所示那樣的儲存電容部。
如上所述，按順序層疊具有透光性的導電層、具有遮光性的導電層而形成電連接於電晶體的閘極電極的閘極佈線，按順序層疊具有透光性的導電層、具有遮光性的導電層而形成電連接於電晶體的源極電極或汲極電極的源極電極佈線。換言之，電晶體的閘極電極由構成閘極佈線的具有透光性的導電層的一部分形成，並且源極電極或汲極電極由構成源極電極佈線的具有透光性的導電層的一部分構成。
藉由按順序層疊具有透光性的導電層和具有遮光性的導電層而形成閘極佈線及源極電極佈線，可以降低佈線電阻，而可以降低耗電量。此外，由於閘極佈線及源極電極佈線使用具有遮光性的導電層來構成，所以可以使像素之間遮光。換言之，借助於設在行方向上的閘極佈線、設在列方向上的源極電極佈線，即使不使用黑矩陣也可以對像素之間的空隙進行遮光。
像這樣，藉由由具有透光性的導電層構成儲存電容部，可以提高開口率。此外，藉由由具有透光性的導電層構成儲存電容部，可以使儲存電容部的尺寸增大，即使電晶體截止，也容易維持像素電極的電位。
此外，4013相當於液晶元件，液晶元件4013所具有的像素電極4030藉由佈線4040電連接於薄膜電晶體4010。液晶元件4013的對置電極4031形成在第二基板4006上。像素電極4030、對置電極4031以及液晶4008彼此重疊的部分相當於液晶元件4013。
此外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(代表性的為不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，即纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以採用由PVF薄膜或聚酯薄膜夾有鋁箔的結構的薄片。
另外，4035相當於球狀的隔離物，其用於控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置。注意，也可以使用藉由對絕緣膜進行選擇性的蝕刻而獲得的隔離物。
此外，供應給另外形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，藉由引導佈線4014、4015從FPC4018提供。
在本實施例模式中，連接端子4016由與液晶元件4013所具有的像素電極4030相同的導電膜形成。另外，引導佈線4014、4015由與佈線4040相同的導電膜形成。
連接端子4016透過各向異性導電膜4019電連接於FPC4018所具有的端子。
注意，雖然未圖示，但是本實施例模式所示的液晶顯示裝置具有取向膜、偏光板，進而也可以具有濾色片、遮罩膜。
注意，圖14A和14B示出另外形成信號線驅動電路4003並安裝到第一基板4001的例子，但是本實施例模式不局限於該結構。既可以另外形成掃描線驅動電路並安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
下面，將使用圖18A和18B對相當於半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面進行說明。圖18A是藉由使用密封材料4505將形成在第一基板4501上的將實施例模式1所示的In-Ga-Zn-O類非單晶膜用作半導體層的可靠性高的薄膜電晶體4509、4510及發光元件4511密封在第一基板4501與第二基板4506之間的面板的俯視圖，圖18B相當於沿圖18A的H-I的截面圖。
以圍繞在第一基板4501上設置的像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。另外，在像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填充劑4507一起由第一基板4501、密封材料4505、以及第二基板4506密封。像這樣，為了不被暴露於空氣，最好由氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料來封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b具有多個薄膜電晶體，圖18B例示包含於像素部4502的薄膜電晶體4510以及包含於信號線驅動電路4503a的薄膜電晶體4509。
薄膜電晶體4509、4510可以應用將In-Ga-Zn-O類非單晶膜用作半導體層的可靠性高的實施例模式1所示的薄膜電晶體。在本實施例模式中，薄膜電晶體4509、4510為n通道型薄膜電晶體。
此外，4511相當於發光元件，發光元件4511所具有的像素電極的第一電極層4517電連接於薄膜電晶體4510的源極電極層或汲極電極層。注意，雖然發光元件4511的結構是第一電極層4517、場致發光層4512、第二電極層4513的疊層結構，但是不局限於本實施例模式所示的結構。根據從發光元件4511取出光的方向，可以適當地改變發光元件4511的結構。
隔離牆4520使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷而形成。尤其是，最好使用感光性的材料，並在第一電極層4517上形成開口部，該開口部的側壁形成為具有連續的曲率的傾斜面。
場致發光層4512既可以由單層構成，又可以由多個層的疊層構成。
最好在第二電極層4513及隔離牆4520上形成保護膜，以便防止氧、氫、二氧化碳或水分等侵入到發光元件4511中。保護膜可以使用氮化矽膜、氮氧化矽膜、DLC膜等形成。
此外，提供到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b或像素部4502的各種信號及電位從FPC4518a、4518b供給。
在本實施例模式中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515與FPC4518a所具有的端子透過各向異性導電膜4519電連接。
作為位於在發光元件4511的光的取出方向上的基板的第二基板必須是透光性的基板。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作為填充劑4507除了氮或氬等惰性氣體之外，還可以使用紫外線硬化樹脂或熱硬化樹脂，即可以使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例模式中作為填充劑使用氮。
此外，若有需要，也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、以及濾色片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置反射防止膜。例如，可以實施抗眩光處理，該處理是能夠利用表面的凹凸來擴散反射光而降低眩光的。
作為信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b，可以安裝在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路。另外，既可以另行僅形成信號線驅動電路或其一部分而安裝，又可以另行僅形成掃描線驅動電路或其一部分而安裝，本實施例模式不局限於圖18A和18B。
藉由上述工序，可以製造作為半導體裝置的具有高可靠性的發光顯示裝置(顯示面板)。
如上所述，藉由應用本實施例模式而製造顯示裝置，可以形成在像素部中具有透光性的電晶體或具有透光性的電容元件。由此，即使在像素內配置電晶體、電容元件的情況下，也可以提高開口率。從而，可以製造高輝度的顯示裝置。再者，由於連接電晶體和元件(例如其他電晶體)的佈線，或連接電容元件和元件(例如其他電容元件)的佈線可以使用低電阻率且高導電率的材料而形成，因此可以減少信號的波狀畸變，而可以減少因佈線電阻導致的電壓降低。
本實施例模式可以適當地與其他實施例模式所記載的結構組合來實施。
實施例模式2
可以將根據本發明的一個方式而得到的元件基板、以及使用其的顯示裝置等使用於主動矩陣型顯示裝置面板。就是說，可以在將這些安裝到顯示部的所有的電子設備中實施本發明的一個方式。
作為這種電子設備，可以舉出影像拍攝裝置如攝像機和數位照相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航系統、投影機、汽車音響、個人電腦、可攜式資訊終端(移動電腦、移動電話或電子書籍等)等。圖15A至15C示出其一例。
圖15A表示電視裝置。如圖15A所示，可以將顯示面板組裝在框體中來完成電視裝置。由顯示面板形成主畫面2003，並且，作為其他附屬裝置還具有揚聲器部分2009、操作開關等。如上所述，可以完成電視裝置。
如圖15A所示，在框體2001中組裝利用顯示元件的顯示用面板2002，並且可以由接收機2005接收普通的電視廣播，而且藉由數據機2004連接到有線或無線方式的通訊網絡，從而還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通訊。電視裝置的操作可以由組裝在框體中的開關或另外形成的遙控單元2006進行，並且該遙控單元也可以設置有顯示輸出的資訊的顯示部2007。
另外，電視裝置還可以附加有如下結構：除了主畫面2003以外，使用第二顯示面板形成子畫面2008，來顯示頻道或音量等。在這種結構中，也可以利用視角優越的液晶顯示面板形成主畫面2003，並且利用能夠以低耗電量進行顯示的發光顯示面板形成子畫面2008。另外，為了優先低耗電量化，也可以採用如下結構：利用發光顯示面板形成主畫面2003，利用發光顯示面板形成子畫面2008，並且子畫面2008能夠點亮和熄滅。
藉由應用本發明的一個方式，由於可以形成高開口率的像素，因此可以製造高輝度的顯示裝置。從而，可以實現電視裝置的低耗電量化。
圖15B表示可攜式電話機2301的一例。該可攜式電話機2301藉由包括顯示部2302、操作部2303等來構成。藉由在顯示部2302中應用本發明的一個方式，由於可以形成高開口率的像素，因此可以製造高輝度的顯示裝置。從而，可以實現可攜式電話機的低耗電量化。
另外，圖15C所示的可攜式電腦包括主體2401、顯示部2402等。藉由在顯示部2402中應用本發明的一個方式，由於可以形成高開口率的像素，因此可以製造高輝度的顯示裝置。從而，可以實現電腦的低耗電量化。
圖16A至16C示出智慧手機的結構的一例，例如在顯示部中，應用具有上述實施例模式所示的薄膜電晶體的元件基板及具有其的顯示裝置。圖16A是正視圖，圖16B是後視圖，而圖16C是展開圖。智慧手機由框體1111及框體1002這兩個框體構成。智慧手機具有手機和可攜式資訊終端雙方的功能，並裝有電腦，其除了音頻通話以外還可以進行各種各樣的資料處理，也稱為智慧型電話(smartphone)。
手機由框體1111及框體1002這兩個框體構成。框體1111具有顯示部1101、揚聲器1102、麥克風1103、操作鍵1104、指標裝置1105、表面影像拍攝裝置用透鏡1106、外部連接端子插口1107、耳機端子1008等，並且框體1002由鍵盤1201、外部記憶插槽1202、背面影像拍攝裝置1203、燈1204等構成。此外，框體1111的內部裝有天線。
此外，除了上述結構以外，還可以裝有非接觸IC晶片、小型記憶裝置等。
在圖16A中，框體1111和框體1002彼此重疊，從圖16A的狀態框體1111和框體1002滑動而如圖16C所示地展開。可以對顯示部1101組裝上述實施例模式所示的顯示裝置，並且根據使用方式而適當地改變顯示方向。因為在同一個表面上具有顯示部1101及表面影像拍攝裝置用透鏡1106，所以可以進行電視電話。此外，可以將顯示部1101用作取景器，並且使用背面影像拍攝裝置1203及燈1204而攝影靜態圖像和動態圖像。
揚聲器1102及麥克風1103不局限於音頻通話，而可以用於電視電話、錄音、再生等用途。藉由利用操作鍵1104，可以進行打電話或接電話、電子郵件等簡單的資訊輸入、畫面的捲動、遊標的移動等。
此外，在要處理的信息量大諸如當製作檔、或者用作可攜式資訊終端等時，使用鍵盤1201是方便的。使彼此重疊的框體1111和框體1002(圖16A)滑動並如圖16C所示地展開而可以用作可攜式資訊終端。此外，藉由利用鍵盤1201、指標裝置1105，可以順利進行遊標的操作。外部連接端子插口1107可以與交流整流器及USB電纜等各種電纜連接，而可以進行充電以及與個人電腦等的資料通訊。此外，藉由將記錄媒體插入於外部記憶插槽1202，可以對應於更大量的資料保存以及移動。
框體1002的背面(圖16B)具有背面影像拍攝裝置1203以及燈1204，並且將顯示部1101用作取景器而可以攝影靜態圖像和動態圖像。
此外，除了上述功能結構以外，還可以具有紅外線通訊功能、USB埠、電視單波段(one segment)接收功能、非接觸IC晶片、耳機插口等。
藉由應用上述實施例模式所示的顯示裝置，可以提供圖像品質得到提高的智慧型電話。
本實施例模式可以適當地與其他實施例模式組合來實施。
本案係根據2008年5月16日在日本專利局申請的日本專利申請案第2008-130162號，其整個內容亦併入做為參考。
101．．．基板
102．．．導電膜
103．．．導電膜
104．．．基板
105a．．．半透光層
105b．．．遮光層
105c．．．半透光層
106a．．．抗蝕劑掩模
106b．．．抗蝕劑掩模
107a．．．導電層
107b．．．導電層
108a．．．導電層
108b．．．導電層
109．．．抗蝕劑掩模
110a．．．導電層
110b．．．導電層
111．．．絕緣膜
112．．．半導體膜
113．．．半導體層
114．．．導電膜
115．．．導電膜
116．．．基板
117a．．．遮光層
117b．．．半透光層
117c．．．半透光層
117d．．．半透光層
118a．．．抗蝕劑掩模
118b．．．抗蝕劑掩模
118c．．．抗蝕劑掩模
119a．．．導電層
119b．．．導電層
119c．．．導電層
120a．．．導電層
120b．．．導電層
120c．．．導電層
121．．．抗蝕劑掩模
122．．．導電層
123．．．絕緣膜
124．．．像素電極
124a．．．導電膜
124b．．．導電膜
130．．．電晶體
131．．．電容元件
132．．．保護膜
180．．．灰度掩模
181．．．基板
182．．．遮光部
183．．．繞射光柵部
185．．．半色調掩模
186．．．基板
187．．．半透光部
188．．．遮光部
301．．．源極電極佈線部
302．．．電晶體部
303．．．閘極佈線部
304．．．儲存電容部
1002．．．框體
1101．．．顯示部
1102．．．揚聲器
1103．．．麥克風
1104．．．操作鍵
1105．．．指標裝置
1106．．．表面影像拍攝裝置用透鏡
1107．．．外部連接端子插口
1008．．．耳機端子
1111．．．框體
1201．．．鍵盤
1202．．．外部記憶插槽
1203．．．背面影像拍攝裝置
1204．．．燈
2001．．．框體
2002．．．顯示用面板
2003．．．主畫面
2004．．．數據機
2005．．．接收機
2006．．．遙控單元
2007．．．顯示部
2008．．．子畫面
2009．．．揚聲器部分
2301．．．可攜式電話機
2302．．．顯示部
2303．．．操作部
2401．．．主體
2402．．．顯示部
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶
4009．．．薄膜電晶體
4010．．．薄膜電晶體
4013．．．液晶元件
4014．．．佈線
4015．．．佈線
4016．．．連接端子
4018．．．FPC
4019．．．各向異性導電膜
4030．．．像素電極
4031．．．對置電極
4035．．．隔離物
4040．．．佈線
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4505．．．密封材料
4506．．．基板
4507．．．填充劑
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．場致發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4518a．．．FPC
4518b．．．FPC
4519．．．各向異性導電膜
4520．．．隔離牆
在附圖中：
圖1A和1B是根據本發明的一個方式的半導體裝置的俯視圖及截面圖；
圖2A至2D是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖3A至3D是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖4A至4D是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖5A至5D是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖6A至6C是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖7A至7C是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖8A至8D是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖9A至9D是說明根據本發明的一個方式的半導體裝置的製造方法的截面圖；
圖10A和10B是根據本發明的一個方式的半導體裝置的俯視圖及截面圖；
圖11A和11B是根據本發明的一個方式的半導體裝置的俯視圖及截面圖；
圖12A和12B是根據本發明的一個方式的半導體裝置的俯視圖及截面圖；
圖13A-1至13B-2是說明可應用於本發明的一個方式的多級灰度掩模的圖；
圖14A和14B是說明根據本發明的一個方式的顯示裝置的俯視圖及截面圖；
圖15A至15C是說明使用根據本發明的一個方式的顯示裝置的電子設備的圖；
圖16A至16C是說明使用根據本發明的一個方式的顯示裝置的電子設備的圖；
圖17和17B是根據本發明的一個方式的半導體裝置的俯視圖及截面圖；
圖18A和18B是說明根據本發明的一個方式的顯示裝置的俯視圖及截面圖；
圖19是根據本發明的一個方式的半導體裝置的截面圖。
107a．．．導電層
107b．．．導電層
110a．．．導電層
110b．．．導電層
111．．．絕緣膜
113．．．半導體層
119a．．．導電層
119b．．．導電層
119c．．．導電層
122．．．導電層
123．．．絕緣膜
124．．．像素電極
130．．．電晶體
131．．．電容元件

Claims (22)

  1. 一種半導體裝置，包括：包括閘極電極的閘極佈線；至少覆蓋所述閘極電極的閘極絕緣膜；設在所述閘極絕緣膜上的島狀半導體膜；包括源極電極的源極電極佈線；覆蓋所述島狀半導體膜和包括所述源極電極的源極電極佈線的層間絕緣膜；設在所述層間絕緣膜上且電連接於所述島狀半導體膜的像素電極；以及電容佈線，其中，所述閘極電極包括第一導電膜，所述閘極佈線具有包括所述第一導電膜和第二導電膜的疊層結構，所述源極電極包括第三導電膜，以及所述源極電極佈線具有包括所述第三導電膜和第四導電膜的疊層結構。
  2. 如申請專利範圍第1項的半導體裝置，其中所述第一導電膜及所述第三導電膜具有透光性。
  3. 如申請專利範圍第1項的半導體裝置，其中所述第二導電膜及所述第四導電膜具有遮光性。
  4. 如申請專利範圍第1項的半導體裝置，其中所述 第二導電膜及第四導電膜的導電率高於所述第一導電膜及第三導電膜的導電率。
  5. 如申請專利範圍第1項的半導體裝置，其中使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成所述第二導電膜。
  6. 如申請專利範圍第1項的半導體裝置，其中使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成所述第四導電膜。
  7. 如申請專利範圍第1項的半導體裝置，其中所述半導體膜為選自氧化鋅、氧化鈦、氧化鎂鋅、氧化鎘鋅、氧化鎘、InGaO3 (ZnO)5 及a-IGZO中的任何一種。
  8. 一種半導體裝置，包括：包括閘極電極的閘極佈線；至少覆蓋所述閘極電極的閘極絕緣膜；設在所述閘極絕緣膜上的島狀半導體膜；包括源極電極的源極電極佈線；覆蓋所述島狀半導體膜和包括所述源極電極的源極電極佈線的層間絕緣膜；設在所述層間絕緣膜上且電連接於所述島狀半導體膜的像素電極；電容佈線，以及具有將所述閘極絕緣膜用作電介質，且由第一導電膜和第三導電膜形成的儲存電容器，其中，所述閘極電極包括所述第一導電膜， 所述閘極佈線具有包括所述第一導電膜和第二導電膜的疊層結構，所述源極電極包括所述第三導電膜，以及所述源極電極佈線具有包括所述第三導電膜和第四導電膜的疊層結構。
  9. 如申請專利範圍第8項的半導體裝置，其中所述第一導電膜及所述第三導電膜具有透光性。
  10. 如申請專利範圍第8項的半導體裝置，其中所述第二導電膜及所述第四導電膜具有遮光性。
  11. 如申請專利範圍第8項的半導體裝置，其中所述第二導電膜及第四導電膜的導電率高於所述第一導電膜及第三導電膜的導電率。
  12. 如申請專利範圍第8項的半導體裝置，其中使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成所述第二導電膜。
  13. 如申請專利範圍第8項的半導體裝置，其中使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成所述第四導電膜。
  14. 如申請專利範圍第8項的半導體裝置，其中所述半導體膜為選自氧化鋅、氧化鈦、氧化鎂鋅、氧化鎘鋅、氧化鎘、InGaO3 (ZnO)5 及a-IGZO中的任何一種。
  15. 一種半導體裝置，包括：包括閘極電極的閘極佈線；至少覆蓋所述閘極電極的閘極絕緣膜； 設在所述閘極絕緣膜上的島狀半導體膜；包括源極電極的源極電極佈線；覆蓋所述島狀半導體膜和包括所述源極電極的源極電極佈線的層間絕緣膜；設在所述層間絕緣膜上且電連接於所述島狀半導體膜的像素電極；以及電容佈線，其中，所述閘極電極包括第一導電膜，所述閘極佈線具有包括所述第一導電膜和第二導電膜的疊層結構，所述源極電極包括第三導電膜，所述源極電極佈線具有包括所述第三導電膜和第四導電膜的疊層結構，以及所述電容佈線包括與形成所述半導體膜的材料相同的材料。
  16. 如申請專利範圍第15項的半導體裝置，其中所述第一導電膜及所述第三導電膜具有透光性。
  17. 如申請專利範圍第15項的半導體裝置，其中所述第二導電膜及所述第四導電膜具有遮光性。
  18. 如申請專利範圍第15項的半導體裝置，其中所述第二導電膜及第四導電膜的導電率高於所述第一導電膜及第三導電膜的導電率。
  19. 如申請專利範圍第15項的半導體裝置，其中使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co 中的一種或多種元素形成所述第二導電膜。
  20. 如申請專利範圍第15項的半導體裝置，其中使用選自Al、Ti、Cu、Au、Ag、Mo、Ni、Ta、Zr以及Co中的一種或多種元素形成所述第四導電膜。
  21. 如申請專利範圍第15項的半導體裝置，其中所述半導體膜為選自氧化鋅、氧化鈦、氧化鎂鋅、氧化鎘鋅、氧化鎘、InGaO3 (ZnO)5 及a-IGZO中的任何一種。
  22. 一種半導體裝置的製造方法，包括如下步驟：在具有透光性的絕緣基板上，按順序形成第一導電膜和第二導電膜；藉由使用多級灰度掩模形成第一抗蝕劑掩模；藉由使用所述第一抗蝕劑掩模對所述第一導電膜及所述第二導電膜進行蝕刻，以形成其厚度彼此不同的殘留有所述第一導電膜和所述第二導電膜的疊層的部分、以及殘留有所述第一導電膜的部分；對所述第一抗蝕劑掩模進行灰化處理而形成第二抗蝕劑掩模；藉由使用所述第二抗蝕劑掩模對所述第二導電膜進行蝕刻而使所述第一導電膜的一部分露出；以覆蓋所述具有透光性的絕緣基板、所述第一導電膜及所述第二導電膜的方式形成第一絕緣膜；在所述第一導電膜上中間夾著所述第一絕緣膜形成島狀半導體膜；在所述第一絕緣膜上按順序形成第三導電膜和第四導 電膜；藉由使用多級灰度掩模形成第三抗蝕劑掩模；藉由使用所述第三抗蝕劑掩模對所述第三導電膜及所述第四導電膜進行蝕刻，以形成其厚度彼此不同的殘留有所述第三導電膜和所述第四導電膜的疊層的部分、以及殘留有所述第三導電膜的部分；對所述第三抗蝕劑掩模進行灰化處理而形成第四抗蝕劑掩模；藉由使用所述第四抗蝕劑掩模對所述第四導電膜進行蝕刻而使所述第三導電膜的一部分露出。
TW098115149A 2008-05-16 2009-05-07 半導體裝置及其製造方法 TWI478338B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008130162 2008-05-16

Publications (2)

Publication Number Publication Date
TW201013926A TW201013926A (en) 2010-04-01
TWI478338B true TWI478338B (zh) 2015-03-21

Family

ID=41315298

Family Applications (6)

Application Number Title Priority Date Filing Date
TW109115293A TWI729800B (zh) 2008-05-16 2009-05-07 半導體裝置
TW107126665A TWI688083B (zh) 2008-05-16 2009-05-07 半導體裝置
TW110118963A TW202203439A (zh) 2008-05-16 2009-05-07 半導體裝置
TW105115817A TWI696276B (zh) 2008-05-16 2009-05-07 半導體裝置
TW103146542A TWI548070B (zh) 2008-05-16 2009-05-07 半導體裝置及其製造方法
TW098115149A TWI478338B (zh) 2008-05-16 2009-05-07 半導體裝置及其製造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW109115293A TWI729800B (zh) 2008-05-16 2009-05-07 半導體裝置
TW107126665A TWI688083B (zh) 2008-05-16 2009-05-07 半導體裝置
TW110118963A TW202203439A (zh) 2008-05-16 2009-05-07 半導體裝置
TW105115817A TWI696276B (zh) 2008-05-16 2009-05-07 半導體裝置
TW103146542A TWI548070B (zh) 2008-05-16 2009-05-07 半導體裝置及其製造方法

Country Status (4)

Country Link
US (8) US9041202B2 (zh)
JP (9) JP5511218B2 (zh)
KR (5) KR20090119705A (zh)
TW (6) TWI729800B (zh)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5424724B2 (ja) * 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
KR101493662B1 (ko) 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102473733B (zh) 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102576732B (zh) 2009-07-18 2015-02-25 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101882887B1 (ko) 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101823852B1 (ko) 2009-09-16 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 표시 장치
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120071393A (ko) 2009-09-24 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102576174B (zh) 2009-10-09 2018-02-23 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101778513B1 (ko) 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101396102B1 (ko) 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101866734B1 (ko) * 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102063214B1 (ko) 2009-12-28 2020-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101872678B1 (ko) * 2009-12-28 2018-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
JP2011188733A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 移動体、無線給電システムおよび無線給電方法
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20120319104A1 (en) * 2010-02-23 2012-12-20 Sharp Kabushiki Kaisha Method for producing circuit board, circuit board and display device
KR102047354B1 (ko) * 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101929190B1 (ko) * 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130014562A (ko) 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102918650B (zh) * 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
US8791463B2 (en) 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8891051B2 (en) * 2010-10-25 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Backlight and display device
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8730416B2 (en) * 2010-12-17 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
CN103975441B (zh) * 2011-09-27 2017-06-09 凸版印刷株式会社 薄膜晶体管和图像显示装置
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8765612B2 (en) * 2012-09-14 2014-07-01 Nanya Technology Corporation Double patterning process
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809474B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
WO2015046158A1 (ja) * 2013-09-24 2015-04-02 堺ディスプレイプロダクト株式会社 表示装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
JP6577224B2 (ja) * 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
WO2018087631A1 (en) * 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
US11726376B2 (en) 2016-11-23 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2018122665A1 (en) 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
WO2018158653A1 (en) * 2017-02-28 2018-09-07 Novartis Ag Multi-fiber multi-spot laser probe with articulating beam separation
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107768416B (zh) * 2017-10-31 2020-06-02 云谷（固安）科技有限公司 一种显示屏及其制备方法、显示装置
KR102473299B1 (ko) 2017-12-12 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2019135147A1 (ja) 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
KR102590433B1 (ko) * 2018-09-07 2023-10-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
CN111722446B (zh) * 2019-03-22 2023-01-31 夏普株式会社 有源矩阵基板的制造方法
KR20210043792A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 발광 표시 장치
CN110854077B (zh) 2019-10-29 2022-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
KR102409518B1 (ko) 2020-06-22 2022-06-17 조은바이오주식회사 대량의 하천수를 저장하여 인공양어장을 조성함과 동시에 미세먼지 발생량을 줄여주도록 유도시켜서 대기중의 오염된 공기를 개선시킴과 동시에 비중이 무거운 깨끗한 물 분자를 우선적으로 배출하여 오염된 하천수를 깨끗한 하천수로 정화시키도록 구성되는 자연친화적인 친환경 저수시스템을 이용하여 대량의 전기를 생산하면서 저수지, 호수,댐, 석호,하천,강의 수질을 자연정화시키는 자연친화적인 수질정화 친환경공법
US11765824B2 (en) * 2020-07-21 2023-09-19 Panasonic Intellectual Property Management Co., Ltd. Laminated ceramic sintered body board for electronic device, electronic device, chip resistor, and method for manufacturing chip resistor
KR20220069170A (ko) * 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392623B1 (en) * 1999-02-23 2002-05-21 Sharp Kabushiki Kaisha Method for driving active matrix substrate and liquid crystal display device using the same
US20050173734A1 (en) * 2002-05-22 2005-08-11 Hiroto Yoshioka Semiconductor device and display comprising same
US20060102907A1 (en) * 2004-11-17 2006-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
TW200619830A (en) * 2004-12-14 2006-06-16 Samsung Electronics Co Ltd Mask and manufacturing method of a semiconductor device and a thin film transistor array panel using the mask
TW200725901A (en) * 2005-12-20 2007-07-01 Future Vision Inc Liquid crystal display device and method for manufacturing the same
TW200739226A (en) * 2005-12-26 2007-10-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
TW200807124A (en) * 2006-07-28 2008-02-01 Future Vision Inc Liquid crystal display device

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0272329A (ja) 1988-09-07 1990-03-12 Hitachi Ltd 液晶表示装置
JPH07113726B2 (ja) 1989-01-10 1995-12-06 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JP3020568B2 (ja) * 1990-08-24 2000-03-15 株式会社日立製作所 液晶表示装置
JPH0540271A (ja) * 1991-08-06 1993-02-19 Nec Corp アクテイブマトリツクス型液晶表示素子アレイ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
JP3486784B2 (ja) 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5545921A (en) 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3309686B2 (ja) 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US6069370A (en) 1997-03-26 2000-05-30 Nec Corporation Field-effect transistor and fabrication method thereof and image display apparatus
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100193348B1 (ko) 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
JP3222762B2 (ja) * 1996-04-26 2001-10-29 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000101091A (ja) 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP2001332738A (ja) 2000-05-24 2001-11-30 Sony Corp 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002303876A (ja) 2001-01-31 2002-10-18 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
EP1229379A3 (en) 2001-01-31 2007-02-07 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3884625B2 (ja) * 2001-03-14 2007-02-21 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002341373A (ja) 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030203627A1 (en) 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4183990B2 (ja) 2002-07-11 2008-11-19 シャープ株式会社 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7250930B2 (en) 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
EP1729829A1 (en) * 2004-03-02 2006-12-13 Nanotherapeutics, Inc. Compositions for repairing bone and methods for preparing and using such compositions
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101002347B1 (ko) 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP4537929B2 (ja) * 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007142582A (ja) 2005-11-15 2007-06-07 Canon Inc データ通信装置、データ通信方法、プログラム及び記憶媒体
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5244295B2 (ja) 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007199708A (ja) 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5369367B2 (ja) 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI476745B (zh) 2006-05-31 2015-03-11 Semiconductor Energy Lab 顯示裝置、顯示裝置的驅動方法、以及電子設備
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5070743B2 (ja) * 2006-06-13 2012-11-14 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
JP5076372B2 (ja) * 2006-06-16 2012-11-21 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
KR101282893B1 (ko) 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20080006316A (ko) 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080024278A (ko) 2006-09-13 2008-03-18 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008107794A (ja) 2006-09-29 2008-05-08 Epson Imaging Devices Corp 電気光学装置及び検査方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5413549B2 (ja) 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392623B1 (en) * 1999-02-23 2002-05-21 Sharp Kabushiki Kaisha Method for driving active matrix substrate and liquid crystal display device using the same
US20050173734A1 (en) * 2002-05-22 2005-08-11 Hiroto Yoshioka Semiconductor device and display comprising same
US20060102907A1 (en) * 2004-11-17 2006-05-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
TW200619830A (en) * 2004-12-14 2006-06-16 Samsung Electronics Co Ltd Mask and manufacturing method of a semiconductor device and a thin film transistor array panel using the mask
TW200725901A (en) * 2005-12-20 2007-07-01 Future Vision Inc Liquid crystal display device and method for manufacturing the same
TW200739226A (en) * 2005-12-26 2007-10-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
TW200807124A (en) * 2006-07-28 2008-02-01 Future Vision Inc Liquid crystal display device

Also Published As

Publication number Publication date
TWI548070B (zh) 2016-09-01
US11133332B2 (en) 2021-09-28
US20090283762A1 (en) 2009-11-19
US20130157393A1 (en) 2013-06-20
US11646322B2 (en) 2023-05-09
KR20170010867A (ko) 2017-02-01
US10580797B2 (en) 2020-03-03
JP7242721B2 (ja) 2023-03-20
US20160300862A1 (en) 2016-10-13
US9397255B2 (en) 2016-07-19
KR20160117388A (ko) 2016-10-10
JP2017073564A (ja) 2017-04-13
JP2023085280A (ja) 2023-06-20
KR20090119705A (ko) 2009-11-19
TW202103309A (zh) 2021-01-16
JP2013153163A (ja) 2013-08-08
TW202203439A (zh) 2022-01-16
US20220005840A1 (en) 2022-01-06
TWI688083B (zh) 2020-03-11
JP2016103660A (ja) 2016-06-02
JP5511218B2 (ja) 2014-06-04
JP2019054283A (ja) 2019-04-04
TWI696276B (zh) 2020-06-11
TW201642449A (zh) 2016-12-01
KR20160009078A (ko) 2016-01-25
JP6453422B2 (ja) 2019-01-16
JP2014170942A (ja) 2014-09-18
TW201537732A (zh) 2015-10-01
JP2018072836A (ja) 2018-05-10
JP6177363B2 (ja) 2017-08-09
KR20180064352A (ko) 2018-06-14
US20200161343A1 (en) 2020-05-21
TWI729800B (zh) 2021-06-01
US20150115261A1 (en) 2015-04-30
JP2009302520A (ja) 2009-12-24
US9041202B2 (en) 2015-05-26
US20230223409A1 (en) 2023-07-13
TW201913978A (zh) 2019-04-01
US20170330902A1 (en) 2017-11-16
TW201013926A (en) 2010-04-01
JP2021076854A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
JP7242721B2 (ja) 液晶表示装置
JP6651048B1 (ja) 表示装置
JP2023159142A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees