KR20170010867A - 액티브 매트릭스형 표시장치의 제조방법 - Google Patents

액티브 매트릭스형 표시장치의 제조방법 Download PDF

Info

Publication number
KR20170010867A
KR20170010867A KR1020170008426A KR20170008426A KR20170010867A KR 20170010867 A KR20170010867 A KR 20170010867A KR 1020170008426 A KR1020170008426 A KR 1020170008426A KR 20170008426 A KR20170008426 A KR 20170008426A KR 20170010867 A KR20170010867 A KR 20170010867A
Authority
KR
South Korea
Prior art keywords
light
conductive layer
film
conductive film
transistor
Prior art date
Application number
KR1020170008426A
Other languages
English (en)
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170010867A publication Critical patent/KR20170010867A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L27/3262—
    • H01L27/3265—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

개구율이 높은 반도체장치 또는 그 제조방법을 제공한다. 또한, 소비 전력이 낮은 반도체장치 또는 그 제조방법을 제공한다. 게이트 전극으로서 기능하는 투광성을 갖는 도전층과, 상기 투광성을 갖는 도전층 위에 형성되는 게이트 절연막과, 게이트 전극으로서 기능하는 투광성을 갖는 도전층 위에 게이트 절연막을 거쳐서 반도체층과, 반도체층에 전기적으로 접속된 소스 전극 또는 드레인 전극으로서 기능하는 투광성을 갖는 도전층으로 구성되어 있다.

Description

액티브 매트릭스형 표시장치의 제조방법{METHOD OF MANUFACTURING AN ACTIVE MATRIX DISPLAY DEVICE}
본 발명은, 반도체장치, 표시장치, 그것들을 생산하는 방법, 또는, 그것들을 이용한 방법에 관한 것이다. 특히, 투광성을 갖는 반도체층을 갖는 반도체장치, 표시장치, 그것들을 생산하는 방법, 또는, 그것들을 이용한 방법에 관한 것이다. 특히, 투광성을 갖는 반도체층을 갖는 액정표시장치, 그 제조방법, 또는, 그것을 이용한 방법에 관한 것이다.
최근, 액정 모니터(LCD) 등의 플랫 패널(flat-panel) 디스플레이가 널리 보급되고 있다. 특히, 각 화소에 트랜지스터를 설치한 액티브 매트릭스형의 LCD가 자주 이용되고 있다. 그 트랜지스터는, 반도체층으로서, 아모르포스(비정질) 실리콘이나 폴리(다결정)실리콘을 사용한 것이 많이 사용되고 있다.
그렇지만, 그러한 실리콘 재료 대신에, 투광성을 갖는 반도체층을 사용한 트랜지스터가 검토되고 있고, 더욱이, 게이트 전극이나 소스 전극 또는 드레인 전극도 투광성을 갖는 전극을 사용함으로써, 개구율을 향상시키는 기술이 검토되고 있다(특허문헌 1, 2).
[선행기술문헌]
[특허문헌 1] 일본국 공개특허공보 특개 2007-123700호
[특허문헌 2] 일본국 공개특허공보 특개 2007-81362호
통상, 소자와 소자, 예를 들면 트랜지스터와 트랜지스터를 접속하는 배선은, 게이트 전극 및 소스 전극 또는 드레인 전극을 구성하는 도전층을 그대로 끌어당겨서 연장하여, 같은 섬(아일랜드)으로 형성된다. 따라서, 트랜지스터의 게이트와 다른 트랜지스터의 게이트를 접속하는 배선(게이트 배선이라고 부른다)은, 트랜지스터의 게이트 전극과 같은 층구조나 같은 재료로 형성되어 있고, 트랜지스터의 소스와 다른 트랜지스터의 소스를 접속하는 배선(소스 배선이라고 부른다)은, 트랜지스터의 소스 전극과 같은 층구조나 같은 재료로 형성되어 있는 것이 많다. 따라서, 게이트 전극 및 소스 전극 혹은 드레인 전극으로서, 투광성을 갖는 재료를 사용해서 형성했을 경우, 게이트 배선 및 소스 배선은 게이트 전극 및 소스 전극 혹은 드레인 전극과 같이, 투광성을 갖는 재료를 사용해서 형성되어 있는 것이 많다.
그렇지만, 통상, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐주석아연 산화물(ITZO) 등의 투광성을 갖는 도전 재료는, 알루미늄(Al), 몰리브덴(Mo), 티탄(Ti), 텅스텐(W), 네오디뮴(Nd), 동(Cu), 은(Ag) 등의 차광성 및 반사성을 갖는 도전재료와 비교하여, 도전율이 낮다. 따라서, 투광성을 갖는 도전재료를 사용해서 배선을 형성하면, 배선 저항이 높아져 버린다. 예를 들면, 대형의 표시장치를 제조할 경우, 배선이 길어지기 때문에, 배선 저항이 매우 높아진다. 배선 저항이 높아지면, 그 배선을 통과하는 신호의 파형 일그러짐이 생겨, 배선 저항에서의 전압강하에 의해, 공급되는 전압이 작아져 버린다. 그 때문에 정확한 전압이나 전류를 공급하는 것이 곤란해져서, 정상적인 표시나 동작을 행하는 것이 곤란하게 된다.
한편, 게이트 전극 및 소스 전극 혹은 드레인 전극으로서, 차광성을 갖는 도전재료를 사용하는 것에 의해서, 게이트 배선 및 소스 배선도 차광성을 갖는 도전재료로 했을 경우, 배선의 도전율은 향상하기 때문에, 신호의 파형 일그러짐을 억제하는 것이 가능하다. 그렇지만, 게이트 전극이나 소스 전극 또는 드레인 전극이 차광성을 갖는 재료로 구성되기 때문에, 개구율이 저하하고, 소비 전력도 증가한다.
또한, 표시 성능면에서 화소에는 큰 저장용량을 갖게 하는 동시에, 고개구율화가 요구되고 있다. 각 화소가 높은 개구율을 갖는 것에 의해 광 이용 효율이 향상되고, 표시장치의 전력 절약화 및 소형화를 달성할 수 있다. 최근, 화소 사이즈의 미세화가 진행되고, 보다 고정밀한 화상이 요구되고 있다. 화소 사이즈의 미세화는 1개의 화소가 차지하는 트랜지스터 및 배선의 형성 면적이 커져 화소 개구율을 저감시키고 있다. 그래서, 규정의 화소 사이즈 중에서 각 화소의 고개구율을 얻기 위해서는, 화소의 회로 구성에 필요한 회로 요소를 효율적으로 레이아웃하는 것이 불가결하다.
상기 과제를 감안해서 본 발명의 일 실시예에서는, 개구율이 높은 반도체장치 또는 그 제조방법을 제공하는 것을 목적의 하나로 한다. 또한, 소비 전력이 낮은 반도체장치 또는 그 제조방법을 제공하는 것을 목적의 하나로 한다.
상기 과제를 해결하기 위해서, 본 발명의 일 실시예는, 트랜지스터와 상기 트랜지스터에 전기적으로 접속된 화소전극을 포함하는 액티브 매트릭스형 표시장치의 제조방법으로서, 기판 위에 투광성 도전막을 형성하는 단계와, 상기 투광성 도전막 위에 차광성 도전막을 형성하는 단계와, 상기 차광성 도전막 위에, 제 1 두께를 가지는 제 1 부분과 상기 제 1 두께보다 두꺼운 제 2 두께를 가지는 제 2 부분을 포함하는 제 1 레지스트 마스크를 형성하는 단계와, 상기 제 1 레지스트 마스크를 사용하여 상기 투광성 도전막과 상기 차광성 도전막을 에칭함으로써, 투광성 도전층과 상기 투광성 도전층 위의 차광성 도전층을 형성하는 단계와, 상기 제 1 레지스트 마스크를 애싱하여 제 2 레지스트 마스크를 형성하는 단계와, 상기 제 2 레지스트 마스크를 사용하여 상기 투광성 도전막의 일부가 노출되도록 상기 차광성 도전층을 에칭함으로써, 상기 트랜지스터의 게이트 전극과 상기 게이트 전극에 접속된 게이트 배선을 형성하는 단계를 포함하고, 상기 게이트 전극은 상기 투광성 도전막의 노출된 부분를 포함하고, 상기 게이트 배선은, 적어도 상기 투광성 도전층 위의 상기 에칭된 차광성 도전층을 포함하는, 액티브 매트릭스형 표시장치의 제조방법을 제공한다.
또한, 본 발명의 일 실시예는, 트랜지스터와 상기 트랜지스터에 전기적으로 접속된 화소전극을 포함하는 액티브 매트릭스형 표시장치의 제조방법으로서, 기판 위에 투광성 도전막을 형성하는 단계와, 상기 투광성 도전막 위에 차광성 도전막을 형성하는 단계와, 상기 차광성 도전막 위에, 제 1 두께를 가지는 제 1 부분과 상기 제 1 두께보다 두꺼운 제 2 두께를 가지는 제 2 부분을 포함하는 제 1 레지스트 마스크를 형성하는 단계와, 상기 제 1 레지스트 마스크를 사용하여 상기 투광성 도전막과 상기 차광성 도전막을 에칭함으로써, 투광성 도전층과 상기 투광성 도전층 위의 차광성 도전층을 형성하는 단계와, 상기 제 1 레지스트 마스크를 애싱하여 제 2 레지스트 마스크를 형성하는 단계와, 상기 제 2 레지스트 마스크를 사용하여 상기 투광성 도전막의 일부가 노출되도록 상기 차광성 도전층을 에칭함으로써, 상기 트랜지스터의 소스 전극과 상기 소스 전극에 접속된 소스 배선을 형성하는 단계를 포함하고, 상기 소스 전극은 상기 투광성 도전막의 노출된 부분를 포함하고, 상기 소스 배선은, 적어도 상기 투광성 도전층 위의 상기 에칭된 차광성 도전층을 포함하는, 액티브 매트릭스형 표시장치의 제조방법을 제공한다.
또한, 본 발명의 일 실시예는, 제1의 도전막 및 제3의 도전막이, 투광성을 갖는 것이 바람직하다. 또한, 본 발명의 일 실시예는, 제2의 도전막 및 제4의 도전막이, 차광성을 갖는 것이 바람직하다. 또한, 본 발명의 일 실시예는, 제2의 도전막 및 제4의 도전막이, 제1의 도전막 및 제3의 도전막보다도 도전율이 높은 것이 바람직하다.
또한, 본 발명의 일 실시예는, 제2의 도전막이, Al, Ti, Cu, Au, Ag, Mo, Ni, Ta, Zr 및 Co로부터 선택되는 하나 또는 복수의 원소로 형성되어 있는 것을 특징으로 하고 있다. 또한, 제4의 도전막은, Al, Ti, Cu, Au, Ag, Mo, Ni, Ta, Zr 및 Co로부터 선택되는 하나 또는 복수의 원소로 형성되어 있는 것을 특징으로 하고 있다.
이러한 구성으로 함으로써, 투광성을 갖는 트랜지스터 또는 투광성을 갖는 용량소자를 형성할 수 있다. 그 때문에, 화소 내에 트랜지스터나 용량소자를 배치해도, 개구율이 낮아지는 것을 억제할 수 있다. 한층 더, 트랜지스터와 소자(예를 들면 다른 트랜지스터)를 접속하는 배선, 또는, 용량소자와 소자(예를 들면, 다른 용량소자)를 접속하는 배선은, 저항율이 낮고 도전율이 높은 재료를 사용해서 형성할 수 있으므로, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압 강하를 저감할 수 있다.
또한, 본 발명의 일 실시예는, 반도체막이, 산화아연, 산화티탄, 산화마그네슘아연, 산화카드뮴아연, 산화카드뮴, InGaO3(ZnO)5 및 In-Ga-Zn-0계의 아모르포스 산화물 반도체로부터 선택된 어느 한 개인 것을 포함한 반도체장치다.
또한, 본 발명의 일 실시예는, 투광성을 갖는 제 1 도전층과 상기 투광성을 갖는 제 1 도전층 위에 접하는 차광성을 갖는 제 1 도전층을 포함하는 제 1 부분과, 상기 투광성을 갖는 제 1 도전층을 포함하고, 상기 차광성을 갖는 제 1 도전층을 포함하지 않는 제 2 부분을 포함하는 제 1 배선을 형성하는 단계; 상기 제 1 배선 위에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막 위에 제 1 산화물 반도체층과 제 2 산화물 반도체층을 형성하는 단계; 및 투광성을 갖는 제 2 도전층과 상기 투광성을 갖는 제 2 도전층 위에 접하는 차광성을 갖는 제 2 도전층을 포함하는 제 3 부분과, 상기 투광성을 갖는 제 2 도전층을 포함하고, 상기 차광성을 갖는 제 2 도전층을 포함하지 않는 제 4 부분을 포함하는 제 2 배선을, 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층 위에 형성하는 단계를 포함하고, 상기 제 2 부분, 상기 제 1 절연막 및 상기 제 1 산화물 반도체층은 MOS 용량을 형성하고, 상기 제 3 부분은, 상기 제 2 산화물 반도체층을 개재하여 상기 제 1 부분 위에 제공되는 것을 특징으로 하는 반도체 장치의 제조방법이다.
더욱이, 도전층에 있어서, 다계조 마스크를 사용함으로써, 1장의 마스크(레티클)로, 투광성을 갖는 영역(광투과율이 높은 영역)과, 차광성을 갖는 영역(광투과율이 낮은 영역)을 형성할 수 있다. 이에 따라, 마스크 수를 증가시키지 않고, 투광성을 갖는 영역(광투과율이 높은 영역)과, 차광성을 갖는 영역(광투과율이 낮은 영역)을 형성할 수 있다.
또한, 본 명세서 중에 있어서 반도체장치는, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 표시장치, 반도체회로 및 전자기기는 모두 반도체장치다.
본 발명의 일 실시예에 의해, 투광성을 갖는 트랜지스터 또는 투광성을 갖는 용량소자를 형성하는 것이 가능하다. 그 때문에, 화소 내에 트랜지스터나 용량을 배치하는 경우라도, 개구율을 향상시킬 수 있다. 한층 더, 트랜지스터와 소자(예를 들면, 다른 트랜지스터)를 접속하는 배선, 또는 용량소자와 소자(예를 들면, 다른 용량소자)를 접속하는 배선은, 저항율이 낮고 도전율이 높은 재료를 사용해서 형성할 수 있기 때문에, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압강하를 저감할 수 있다.
도 1은 본 발명의 일 실시예와 관련되는 반도체장치의 상면도 및 단면도.
도 2는 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 3은 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 4는 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 5는 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 6은 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 7은 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 8은 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 9는 본 발명의 일 실시예와 관련되는 반도체장치의 제조방법을 설명하는 단면도.
도 10은 본 발명의 일 실시예와 관련되는 반도체장치의 상면도 및 단면도.
도 11은 본 발명의 일 실시예와 관련되는 반도체장치의 상면도 및 단면도.
도 12는 본 발명의 일 실시예와 관련되는 반도체장치의 상면도 및 단면도.
도 13은 본 발명의 일 실시예에 적용가능한 다계조 마스크를 설명하는 도면.
도 14는 본 발명의 일 실시예와 관련되는 표시장치를 설명하는 상면도 및 단면도.
도 15는 본 발명의 일 실시예와 관련되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 16은 본 발명의 일 실시예와 관련되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 17은 본 발명의 일 실시예와 관련되는 반도체장치의 상면도 및 단면도.
도 18은 본 발명의 일 실시예와 관련되는 표시장치를 설명하는 상면도 및 단면도.
도 19는 본 발명의 일 실시예와 관련되는 반도체장치의 단면도.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다. 단, 본 발명은 많은 실시예로 실시하는 것이 가능해서, 본 발명의 취지 및 그 범위에서 일탈하는 않고 그 형태 및 상세를 다양하게 변경해서 선택하는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시예의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면 사이에서 공통인 부호를 사용해서 나타내고, 동일부분 또는 같은 기능을 갖는 부분의 상세한 설명은 생략한다.
(실시예 1)
도 1a는, 본 실시예와 관련되는 반도체장치의 일례를 나타내는 상면도이며, 도 1b는, 도 1a의 A-B의 단면도다.
도 1a에 나타나 있는 바와 같이, 소자기판은, 1의 방향으로 배치된 게이트 배선 및 저장용량선과, 게이트 배선 및 저장용량선과 교차하는 2의 방향으로 배치된 소스 배선과, 게이트 배선과 소스 배선의 교차부 부근의 트랜지스터를 갖는 화소부를 포함한다.
화소의 개구율을 향상시키기 위해서, 본 실시예와 관련되는 트랜지스터는, 게이트 전극으로서 기능하는 투광성을 갖는 도전층과, 상기 투광성을 갖는 도전층 위에 형성되는 게이트 절연막과, 게이트 전극으로서 기능하는 투광성을 갖는 도전층 위에 게이트 절연막을 거쳐서 반도체층과, 반도체층에 전기적으로 접속된 소스 전극 또는 드레인 전극으로서 기능하는 투광성을 갖는 도전층으로 구성되어 있다.
이와 같이, 트랜지스터의 반도체층 및 전극을, 투광성을 갖는 물질로 형성함으로써, 화소의 개구율을 향상시킬 수 있다. 그러나, 게이트 전극과 전기적으로 접속되는 게이트 배선과, 소스 전극 또는 드레인 전극과 전기적으로 접속되는 소스 배선을, 투광성을 갖는 물질로 형성하면 배선 저항이 높아져 버려, 소비 전력도 증가해 버린다. 그래서, 게이트 배선 및 소스 배선을, 투광성을 갖는 도전층과 차광성을 갖는 도전층의 순으로 적층 구조로 형성한다. 또한, 트랜지스터는, 탑(top) 게이트형, 바텀(bottom) 게이트형의 어느 것이든 사용해도 된다.
트랜지스터의 게이트 전극과 전기적으로 접속되는 게이트 배선은, 투광성을 갖는 도전층 107a와, 차광성을 갖는 도전층 110a의 순으로 적층되어 있고, 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 접속되는 소스 배선은, 투광성을 갖는 도전층 119a와 차광성을 갖는 도전층 122의 순으로 적층되어 있다. 즉, 트랜지스터의 게이트 전극은, 게이트 배선을 구성하는 투광성을 갖는 도전층 107a의 일부로 형성되어 있고, 소스 전극 또는 드레인 전극은, 소스 배선을 구성하는 투광성을 갖는 도전층 119a의 일부로 구성되어 있다.
게이트 배선 및 소스 배선을, 투광성을 갖는 도전층과 차광성을 갖는 도전층의 순으로 적층함으로써, 배선 저항을 저감하고, 소비 전력을 저감할 수 있다. 또한, 게이트 배선 및 소스 배선은, 차광성을 갖는 도전층을 사용해서 구성되어 있기 때문에, 화소간을 차광할 수 있다. 즉, 행방향으로 배치된 게이트 배선과, 열방향으로 배치된 소스 배선에 의하여, 블랙 매트릭스를 이용하는 일없이 화소간의 간극을 차광할 수 있다.
게이트 배선 위에 트랜지스터를 제조할 경우, 트랜지스터의 크기는, 트랜지스터의 게이트 배선 폭에 의존하지만, 본 실시예에서는, 화소 내에 트랜지스터를 형성하기 때문에, 트랜지스터를 크게 형성할 수 있다. 도 17에 나타나 있는 바와 같이, 게이트 배선 폭보다도 큰 트랜지스터를 제조할 수 있다. 트랜지스터를 크게 함으로써, 그 전류능력을 충분히 상승시킬 수 있고, 화소에의 신호 기록 시간을 단축할 수 있다. 따라서, 고정밀한 표시장치를 제공할 수 있다.
또한, 게이트 배선과 같은 1의 방향으로 배치된 저장용량선도 게이트 배선과 마찬가지로, 투광성을 갖는 도전층과 차광성을 갖는 도전층의 순으로 적층되어 있다. 저장용량선에는 저장용량부가 형성되어 있다. 저장용량부는, 게이트 절연막으로서 기능하는 절연막을 유전체로 해서, 하부전극으로서 기능하는 투광성을 갖는 도전층과, 상부전극으로서 기능하는 투광성을 갖는 도전층으로 구성되어 있다.
이렇게 하여, 저장용량부를, 투광성을 갖는 도전층으로 구성함으로써, 개구율을 향상시킬 수 있다. 또한, 저장용량부를, 투광성을 갖는 도전층으로 구성함으로써, 저장용량부를 크게 할 수도 있기 때문에, 트랜지스터가 오프되었을 때라도, 화소전극의 전위가 유지되기 쉬워진다. 또한, 피드스루(feedthrough) 전위를 작게 할 수 있다.
또한, 도 1에 나타내는 화소구조를 갖는 소자기판을 형성하기 위해서 필요한 마스크 수를 5장으로 할 수 있다. 즉, 1번째장은, 게이트 배선 및 용량배선을 형성하는 마스크, 2번째장은, 반도체층(113)을 형성하는 마스크, 3번째장은, 소스 배선 및 저장용량부의 상부전극을 형성하는 마스크, 4번째장은, 소스 배선과 저장용량부의 상부전극에 각각 달하는 컨택트홀을 형성하는 마스크, 5번째장은, 화소전극(124)을 형성하는 마스크다.
이상과 같이, 도 1에 나타내는 화소구조로 했을 경우, 적은 마스크 수로 개구율이 높은 표시장치를 실현할 수 있다.
다음에, 도 2 내지 도 9에 있어서, 단면도를 사용해서 본 실시예와 관련되는 반도체장치의 제조 프로세스의 일례를 나타낸다. 도 2 내지 도 9에 있어서, 다계조 마스크를 사용했을 경우에 관하여 설명하지만, 이것에 한정되지 않는다. 또한, 도 2, 도4, 도6 및 도8은, 도 1의 A-C 단면이며, 도3, 도5, 도7, 도9는, 도 1의 D-E 단면이다. 도 2는 도 3과, 도 4는 도 5와, 도 6은 도 7과, 도 8은 도 9와 각각 대응하고 있다. 또한, 도 2, 도 4, 도 6에는, 소스 배선부(301), 트랜지스터부(302), 게이트 배선부(303), 저장용량부(304)를 나타내고 있고, 도 3, 도 5, 도 7에는, 트랜지스터부(302), 게이트 배선부(303)를 나타내고 있다.
우선, 도 2a 및 도 3a에 나타나 있는 바와 같이, 기판(101) 위에, 도전막 102와 도전막 103을 스퍼터링법에 의해 적층 형성한다. 이 공정은 연속적으로 행해지고, 멀티 쳄버를 사용해서 연속 스퍼터링을 행하는 것도 가능하다. 연속적으로, 도전막 102와 도전막 103을 형성함으로써, 스루풋이 향상하고, 불순물이나 먼지의 혼입을 억제할 수 있다.
기판(101)은, 광투과율이 높은 재질인 것이 바람직하다. 예를 들면, 유리 기판, 플라스틱 기판, 아크릴 기판, 세라믹 기판 등을 사용할 수 있다.
도전막 102의 광투과율은, 충분히 높은 것이 바람직하다. 또한, 도전막 102의 광투과율은, 도전막 103의 광투과율보다도 높은 것이 바람직하다.
도전막 102는, 인듐주석산화물(ITO), 인듐주석산화물과 산화규소를 포함한 ITSO, 유기인듐, 유기주석, 산화아연, 질화티탄 등을 사용할 수 있다. 또한, 산화아연(ZnO)을 포함한 인듐아연산화물(IZO(indium zinc oxide)), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함한 인듐산화물, 산화텅스텐을 포함한 인듐아연산화물, 산화티탄을 포함한 인듐산화물, 산화티탄을 포함한 인듐주석산화물 등도 사용해도 된다. 이것들의 재료를 스퍼터링법에 의해, 단층구조 또는 적층구조로 형성할 수 있다. 다만, 적층구조로 할 경우에는, 복수의 막의 모든 광투과율이 충분히 높은 것이 바람직하다.
도전막 103의 저항율은 충분히 낮고, 도전율은 충분히 높은 것이 바람직하다. 또한, 도전막 102의 저항율은, 도전막 103의 저항율보다도 낮은 것이 바람직하다. 다만, 도전막 102는, 도전층으로서 기능하기 때문에, 도전막 102의 저항율은, 절연층의 저항율보다도 낮은 것이 바람직하다.
도전막 103은, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 동, 네오디뮴, 스칸듐 등의 금속재료 또는 이것들을 주성분으로 함유하는 합금재료를 사용하여, 스퍼터링법 또는 진공증착법에 의해, 단층구조 또는 적층구조를 갖도록 형성될 수 있다. 또한, 도전막 103이 적층구조를 갖도록 형성된 경우에는, 복수의 막에 투광성을 갖는 도전막이 포함되어 있어도 된다.
또한, 도전막 102 위에, 도전막 103을 형성했을 경우, 양자의 막이 반응을 일으키는 경우가 있다. 예를 들면, 도전막 102의 상측의 면(도전막 103과 접하는 면)이 ITO인 경우에 있어서, 도전막 103의 하측의 면(도전막 102와 접하는 면)이 알루미늄인 경우, 화학반응이 일어나 버린다. 따라서, 그것을 피하기 위해서, 도전막 103의 하측의 면(도전막 102과 접하는 면)에는, 고융점 재료를 사용하는 것이 바람직하다. 예를 들면, 고융점 재료의 예로서는, 몰리브덴(Mo), 티탄(Ti), 텅스텐(W), 네오디뮴(Nd) 등을 들 수 있다. 그리고, 고융점 재료를 사용한 막 위에, 도전율이 높은 재료를 사용하여, 도전막 103을 다층막으로 하는 것이 적합하다. 도전율이 높은 재료로서는, 알루미늄(Al), 동(Cu), 은(Ag) 등을 들 수 있다. 예를 들면, 도전막 103을 적층구조로 형성할 경우에는, 제1 층을 몰리브덴(Mo), 제2 층을 알루미늄(Al), 제3 층을 몰리브덴(Mo)의 적층, 혹은 제1 층을 몰리브덴(Mo), 제2 층에 네오디뮴(Nd)을 미량 포함한 알루미늄(Al), 제3 층을 몰리브덴(Mo)의 적층으로 형성할 수 있다.
본 실시예의 구성에 있어서 도전막 102는, 도전막 103의 하층에 형성되어 있기 때문에, 시판되고 있는 ITO(인듐주석산화물)이 첨가된 유리를 사용해서 도전막 103만을 스퍼터링법에 의해 형성하는 것도 가능하다.
또한, 도면에는 나타내지 않았지만, 기판(101)과 도전막 102과의 사이에 하지(下地)막으로서, 산화규소, 질화규소, 산화질화규소 등을 형성할 수도 있다. 기판(101)과 투광성을 갖는 도전막과의 사이에 하지막을 형성함으로써, 기판(101)으로부터 소자로 가동 이온이나 불순물 등이 확산하는 것을 억제하여, 소자의 특성 열화를 방지할 수 있다.
다음에, 도 2b 및 도 3b에 나타나 있는 바와 같이, 도전막 103 위에 레지스트 마스크 106a, 106b을 형성한다. 레지스트 마스크 106a, 106b는, 다계조 마스크를 사용함으로써, 두께가 다른 영역을 갖는 레지스트 마스크를 형성할 수 있다. 다계조 마스크를 사용함으로써, 사용하는 포토마스크의 매수가 저감되고, 제조 공정이 감소하기 때문에 바람직하다. 본 실시예에 있어서, 도전막 102 및 도전막 103의 패턴을 형성하는 공정과, 게이트 전극으로서 기능하는 투광성을 갖는 도전층을 형성하는 공정에 있어서, 다계조 마스크를 사용할 수 있다.
다계조 마스크란, 다단계의 광량으로 노광을 행하는 것이 가능한 마스크이며, 대표적으로는, 노광 영역, 반노광 영역 및 미노광 영역의 3단계의 광량으로 노광을 행한다. 다계조 마스크를 사용함으로써, 한번의 노광 및 현상 공정에 의해, 복수(대표적으로는 2종류)의 두께를 갖는 레지스트 마스크를 형성할 수 있다. 그 때문에, 다계조 마스크를 사용하는 것으로, 포토마스크의 매수를 삭감할 수 있다.
도 13a-1 및 도 13b-1은, 대표적인 다계조 마스크의 단면을 나타낸다. 도 13a-1에는, 그레이-톤(gray-tone) 마스크(180)를 나타내고, 도 13b-1에는 하프-톤(half-tone) 마스크(185)를 나타낸다.
도 13a-1에 나타내는 그레이-톤 마스크(180)는, 투광성을 갖는 기판(181)에 차광층에 의해 형성된 차광부(182), 및 차광층의 패턴에 의해 형성된 회절격자부(183)로 구성되어 있다.
회절격자부(183)는, 노광에 사용하는 빛의 해상도 한계 이하의 간격으로 설치된 슬릿(slits), 닷(dots) 또는 메쉬(meshes) 등을 가짐으로써, 빛의 투과량을 제어한다. 또한, 회절격자부(183)에 설치되는 슬릿, 닷 또는 메쉬는 주기적인 것이라도 좋고, 비주기적인 것이라도 좋다.
투광성을 갖는 기판(181)으로서는, 석영 등을 사용할 수 있다. 차광부(182) 및 회절격자부(183)를 구성하는 차광층은, 금속막을 사용해서 형성하면 되고, 바람직하게는 크롬 또는 산화크롬 등에 의해 형성된다.
그레이-톤 마스크(180)에 노광하기 위한 빛을 조사했을 경우, 도 13a-2에 나타나 있는 바와 같이, 차광부(182)에 중첩하는 영역에 있어서의 투광율은 0％가 되고, 차광부(182) 또는 회절격자부(183)가 설치되지 않는 영역에 있어서의 투광율은 100％가 된다. 또한, 회절격자부(183)에 있어서의 투광율은, 대강 10％∼70％의 범위이며, 회절격자의 슬릿, 닷 또는 메쉬의 간격 등에 의해 조절 가능하다.
도 13b-1에 나타내는 하프-톤 마스크(185)는, 투광성을 갖는 기판(186) 위에 반투광층에 의해 형성된 반투광부(187) 및 차광층에 의해 형성된 차광부(188)로 구성되어 있다.
반투광부(187)는, MoSiN, MoSi, MoSiO, MoSiON, CrSi 등의 층을 사용해서 형성할 수 있다. 차광부(188)는, 그레이-톤 마스크의 차광층과 같은 금속막을 사용해서 형성하면 되고, 바람직하게는 크롬 또는 산화크롬 등에 의해 형성된다.
하프-톤 마스크(185)에 노광하기 위한 빛을 조사했을 경우, 도 13b-2에 나타나 있는 바와 같이, 차광부(188)에 중첩하는 영역에 있어서의 투광율은 0％가 되고, 차광부(188) 또는 반투광부(187)가 설치되지 않는 영역에 있어서의 투광율은 100％가 된다. 또한, 반투광부(187)에 있어서의 투광율은, 대략 10％∼70％의 범위이며, 형성하는 재료의 종류 또는 형성하는 막두께 등에 의해 조정가능하다.
다계조 마스크를 사용해서 노광해서 현상을 행함으로써, 막두께가 다른 영역을 갖는 레지스트 마스크를 형성할 수 있다. 또한, 막두께가 다른 레지스트 마스크를 형성할 수 있다.
도 2b 및 도 3b에 나타나 있는 바와 같이, 하프-톤 마스크는, 빛을 투과하는 기판(104) 위에 반투과층 105a, 105c 및 차광층 105b으로 구성되어 있다. 따라서, 도전막 103 위에는, 후에 저장용량부의 하부전극 및 게이트 전극이 되는 장소에는, 레지스트 마스크 106a의 막두께가 얇은 영역, 얇은 레지스트 마스크 106b, 후에 게이트 배선이 되는 장소에는 레지스트 마스크 106a의 막두께가 두꺼운 영역이 형성된다.
다음에, 도 2c 및 도 3c에 나타낸 바와 같이, 레지스트 마스크 106a, 106b를 이용해서 도전막 102 및 도전막 103에 에칭을 행한다. 에칭을 행하는 것에 의해, 도전층 107a, 도전층 108a, 도전층 107b, 도전층 108b를 형성할 수 있다.
다음에, 도 2d 및 도 3d에 나타낸 바와 같이, 레지스트 마스크 106a, 106b에 대해서, 산소 플라즈마에 의한 애싱(ashing)을 행한다. 레지스트 마스크 106a, 106b에 대해서 산소 플라즈마에 의한 애싱을 행하는 것에 의해, 레지스트 마스크 106a의 막 두께가 얇은 영역이 제거되어, 그 아래의 차광성을 갖는 도전층이 노출된다. 또한, 레지스트 마스크 106a의 막 두께가 두꺼운 영역은 축소되어, 레지스트 마스크(109)로서 잔존한다. 이와 같이, 다계조 마스크로 형성한 레지스트 마스크를 이용하는 것으로, 추가의 레지스트 마스크를 이용하는 일이 없기 때문에, 공정을 간략화하는 것이 가능하다.
다음에, 레지스트 마스크(109)를 이용해서, 차광성을 갖는 도전층 108a에 대해서 에칭을 행한다. 그 결과, 도전층 108a의 일부가 제거되어, 도전층 107a가 노출된다. 또한, 도전층 108a는 레지스트 마스크(109)가 형성되어 있는 부분을 남기고 제거된다. 이것은, 레지스트 마스크 106a가 애싱 처리에 의해 축소되어, 도전층 108a의 일부가 노출되기 때문이다. 따라서, 레지스트 마스크(109)로부터 노출한 도전층 108a의 일부도 동시에 에칭된다. 이것에 의해, 도전층 108a와 도전층 107a는 각각의 층이 갖는 면적이 크게 달라진다. 즉, 도전층 107a가 갖는 면적은, 도전층 108a가 갖는 면적보다도 크다. 또한, 도전층 108a와 도전층 107a는, 도전층 108a와 도전층 107a가 겹치는 영역과, 도전층 108a와 도전층 107a가 겹치지 않는 영역을 갖는다.
차광성을 갖는 도전층을 제거할 때에, 투광성을 갖는 도전층도 일부(예를 들면, 차광성을 갖는 도전층과 접해 있는 표면부분 등)가 제거되는 경우가 있다. 투광성을 갖는 도전층이, 어느 정도 제거되는지는, 투광성을 갖는 도전층과 투광성을 갖는 도전층과의 에칭의 선택비에 의해 결정된다. 이 때문에, 예를 들면, 도전층 110a로 덮여 있는 영역의 도전층 107a의 막두께는, 도전층 110a으로 덮여 있지 않은 영역의 도전층 107a의 막 두께보다도, 두꺼워지는 경우가 많다.
투광성을 갖는 도전층을 남기고, 차광성을 갖는 도전층만을 웨트(wet) 에칭으로 제거하는 경우에는, 투광성을 갖는 도전층과 차광성을 갖는 도전층에서 선택비가 높은 에칭 용액을 사용한다. 차광성을 갖는 도전층으로서, 제1 층을 몰리브덴(Mo), 제2 층을 알루미늄(Al), 제3 층을 몰리브덴(Mo)의 적층, 또는 제1 층을 몰리브덴(Mo), 제2 층에 네오디뮴(Nd)을 미량 함유한 알루미늄(Al), 제3 층을 몰리브덴(Mo)의 적층 등을 사용할 경우에는, 예를 들면, 인산, 초산, 아세트산 및 물로 이루어지는 혼합산에 의해 행할 수도 있다. 이 혼합산을 사용함으로써, 균일하게 양호한 순(順) 테이퍼 형상을 얻을 수도 있다. 이렇게 웨트 에칭은, 테이퍼 형상에 의한 피복성 향상 이외에도, 에칭액에 의한 에칭, 순수한 물에 의한 린스(rinse), 건조라고 하는 간단한 공정이면서도 스루풋이 높으므로, 상기 차광성을 갖는 도전층의 에칭에 사용하는 것이 적합하다.
다음에, 도 4a 및 도 5a에 나타나 있는 바와 같이, 레지스트 마스크(109)를 제거한다.
도전층 110a 및 도전층 107a는, 주로, 그 일부의 영역(주로 도전층 110a의 영역)이, 게이트 배선, 또는 게이트 배선의 일부로서 기능하고, 별도의 일부의 영역(주로 도전층 107a만이 있는 영역)이, 트랜지스터의 게이트 전극, 또는 게이트 전극의 일부로서 기능하는 것이 가능하다. 더 바람직하게는, 도전층 110a와 도전층 107a가 겹쳐 있는 영역에서는, 도전율이 높은 도전층 110a를 갖고 있는 경우가 있기 때문에, 게이트 배선 또는 게이트 배선의 일부로서 기능하는 것이 바람직하다. 또는, 더 바람직하게는, 도전층 110a가 배치되어 있지 않은 영역에 있어서의 도전층 107a는, 빛을 투과시킬 수 있는 경우가 있기 때문에, 트랜지스터의 게이트 전극, 또는 게이트 전극의 일부로서 기능하는 것이 바람직하다.
따라서, 도전층 110a 및 도전층 107a에 있어서는, 게이트 전극으로서의 기능을 갖는 배선이, 게이트 배선으로서 기능하는 배선(또는, 게이트 배선으로서 기능하는 배선 중의 적어도 한 개의 층)과, 접속되어 있다고 생각할 수도 있다. 또는, 도전층 110a 및 도전층 107a에 있어서는, 게이트 배선이 갖는 적어도 한 개의 층이, 게이트 배선이 갖는 다른 층보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 게이트 전극으로서 기능한다고 생각하는 것이 가능하다. 또는, 도전층 110a 및 도전층 107a에 있어서는, 도전층 107a가, 도전층 110a보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 게이트 전극으로서 기능한다고 생각하는 것이 가능하다. 즉, 게이트 배선의 일부가, 게이트 전극 또는 게이트 전극의 일부로서 기능한다고 생각하는 것이 가능하다. 또는, 게이트 전극 또는 게이트 전극의 일부로서 주로 기능하는 도전층인 도전층 107a 위에, 게이트 배선 또는 게이트 배선의 일부로서 주로 기능하는 도전층인 도전층 110a가 설치되어 있다고 하는 것도 가능하다.
마찬가지로, 차광성을 갖는 도전층 및 도전층 107b는, 주로, 그 일부의 영역(주로 도전층 110b의 영역)이, 용량배선, 또는 용량배선의 일부로서 기능하고, 다른 일부의 영역(주로 도전층 107b만이 있는 영역)이, 용량소자의 전극, 또는 용량소자의 전극의 일부로서 기능하는 것이 가능하다. 더 바람직하게는, 차광성을 갖는 도전층과 도전층 107b가 겹쳐 있는 영역에서는, 도전율이 높은 차광성을 갖는 도전층을 갖고 있는 경우가 있기 때문에, 용량배선 또는 용량배선의 일부로서 기능하는 것이 바람직하다. 또는, 더 바람직하게는, 차광성을 갖는 도전층이 배치되어 있지 않은 영역에 있어서의 도전층 107b는, 빛을 투과시키는 것이 가능한 경우가 있기 때문에, 용량소자의 전극, 또는 용량소자의 전극의 일부로서 기능하는 것이 바람직하다.
따라서, 차광성을 갖는 도전층 및 도전층 107b에 있어서는, 용량소자의 전극으로서의 기능을 갖는 배선이, 용량소자로서 기능하는 배선(또는, 용량배선으로서 기능하는 배선 중의 적어도 한 개의 층)과, 접속되어 있다고 생각하는 것도 가능하다. 또는, 차광성을 갖는 도전층 및 도전층 107b에 있어서는, 용량배선이 갖는 적어도 하나의 층이, 용량배선이 갖는 다른 층보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 용량소자의 전극으로서 기능한다고 생각하는 것이 가능하다. 또는, 차광성을 갖는 도전층 및 도전층 107b에 있어서는, 도전층 107b가, 차광성을 갖는 도전층보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 용량소자의 전극으로서 기능한다고 생각하는 것이 가능하다. 즉, 용량배선의 일부가, 용량소자의 전극 또는 용량소자의 전극의 일부로서 기능한다고 생각하는 것이 가능하다. 또는, 용량소자의 전극 또는 용량소자의 전극의 일부로서 주로 기능하는 도전층인 도전층 107b 위에, 용량배선 또는 용량배선의 일부로서 주로 기능하는 도전층인 도전층 110b가 설치된다고 하는 것도 가능하다.
다음에 도 4b 및 도 5b에 나타나 있는 바와 같이, 투광성을 갖는 도전층 및 차광성을 갖는 도전층을 덮어서, 게이트 절연막으로서 기능하는 절연막(111)을 형성한다. 그 후에, 절연막(111) 위에, 반도체막(112)을 형성한다.
절연막(111)은, 단층 구조로 형성해도 되고, 복수의 막을 적층구조로 해도 된다. 복수의 막을 적층구조로 할 경우에는, 모든 막에 있어서 광투과율이 충분히 높은 것이 바람직하다. 마찬가지로, 반도체막(112)은, 단층 구조로 형성해도 좋고, 복수의 막을 적층구조로 해도 좋다. 복수의 막을 적층구조로 할 경우에는, 모든 막에 있어서 광투과율이 충분히 높은 것이 바람직하다.
투광성을 갖는 도전층 및 차광성을 갖는 도전층을 덮는 절연막(111)은, 막두께 50∼500nm정도 형성한다. 절연막(111)은, 스퍼터링법이나 플라즈마 CVD법 등의 각종 CVD법에 의해, 규소의 산화물 또는 규소의 질화물을 포함한 막을, 단층 또는 적층해서 형성한다. 구체적으로는, 산화규소를 포함한 막(SiOx), 산화질화규소를 포함한 막(SiOxNy), 질화산화규소를 포함한 막(SiNxOy)을, 단층 구조로서 형성하거나, 해당 이러한 막을 적절히 적층해서 형성한다.
투광성을 갖는 도전층 및 차광성을 갖는 도전층에 산소, 질소, 또는 산소 및 질소를 포함한 분위기 중에서, 고밀도 플라즈마 처리를 행함으로써, 투광성을 갖는 도전층 및 차광성을 갖는 도전층의 표면을 산화 또는 질화하고, 절연막을 형성해도 된다. 고밀도 플라즈마 처리에 의해 형성된 절연막은, 막두께나 막질 등의 균일성이 우수하고, 또한 치밀한 막을 형성할 수 있다. 산소를 포함한 분위기로서는, 산소(02), 이산화질소(NO2), 혹은 일산화이질소(N20)와, 희가스(rare gas)와의 혼합 가스, 또는, 산소(02), 이산화질소(NO2) 혹은 일산화이질소(N20)와, 희가스와, 수소(H2)와의 혼합 가스를 사용할 수 있다. 또한, 질소를 포함한 분위기로서는, 질소(N2) 혹은 암모니아(NH3)와, 희가스와의 혼합 가스, 또는, 질소(N2) 혹은 암모니아(NH3)와, 희가스와, 수소(H2)와의 혼합 가스를 사용할 수 있다. 고밀도 플라즈마에 의해 생성된 산소 래디컬(radical)(OH 래디컬을 포함한 경우도 있다)이나 질소 래디컬(NH 래디컬을 포함한 경우도 있다)에 의해, 투광성을 갖는 도전층 및 차광성을 갖는 도전층의 표면을 산화 또는 질화할 수 있다.
고밀도 플라즈마 처리를 행해서 절연막(111)을 형성할 경우, 1∼20nm, 대표적으로는 5∼10nm의 절연막이 투광성을 갖는 도전층 및 차광성을 갖는 도전층을 덮도록 형성된다. 이 경우의 반응은 고상(固相) 반응이기 때문에, 해당 절연막(111)과 투광성을 갖는 도전층 및 차광성을 갖는 도전층과의 계면 준위 밀도를 지극히 낮게 할 수 있다. 또한, 투광성을 갖는 도전층 및 차광성을 갖는 도전층을 직접 산화 또는 질화하기 때문에, 형성되는 절연막(111)의 두께를, 균일하게 할 수 있다. 즉, 여기에서 나타내는 고밀도 플라즈마 처리로 전극의 표면을 고상 산화함으로써, 균일성이 좋고, 계면 준위 밀도가 낮은 절연막을 형성할 수 있다. 여기에서는, 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 크롬(Cr), 니오브(Nb) 등으로부터 선택된 원소 또는 이것들의 원소를 주성분으로 하는 합금재료 혹은 화합물 재료의 산화물이 절연막(111)으로서 기능한다.
절연막(111)은, 고밀도 플라즈마 처리에 의해 형성되는 절연막만을 사용해도 되고, 게다가 플라즈마나 열반응을 이용한 CVD법에 의해 산화규소, 산소를 포함한 질화규소, 질소를 포함한 산화규소 등의 절연막을 퇴적하고, 적어도 한 개 적층시켜도 된다. 어떻든 간에, 고밀도 플라즈마로 형성한 절연막이 게이트 절연막의 일부 또는 전부인 트랜지스터는, 특성의 변동을 작게 할 수 있다.
또한, 절연막(111)은, 산화물 반도체막과의 정합(整合)성이 양호한 알루미나(A1203), 질화알루미늄(AlN), 산화티탄(TiO2), 지르코니아(ZrO2), 산화리튬(Li20), 산화칼륨(K20) 산화나트륨(Na20), 산화인듐(In203), 산화이트륨(Y203), 지르콘산칼슘(CaZrO3) 또는 이들 중 적어도 2개를 포함한 재료를 이용해도 되고, 단층 또는 2층 이상 적층시켜서 형성해도 된다.
절연막(111)은, 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 있는 것이 바람직하거나, 도전층 107a, 107b, 또는 반도체막(112)도 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 있는 것이 바람직하다. 따라서, 양자의 광투과율을 비교하면, 절연막(111)쪽이, 도전층 107a, 도전층 107b, 또는, 반도체막(112)보다도, 광투과율이 높거나 또는 같은 정도인 것이 바람직하다. 왜냐하면, 절연막(111)은, 대면적으로 형성하는 경우가 있으므로, 광 이용 효율을 향상시키기 위해서는, 광투과율이 높은 것이 바람직하기 때문이다.
절연막(111)은, 절연체로서 기능하는 것이 바람직하기 때문에, 절연체로서 알맞은 저항율을 갖고 있는 것이 바람직하다. 한편, 도전층 107a, 107b은, 도체로서 기능시키는 것이 바람직하고, 반도체막(112)은, 반도체로서 기능시키는 것이 바람직하다. 그 때문에, 절연막(111)의 저항율은, 도전층 107a, 107b, 도전층 110a, 110b, 또는, 반도체막(112)의 저항율보다도 높은 것이 바람직하다. 절연막(111)의 저항율이 높은 경우에는, 도체끼리를 전기적으로 절연시킬 수 있기 때문에, 누설 전류 등을 저감할 수 있고, 회로를 보다 좋게 동작시키는 것이 가능하게 되기 때문에 적합하다.
다음에, 절연막(111) 위에 반도체막(112)을 형성한다. 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 형성되는 것이 바람직하다. 반도체막(112)은, 산화물 반도체를 사용해서 형성할 수 있다. 산화물 반도체로서, 1족 원소(예를 들면, 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs)), 13족 원소(예를 들면, 붕소(B), 갈륨(Ga), 인듐(In), 탈륨(Tl)), 14족 원소(예를 들면, 탄소(C), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 납(Pb)), 15족 원소(예를 들면, 질소(N), 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi)) 또는 17족 원소(예를 들면, 불소(F), 염소(Cl), 브롬(Br), 옥소(Ⅰ))등의 불순물 원소 중 일종, 또는 복수종이 첨가된 산화아연(ZnO)의 비정질(아모르포스)상태, 다결정 상태 또는 비정질 상태와 다결정 상태가 혼재하는 미결정(마이크로 크리스탈이라고도 불린다.)상태의 것, 또는 아무것도 불순물 원소가 첨가되어 있지 않은 것을 사용할 수 있다. 또한, InGaO3(ZnO)5, 산화마그네슘아연(MgxZn1-xO) 또는 산화카드뮴아연(CdxZn1-xO), 산화카드뮴(CdO), In-Ga-Zn-0계의 아모르포스 산화물 반도체(a-IGZO) 중 어느 하나를 사용할 수 있다. 반도체막(112)은 25∼200nm(바람직하게는 30∼150nm)의 두께로 0.4Pa의 압력 하에, Ar:02=50:5sccm의 유량이 되는 조건에서 스퍼터링법에 의해 형성되고, 그 후에, 0.05％로 희석한 불화수소산을 사용해서 에칭에 의해 원하는 형상으로 형성된다. 반도체막(112)은, 비정질규소막을 사용한 반도체막과 비교하여, 산화의 우려가 없어 고진공으로 하지 않고도 형성될 수 있기 때문에, 프로세스로서 저렴하다. 또한, 산화아연을 갖는 산화물 반도체막은 플라즈마에 강하기 때문에, 플라즈마 CVD(PCVD 또는 PECVD라고도 한다)법을 사용해서 형성해도 된다. 플라즈마 CVD법은 CVD법 중에서도 특히 장치가 간단해서, 생산성도 좋다.
또한, 상기 산화물 반도체에는, 질소가 첨가되어 있어도 된다. 질소를 첨가함으로써, 산화물 반도체가 n형의 반도체의 성질을 나타낼 경우, 질소가 억셉터(acceptor) 불순물로서 일한다. 이 때문에, 질소가 첨가된 산화물 반도체막을 사용해서 제조된 트랜지스터의 임계치 전압을 제어할 수 있다. 산화물 반도체에 ZnO를 사용할 경우, 질소를 첨가(도프)해 두면 좋다. ZnO은 원래 n형의 반도체의 성질을 나타낸다. 질소를 첨가함으로써 질소가 ZnO에 대하여 억셉터 불순물로서 일하기 때문에, 결과적으로 임계치 전압을 제어할 수 있다. 산화물 반도체막은 특히 무엇을 하지 않고도 n형을 나타내는 경우, 채널이 형성되는 산화물 반도체막의 부분에, p형의 도전성을 부여하는 불순물을 첨가하고, 극력 Ⅰ형(진성 반도체)에 근접하도록 그 도전형을 제어해도 된다.
반도체막(112)에 대하여 열처리를 행해도 된다. 반도체막(112)에 대하여 열처리를 함으로써, 반도체막(112)의 결정성을 향상시킬 수 있다. 반도체막(112)의 결정화는, 적어도 트랜지스터의 채널형성영역에 있어서 행해지고 있으면 된다. 트랜지스터의 채널형성영역에 있어서 결정성을 향상시키는 것에 의해, 트랜지스터의 특성을 향상시킬 수 있다.
여기에서의 열처리에는, RTA(Rapid Thermal Anneal)장치, 할로겐 램프 혹은 램프로 가열하는 LRTA(Lamp Rapid Thermal Anneal)장치를 사용할 수 있다. LRTA 장치에서는, 적외광영역, 가시광영역, 자외광영역 등의 파장의 빛을 사용할 수 있다. 예를 들면, LRTA 장치를 사용할 경우, 250∼570℃(바람직하게는 300℃∼400℃, 더 바람직하게는 300∼350℃)에서 1분∼1시간, 바람직하게는 10분∼30분 행하면 된다. LRTA은, 할로겐 램프, 메탈 할라이드(metal halide) 램프, 크세논 아크(xenon arc) 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프로부터 선택된 일종 또는 복수종으로부터의 복사에 의해 행한다.
또한, LRTA 대신에 레이저광을 조사해서 가열처리를 행해도 되고, 예를 들면, 레이저광으로서 적외광 레이저, 가시광 레이저, 자외광 레이저 등을 사용할 수 있다. 또한, LRTA 및 레이저광 조사를 조합해서 선택적으로 산화물 반도체막의 결정성을 개선해도 좋다. 레이저 조사를 사용할 경우, 연속 발진형의 레이저빔(CW 레이저빔)이나 펄스 발진형의 레이저 빔(펄스 레이저 빔)을 사용할 수 있다. 여기에서 사용할 수 있는 레이저 빔은, Ar 레이저, Kr 레이저, 엑시머 레이저 등의 기체 레이저, 단결정의 YAG, YVO4, 포르스테라이트(forsterite)(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 레이저, 글래스 레이저, 루비(ruby) 레이저, 알렉산드라이트(alexandrite) 레이저, Ti: 사파이어 레이저, 동 증기 레이저 또는 금 증기 레이저 중 일종 또는 복수종으로부터 발진되는 것을 사용할 수 있다. 이와 같은 레이저 빔의 기본파, 및 이들의 기본파의 제2 고조파로부터 제4 고조파의 레이저 빔을 조사하는 것으로, 결정성을 양호하게 할 수 있다. 더욱, 레이저광은 산화물 반도체막의 밴드 갭보다도 에너지가 큰 것을 사용하는 쪽이 바람직하다. 예를 들면, KrF, ArF, XeCl, 또는 XeF의 엑시머 레이저 발진기로부터 사출되는 레이저 광을 사용해도 된다.
반도체막(112)은, 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 있는 것이 바람직하거나, 도전층 107a, 107b도 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 있는 것이 바람직하다. 따라서, 양자의 광투과율을 비교하면, 반도체막(112)보다도, 도전층 107a, 107b쪽이, 광투과율이 높거나 또는 같은 정도인 것이 바람직하다. 왜냐하면, 도전층 107a, 107b는, 큰 면적으로 형성하는 경우가 있으므로, 광이용 효율을 향상시키기 위해서는, 광투과율이 높은 것이 바람직하기 때문이다.
반도체막(112)은, 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 있는 것이 바람직하지만, 이것에 한정되지 않는다. 광투과율이 작아도, 빛을 투과하는 것이 가능한 재료를 갖고 있어도 된다. 예를 들면, 실리콘(Si), 게르마늄(Ge)을 갖고 형성하는 것도 가능하다. 또, 결정상태는 단결정(모노크리스탈) 상태, 다결정(폴리크리스탈), 비정질(아모르포스), 미(微)결정(마이크로크리스탈, 나노크리스탈, 세미아모르포스) 상태 등으로부터 선택된 적어도 1개의 결정상태를 갖고 있는 것이 바람직하다. 비정질의 경우, 낮은 제조온도에서 형성가능하고, 또는 대형의 반도체장치 또는 표시장치를 형성하는 것이 가능하며, 또는 글래스보다도 융점이 낮은 기판을 이용해서 형성하는 것이 가능한, 등의 이점을 갖고 있어서 적합하다.
반도체막(112)은, 반도체로서 기능하는 것이 바람직하기 때문에, 반도체로서 적절한 저항율을 갖고 있는 것이 바람직하다. 한편, 도전층 107a, 107b는, 도체로서 기능시키는 것이 바람직하다. 이 때문에, 반도체막(112)의 저항율은, 도전층 107a, 107b의 저항율보다도 높은 것이 바람직하다.
다음에, 도 4c, 도 5c에 나타낸 바와 같이, 반도체막(112) 위에 포토리소그래피법을 사용해서 레지스트 마스크를 제조하고(도시 생략), 레지스트 마스크를 사용해서 에칭을 행하여, 원하는 형상으로 가공된 반도체층(113)(섬 형상 반도체층이라고도 한다)을 형성한다. 에칭에는, 0.05％로 희석한 불화수소산(hydrofluoric acid), 염산 등을 사용할 수 있다.
반도체층(113)은, 트랜지스터의 반도체층(활성층) 또는 트랜지스터의 반도체층(활성층)의 일부로서 기능시키는 것이 가능하다. 또는, 반도체층(113)은, MOS 용량 또는 MOS 용량의 일부로서 기능시키는 것이 가능하다. 또는, 반도체층(113)은, 배선과 배선과의 교차부에 있어서의 기생 용량을 작게 하기 위한 막으로서 기능시키는 것이 가능하다. 또한, 도면에는 나타내지 않았지만, 반도체층(113) 위에 소스 영역 및 드레인 영역을 형성하는, 일도전형을 부여하는 불순물 원소를 포함한 반도체층을 형성해도 된다.
다음에, 도 4d, 도 5d에 나타나 있는 바와 같이, 반도체층(113) 및 절연막(111)을 덮도록, 도전막 114과 도전막 115를 스퍼터링법에 의해 적층 형성한다. 이 공정은 연속적으로 행해지고, 멀티 쳄버를 사용해서 연속 스퍼터링을 행하는 것도 가능하다. 연속적으로, 도전막 114와 도전막 115를 형성함으로써, 스루풋이 향상하고, 불순물이나 먼지의 혼입을 억제할 수 있다.
도전막 114의 광투과율은, 충분히 높은 것이 바람직하다. 또한, 도전막 114의 광투과율은, 도전막 115의 광투과율보다도 높은 것이 바람직하다.
도전막 114는, 인듐주석산화물(ITO), 인듐주석산화물과 산화규소를 포함한 ITSO, 유기인듐, 유기주석, 산화아연, 질화티탄 등을 사용할 수 있다. 또한, 산화아연(ZnO)을 포함한 인듐아연산화물(IZO(indium zinc oxide)), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함한 인듐산화물, 산화텅스텐을 포함한 인듐아연산화물, 산화티탄을 포함한 인듐산화물, 산화티탄을 포함한 인듐주석산화물 등도 사용해도 된다. 이들의 재료를 스퍼터링법에 의해, 단층 구조 또는 적층구조로 형성할 수 있다. 다만, 적층구조로 할 경우에는, 복수의 막의 모든 광투과율이 충분히 높은 것이 바람직하다.
도전막 114는, 도전막 102를 형성한 재료와 대략 같은 재료를 갖고 구성되는 것이 바람직하다. 대략 같은 재료란, 주성분의 원소가 같은 재료의 것이며, 불순물 레벨에서는, 포함되는 원소의 종류나 농도 등이 다른 경우가 있다. 이렇게, 대략 같은 재료를 사용함으로써, 스퍼터나 증착 등으로 투광성을 갖는 도전막을 형성할 경우, 재료를 공유할 수 있다고 하는 장점이 있다. 재료를 공유할 수 있으면, 같은 제조장치를 사용할 수 있고, 제조 공정을 스무스하게 행할 수 있으며, 스루풋을 향상시킬 수 있어, 저비용화를 실현하는 것이 가능하게 된다.
도전막 115의 저항율은 충분히 낮고, 도전율은 충분히 높은 것이 바람직하다. 또한, 도전막 114의 저항율은, 도전막 115의 저항율보다도 높은 것이 바람직하다. 다만, 도전막 114는, 도전층으로서 기능하기 때문에, 도전막 114의 저항율은, 절연층의 저항율보다도 낮은 것이 바람직하다.
도전막 115는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 동, 네오디뮴, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금재료를 사용하여, 스퍼터링법 또는 진공증착법에 의해, 단층구조 또는 적층구조로 형성할 수 있다. 또한, 도전막 115가 적층구조로 형성될 경우에는, 복수의 막에 투광성을 갖는 도전막이 함유되어 있어도 된다.
또한, 도전막 115는, 도전막 103을 형성한 재료와는 다른 재료를 갖고 구성되는 것이 바람직하다. 또는, 도전막 115는, 차광성을 갖는 도전막과는 다른 적층구조를 갖고 구성되는 것이 바람직하다. 왜냐하면, 제조 공정에 있어서, 가해지는 온도가 도전막 115과 도전막 103에서는 다른 경우가 많기 때문이다. 통상, 도전막 103쪽이, 고온 상태가 되는 경우가 많다. 따라서, 도전막 103쪽이 융점이 높은 재료 또는 적층구조를 사용하는 것이 바람직하다. 또는, 도전막 103쪽이, 힐록(hillock)이 발생하기 어려운 재료 또는 적층구조를 사용하는 것이 바람직하다. 또는, 도전막 115는, 영상신호가 공급되는 신호선을 구성하는 경우가 있기 때문에, 도전막 103보다도 배선 저항이 작은 재료 또는 적층구조를 사용하는 것이 바람직하다.
도전막 114 위에, 도전막 115를 형성했을 경우, 양자의 막이 반응을 일으키는 경우가 있다. 예를 들면, 도전막 114의 상측의 면(도전막 115과 접하는 면)이 ITO인 경우에 있어서, 도전막 115의 하측의 면(도전막 114와 접하는 면)이 알루미늄인 경우, 화학 반응이 일어나 버린다. 따라서, 그것을 피하기 위해서, 도전막 115의 하측의 면(도전막 114과 접하는 면)에는, 고융점 재료를 사용하는 것이 바람직하다. 예를 들면, 고융점 재료의 예로서는, 몰리브덴(Mo), 티탄(Ti), 텅스텐(W), 네오디뮴(Nd) 등을 들 수 있다. 그리고, 그들의 막 위에, 도전율이 높은 재료를 사용하여, 도전막 115를 다층막으로 하는 것이 적합하다. 도전율이 높은 재료로서는, 알루미늄(Al), 동(Cu), 은(Ag) 등을 들 수 있다. 이들 재료는, 차광성 및 반사성을 갖고 있다.
다음에, 도 6a 및 도 7a에 나타나 있는 바와 같이, 도전막 115 위에 레지스트 마스크 118a∼118c을 형성한다. 레지스트 마스크 118a∼118c는, 다계조 마스크를 사용하는 것에 의해, 두께가 다른 영역을 갖는 레지스트 마스크다.
도 6a 및 도 7a에 나타나 있는 바와 같이, 하프톤 마스크는, 빛을 투과하는 기판(116) 위에 반투과층 117b∼117d 및 차광층 117a로 구성되어 있다. 따라서, 도전막 115 위에는, 후에 저장용량부의 상부전극, 소스 전극 또는 드레인 전극이 되는 장소에는 얇은 레지스트 마스크, 후에 소스 배선이 되는 장소에는 두꺼운 레지스트 마스크가 형성된다.
도 6b 및 도 7b에 나타나 있는 바와 같이, 레지스트 마스크 118a∼118c을 사용해서 도전막 114 및 도전막 115에 에칭을 행한다. 에칭을 행함으로써, 도전층 119a, 도전층 120a, 도전층 119b, 도전층 120b, 도전층 119c, 도전층 120c을 형성할 수 있다.
여기에서, 반도체층 113에 대하여, 희석한 불화수소산을 사용해서 에칭을 행함으로써, 채널의 일부를 에칭할 수 있다.
다음에, 도 6c 및 도 7c에 나타나 있는 바와 같이, 레지스트 마스크 118a∼118c에 대하여, 산소 플라즈마에 의한 애싱을 행한다. 레지스트 마스크 118a∼118c에 대하여 산소 플라즈마에 의한 애싱을 행함으로써, 레지스트 마스크 118b, 118c는 제거되고, 그 아래의 도전층 120a, 120c가 노출한다. 또한, 레지스트 마스크 118a는 축소되고, 레지스트 마스크 121로서 잔존한다. 이렇게 다계조 마스크로 형성한 레지스트 마스크를 사용함으로써, 추가의 레지스트 마스크를 이용하는 일없이, 공정을 간략화할 수 있다.
다음에, 도 8a 및 도 9a에 나타나 있는 바와 같이, 레지스트 마스크 121을 사용하여, 차광성을 갖는 도전층에 대하여 에칭한다. 그 결과, 도전층 120a의 일부와 120c은 제거되고, 도전층 119b와 119c가 노출한다. 또한, 도전층 119a와 120a는, 레지스트 마스크 121이 형성되어 있는 부분을 남기고 제거된다. 이것은, 레지스트 마스크 118a가 애싱 처리에 의해 축소되고, 도전층 120a가 노출되기 때문이다. 따라서, 레지스트 마스크 121로부터 비어져 나온 차광성을 갖는 도전층도 동시에 에칭된다. 이에 따라, 도전층 122와 도전층 119a는, 각각의 층이 갖는 면적이 크게 다르다. 즉, 도전층 119a가 갖는 면적은, 도전층 122가 갖는 면적보다도 크다. 또는, 도전층 122과 도전층 119a는, 도전층 122와 도전층 119a가 겹치는 영역과, 도전층 122과 도전층 119a가 겹치지 않는 영역을 갖는다.
차광성을 갖는 도전층을 제거할 때에, 투광성을 갖는 도전층도 일부(예를 들면, 차광성을 갖는 도전층과 접하고 있는 표면부분 등)이 제거되는 경우가 있다. 투광성을 갖는 도전층이, 어느 정도 제거되는지는, 투광성을 갖는 도전층과 차광성을 갖는 도전층과의 에칭의 선택비로 의해 결정된다. 그 때문에, 예를 들면, 도전층 122로 덮여 있는 영역의 도전층 119a의 막두께는, 도전층 122로 덮여 있지 않은 영역의 도전층 119a의 막두께보다도, 두꺼워지는 경우가 많다.
또한, 도전층 122 및 도전층 119a는, 주로, 그 일부의 영역(주로 도전층 122의 영역)이, 소스 배선, 또는 소스 배선의 일부로서 기능하고, 별도의 일부의 영역(주로 도전층 119a만이 있는 영역)이, 트랜지스터의 소스 전극, 또는 소스 전극의 일부로서 기능하는 것이 가능하다. 더 바람직하게는, 도전층 122와 도전층 119a가 겹쳐 있는 영역에서는, 도전율이 높은 도전층 122를 갖고 있는 경우가 있기 때문에, 소스 배선 또는 소스 배선의 일부로서 기능하는 것이 바람직하다. 또는, 더 바람직하게는, 도전층 122가 배치되어 있지 않은 영역에 있어서의 도전층 119a는, 빛을 투과시키는 것이 가능한 경우가 있기 때문에, 트랜지스터의 소스 전극, 또는 소스 전극의 일부로서 기능하는 것이 바람직하다.
따라서, 도전층 122 및 도전층 119a에 있어서는, 소스 전극으로서의 기능을 갖는 배선이, 소스 배선으로서 기능하는 배선(또는, 소스 배선으로서 기능하는 배선 중 적어도 하나의 층)과 접속되어 있다고 생각하는 것도 가능하다. 또는, 도전층 122 및 도전층 119a에 있어서는, 소스 배선이 갖는 적어도 하나의 층이, 소스 배선이 갖는 다른 층보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 소스 전극으로서 기능한다고 생각하는 것이 가능하다. 또는, 도전층 122 및 도전층 119a에 있어서는, 도전층 119a가, 도전층 122보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 소스 전극으로서 기능한다고 생각하는 것이 가능하다. 즉, 소스 배선의 일부가, 소스 전극 또는 소스 전극의 일부로서 기능한다고 생각하는 것이 가능하다. 또는, 소스 전극 또는 소스 전극의 일부로서 주로 기능하는 도전층인 도전층 119a 위에, 소스 배선 또는 소스 배선의 일부로서 주로 기능하는 도전층인 도전층 122가 설치되어 있다고 하는 것도 가능하다.
여기에서, 소스 전극으로 서술했지만, 소스와 드레인은, 전압의 대소, 또는, 트랜지스터의 극성 등에 의해 바뀌기 때문에, 소스는, 드레인이라고 하는 것도 가능하다.
또한, 차광성을 갖는 도전층 및 도전층 119c는, 주로, 그 일부의 영역(주로 차광성을 갖는 도전층의 영역)이, 용량배선, 또는 용량배선의 일부로서 기능하고, 다른 일부의 영역(주로 도전층 119c만이 있는 영역)이, 용량소자의 전극, 또는 용량소자의 전극의 일부로서 기능하는 것이 가능하다. 더 바람직하게는, 차광성을 갖는 도전층과 도전층 119c이 겹쳐 있는 영역에서는, 도전율이 높은 차광성을 갖는 도전층을 갖고 있는 경우가 있기 때문에, 용량배선 또는 용량배선의 일부로서 기능하는 것이 바람직하다. 또는, 더 바람직하게는, 차광성을 갖는 도전층이 배치되어 있지 않은 영역에 있어서의 도전층 119c는, 빛을 투과시키는 것이 가능한 경우가 있으므로, 용량소자의 전극, 또는 용량소자의 전극의 일부로서 기능하는 것이 바람직하다.
따라서, 차광성을 갖는 도전층 및 도전층 119c에 있어서는, 용량소자의 전극으로서의 기능을 갖는 배선이, 용량소자로서 기능하는 배선(또는, 용량배선으로서 기능하는 배선 중의 적어도 하나의 층)과 접속되어 있다고 생각하는 것도 가능하다. 또는, 차광성을 갖는 도전층 및 도전층 119c에 있어서는, 용량배선이 갖는 적어도 하나의 층이, 용량배선이 갖는 다른 층보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 용량소자의 전극으로서 기능한다고 생각하는 것이 가능하다. 또는, 차광성을 갖는 도전층 및 도전층 119c에 있어서는, 도전층 119c가, 차광성을 갖는 도전층보다도, 면적이 큰 상태에서 형성되고, 면적이 커져 있는 영역의 일부는, 용량소자의 전극으로서 기능한다고 생각하는 것이 가능하다. 즉, 용량배선의 일부가, 용량소자의 전극 또는 용량소자의 전극의 일부로서 기능한다고 생각하는 것이 가능하다. 또는, 용량소자의 전극 또는 용량소자의 전극의 일부로서 주로 기능하는 도전층인 도전층 119c 위에, 용량배선 또는 용량배선의 일부로서 주로 기능하는 도전층인 도전층 110이 설치된다고 하는 것도 가능하다.
다음에, 도 8b 및 도 9b에 나타나 있는 바와 같이, 레지스트 마스크 121을 제거한다. 이상에 의해, 트랜지스터(130), 용량소자(131)를 제조할 수 있고, 트랜지스터(130), 용량소자(131)를 투광성을 갖는 소자로 할 수 있다.
도 9b에 있어서는, 소스 전극 또는 드레인 전극이 형성되어 있는 방향에 대하여, 90°회전한 방향에서의 단면도이기 때문에, 소스 전극 또는 드레인 전극이 도시되어 있지 않다.
다음에, 도 8c 및 도 9c에 나타나 있는 바와 같이, 절연막(123)을 형성한다.절연막(123)은, 단층구조 또는 적층구조로 형성할 수 있다. 적층구조로 형성하는 경우에는, 각각의 막의 광투과율이 충분히 높은 것이 바람직하다. 절연막(123)은, 불순물 등으로부터 트랜지스터를 보호하는 절연막으로서 기능한다. 또한, 절연막(123)은, 트랜지스터, 용량소자, 또는 배선 등에 의한 요철을 완화하고, 트랜지스터, 용량소자, 또는 배선 등이 형성된 표면을 평탄하게 하는 절연막으로서 기능하는 것이 가능하다. 즉, 절연막(123)은, 평탄화막으로서 기능하는 것이 가능하다.
특히, 트랜지스터(130), 용량소자(131)를, 투광성을 갖는 소자로서 형성할 수 있으므로, 그들이 배치되어 있는 영역도 개구영역으로서 이용할 수 있게 하기 위해서, 트랜지스터(130), 용량소자(131) 또는 배선 등에 의한 요철을 완화하고, 이들의 소자가 형성된 상부를 평탄하게 하는 것이 유익하다.
절연막(123)은, 질화규소를 갖는 막으로 형성되는 것이 바람직하다. 질화규소막은, 불순물을 블록킹(blocking)하는 효과가 높기 때문에 적합하다. 또는, 절연막(123)은, 유기재료를 갖는 막으로 형성되는 것이 바람직하다. 유기재료의 예로서, 아크릴, 폴리이미드, 폴리아미드 등이 적합하다. 이들의 유기재료는, 요철을 평탄하게 하는 기능이 높기 때문에 적합하다. 따라서, 절연막(123)을 질화규소막과 유기재료의 막으로 적층구조로 하는 경우에는, 하측에 질화규소막을 배치하고, 상측에 유기재료의 막을 배치하는 것이 적합하다.
또한, 절연막(123)은, 컬러 필터로서의 기능을 갖는 것이 가능하다. 기판(101) 위에 컬러 필터를 설치함으로써, 대향기판에 컬러 필터를 설치할 필요가 없게 되어, 2개의 기판의 위치를 조정하기 위한 마진이 필요없게 되므로, 패널의 제조를 용이하게 할 수 있다.
다음에, 절연막(123), 또는 절연막(123) 및 절연막(111)의 일부분을 제거해서 컨택트홀을 형성한다.
다음에, 도 8d 및 도 9d에 나타나 있는 바와 같이, 절연막(123) 및 컨택트홀 위에 도전막을 형성하고, 상기 도전막의 일부를 에칭함으로써, 124a, 124b을 형성한다. 도전막은, 단층구조 또는 적층구조로 형성할 수 있다. 적층구조로 할 경우에는, 각각의 막의 광투과율이 충분히 높은 것이 바람직하다.
도전막 124a, 124b는, 화소전극으로서 기능시킬 수 있다. 또는, 도전막 124a, 124b은, 용량소자의 전극으로서 기능시킬 수 있다. 그 때문에, 도전막 124a, 124b는, 투광성을 갖는 재료 또는 광투과율이 높은 재료를 갖고 구성되는 것이 바람직하다.
도전막 124a, 124b는, 컨택트홀을 거쳐서, 소스 배선, 소스 전극, 게이트 배선, 게이트 전극, 화소전극, 용량배선, 용량소자의 전극 등을 서로 접속하는 것이 가능하게 된다. 따라서, 도전막 124a, 124b는, 도체와 도체를 접속하기 위한 배선으로서 기능시킬 수 있다.
도전막 124a, 124b와, 도전막 102는, 대략 같은 재료를 갖고 구성되는 것이 바람직하다. 또는, 도전막 124a, 124b, 도전막 114는, 대략 같은 재료를 갖고 구성되는 것이 바람직하다. 이렇게, 대략 같은 재료로 형성함으로써, 스퍼터나 증착 등으로 투광성을 갖는 도전막을 형성하는 경우, 재료를 공유할 수 있다고 하는 장점이 있다. 재료를 공유할 수 있으면, 같은 제조장치를 사용할 수 있고, 제조 공정을 스무스하게 행할 수 있으며, 스루풋을 향상시키는 것이 가능하게 되어, 저비용화를 실현하는 것이 가능하게 된다.
본 실시예에서는, 채널 에치(etch)형의 트랜지스터의 제조 방법을 나타냈지만, 본 발명의 일 실시예는 이것에 한정되지 않고, 채널 보호형의 트랜지스터를 제조할 수도 있다. 채널 보호형의 트랜지스터의 단면도의 일례를 도 19에 나타낸다. 채널 보호형의 트랜지스터를 제조하는 경우에는, 도 4a 및 도 5a까지는, 채널 에치형과 마찬가지로 제조할 수 있다. 다음에, 도 4b 및 도 5b에 있어서, 반도체막(112)을 형성한 후에, 보호막(132)을 형성한다. 보호막(132)은, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 적당히 사용할 수 있다. 다음에 보호막(132) 위에 레지스트 마스크를 형성하고, 에칭을 행하는 것에 의해, 보호막을 원하는 형상으로 가공해서 채널 보호층을 형성할 수 있다. 그 후, 도 4c 및 도 5c 이후는, 채널의 일부를 제거하는 공정을 제외하고, 채널 에치형의 제조방법과 같이 행하면 된다.
이상에 의해, 본 발명의 일 실시예를 적용하는 것에 의해, 투광성을 갖는 트랜지스터 또는 투광성을 갖는 용량소자를 형성하는 것이 가능하다. 그 때문에, 화소 내에 트랜지스터나 용량소자를 배치하는 경우라도, 개구율을 향상시킬 수 있다. 더욱이, 트랜지스터와 소자(예를 들면, 다른 트랜지스터)를 접속하는 배선, 또는 용량소자와 소자(예를 들면, 다른 용량소자)를 접속하는 배선은, 저항율이 낮고 도전율이 높은 재료를 사용해서 형성할 수 있으므로, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압강하를 저감할 수 있다.
다음에, 도 1과 다른 소자기판의 다른 일례에 대해서 도 10을 사용하여 설명한다. 도 10a는, 본 실시예와 관련되는 반도체장치의 평면도이며, 도 10b는, F-G의 단면도다. 도 1과 다른 점은, 저장용량부의 하부전극(도전층 107c)의 면적을 크게 하고, 저장용량부의 상부전극을 화소전극(124)으로 하고 있는 점에 있다. 저장용량부의 크기는, 화소 피치의 7할 이상, 또는 8할 이상으로 하는 것이 바람직하다. 이하, 저장용량부 및 저장용량배선 이외의 구성은, 도 1에서 나타낸 구성과 같기 때문에, 상세한 설명은 생략한다.
이러한 구성으로 함으로써, 소스 배선 및 소스 전극 또는 드레인 전극을 형성할 때에, 저장용량부의 상부전극을 형성할 필요가 없게 되기 때문에, 투과율을 높일 수 있다. 또한, 투과율이 높은 저장용량부를 크게 형성할 수 있다. 저장용량부를 크게 함으로써, 트랜지스터가 오프로 되었을 때라도, 화소전극의 전위가 유지되기 쉬워진다. 또한, 피드스루(feedthrough) 전위를 작게 할 수 있다. 또한, 저장용량부를 크게 형성했을 경우에도, 개구율을 높일 수 있어 소비 전력을 저감할 수 있다. 또한, 절연막을 2층으로 하고 있기 때문에, 절연막에 형성되는 핀홀 등에 의한 층간 쇼트를 방지할 수 있다. 또한, 용량배선의 요철을 저감할 수 있어, 액정의 배향(配向) 혼란을 억제할 수 있다.
다음에, 도 1과 다른 소자기판의 다른 일례에 대해서 도 11을 사용하여 설명한다. 도 11a는, 본 실시예와 관련되는 반도체장치의 평면도이며, 도 11b는, H-Ⅰ의 단면도다. 도 1과 다른 점은, 저장용량부의 하부전극(도전층 107d)을 크게 하고, 용량배선을 투광성을 갖는 도전층과 차광성을 갖는 도전층의 순으로 적층하며, 저장용량부의 상부전극(도전층 119d)을 크게 한다는 점에 있다. 저장용량부의 크기는, 화소 피치의 7할 이상, 또는 8할 이상으로 하는 것이 바람직하다. 이하, 저장용량부 이외의 구성은, 도 1에서 나타낸 구성과 같기 때문, 상세한 설명은 생략한다.
이러한 구성으로 함으로써, 용량배선을 저항율이 낮고 도전율이 높은 재료를 사용해서 형성할 수 있으므로, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압강하를 저감할 수 있다. 또한, 화소전극의 컨택트홀에 의한 요철로, 액정의 배향 혼란이 있다고 해도, 용량배선의 차광성을 갖는 도전층에 의해, 광 누설을 방지할 수 있다. 또한, 저장용량을 크게 함으로써, 트랜지스터가 오프되었을 때에도, 화소전극의 전위가 유지되기 쉬워진다. 또한, 피드스루 전위를 작게 할 수 있다. 또한, 저장용량을 크게 형성했을 경우에도, 개구율을 높일 수 있어 소비 전력을 저감할 수 있다.
다음에, 도 1과 다른 소자기판의 다른 일례에 대해서 도 12를 사용하여 설명한다. 도 12a는, 본 실시예와 관련되는 반도체장치의 평면도이며, 도 12b는, J-K의 단면도다. 도 1과 다른 점은, 저장용량부의 하부전극으로서 기능하는 투광성을 갖는 도전층 107c을 크게 하고, 저장용량부의 상부전극으로서 기능하는 투광성을 갖는 도전층 119e를 크게 한다는 점에 있다. 저장용량부의 크기는, 화소 피치의 7할 이상, 또는 8할 이상으로 하는 것이 바람직하다. 이하, 저장용량부 이외의 구성은, 도 1에서 나타낸 구성과 같기 때문에, 상세한 설명은 생략한다.
이러한 구성으로 함으로써, 투과율이 높은 저장용량을 크게 형성할 수 있다. 저장용량을 크게 함으로써, 트랜지스터가 오프되었을 때에도, 화소전극의 전위가 유지되기 쉬워진다. 또한, 피드스루 전위를 작게 할 수 있다. 또한, 저장용량을 크게 형성했을 경우에도, 개구율을 높일 수 있어, 소비 전력을 저감할 수 있다.
다음에, 본 실시예와 관련되는 표시장치의 외관 및 단면에 대해서, 도 14를 사용하여 설명한다. 도 14는, 제1의 기판(4001) 위에 형성된 반도체층을 갖는 박막 트랜지스터(4010) 및 액정소자(4013)를, 제2의 기판(4006)과의 사이에 씰(seal)재(4005)에 의해 밀봉한 액정표시장치의 평면도이며, 도 14b는, 도 14a의 A-A'에 있어서의 단면도이다.
제1의 기판(4001) 위에 설치된 화소부(4002)와, 주사선 구동회로(4004)를 둘러싸도록 씰재(4005)가 설치되어 있다. 또, 화소부(4002)와, 주사선 구동회로(4004) 위에 제2의 기판(4006)이 설치되어 있다. 따라서, 화소부(4002)와, 주사선 구동회로(4004)는, 제1의 기판(4001)과 씰재(4005)와 제2의 기판(4006)에 의하여, 액정(4008)과 함께 밀봉되어 있다. 또 제1의 기판(4001) 위의 씰재(4005)에 의해 둘러싸여져 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 다결정 반도체막으로 형성된 신호선 구동회로(4003)가 설치되어 있다. 또한, 본 실시예에서는, 다결정 반도체막을 사용한 박막 트랜지스터를 갖는 신호선 구동회로를, 제1의 기판(4001)에 부착시키는 예에 관하여 설명하지만, 단결정 반도체를 사용한 트랜지스터로 신호선 구동회로를 형성해서, 부착시키도록 해도 된다. 도 14에서는, 신호선 구동회로(4003)에 포함되는, 다결정 반도체막으로 형성된 박막 트랜지스터(4009)를 예시한다.
또 제1의 기판(4001) 위에 설치된 화소부(4002)와, 주사선 구동회로(4004)는, 박막 트랜지스터를 복수 갖고 있고, 도 14b에서는, 화소부(4002)에 포함되는 박막 트랜지스터(4010)를 예시하고 있다. 박막 트랜지스터(4010)는 반도체층을 사용한 박막 트랜지스터에 해당한다. 화소부(4002)에는, 저장용량부가 도면에 나타내지는 않았지만, 도 1, 도 10 내지 도 12에 도시하는 것과 같은 저장용량부를 형성할 수도 있다.
상기한 바와 같이, 트랜지스터의 게이트 전극과 전기적으로 접속되는 게이트 배선은, 투광성을 갖는 도전층과, 차광성을 갖는 도전층의 순으로 적층되어 있고, 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 접속되는 소스 배선은, 투광성을 갖는 도전층과 차광성을 갖는 도전층의 순으로 적층되어 있다. 즉, 트랜지스터의 게이트 전극은, 게이트 배선을 구성하는 투광성을 갖는 도전층의 일부로 형성되어 있고, 소스 전극 또는 드레인 전극은, 소스 배선을 구성하는 투광성을 갖는 도전층과 일부로 구성되어 있다.
게이트 배선 및 소스 배선을, 투광성을 갖는 도전층과 차광성을 갖는 도전층의 순으로 적층함으로써, 배선 저항을 저감하고, 소비 전력을 저감할 수 있다. 또한, 게이트 배선 및 소스 배선은, 차광성을 갖는 도전층을 사용해서 구성되어 있기 때문에, 화소간을 차광할 수 있다. 즉, 행방향으로 배치된 게이트 배선과, 열방향으로 배치된 소스 배선에 의하여, 블랙 매트릭스를 이용하는 일없이 화소간의 간격을 차광할 수 있다.
이렇게 하여, 저장용량부를, 투광성을 갖는 도전층으로 구성함으로써, 개구율을 향상시킬 수 있다. 또한, 저장용량부를, 투광성을 갖는 도전층으로 구성함으로써, 저장용량부를 크게 할 수 있기 때문에, 트랜지스터가 오프되었을 때라도, 화소전극의 전위가 유지되기 쉬워진다.
또 4013은 액정소자에 해당하고, 액정소자(4013)가 갖는 화소전극(4030)은, 박막 트랜지스터(4010)와 배선(4040)을 거쳐서 전기적으로 접속되어 있다. 그리고 액정소자(4013)의 대향전극(4031)은 제2의 기판(4006) 위에 형성되어 있다. 화소전극(4030)과 대향전극(4031)과 액정(4008)이 겹쳐 있는 부분이, 액정소자(4013)에 해당한다.
또한, 제1의 기판(4001), 제2의 기판(4006)으로서는, 글래스, 금속(대표적으로는 스테인리스 스틸), 세라믹, 플라스틱을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(polyvinyl fluoride)필름, 폴리에스테르 필름, 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름 사이에 삽입한 구조의 시트를 사용할 수도 있다.
또 4035는 구 형상의 스페이서이며, 화소전극(4030)과 대향전극(4031)과의 사이의 거리(셀 갭(cell gap))를 제어하기 위해서 설치되어 있다. 또한, 절연막을 선택적으로 에칭함으로써 얻어지는 스페이서를 사용하고 있어도 된다.
또 별도 형성된 신호선 구동회로(4003)와, 주사선 구동회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, 리드(leading) 배선 4014, 4015를 거쳐서, FPC(4018)로부터 공급되고 있다.
본 실시예에서는, 접속 단자(4016)가, 액정소자 4013이 갖는 화소 전극 4030과 같은 도전막으로부터 형성되어 있다. 또한 리드 배선 4014, 4015는, 배선 4040과 같은 도전막으로 형성되어 있다.
접속 단자(4016)는, FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 거쳐서 전기적으로 접속되어 있다.
또한, 도면에 나타내지 않았지만, 본 실시예에 나타낸 액정표시장치는 배향막, 편광판을 갖고, 더욱 컬러 필터나 차폐막을 갖고 있어도 된다.
또한, 도 14에서는, 신호선 구동회로(4003)를 별도 형성하고, 제1의 기판(4001)에 설치하고 있는 예를 나타내고 있지만, 본 실시예는 이 구성에 한정되지 않는다. 주사선 구동회로를 별도 형성해서 설치해도 되고, 신호선 구동회로의 일부 또는 주사선 구동회로의 일부만을 별도 형성해서 설치해도 된다.
다음에, 반도체장치의 일 실시예에 해당하는 발광표시패널(발광패널이라고도 한다)의 외관 및 단면에 대해서, 도 18을 사용하여 설명한다. 도 18은, 제1의 기판(4501) 위에 형성된 실시예 1에서 나타낸 In-Ga-Zn-0계 비단결정막을 반도체층으로서 포함한 신뢰성이 높은 박막 트랜지스터 4509, 4510 및 발광소자(4511)를, 제2의 기판(4506)과의 사이에 씰재(4505)에 의해 밀봉한 패널의 평면도이며, 도 18b는, 도 18a의 H-Ⅰ에 있어서의 단면도에 해당한다.
제1의 기판(4501) 위에 설치된 화소부(4502), 신호선 구동회로 4503a, 4503b, 및 주사선 구동회로 4504a, 4504b를 둘러싸도록, 씰재(4505)가 설치되어 있다. 또 화소부(4502), 신호선 구동회로 4503a, 4503b, 및 주사선 구동회로 4504a, 4504b 위에 제2의 기판(4506)이 설치되어 있다. 따라서 화소부(4502), 신호선 구동회로 4503a, 4503b, 및 주사선 구동회로 4504a, 4504b는, 제1의 기판(4501)과 씰재(4505)와 제2의 기판(4506)에 의하여, 충전재(4507)와 함께 밀봉되어 있다. 이렇게 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(부착 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(밀봉)하는 것이 바람직하다.
또 제1의 기판(4501) 위에 설치된 화소부(4502), 신호선 구동회로 4503a, 4503b, 및 주사선 구동회로 4504a, 4504b는, 박막 트랜지스터를 복수 갖고 있고, 도 18b에서는, 화소부(4502)에 포함되는 박막 트랜지스터 4510과, 신호선 구동회로 4503a에 포함되는 박막 트랜지스터 4509를 예시하고 있다.
박막 트랜지스터 4509, 4510은, In-Ga-Zn-0계 비단결정막을 반도체층으로서 포함한 신뢰성이 높은 실시예 1에 나타내는 박막 트랜지스터를 적용할 수 있다. 본 실시예에 있어서, 박막 트랜지스터 4509, 4510은 n채널형 박막 트랜지스터다.
또 4511은 발광소자에 해당하고, 발광소자(4511)가 갖는 화소전극인 제1의 전극층(4517)은, 박막 트랜지스터 4510의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다. 또한 발광소자(4511)의 구성은, 제1의 전극층(4517), 전계발광층(4512), 제2의 전극층(4513)의 적층구조이지만, 본 실시예에 나타낸 구성에 한정되지 않는다. 발광소자(4511)로부터 추출되는 빛의 방향 등에 맞추어, 발광소자(4511)의 구성을 적절히 바꿀 수 있다.
격벽(4520)은, 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 사용해서 형성한다. 특히 감광성의 재료를 사용하여, 제1의 전극층(4517) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 갖고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계발광층(4512)은, 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 다 좋다.
발광소자(4511)에 산소, 수소, 이산화탄소, 또는 수분 등이 침입하지 않도록, 제2의 전극층(4513) 및 격벽(4520) 위에 보호막을 형성해도 좋다. 보호막으로서는, 질화 실리콘막, 질화산화 실리콘막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동회로 4503a, 4503b, 주사선 구동회로 4504a, 4504b, 또는 화소부(4502)에 주어지는 각종 신호 및 전위는, FPC 4518a, 4518b로부터 공급된다.
본 실시예에서는, 접속 단자 전극(4515)이, 발광소자(4511)가 갖는 제1의 전극층(4517)과 같은 도전막으로부터 형성되고, 단자전극(4516)은, 박막 트랜지스터 4509, 4510이 갖는 소스 전극층 및 드레인 전극층과 같은 도전막으로부터 형성되어 있다.
접속 단자 전극(4515)은, FPC 4518a가 갖는 단자와, 이방성 도전막(4519)을 거쳐서 전기적으로 접속되어 있다.
발광소자(4511)로부터의 빛의 추출 방향에 위치하는 기판으로는, 제2의 기판은 투광성이 아니면 안된다. 그 경우에는, 글래스판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
또한, 충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있고, PVC(폴리비닐 클로라이드(Chloride)), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄(butyral)) 또는 EVA(에틸렌 비닐 아세테이트)을 사용할 수 있다. 본 실시예는 충전재로서 질소를 사용한다.
또한, 필요하면, 발광소자의 사출면에 편광판, 또는 원형 편광판 (타원 편광판을 포함한다), 위상차판(λ/4판, λ/2판), 컬러필터 등의 광학 필름을 적당히 설치해도 된다. 또한, 편광판 또는 원형 편광판에 반사방지막을 설치해도 된다. 예를 들면, 표면의 요철에 의해 반사광을 확산하고, 글레어(glare)를 저감할 수 있는 안티글레어(anti-glare) 처리를 실시할 수 있다.
신호선 구동회로 4503a, 4503b, 및 주사선 구동회로 4504a, 4504b는, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의해 형성된 구동회로로 실장되어 있어도 된다. 또한 신호선 구동회로만, 또는 일부, 또는 주사선 구동회로만, 또는 일부만을 별도 형성해서 실장해도 되고, 본 실시예는 도 18의 구성에 한정되지 않는다.
이상의 공정에 의해, 반도체장치로서 신뢰성이 높은 발광표시장치(표시 패널)를 제조할 수 있다.
이상과 같이, 본 실시예를 적용해서 표시장치를 제조함으로써, 화소부에 투광성을 갖는 트랜지스터 또는 투광성을 갖는 용량소자를 형성할 수 있다. 그 때문에 화소 내에 트랜지스터나 용량소자를 배치했을 경우에도, 개구율을 향상시킬 수 있다. 따라서, 고휘도의 표시장치를 제조할 수 있다. 더욱이, 트랜지스터와 소자(예를 들면, 다른 트랜지스터)를 접속하는 배선, 또는 용량소자와 소자(예를 들면, 다른 용량소자)를 접속하는 배선은, 저항율이 낮고 도전율이 높은 재료를 사용해서 형성할 수 있으므로, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압강하를 저감할 수 있다.
본 실시예는, 다른 실시예에 기재한 구성과 조합해서 실시하는 것이 가능하다.
(실시예 2)
본 발명의 일 실시예와 관련되는 소자기판, 및 그것을 사용한 표시장치 등에 의해, 액티브 매트릭스형 표시장치 패널에 사용할 수 있다. 다시 말해, 그들을 표시부에 내장된 전자기기 모두에 본 발명의 일 실시예를 실시할 수 있다.
그와 같은 전자기기로서는, 비디오 카메라 및 디지털 카메라 등의 카메라, 헤드 마운트(head-mounted) 디스플레이(고글형 디스플레이), 카 내비게이션, 프로젝터, 카 스테레오, 퍼스널 컴퓨터, 휴대정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등) 등을 들 수 있다. 그들의 일례를 도 15에 나타낸다.
도 15a는 텔레비젼 장치다. 표시 패널을, 도 15a에 나타나 있는 바와 같이, 하우징에 내장해서, 텔레비젼 장치를 완성시킬 수 있다. 표시 패널에 의해 주화면(2003)이 형성되고, 기타 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이렇게 해서, 텔레비젼 장치를 완성시킬 수 있다.
도 15a에 나타나 있는 바와 같이, 하우징(2001)에 표시 소자를 이용한 표시용 패널(2002)이 내장되고, 수신기(2005)에 의해 일반의 텔레비젼 방송의 수신을 비롯해, 모뎀(2004)을 거쳐서 유선 또는 무선에 의한 통신 네트워크에 접속하는 것에 의해 일방향(송신자로부터 수신자) 또는 양쪽 방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비젼 장치의 조작은, 하우징에 내장된 스위치 또는 별체의 리모트 컨트롤 조작기(2006)에 의해 행하는 것이 가능해서, 이 리모트 컨트롤 장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어 있어도 된다.
또한, 텔레비젼 장치에도, 주화면(2003) 이외에 서브 화면(2008)을 제2의 표시 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 된다. 이 구성에 있어서, 주화면(2003)을 시야각이 좋은 액정표시패널로 형성하고, 서브 화면을 저소비 전력으로 표시가능한 발광표시패널로 형성해도 된다. 또한, 저소비 전력화를 우선시키기 위해서는, 주화면(2003)을 발광 표시 패널로 형성하고, 서브 화면을 발광 표시 패널로 형성하며, 서브 화면은 점멸 가능하게 하는 구성으로 해도 된다.
본 발명의 일 실시예를 적용함으로써, 개구율이 높은 화소를 형성할 수 있으므로, 고휘도의 표시장치를 제조할 수 있다. 따라서, 텔레비젼 장치의 저소비 전력화를 꾀할 수 있다.
도 15b는 휴대전화기(2301)의 일례를 나타내고 있다. 이 휴대전화기(2301)는, 표시부(2302), 조작부(2303) 등을 포함해서 구성되어 있다. 표시부(2302)에 있어서는, 본 발명의 실시예를 적용함으로써, 개구율이 높은 화소를 형성할 수 있으므로, 고휘도의 표시장치를 제조할 수 있다. 따라서, 휴대전화의 저소비 전력화를 꾀할 수 있다.
또한, 도 15c에 나타내는 휴대형의 컴퓨터는, 본체(2401), 표시부(2402) 등을 포함하고 있다. 표시부(2402)에, 본 발명의 일 실시예를 적용함으로써, 개구율이 높은 화소를 형성할 수 있으므로, 고휘도의 표시장치를 제조할 수 있다. 따라서, 컴퓨터의 저소비 전력화를 꾀할 수 있다.
도 16은 스마트폰 휴대전화기의 구성의 일례를 나타내고 있고, 예를 들면 표시부에, 상기 실시예에서 나타낸 박막 트랜지스터를 갖는 소자기판 및 그것을 갖는 표시장치가 적용된다. 도 16a가 정면도, 도 16b가 배면도, 도 16c가 전개도다. 스마트폰 휴대전화기는, 하우징 1111 및 하우징 1002의 두 개의 하우징으로 구성되어 있다. 스마트폰 휴대전화기는, 휴대전화와 휴대정보단말의 쌍방의 기능을 갖고 있어, 컴퓨터를 내장하고, 음성통화 이외에도 여러가지 데이터 처리가 가능해서, 스마트폰이라고도 부르고 있다.
휴대전화기는, 하우징 1111 및 하우징 1002의 두 개의 하우징으로 구성되어 있다. 하우징 1111에 있어서는, 표시부(1101), 스피커(1102), 마이크로폰(1103), 조작 키(1104), 포인팅 디바이스(1105), 표면 카메라용 렌즈(1106), 외부 접속 단자 잭(1107), 이어폰 단자(1008) 등을 구비하고, 하우징 1002에 있어서는, 키보드(1201), 외부 메모리 슬롯(1202), 이면 카메라(1203), 라이트(light;1204) 등에 의해 구성되어 있다. 또한, 안테나는 하우징 1111 내부에 내장되어 있다.
또한, 상기 구성에 더해서, 비접촉 IC 칩, 소형 기록 장치 등을 내장하고 있어도 된다.
도 16a에서는 하우징 1111과 하우징 1002가 겹쳐 있고, 도 16a의 상태로부터 하우징 1111과 하우징 1002가 슬라이드하고, 도 16c와 같이 전개한다. 표시부(1101)에는, 상기 실시예에 표시되는 표시장치를 내장하는 것이 가능해서, 사용 형태에 따라 표시의 방향이 적절히 변화된다. 표시부(1101)와 동일면 위에 및 표면 카메라용 렌즈(1106)를 동일면에 구비하고 있기 때문에, 영상 전화가 가능하다. 또한, 표시부(1101)를 파인더로 해서 이면 카메라(1203) 및 라이트(1204)로 정지 화상 및 동영상의 촬영이 가능하다.
스피커(1102) 및 마이크로폰(1103)은 음성통화에 한정하지 않고, 영상 전화, 녹음, 재생 등의 용도로 사용할 수 있다. 조작 키(1104)에서는, 전화의 발착신, 전자메일 등의 간단한 정보 입력, 화면의 스크롤, 커서 이동 등이 가능하다.
또한, 서류의 작성, 휴대정보단말로서의 사용 등, 취급하는 정보가 많은 경우에는, 키보드(1201)를 사용하면 편리하다. 겹친 하우징 1111과 하우징 1002(도 16a)는 슬라이드할 수 있고, 도 16c와 같이 전개해서 휴대정보단말로서 사용할 수 있다. 또한, 키보드(1201), 포인팅 디바이스(1105)를 사용해서 원활한 조작으로 마우스의 조작이 가능하다. 외부접속 단자 잭(1107)은 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속가능해서, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(1202)에 기록 매체를 삽입해서 대량의 데이터 보존 및 이동에 대응할 수 있다.
하우징 1002의 이면(도 16b)에는, 이면 카메라(1203) 및 라이트(1204)를 구비하고 있어, 표시부(1101)를 파인더로 해서 정지 화상 및 동영상의 촬영이 가능하다.
또한, 상기 기능 구성에 더해서, 적외선 통신기능, USB 포트, 텔레비젼 원 세그먼트(one segment) 수신 기능, 비접촉 IC 칩, 이어폰 잭 등을 구비한 것이라도 좋다.
상기 실시예에 나타내는 표시장치를 적용하는 것에 의해, 화질이 향상한 스마트폰을 제공할 수 있다.
또한, 본 실시예는, 다른 실시예와 적절히 조합할 수 있다.
101: 기판 102,103: 도전막
107a: 투광성을 갖는 도전층 110a: 차광성을 갖는 도전층
113: 반도체층 119a: 투광성을 갖는 도전층
122: 차광성을 갖는 도전층 124: 화소전극
301: 소스 배선부 302: 트랜지스터부
303: 게이트 배선부 304: 저장용량부
102,103: 도전막 106a,106b: 레지스트 마스크
180: 그레이-톤 마스크 181: 투광성을 갖는 기판
182: 차광부 183: 회절격자부

Claims (6)

  1. 트랜지스터와 상기 트랜지스터에 전기적으로 접속된 화소전극을 포함하는 액티브 매트릭스형 표시장치의 제조방법으로서,
    기판 위에 투광성 도전막을 형성하는 단계와,
    상기 투광성 도전막 위에 차광성 도전막을 형성하는 단계와,
    상기 차광성 도전막 위에, 제 1 두께를 가지는 제 1 부분과 상기 제 1 두께보다 두꺼운 제 2 두께를 가지는 제 2 부분을 포함하는 제 1 레지스트 마스크를 형성하는 단계와,
    상기 제 1 레지스트 마스크를 사용하여 상기 투광성 도전막과 상기 차광성 도전막을 에칭함으로써, 투광성 도전층과 상기 투광성 도전층 위의 차광성 도전층을 형성하는 단계와,
    상기 제 1 레지스트 마스크를 애싱하여 제 2 레지스트 마스크를 형성하는 단계와,
    상기 제 2 레지스트 마스크를 사용하여 상기 투광성 도전막의 일부가 노출되도록 상기 차광성 도전층을 에칭함으로써, 상기 트랜지스터의 게이트 전극과 상기 게이트 전극에 접속된 게이트 배선을 형성하는 단계를 포함하고,
    상기 게이트 전극은 상기 투광성 도전막의 노출된 부분를 포함하고,
    상기 게이트 배선은, 적어도 상기 투광성 도전층 위의 상기 에칭된 차광성 도전층을 포함하는, 액티브 매트릭스형 표시장치의 제조방법.
  2. 트랜지스터와 상기 트랜지스터에 전기적으로 접속된 화소전극을 포함하는 액티브 매트릭스형 표시장치의 제조방법으로서,
    기판 위에 투광성 도전막을 형성하는 단계와,
    상기 투광성 도전막 위에 차광성 도전막을 형성하는 단계와,
    상기 차광성 도전막 위에, 제 1 두께를 가지는 제 1 부분과 상기 제 1 두께보다 두꺼운 제 2 두께를 가지는 제 2 부분을 포함하는 제 1 레지스트 마스크를 형성하는 단계와,
    상기 제 1 레지스트 마스크를 사용하여 상기 투광성 도전막과 상기 차광성 도전막을 에칭함으로써, 투광성 도전층과 상기 투광성 도전층 위의 차광성 도전층을 형성하는 단계와,
    상기 제 1 레지스트 마스크를 애싱하여 제 2 레지스트 마스크를 형성하는 단계와,
    상기 제 2 레지스트 마스크를 사용하여 상기 투광성 도전막의 일부가 노출되도록 상기 차광성 도전층을 에칭함으로써, 상기 트랜지스터의 소스 전극과 상기 소스 전극에 접속된 소스 배선을 형성하는 단계를 포함하고,
    상기 소스 전극은 상기 투광성 도전막의 노출된 부분를 포함하고,
    상기 소스 배선은, 적어도 상기 투광성 도전층 위의 상기 에칭된 차광성 도전층을 포함하는, 액티브 매트릭스형 표시장치의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제 1 레지스트 마스크는 다계조 마스크를 사용하여 형성되는, 액티브 매트릭스형 표시장치의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 트랜지스터는 산화물 반도체를 포함하는 채널 영역을 포함하는, 액티브 매트릭스형 표시장치의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 차광성 도전막은 Al, Ti, Cu, Au, Ag, Mo, Ni, Ta, Zr, 및 Co로부터 선택된 하나 이상의 원소를 포함하는, 액티브 매트릭스형 표시장치의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 투광성 도전막은 인듐주석산화물, 산화아연, 인듐아연산화물, 규소를 함유하는 인듐주석산화물로부터 선택된 재료를 포함하는, 액티브 매트릭스형 표시장치의 제조방법.






KR1020170008426A 2008-05-16 2017-01-18 액티브 매트릭스형 표시장치의 제조방법 KR20170010867A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008130162 2008-05-16
JPJP-P-2008-130162 2008-05-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160123029A Division KR20160117388A (ko) 2008-05-16 2016-09-26 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062440A Division KR20180064352A (ko) 2008-05-16 2018-05-31 반도체 장치

Publications (1)

Publication Number Publication Date
KR20170010867A true KR20170010867A (ko) 2017-02-01

Family

ID=41315298

Family Applications (5)

Application Number Title Priority Date Filing Date
KR20090041102A KR20090119705A (ko) 2008-05-16 2009-05-12 반도체장치 및 그 제조방법
KR1020160000821A KR20160009078A (ko) 2008-05-16 2016-01-05 반도체장치의 제조방법
KR1020160123029A KR20160117388A (ko) 2008-05-16 2016-09-26 반도체 장치
KR1020170008426A KR20170010867A (ko) 2008-05-16 2017-01-18 액티브 매트릭스형 표시장치의 제조방법
KR1020180062440A KR20180064352A (ko) 2008-05-16 2018-05-31 반도체 장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR20090041102A KR20090119705A (ko) 2008-05-16 2009-05-12 반도체장치 및 그 제조방법
KR1020160000821A KR20160009078A (ko) 2008-05-16 2016-01-05 반도체장치의 제조방법
KR1020160123029A KR20160117388A (ko) 2008-05-16 2016-09-26 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180062440A KR20180064352A (ko) 2008-05-16 2018-05-31 반도체 장치

Country Status (4)

Country Link
US (8) US9041202B2 (ko)
JP (9) JP5511218B2 (ko)
KR (5) KR20090119705A (ko)
TW (6) TWI548070B (ko)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5424724B2 (ja) * 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102181301B1 (ko) 2009-07-18 2020-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI528527B (zh) 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN104681447A (zh) 2009-09-04 2015-06-03 株式会社半导体能源研究所 半导体器件的制造方法
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN102549758B (zh) * 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN103984176B (zh) 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101778513B1 (ko) 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065208A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102198144B1 (ko) * 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
WO2011081010A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
JP2011188733A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 移動体、無線給電システムおよび無線給電方法
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20120319104A1 (en) * 2010-02-23 2012-12-20 Sharp Kabushiki Kaisha Method for producing circuit board, circuit board and display device
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011114868A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122363A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125453A1 (en) * 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8791463B2 (en) 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8891051B2 (en) * 2010-10-25 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Backlight and display device
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US8730416B2 (en) * 2010-12-17 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
WO2013046606A1 (ja) * 2011-09-27 2013-04-04 凸版印刷株式会社 薄膜トランジスタ、および画像表示装置
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
US8765612B2 (en) * 2012-09-14 2014-07-01 Nanya Technology Corporation Double patterning process
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6282663B2 (ja) * 2013-09-24 2018-02-21 堺ディスプレイプロダクト株式会社 表示装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
JP6577224B2 (ja) 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
WO2018087631A1 (en) * 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
CN109964172A (zh) 2016-11-23 2019-07-02 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2018122665A1 (en) 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
WO2018158653A1 (en) * 2017-02-28 2018-09-07 Novartis Ag Multi-fiber multi-spot laser probe with articulating beam separation
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107768416B (zh) * 2017-10-31 2020-06-02 云谷（固安）科技有限公司 一种显示屏及其制备方法、显示装置
KR102473299B1 (ko) 2017-12-12 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200101966A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR102590433B1 (ko) * 2018-09-07 2023-10-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
US11145679B2 (en) * 2019-03-22 2021-10-12 Sharp Kabushiki Kaisha Method for manufacturing active matrix board
KR20210043792A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 발광 표시 장치
CN110854077B (zh) 2019-10-29 2022-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
KR102409518B1 (ko) 2020-06-22 2022-06-17 조은바이오주식회사 대량의 하천수를 저장하여 인공양어장을 조성함과 동시에 미세먼지 발생량을 줄여주도록 유도시켜서 대기중의 오염된 공기를 개선시킴과 동시에 비중이 무거운 깨끗한 물 분자를 우선적으로 배출하여 오염된 하천수를 깨끗한 하천수로 정화시키도록 구성되는 자연친화적인 친환경 저수시스템을 이용하여 대량의 전기를 생산하면서 저수지, 호수,댐, 석호,하천,강의 수질을 자연정화시키는 자연친화적인 수질정화 친환경공법
US11765824B2 (en) * 2020-07-21 2023-09-19 Panasonic Intellectual Property Management Co., Ltd. Laminated ceramic sintered body board for electronic device, electronic device, chip resistor, and method for manufacturing chip resistor
KR20220069170A (ko) * 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0272329A (ja) 1988-09-07 1990-03-12 Hitachi Ltd 液晶表示装置
JPH07113726B2 (ja) 1989-01-10 1995-12-06 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JP3020568B2 (ja) * 1990-08-24 2000-03-15 株式会社日立製作所 液晶表示装置
JPH0540271A (ja) * 1991-08-06 1993-02-19 Nec Corp アクテイブマトリツクス型液晶表示素子アレイ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
JP3486784B2 (ja) 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5545921A (en) 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3309686B2 (ja) 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US6069370A (en) 1997-03-26 2000-05-30 Nec Corporation Field-effect transistor and fabrication method thereof and image display apparatus
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100193348B1 (ko) 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
JP3222762B2 (ja) * 1996-04-26 2001-10-29 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000101091A (ja) 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP3518851B2 (ja) * 1999-02-23 2004-04-12 シャープ株式会社 アクティブマトリクス基板の駆動方法
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2001332738A (ja) 2000-05-24 2001-11-30 Sony Corp 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6900852B2 (en) 2001-01-31 2005-05-31 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
JP2002303876A (ja) 2001-01-31 2002-10-18 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3884625B2 (ja) * 2001-03-14 2007-02-21 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002341373A (ja) 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030203627A1 (en) 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN100369267C (zh) * 2002-05-22 2008-02-13 夏普株式会社 半导体装置及采用其的显示装置
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4183990B2 (ja) 2002-07-11 2008-11-19 シャープ株式会社 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7250930B2 (en) 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
WO2005084725A1 (en) * 2004-03-02 2005-09-15 Nanotherapeutics, Inc. Compositions for repairing bone and methods for preparing and using such compositions
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101002347B1 (ko) 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101143005B1 (ko) * 2004-12-14 2012-05-08 삼성전자주식회사 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP4537929B2 (ja) * 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007142582A (ja) 2005-11-15 2007-06-07 Canon Inc データ通信装置、データ通信方法、プログラム及び記憶媒体
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
JP5244295B2 (ja) 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007199708A (ja) 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5369367B2 (ja) 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8115788B2 (en) 2006-05-31 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5070743B2 (ja) * 2006-06-13 2012-11-14 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
JP5076372B2 (ja) * 2006-06-16 2012-11-21 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
KR101282893B1 (ko) 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20080006316A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 유기 박막 트랜지스터와 그의 제조 방법
JP4297505B2 (ja) 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080024278A (ko) 2006-09-13 2008-03-18 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008107794A (ja) 2006-09-29 2008-05-08 Epson Imaging Devices Corp 電気光学装置及び検査方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5413549B2 (ja) 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW202103309A (zh) 2021-01-16
JP2014170942A (ja) 2014-09-18
US9397255B2 (en) 2016-07-19
US20130157393A1 (en) 2013-06-20
JP7242721B2 (ja) 2023-03-20
TW201013926A (en) 2010-04-01
US20200161343A1 (en) 2020-05-21
JP2017073564A (ja) 2017-04-13
JP6177363B2 (ja) 2017-08-09
US20090283762A1 (en) 2009-11-19
TW202203439A (zh) 2022-01-16
US20220005840A1 (en) 2022-01-06
KR20180064352A (ko) 2018-06-14
US11646322B2 (en) 2023-05-09
KR20160117388A (ko) 2016-10-10
JP2021076854A (ja) 2021-05-20
TW201913978A (zh) 2019-04-01
US9041202B2 (en) 2015-05-26
US10580797B2 (en) 2020-03-03
KR20090119705A (ko) 2009-11-19
JP2018072836A (ja) 2018-05-10
US20230223409A1 (en) 2023-07-13
TWI478338B (zh) 2015-03-21
JP6453422B2 (ja) 2019-01-16
TWI548070B (zh) 2016-09-01
JP2009302520A (ja) 2009-12-24
TW201642449A (zh) 2016-12-01
JP5511218B2 (ja) 2014-06-04
US20170330902A1 (en) 2017-11-16
TWI729800B (zh) 2021-06-01
JP2013153163A (ja) 2013-08-08
US20150115261A1 (en) 2015-04-30
TWI688083B (zh) 2020-03-11
JP2016103660A (ja) 2016-06-02
US20160300862A1 (en) 2016-10-13
KR20160009078A (ko) 2016-01-25
US11133332B2 (en) 2021-09-28
JP2023085280A (ja) 2023-06-20
JP2019054283A (ja) 2019-04-04
TW201537732A (zh) 2015-10-01
TWI696276B (zh) 2020-06-11

Similar Documents

Publication Publication Date Title
JP7242721B2 (ja) 液晶表示装置
JP6651048B1 (ja) 表示装置
JP2023159142A (ja) 表示装置
KR20120065249A (ko) 표시 장치, 및 그 제작 방법
US7858455B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J121 Written withdrawal of request for trial