KR20200101966A - 표시 장치, 표시 모듈, 및 전자 기기 - Google Patents

표시 장치, 표시 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR20200101966A
KR20200101966A KR1020207021523A KR20207021523A KR20200101966A KR 20200101966 A KR20200101966 A KR 20200101966A KR 1020207021523 A KR1020207021523 A KR 1020207021523A KR 20207021523 A KR20207021523 A KR 20207021523A KR 20200101966 A KR20200101966 A KR 20200101966A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
insulating layer
transistor
pixel
Prior art date
Application number
KR1020207021523A
Other languages
English (en)
Inventor
고우헤이 도요따까
가즈노리 와따나베
스스무 가와시마
게이 다까하시
고지 구스노끼
마사따까 나까다
아미 사또
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200101966A publication Critical patent/KR20200101966A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

개구율이 높은 액정 표시 장치를 제공한다. 화소에 트랜지스터, 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 1 도전층, 화소 전극, 공통 전극, 및 액정층을 가지는 표시 장치이다. 제 1 절연층은 트랜지스터의 채널 형성 영역 위에 위치한다. 제 1 도전층은 제 1 절연층 위에 위치한다. 제 2 절연층은 트랜지스터, 제 1 절연층, 및 제 1 도전층 위에 위치한다. 화소 전극은 제 2 절연층 위에 위치하고, 제 3 절연층은 화소 전극 위에 위치하고, 공통 전극은 제 3 절연층 위에 위치하고, 액정층은 공통 전극 위에 위치한다. 공통 전극은 화소 전극을 개재하여 제 1 도전층과 중첩되는 영역을 가진다. 화소는 화소 전극이 트랜지스터와 전기적으로 접속되는 제 1 접속부와, 제 1 도전층이 공통 전극과 전기적으로 접속되는 제 2 접속부를 가진다. 제 1 도전층, 화소 전극, 및 공통 전극은 각각 가시광을 투과시키는 기능을 가진다.

Description

표시 장치, 표시 모듈, 및 전자 기기
본 발명의 일 형태는 액정 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서 등), 입출력 장치(예를 들어 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
표시 장치로서는 액정 표시 장치나 발광 표시 장치로 대표되는 평판 디스플레이가 널리 사용되고 있다. 이들 표시 장치를 구성하는 트랜지스터의 반도체 재료에는 주로 실리콘이 사용되고 있지만, 근년, 금속 산화물을 사용한 트랜지스터를 표시 장치의 화소에 사용하는 기술도 개발되고 있다.
특허문헌 1 및 특허문헌 2에는, 반도체 재료에 금속 산화물을 사용한 트랜지스터를 표시 장치의 화소의 스위칭 소자 등에 사용하는 기술이 개시(開示)되어 있다.
또한 오프 전류가 매우 낮은 트랜지스터를 메모리 셀에 사용하는 구성의 기억 장치가 특허문헌 3에 개시되어 있다.
일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2007-96055호 일본 공개특허공보 특개2011-119674호
본 발명의 일 형태는 개구율이 높은 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소비전력이 낮은 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 고정세(高精細) 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 높은 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 넓은 온도 범위에서 안정적인 동작이 가능한 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 반드시 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태의 표시 장치는 화소에 제 1 트랜지스터, 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 1 도전층, 화소 전극, 공통 전극, 및 액정층을 가진다. 제 1 절연층은 제 1 트랜지스터의 채널 형성 영역 위에 위치한다. 제 1 도전층은 제 1 절연층 위에 위치한다. 제 2 절연층은 제 1 트랜지스터, 제 1 절연층, 및 제 1 도전층 위에 위치한다. 화소 전극은 제 2 절연층 위에 위치한다. 제 3 절연층은 화소 전극 위에 위치한다. 공통 전극은 제 3 절연층 위에 위치한다. 액정층은 공통 전극 위에 위치한다. 공통 전극은 화소 전극을 개재(介在)하여 제 1 도전층과 중첩되는 영역을 가진다. 화소는 제 1 접속부와 제 2 접속부를 더 가진다. 제 1 접속부에서는 화소 전극이 제 1 트랜지스터와 전기적으로 접속된다. 제 2 접속부에서는 제 1 도전층이 공통 전극과 전기적으로 접속된다. 제 1 도전층, 화소 전극, 및 공통 전극은 각각 가시광을 투과시키는 기능을 가진다. 제 1 접속부에서, 제 1 트랜지스터는 가시광을 투과시키는 기능을 가지는 것이 바람직하다.
제 2 접속부에서, 제 1 도전층은 공통 전극과 접하는 영역을 가지는 것이 바람직하다.
또는 본 발명의 일 형태의 표시 장치는 화소에 제 1 트랜지스터, 제 2 트랜지스터, 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 1 도전층, 화소 전극, 공통 전극, 및 액정층을 가진다. 제 1 절연층은 제 1 트랜지스터의 채널 형성 영역 위에 위치한다. 제 1 도전층은 제 1 절연층 위에 위치한다. 제 2 절연층은 제 1 트랜지스터, 제 2 트랜지스터, 제 1 절연층, 및 제 1 도전층 위에 위치한다. 화소 전극은 제 2 절연층 위에 위치한다. 제 3 절연층은 화소 전극 위에 위치한다. 공통 전극은 제 3 절연층 위에 위치한다. 액정층은 공통 전극 위에 위치한다. 공통 전극은 화소 전극을 개재하여 제 1 도전층과 중첩되는 영역을 가진다. 화소는 제 1 접속부와 제 2 접속부를 더 가진다. 제 1 접속부에서는 화소 전극이 제 1 트랜지스터와 전기적으로 접속된다. 제 2 접속부에서는 제 1 도전층이 제 2 트랜지스터와 전기적으로 접속된다. 제 1 도전층, 화소 전극, 및 공통 전극은 각각 가시광을 투과시키는 기능을 가진다. 제 1 접속부에서, 제 1 트랜지스터는 가시광을 투과시키는 기능을 가지는 것이 바람직하다.
화소는 제 2 도전층을 더 가져도 좋다. 제 2 도전층은 제 1 절연층 위에 위치한다. 제 1 도전층과 제 2 도전층은 동일한 공정 및 동일한 재료로 형성할 수 있다. 제 1 접속부에서는 화소 전극이 제 2 도전층과 접하는 영역을 가지고, 또한 제 2 도전층이 제 1 트랜지스터의 소스 또는 드레인과 접하는 영역을 가지는 것이 바람직하다. 제 1 트랜지스터의 소스 또는 드레인은 가시광을 투과시키는 기능을 가지는 것이 바람직하다.
제 1 트랜지스터는 제 1 절연층 위에 게이트를 가져도 좋다. 이때, 제 1 절연층은 제 1 트랜지스터의 게이트 절연층으로서 기능한다. 게이트와 제 1 도전층은 동일한 공정 및 동일한 재료로 형성할 수 있다. 또는 제 1 절연층은 제 1 트랜지스터 위에 위치하여도 좋다.
화소 전극과 제 1 도전층이 중첩되는 영역의 면적은 화소 전극과 공통 전극이 중첩되는 영역의 면적보다 큰 것이 바람직하다.
제 1 도전층과 화소 전극 사이에 위치하는 제 2 절연층의 두께는 화소 전극과 공통 전극 사이에 위치하는 제 3 절연층의 두께보다 얇은 것이 바람직하다.
본 발명의 일 형태의 표시 장치는 필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지는 것이 바람직하다. 이때, 액정층은 회전 점성 계수가 10mPa·sec 이상 150mPa·sec 이하인 액정 재료를 가지는 것이 바람직하다.
본 발명의 일 형태는 상술한 구성 중 어느 것을 가지는 표시 장치를 가지고, 플렉시블 프린트 회로(Flexible printed circuit, 이하 FPC라고 나타냄) 또는 TCP(Tape Carrier Package) 등의 커넥터가 제공된 모듈, 또는 COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 집적 회로(IC)가 실장된 모듈 등의 모듈이다.
본 발명의 일 형태는 상기 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 가지는 전자 기기이다.
본 발명의 일 형태에 의하여 개구율이 높은 액정 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 소비전력이 낮은 액정 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 고정세 액정 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 높은 액정 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 넓은 온도 범위에서 안정적인 동작이 가능한 액정 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 표시 장치의 일례를 도시한 단면도.
도 2는 화소의 일례를 도시한 회로도.
도 3은 표시 장치의 일례를 도시한 상면도.
도 4는 화소의 일례를 도시한 상면도.
도 5는 표시 장치의 일례를 도시한 단면도.
도 6은 표시 장치의 일례를 도시한 단면도.
도 7은 표시 장치의 일례를 도시한 단면도.
도 8의 (A)는 화소의 일례를 도시한 회로도. 도 8의 (B), (C)는 타이밍 차트.
도 9는 화소의 일례를 도시한 상면도.
도 10은 표시 장치의 일례를 도시한 단면도.
도 11은 표시 장치의 일례를 도시한 단면도.
도 12는 표시 장치의 일례를 도시한 단면도.
도 13은 화소의 일례를 도시한 상면도.
도 14는 표시 장치의 일례를 도시한 단면도.
도 15는 화소의 일례를 도시한 상면도.
도 16은 표시 장치의 일례를 도시한 단면도.
도 17은 화소의 일례를 도시한 상면도.
도 18은 표시 장치의 일례를 도시한 단면도.
도 19는 화소의 일례를 도시한 상면도.
도 20은 표시 장치의 일례를 도시한 단면도.
도 21은 화소의 일례를 도시한 상면도.
도 22는 표시 장치의 일례를 도시한 단면도.
도 23은 화소의 일례를 도시한 상면도.
도 24는 표시 장치의 일례를 도시한 단면도.
도 25는 전자 기기의 일례를 도시한 도면.
도 26은 전자 기기의 일례를 도시한 도면.
도 27은 실시예의 표시 장치의 표시 결과를 나타낸 사진.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 나타낸 각 구성의 위치, 크기, 범위 등은 이해하기 쉽게 하기 위하여, 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 도 1 내지 도 12를 사용하여 설명한다.
<표시 장치의 구성예 1>
도 1의 (A)에 투과형 액정 표시 장치의 단면도를 도시하였다. 도 1의 (A)에 도시된 액정 표시 장치는 기판(31), 트랜지스터(102), 절연층(215), 도전층(46), 절연층(44), 화소 전극(41), 절연층(45), 공통 전극(43), 액정층(42), 및 기판(32)을 가진다.
트랜지스터(102)는 기판(31) 위에 위치한다. 절연층(215)은 트랜지스터(102) 위에 위치한다. 도전층(46)은 절연층(215) 위에 위치한다. 절연층(44)은 트랜지스터(102), 절연층(215), 및 도전층(46) 위에 위치한다. 화소 전극(41)은 절연층(44) 위에 위치한다. 절연층(45)은 화소 전극(41) 위에 위치한다. 공통 전극(43)은 절연층(45) 위에 위치한다. 액정층(42)은 공통 전극(43) 위에 위치한다. 공통 전극(43)은 화소 전극(41)을 개재하여 도전층(46)과 중첩되는 영역을 가진다. 화소 전극(41)은 트랜지스터(102)의 소스 또는 드레인과 전기적으로 접속된다. 도전층(46), 화소 전극(41), 및 공통 전극(43)은 각각 가시광을 투과시키는 기능을 가진다.
본 실시형태의 액정 표시 장치는 화소 전극(41)과 공통 전극(43)이 절연층(45)을 개재하여 적층되고, FFS(Fringe Field Switching) 모드로 동작한다. 화소 전극(41), 액정층(42), 및 공통 전극(43)은 액정 소자(106)로서 기능할 수 있다.
도전층(46), 절연층(44), 및 화소 전극(41)은 하나의 용량 소자(104)로서 기능할 수 있다. 또한 화소 전극(41), 절연층(45), 및 공통 전극(43)은 하나의 용량 소자(105)로서 기능할 수 있다. 이와 같이, 본 실시형태의 액정 표시 장치는 화소에 2개의 용량 소자를 가진다. 따라서, 화소의 유지 용량을 크게 할 수 있다.
또한 2개의 용량 소자는 모두 가시광을 투과시키는 재료로 형성되고, 또한 서로 중첩되는 영역을 가진다. 이에 의하여, 화소는 높은 개구율과 큰 유지 용량을 양립할 수 있다.
투과형 액정 표시 장치의 개구율(화소의 개구율이라고도 할 수 있음)을 높임으로써 액정 표시 장치의 고정세화가 가능해진다. 또한 개구율을 높임으로써 광 추출 효율(또는 화소의 투과율)을 높일 수 있다. 이에 의하여, 액정 표시 장치의 소비전력을 저감시킬 수 있다.
화소의 유지 용량을 크게 함으로써, 액정 소자 등의 누설 전류가 크더라도 안정적인 표시를 수행할 수 있다. 또한 용량이 큰 액정 재료를 구동시킬 수 있다. 그러므로, 액정 재료의 선택의 폭을 넓힐 수 있다.
화소의 유지 용량을 크게 함으로써, 화소의 계조를 장시간에 걸쳐 유지할 수 있다. 구체적으로는, 화소의 유지 용량을 크게 함으로써, 1프레임 기간마다 화상 신호의 재기록을 하지 않고 그 전의 기간에 기록한 화상 신호를 유지할 수 있어, 예를 들어 수 프레임 또는 수십 프레임 기간에 걸쳐 화소의 계조를 유지하는 것이 가능해진다.
용량 소자(104)의 용량은 용량 소자(105)의 용량보다 큰 것이 바람직하다. 예를 들어, 화소 전극(41)과 도전층(46)이 중첩되는 영역의 면적은 화소 전극(41)과 공통 전극(43)이 중첩되는 영역의 면적보다 큰 것이 바람직하다. 또한 도전층(46)과 화소 전극(41) 사이에 위치하는 절연층(44)의 두께(T1)는 화소 전극(41)과 공통 전극(43) 사이에 위치하는 절연층(45)의 두께(T2)보다 얇은 것이 바람직하다.
본 실시형태의 표시 장치의 구성은 터치 패널에 적용할 수도 있다. 도 1의 (B)는 도 1의 (A)에 도시된 표시 장치에 터치 센서(TC)를 탑재한 예이다. 터치 센서(TC)를 표시 장치의 표시면과 가까운 위치에 제공함으로써, 터치 센서(TC)의 감도를 높일 수 있다.
본 발명의 일 형태의 터치 패널이 가지는 검지 소자(센서 소자라고도 함)에 한정은 없다. 손가락이나 스타일러스 등의 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 소자로서 적용할 수 있다.
센서의 방식으로서는 예를 들어, 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한 투영형 정전 용량 방식으로서는, 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면, 여러 지점을 동시에 검지할 수 있기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널은 따로 제작된 표시 장치와 검지 소자를 접합시키는 구성, 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 소자를 구성하는 전극 등을 제공하는 구성 등, 다양한 구성을 적용할 수 있다.
<표시 장치의 구성예 2>
도 2 내지 도 7을 사용하여, 화소에 하나의 트랜지스터와 2개의 용량 소자를 가지는 표시 장치의 구성예에 대하여 설명한다.
<<회로>>
도 2의 (A), (B)에 화소(11a)의 회로도를 도시하였다.
도 2의 (A), (B)에 도시된 화소(11a)는 트랜지스터(102), 용량 소자(104), 용량 소자(105), 및 액정 소자(106)를 가진다. 또한 화소(11a)에는 배선(121) 및 배선(124)이 접속된다.
도 2의 (A)에서는 트랜지스터(102)가 백 게이트를 가지지 않는 예를 도시하고, 도 2의 (B)에서는 트랜지스터(102)가 백 게이트를 가지는 예를 도시하였다. 도 2의 (B)에서는 백 게이트가 게이트와 전기적으로 접속되는 예를 도시하였지만, 백 게이트의 접속은 이에 한정되지 않는다.
트랜지스터(102)의 소스 및 드레인 중 한쪽은 용량 소자(104)의 한쪽 전극, 용량 소자(105)의 한쪽 전극, 및 액정 소자(106)의 한쪽 전극과 전기적으로 접속된다.
여기서, 트랜지스터(102)의 소스 및 드레인 중 한쪽, 용량 소자(104)의 한쪽 전극, 용량 소자(105)의 한쪽 전극, 및 액정 소자(106)의 한쪽 전극이 접속되는 노드를 노드(NA)로 한다.
트랜지스터(102)의 게이트는 배선(121)과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 배선(124)과 전기적으로 접속된다. 용량 소자(104)의 다른 쪽 전극, 용량 소자(105)의 다른 쪽 전극, 및 액정 소자(106)의 다른 쪽 전극은 각각 공통 배선(VCOM)과 전기적으로 접속된다. 공통 배선(VCOM)에는 임의의 전위를 공급할 수 있다.
배선(121)은 주사선이라고 부를 수 있고, 트랜지스터의 동작을 제어하는 기능을 가진다. 배선(124)은 화상 신호를 공급하는 신호선으로서의 기능을 가진다.
트랜지스터(102)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(NA)의 전위를 장시간 유지할 수 있다. 상기 트랜지스터에는, 예를 들어 금속 산화물을 채널 형성 영역에 사용한 트랜지스터(이하, OS 트랜지스터)를 사용할 수 있다.
또는 실리콘을 채널 형성 영역에 가지는 트랜지스터(이하, Si 트랜지스터)를, 화소가 가지는 트랜지스터에 적용하여도 좋다. Si 트랜지스터로서는, 비정질 실리콘을 가지는 트랜지스터, 결정성 실리콘(대표적으로는, 저온 폴리실리콘, 단결정 실리콘)을 가지는 트랜지스터 등을 들 수 있다.
예를 들어, 1프레임 기간마다 화상 신호를 재기록하는 경우, OS 트랜지스터를 사용하여도 좋고, Si 트랜지스터를 사용하여도 좋다. 노드(NA)의 전위를 장시간 유지할 필요가 있는 경우, Si 트랜지스터보다 OS 트랜지스터를 사용하는 것이 바람직하다.
<<표시 모듈의 상면 레이아웃>>
도 3에 표시 모듈의 상면도를 도시하였다.
도 3에 도시된 표시 모듈은 표시 장치와, 표시 장치에 접속된 집적 회로(IC) 및 플렉시블 인쇄 회로 기판(FPCa, FPCb)을 가진다.
표시 장치는 표시 영역(100), 게이트 드라이버(GD_L), 및 게이트 드라이버(GD_R)를 가진다.
표시 영역(100)은 복수의 화소(11)를 가지고, 화상을 표시하는 기능을 가진다.
화소(11)를 부화소라고 부를 수도 있다. 예를 들어, 적색을 나타내는 부화소, 녹색을 나타내는 부화소, 및 청색을 나타내는 부화소에 의하여 하나의 화소 유닛이 구성됨으로써, 표시 영역(100)에서는 풀컬러의 표시를 수행할 수 있다. 또한 부화소가 나타내는 색은 적색, 녹색, 청색에 한정되지 않는다. 화소 유닛에는 예를 들어 백색, 황색, 마젠타, 또는 시안 등의 색을 나타내는 부화소를 사용하여도 좋다. 또한 본 명세서 등에서 부화소를 단순히 화소라고 표기하는 경우가 있다.
표시 장치는 주사선 구동 회로(게이트 드라이버), 신호선 구동 회로(소스 드라이버), 및 터치 센서용 구동 회로 중 하나 또는 복수를 내장하여도 좋다. 또한 이들 중 하나 또는 복수가 외장되어 있어도 좋다. 도 3에 도시된 표시 장치에는, 게이트 드라이버가 내장되어 있고, 소스 드라이버를 가지는 IC가 외장되어 있다.
게이트 드라이버(GD_L) 및 게이트 드라이버(GD_R) 중 한쪽은 홀수 행의 화소를 제어하는 기능을 가지고, 다른 쪽은 짝수 행의 화소를 제어하는 기능을 가진다. 예를 들어, m행째의 화소는 주사선(GL_m)과 접속되고, 게이트 드라이버(GD_L)에 의하여 제어된다. 또한 m+1행째의 화소는 주사선(GL_m+1)과 접속되고, 게이트 드라이버(GD_R)에 의하여 제어된다. n열째의 신호선(SL_n)에는 게이트 드라이버(GD_L)와 전기적으로 접속되는 화소(11)와, 게이트 드라이버(GD_R)와 전기적으로 접속되는 화소(11)가 교대로 접속된다. 게이트 드라이버를 서로 대향하는 2개의 변에 나누어 제공함으로써, 하나의 게이트 드라이버에 접속되는 배선의 피치를 넓힐 수 있다. 또한 게이트 드라이버를 하나의 변에만 제공하는 경우, 이 변 측의 비표시 영역이 넓어진다. 그러므로, 게이트 드라이버를 2개의 변에 나누어 제공함으로써 표시 장치의 각 변의 비표시 영역을 좁게 하여 슬림베젤화할 수 있다.
게이트 드라이버(GD_L) 및 게이트 드라이버(GD_R)에는 FPCa를 통하여 외부로부터 신호 및 전력이 공급된다. IC에는 FPCb를 통하여 외부로부터 신호 및 전력이 공급된다.
<<화소의 상면 레이아웃>>
도 4의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 4의 (A)는 게이트(221)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 4의 (B)는 도 4의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 4의 (C)는 도 4의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
화소는 접속부(71)와 접속부(72)를 가진다. 접속부(71)에서는 화소 전극(41)이 트랜지스터(102)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(102)의 소스 또는 드레인으로서 기능하는 도전층(222a)이 도전층(46b)과 접하고, 도전층(46b)이 화소 전극(41)과 접한다. 또한 도전층(46b)은 제공하지 않아도 좋고, 도전층(222a)이 화소 전극(41)과 접하여도 좋다. 접속부(72)에서는, 도전층(46a)이 공통 전극(43a)과 전기적으로 접속된다. 구체적으로는, 도전층(46a)이 공통 전극(43a)과 접한다.
공통 전극(43a)은 하나 또는 복수의 슬릿을 가져도 좋고, 빗 형상의 상면 형상을 가져도 좋다. 도 4의 (A)에 도시된 공통 전극(43a)은 복수의 슬릿이 제공된 상면 형상을 가진다. 화소 전극(41)은 공통 전극(43a)과 중첩되는 영역 및 공통 전극(43a)과 중첩되지 않는 영역의 양쪽을 가진다. 이 2개의 영역은 모두 착색층(39)(도 5 참조)과 중첩되는 위치에 제공된다.
또한 화소 전극(41)은 하나 또는 복수의 슬릿을 가져도 좋고, 빗 형상의 상면 형상을 가져도 좋다. 공통 전극(43a)과 중첩되는 면적을 넓힐 수 있기 때문에 화소 전극(41)을 넓은 면적으로 형성하는 것이 바람직하다. 그러므로, 화소 전극(41)은 슬릿을 가지지 않는 섬 형상으로 형성되는 것이 바람직하다.
<<표시 모듈의 단면 구조>>
도 5에 표시 모듈의 단면도를 도시하였다. 또한 화소의 단면 구조에 대해서는, 도 4의 (A)에 나타낸 일점쇄선 A1-A2를 따른 단면도에 상당한다.
도 5에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
백라이트 유닛(30)이 가지는 광원이 발하는 광(35)은 편광판(61), 표시 장치(10), 편광판(63)을 이 순서대로 투과하여, 표시 모듈의 외부로 사출된다. 광(35)이 투과하는 이들 층의 재료에는 가시광을 투과시키는 재료를 사용한다.
표시 장치(10)는 착색층(39)을 가지기 때문에, 컬러 화상을 표시할 수 있다. 백라이트 유닛(30)이 가지는 광원이 발하는 광(35)은 착색층(39)에 의하여 특정 파장 영역 이외의 광이 흡수된다. 이에 의하여, 예를 들어 적색의 화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 적색을 나타내고, 녹색의 부화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 녹색을 나타내고, 청색의 부화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 청색을 나타낸다.
표시 장치(10)는 FFS 모드가 적용된 액티브 매트릭스형 액정 표시 장치이다. 표시 장치(10)는 투과형 액정 표시 장치이다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(46a), 도전층(46b), 도전층(46c), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 차광층(38), 및 착색층(39) 등을 가진다.
기판(31) 위에 트랜지스터(102)가 위치한다. 트랜지스터(102)는 게이트(221), 게이트 절연층(211), 반도체층(231), 도전층(222a), 도전층(222b), 절연층(217), 절연층(218), 절연층(215), 및 게이트(223)를 가진다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 절연층(217), 절연층(218), 및 절연층(215)은 게이트 절연층으로서 기능한다.
여기서는, 반도체층(231)에 금속 산화물을 사용하는 경우를 예로 들어 설명한다.
반도체층(231)과 접하는 게이트 절연층(211) 및 절연층(217)은 산화물 절연층인 것이 바람직하다. 또한 게이트 절연층(211) 또는 절연층(217)이 적층 구조인 경우, 적어도 반도체층(231)과 접하는 층이 산화물 절연층인 것이 바람직하다. 이에 의하여, 반도체층(231)에 산소 결손이 생기는 것을 억제할 수 있고, 트랜지스터의 신뢰성을 높일 수 있다.
절연층(218)은 질화물 절연층인 것이 바람직하다. 이에 의하여, 반도체층(231)에 불순물이 들어가는 것을 억제할 수 있고, 트랜지스터의 신뢰성을 높일 수 있다.
절연층(215)은 평탄화 기능을 가지는 것이 바람직하고, 예를 들어 유기 절연층인 것이 바람직하다. 또한 절연층(215)은 형성하지 않아도 좋고, 절연층(218) 위에 접하여 도전층(46a)을 형성하여도 좋다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 도전층(222a)과 전기적으로 접속된다. 구체적으로는, 도전층(222a)은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다.
절연층(215) 위에 도전층(46a)이 위치한다. 도전층(46a) 위에 절연층(44) 및 절연층(45)이 위치한다. 절연층(45) 위에 공통 전극(43a)이 위치한다. 공통 전극(43a)은 도전층(46a)과 전기적으로 접속된다. 구체적으로는, 공통 전극(43a)은 절연층(44) 및 절연층(45)에 제공된 개구를 통하여 도전층(46a)과 접한다.
기판(32)에는 차광층(38) 및 착색층(39)이 제공되고, 그리고 차광층(38) 및 착색층(39)을 덮는 오버코트(135)가 제공된다. 오버코트(135)에 접하여 배향막(133b)이 제공된다. 또한 공통 전극(43a) 위에 배향막(133a)이 제공된다. 배향막(133a)과 배향막(133b) 사이에 액정층(42)이 끼워진다. 오버코트(135)는 착색층(39) 및 차광층(38) 등에 포함되는 불순물이 액정층(42)으로 확산되는 것을 억제할 수 있다.
기판(31)과 기판(32)은 접착층(141)에 의하여 접합되어 있다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 구체적으로, FPC(172)는 접속체(242)와 접하고, 접속체(242)는 도전층(43b)과 접하고, 도전층(43b)은 도전층(46c)과 접하고, 도전층(46c)은 도전층(222e)과 접한다. 도전층(43b)은 절연층(45) 위에 형성되고, 도전층(46c)은 절연층(215) 위에 형성되고, 도전층(222e)은 게이트 절연층(211) 위에 형성된다. 도전층(43b)은 공통 전극(43a)과 동일한 공정, 동일한 재료로 형성할 수 있다. 도전층(46c)은 게이트(223), 도전층(46a), 도전층(46b)과 동일한 공정, 동일한 재료로 형성할 수 있다. 도전층(222e)은 도전층(222a) 및 도전층(222b)과 동일한 공정, 동일한 재료로 형성할 수 있다.
도전층(46a), 절연층(44), 및 화소 전극(41)은 하나의 용량 소자(104)로서 기능할 수 있다. 또한 화소 전극(41), 절연층(45), 및 공통 전극(43a)은 하나의 용량 소자(105)로서 기능할 수 있다. 이와 같이, 표시 장치(10)는 하나의 화소에 2개의 용량 소자를 가진다. 따라서, 화소의 유지 용량을 크게 할 수 있다.
또한 2개의 용량 소자는 모두 가시광을 투과시키는 재료로 형성되고, 또한 서로 중첩되는 영역을 가진다. 이에 의하여, 화소는 높은 개구율과 큰 유지 용량을 양립할 수 있다.
용량 소자(104)의 용량은 용량 소자(105)의 용량보다 큰 것이 바람직하다. 그러므로, 화소 전극(41)과 도전층(46a)이 중첩되는 영역의 면적은 화소 전극(41)과 공통 전극(43a)이 중첩되는 영역의 면적보다 큰 것이 바람직하다. 또한 도전층(46a)과 화소 전극(41) 사이에 위치하는 절연층(44)의 두께는 화소 전극(41)과 공통 전극(43a) 사이에 위치하는 절연층(45)의 두께보다 얇은 것이 바람직하다.
도 5에서는 트랜지스터(102)가 백 게이트(도 5에서는 게이트(223))를 가지는 예를 도시하였지만, 도 6에 도시된 바와 같이, 트랜지스터(102)는 백 게이트를 가지지 않아도 된다. 도 6에 도시된 트랜지스터(102)는 게이트(221), 게이트 절연층(211), 반도체층(231), 도전층(222a), 및 도전층(222b)을 가진다. 도 6에 도시된 트랜지스터(102)는 절연층(217), 절연층(218), 및 절연층(215)으로 덮여 있다.
도 7에 도시된 표시 장치(10)는 트랜지스터(102)의 구조가 도 5 및 도 6과 상이하다.
도 7에 도시된 트랜지스터(102)는 게이트(221), 게이트 절연층(211), 반도체층(231), 도전층(222a), 도전층(222b), 절연층(212), 절연층(213), 게이트 절연층(225), 및 게이트(223)를 가진다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 트랜지스터(102)는 절연층(214) 및 절연층(215)으로 덮여 있다.
도 7에 도시된 트랜지스터(102)는 채널의 상하에 게이트를 포함한다. 2개의 게이트는 전기적으로 접속되어 있는 것이 바람직하다. 2개의 게이트가 전기적으로 접속되어 있는 구성의 트랜지스터는 다른 트랜지스터와 비교하여 전계 효과 이동도를 높일 수 있어, 온 전류를 증대시킬 수 있다. 이 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 회로부의 점유 면적을 축소할 수 있다. 온 전류가 큰 트랜지스터를 적용함으로써, 표시 장치를 대형화 또는 고정세화하여 배선 수가 증대하더라도, 각 배선에서의 신호 지연을 저감할 수 있고, 표시 불균일을 억제할 수 있다. 또한 회로부의 점유 면적을 축소할 수 있기 때문에, 표시 장치의 슬림베젤화가 가능하다. 또한 이와 같은 구성을 적용함으로써, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
반도체층(231)은 한 쌍의 저저항 영역(231n)과, 한 쌍의 저저항 영역(231n) 사이에 끼워진 채널 형성 영역(231i)을 가진다.
채널 형성 영역(231i)은 게이트 절연층(211)을 개재하여 게이트(221)와 중첩되고, 게이트 절연층(225)을 개재하여 게이트(223)와 중첩된다.
여기서는, 반도체층(231)에 금속 산화물을 사용하는 경우를 예로 들어 설명한다.
채널 형성 영역(231i)과 접하는 게이트 절연층(211) 및 게이트 절연층(225)은 산화물 절연층인 것이 바람직하다. 또한 게이트 절연층(211) 또는 게이트 절연층(225)이 적층 구조인 경우, 적어도 채널 형성 영역(231i)과 접하는 층이 산화물 절연층인 것이 바람직하다. 이에 의하여, 채널 형성 영역(231i)에 산소 결손이 생기는 것을 억제할 수 있고, 트랜지스터의 신뢰성을 높일 수 있다.
절연층(213) 및 절연층(214) 중 한쪽 또는 양쪽은 질화물 절연층인 것이 바람직하다. 이에 의하여, 반도체층(231)에 불순물이 들어가는 것을 억제할 수 있고, 트랜지스터의 신뢰성을 높일 수 있다.
절연층(215)은 평탄화 기능을 가지는 것이 바람직하고, 예를 들어 유기 절연층인 것이 바람직하다. 또한 절연층(214) 및 절연층(215) 중 한쪽 또는 양쪽은 형성하지 않아도 된다.
저저항 영역(231n)은 채널 형성 영역(231i)보다 저항률이 낮다. 저저항 영역(231n)은 반도체층(231) 중 절연층(212)과 접하는 영역이다. 여기서, 절연층(212)이 질소 또는 수소를 가지는 것이 바람직하다. 이에 의하여, 절연층(212) 내의 질소 또는 수소가 저저항 영역(231n)에 들어가고, 저저항 영역(231n)의 캐리어 농도를 높일 수 있다. 또는 게이트(223)를 마스크로서 사용하여 불순물을 첨가함으로써 저저항 영역(231n)을 형성하여도 좋다. 상기 불순물로서는 예를 들어, 수소, 헬륨, 네온, 아르곤, 플루오린, 질소, 인, 비소, 안티모니, 붕소, 알루미늄, 마그네슘, 실리콘 등을 들 수 있고, 상기 불순물은 이온 주입법 또는 이온 도핑법을 사용하여 첨가할 수 있다. 또한 상기 불순물 이외에도, 반도체층(231)의 구성 원소 중 하나인 인듐 등을 첨가함으로써, 저저항 영역(231n)을 형성하여도 좋다. 인듐을 첨가함으로써, 채널 형성 영역(231i)보다 저저항 영역(231n)에서, 인듐 농도가 높아지는 경우가 있다.
또한 게이트 절연층(235) 및 게이트(233)를 형성한 후에, 반도체층(231)의 일부의 영역에 접하도록 제 1 층을 형성하고 가열 처리를 실시함으로써, 상기 영역을 저저항화시켜 저저항 영역(231n)을 형성할 수 있다.
제 1 층으로서는, 알루미늄, 타이타늄, 탄탈럼, 텅스텐, 크로뮴, 및 루테늄 등의 금속 원소 중 적어도 하나를 포함하는 막을 사용할 수 있다. 특히, 알루미늄, 타이타늄, 탄탈럼, 및 텅스텐 중 적어도 하나를 포함하는 것이 바람직하다. 또는 이들 금속 원소 중 적어도 하나를 포함하는 질화물, 또는 이들 금속 원소 중 적어도 하나를 포함하는 산화물을 적합하게 사용할 수 있다. 특히, 텅스텐막, 타이타늄막 등의 금속막, 질화 알루미늄 타이타늄막, 질화 타이타늄막, 질화 알루미늄막 등의 질화물막, 산화 알루미늄 타이타늄막 등의 산화물막 등을 적합하게 사용할 수 있다.
제 1 층의 두께는 예를 들어 0.5nm 이상 20nm 이하, 바람직하게는 0.5nm 이상 15nm 이하, 더 바람직하게는 0.5nm 이상 10nm 이하, 더욱 바람직하게는 1nm 이상 6nm 이하로 할 수 있다. 대표적으로는, 5nm 정도 또는 약 2nm 정도로 할 수 있다. 제 1 층이 이와 같이 얇은 경우에도 충분히 반도체층(231)을 저저항화할 수 있다.
저저항 영역(231n)은 채널 형성 영역(231i)보다 캐리어 밀도가 높은 영역으로 하는 것이 중요하다. 예를 들어 저저항 영역(231n)은 채널 형성 영역(231i)보다 수소를 많이 포함하는 영역, 또는 채널 형성 영역(231i)보다 산소 결손을 많이 포함하는 영역으로 할 수 있다. 산화물 반도체 내의 산소 결손과 수소 원자가 결합하면 캐리어의 발생원이 된다.
반도체층(231)의 일부의 영역과 제 1 층이 접하여 제공된 상태로 가열 처리를 수행함으로써, 상기 영역 내의 산소가 제 1 층에 흡인되어, 상기 영역 내에 산소 결손을 많이 형성할 수 있다. 이에 의하여, 저저항 영역(231n)을 저항이 매우 낮은 영역으로 할 수 있다.
이와 같이 형성된 저저항 영역(231n)은 나중의 처리에서 고저항화되기 어렵다는 특징을 가진다. 예를 들어, 산소를 포함하는 분위기하에서의 가열 처리나 산소를 포함하는 분위기하에서의 성막 처리 등을 수행하여도, 저저항 영역(231n)의 도전성이 저하될 우려가 없기 때문에 전기 특성이 양호하고 신뢰성이 높은 트랜지스터를 실현할 수 있다.
가열 처리를 거친 후의 제 1 층이 도전성을 가지는 경우에는, 가열 처리 후에 제 1 층을 제거하는 것이 바람직하다. 한편, 제 1 층이 절연성을 가지는 경우에는, 이를 잔존시킴으로써 제 1 층을 보호 절연막으로서 기능시킬 수 있다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 구체적으로, FPC(172)는 접속체(242)와 접하고, 접속체(242)는 도전층(43b)과 접하고, 도전층(43b)은 도전층(222e)과 접한다. 도전층(43b)은 절연층(45) 위에 형성되고, 도전층(222e)은 절연층(214) 위에 형성된다. 도전층(43b)은 공통 전극(43a)과 동일한 공정, 동일한 재료로 형성할 수 있다. 도전층(222e)은 도전층(222a) 및 도전층(222b)과 동일한 공정, 동일한 재료로 형성할 수 있다.
<표시 장치의 구성예 3>
도 8 내지 도 12를 사용하여, 화소에 2개의 트랜지스터와 2개의 용량 소자를 가지는 표시 장치의 구성예에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는, 화상 신호에 보정 신호를 부가하기 위한 기능을 가진다.
상기 보정 신호는 용량 결합에 의하여 화상 신호에 부가되고, 액정 소자에 공급된다. 따라서, 액정 소자에서는 보정된 화상을 표시할 수 있다. 상기 보정에 의하여, 예를 들어 액정 소자는 화상 신호만을 사용하여 표현할 수 있는 계조보다 많은 계조를 표현할 수 있다.
또한 상기 보정에 의하여, 소스 드라이버의 출력 전압보다 높은 전압으로 액정 소자를 구동시킬 수 있다. 화소 내에서, 액정 소자에 공급하는 전압을 원하는 값으로 변경할 수 있기 때문에 기존의 소스 드라이버를 전용(轉用)할 수 있고, 소스 드라이버를 신규로 설계하는 비용 등을 삭감할 수 있다. 또한 소스 드라이버의 출력 전압이 높아지는 것을 억제할 수 있고, 소스 드라이버의 소비전력을 저감할 수 있다.
높은 전압을 인가하여 액정 소자를 구동시킴으로써, 표시 장치를 넓은 온도 범위에서 사용할 수 있어, 저온 환경 및 고온 환경 중 어느 환경에서도 높은 신뢰성으로 표시를 수행할 수 있다. 예를 들어, 상기 표시 장치를 차재용 또는 카메라용의 표시 장치로서 이용할 수 있다.
또한 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 블루상(blue phase)을 나타내는 액정 등 구동 전압이 높은 액정 재료를 사용할 수도 있어, 액정 재료의 선택의 폭을 넓힐 수 있다.
또한 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 액정 소자에 인가하는 전압을 일시적으로 높여 액정의 배향을 빠르게 변화시키는 오버드라이브 구동에 의하여 액정의 응답 속도를 향상시킬 수도 있다.
또한 높은 전압을 인가하여 액정 소자를 구동시킴으로써 표시의 잔상을 저감할 수 있다.
보정 신호는 예를 들어 외부 기기에서 생성되고, 각 화소에 기록된다. 보정 신호의 생성은 외부 기기를 사용하여 실시간으로 수행하여도 좋고, 기록 매체에 저장되어 있는 보정 신호를 판독하고 화상 신호와 동기시켜도 좋다.
본 발명의 일 형태의 표시 장치에서는, 공급하는 화상 신호는 변화시키지 않고, 보정 신호를 공급한 화소에서 새로운 화상 신호를 생성할 수 있다. 외부 기기를 사용하여 새로운 화상 신호 그 자체를 생성하는 경우에 비하여, 외부 기기에 가해지는 부하를 저감할 수 있다. 또한 새로운 화상 신호를 화소에서 생성하기 위한 동작을 적은 단계 수로 수행할 수 있고, 화소 수가 많고 수평 기간이 짧은 표시 장치이어도 대응할 수 있다.
<<회로>>
도 8의 (A)에 화소(11b)의 회로도를 도시하였다.
화소(11b)는 트랜지스터(101), 트랜지스터(102), 용량 소자(104), 용량 소자(105), 및 액정 소자(106)를 가진다.
트랜지스터(101)의 소스 및 드레인 중 한쪽은 용량 소자(104)의 한쪽 전극과 전기적으로 접속된다. 용량 소자(104)의 다른 쪽 전극은 트랜지스터(102)의 소스 및 드레인 중 한쪽, 용량 소자(105)의 한쪽 전극, 및 액정 소자(106)의 한쪽 전극과 전기적으로 접속된다.
여기서, 트랜지스터(101)의 소스 및 드레인 중 한쪽, 그리고 용량 소자(104)의 한쪽 전극이 접속되는 노드를 노드(NS)로 한다. 용량 소자(104)의 다른 쪽 전극, 트랜지스터(102)의 소스 및 드레인 중 한쪽, 용량 소자(105)의 한쪽 전극, 그리고 액정 소자(106)의 한쪽 전극이 접속되는 노드를 노드(NA)로 한다.
트랜지스터(101)의 게이트는 배선(122)과 전기적으로 접속된다. 트랜지스터(102)의 게이트는 배선(121)과 전기적으로 접속된다. 트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 배선(125)과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 배선(124)과 전기적으로 접속된다.
용량 소자(105)의 다른 쪽 전극 및 액정 소자(106)의 다른 쪽 전극은 각각 공통 배선(VCOM)과 전기적으로 접속된다. 공통 배선(VCOM)에는 임의의 전위를 공급할 수 있다.
배선(121) 및 배선(122)은 각각 주사선이라고 부를 수 있고, 트랜지스터의 동작을 제어하는 기능을 가진다. 배선(125)은 화상 신호를 공급하는 신호선으로서의 기능을 가진다. 배선(124)은 노드(NA)에 데이터를 기록하기 위한 신호선으로서의 기능을 가진다.
도 8의 (A)에 도시된 각 트랜지스터는 게이트와 전기적으로 접속된 백 게이트를 가지지만, 백 게이트의 접속은 이에 한정되지 않는다. 또한 트랜지스터에 백 게이트를 제공하지 않아도 된다.
트랜지스터(101)를 비도통으로 함으로써 노드(NS)의 전위를 유지할 수 있다. 또한 트랜지스터(102)를 비도통으로 함으로써 노드(NA)의 전위를 유지할 수 있다. 또한 트랜지스터(102)를 비도통으로 한 상태에서 트랜지스터(101)를 통하여 노드(NS)에 소정의 전위를 공급함으로써, 용량 소자(104)를 통한 용량 결합에 의하여, 노드(NS)의 전위의 변화에 따라 노드(NA)의 전위를 변화시킬 수 있다.
화소(11b)에서 배선(124)으로부터 노드(NA)에 기록된 보정 신호는 배선(125)으로부터 공급되는 화상 신호와 용량 결합되고, 액정 소자(106)에 공급된다. 따라서, 액정 소자(106)에서는 보정된 화상을 표시할 수 있다.
트랜지스터(101)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(NS)의 전위를 장시간 유지할 수 있다. 마찬가지로 트랜지스터(102)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(NA)의 전위를 장시간 유지할 수 있다. 오프 전류가 매우 낮은 트랜지스터로서 예를 들어 OS 트랜지스터를 들 수 있다. 또한 화소가 가지는 트랜지스터에 Si 트랜지스터를 적용하여도 좋다. 또는 OS 트랜지스터와 Si 트랜지스터의 양쪽을 사용하여도 좋다.
예를 들어, 1프레임 기간마다 보정 신호 및 화상 신호를 재기록하는 경우, 트랜지스터(101) 및 트랜지스터(102)에는 OS 트랜지스터를 사용하여도 좋고, Si 트랜지스터를 사용하여도 좋다. 노드(NS) 또는 노드(NA)의 전위를 장시간 유지할 필요가 있는 경우, 트랜지스터(101) 및 트랜지스터(102)에는 Si 트랜지스터보다 OS 트랜지스터를 사용하는 것이 바람직하다.
<<타이밍 차트>>
도 8의 (B)에 나타낸 타이밍 차트를 사용하여, 화소(11b)에서의 보정 신호(Vp)를 노드(NM)에 기록하는 동작에 대하여 설명한다. 화상 신호(Vs)의 보정을 목적으로 하는 경우, 보정 신호(Vp)의 기록은 프레임마다 수행하는 것이 바람직하다. 또한 배선(124)에 공급되는 보정 신호(Vp)에는 양 및 음 중 임의의 신호를 사용할 수 있지만, 여기서는 양의 신호가 공급되는 경우에 대하여 설명한다. 또한 이하의 설명에서는, 고전위를 "H", 저전위를 "L"로 나타낸다.
시각(T1)에서 배선(121)의 전위를 "H", 배선(122)의 전위를 "L", 배선(124)의 전위를 "L", 배선(125)의 전위를 "L"로 하면, 트랜지스터(102)가 도통되고, 노드(NA)의 전위는 배선(124)의 전위가 된다. 이때, 배선(124)의 전위를 리셋 전위(예를 들어 "L")로 함으로써 액정 소자(106)의 동작을 리셋할 수 있다.
또한 시각(T1) 전에는, 앞의 프레임에서의 액정 소자(106)의 표시 동작이 수행되어 있는 상태이다.
시각(T2)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "H", 배선(124)의 전위를 "Vp", 배선(125)의 전위를 "L"로 하면, 트랜지스터(101)가 도통되고, 용량 소자(104)의 다른 쪽 전극의 전위는 "L"이 된다. 상기 동작은 나중의 용량 결합 동작을 수행하기 위한 리셋 동작이다.
시각(T3)에서 배선(121)의 전위를 "H", 배선(122)의 전위를 "H", 배선(124)의 전위를 "Vp", 배선(125)의 전위를 "L"로 하면, 노드(NA)에 배선(124)의 전위(보정 신호(Vp))가 기록된다.
시각(T4)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "H", 배선(124)의 전위를 "Vp", 배선(125)의 전위를 "L"로 하면, 트랜지스터(102)가 비도통이 되고 노드(NA)에 보정 신호(Vp)가 유지된다.
시각(T5)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "L", 배선(125)의 전위를 "L", 배선(126)의 전위를 "L"로 하면, 트랜지스터(101)가 비도통이 되고, 보정 신호(Vp)의 기록 동작이 종료된다.
다음으로, 도 8의 (C)에 나타낸 타이밍 차트를 사용하여, 화소(11b)에서의 화상 신호(Vs)의 보정 동작과 액정 소자(106)의 표시 동작에 대하여 설명한다. 또한 배선(125)에는, 적절한 타이밍에 원하는 전위가 공급되어 있는 것으로 한다.
시각(T11)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "H", 배선(124)의 전위를 "L"로 하면, 트랜지스터(101)가 도통되고, 용량 소자(104)의 용량 결합에 의하여 노드(NA)의 전위에 배선(125)의 전위가 부가된다. 즉, 노드(NA)는 화상 신호(Vs)에 보정 신호(Vp)가 부가된 전위(Vs+Vp)'가 된다. 또한 전위(Vs+Vp)'에는, 배선 간 용량의 용량 결합에 의한 전위의 변동 등도 포함된다.
시각(T12)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "L", 배선(124)의 전위를 "L"로 하면, 트랜지스터(101)가 비도통이 되고, 노드(NM)에 전위(Vs+Vp)'가 유지된다. 그리고, 상기 전위에 따라 액정 소자(106)에서 표시 동작이 수행된다.
이상이 화상 신호(Vs)의 보정 동작과 액정 소자(106)의 표시 동작에 대한 설명이다. 또한 상술한 보정 신호(Vp)의 기록 동작과 화상 신호(Vs)의 입력 동작은 연속하여 수행하여도 좋고, 모든 화소에 보정 신호(Vp)를 기록한 후에 화상 신호(Vs)의 입력 동작을 수행하여도 좋다.
또한 보정 동작을 수행하지 않는 경우에는, 화상 신호를 배선(124)에 공급하고, 트랜지스터(102)의 도통, 비도통을 제어함으로써, 액정 소자(106)에 의한 표시 동작을 수행하여도 좋다. 이때, 트랜지스터(101)는 상시 비도통으로 하여도 좋고, 배선(125)에 정전위를 공급한 상태에서 트랜지스터(101)를 상시 도통으로 하여도 좋다.
<<화소의 상면 레이아웃>>
도 9의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 9의 (A)는 게이트(221a) 및 게이트(221b)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 9의 (B)는 도 9의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 9의 (C)는 도 9의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
화소는 접속부(73)와 접속부(74)를 가진다. 접속부(73)에서는 화소 전극(41)이 트랜지스터(102)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(102)의 소스 또는 드레인으로서 기능하는 도전층(222a)이 도전층(46b)과 접하고, 또한 도전층(46b)이 화소 전극(41)과 접한다. 접속부(74)에서는, 도전층(46a)이 트랜지스터(101)와 전기적으로 접속된다. 구체적으로는, 도전층(46a)이 트랜지스터(101)의 소스 또는 드레인으로서 기능하는 도전층(222c)과 접한다.
<<표시 모듈의 단면 구조>>
도 10에 표시 모듈의 단면도를 도시하였다. 또한 화소의 단면 구조에 대해서는, 도 9의 (A)에 나타낸 일점쇄선 B1-B2를 따른 단면도에 상당한다.
도 10에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(46a), 도전층(46b), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 차광층(38), 및 착색층(39) 등을 가진다.
기판(31) 위에 트랜지스터(101) 및 트랜지스터(102)가 위치한다. 트랜지스터(102)는 게이트(221a), 게이트 절연층(211), 반도체층(231a), 도전층(222a), 도전층(222b), 절연층(212), 절연층(213), 게이트 절연층(225a), 및 게이트(223a)를 가진다. 트랜지스터(101)는 게이트(221b), 게이트 절연층(211), 반도체층(231b), 도전층(222c), 도전층(222d), 절연층(212), 절연층(213), 게이트 절연층(225b), 및 게이트(223b)를 가진다. 도 10에서의 트랜지스터(101) 및 트랜지스터(102)의 구조는, 도 7에서의 트랜지스터(102)의 구조와 같기 때문에 자세한 설명은 생략한다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 도전층(222a)과 전기적으로 접속된다. 구체적으로는, 도전층(222a)은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다.
절연층(215) 위에 도전층(46a)이 위치한다. 도전층(46a)은 도전층(222c)과 전기적으로 접속된다. 구체적으로는, 도전층(46a)은 절연층(214) 및 절연층(215)에 제공된 개구를 통하여 도전층(222c)과 접한다.
기판(32)에는 차광층(38) 및 착색층(39)이 제공되고, 그리고 차광층(38) 및 착색층(39)을 덮는 오버코트(135)가 제공된다. 오버코트(135)에 접하여 배향막(133b)이 제공된다. 또한 공통 전극(43a) 위에 배향막(133a)이 제공된다. 배향막(133a)과 배향막(133b) 사이에 액정층(42)이 끼워진다. 오버코트(135)는 착색층(39) 및 차광층(38) 등에 포함되는 불순물이 액정층(42)으로 확산되는 것을 억제할 수 있다.
기판(31)과 기판(32)은 접착층(141)에 의하여 접합되어 있다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 구체적으로, FPC(172)는 접속체(242)와 접하고, 접속체(242)는 도전층(43b)과 접하고, 도전층(43b)은 도전층(222e)과 접한다. 도전층(43b)은 절연층(45) 위에 형성되고, 도전층(222e)은 절연층(214) 위에 형성된다. 도전층(43b)은 공통 전극(43a)과 동일한 공정, 동일한 재료로 형성할 수 있다. 도전층(222e)은 도전층(222a) 내지 도전층(222d)과 동일한 공정, 동일한 재료로 형성할 수 있다.
도전층(46a), 절연층(44), 및 화소 전극(41)은 하나의 용량 소자(104)로서 기능할 수 있다. 또한 화소 전극(41), 절연층(45), 및 공통 전극(43a)은 하나의 용량 소자(105)로서 기능할 수 있다. 이와 같이, 표시 장치(10)는 하나의 화소에 2개의 용량 소자를 가진다. 따라서, 화소의 유지 용량을 크게 할 수 있다.
또한 2개의 용량 소자는 모두 가시광을 투과시키는 재료로 형성되고, 또한 서로 중첩되는 영역을 가진다. 이에 의하여, 화소는 높은 개구율과 큰 유지 용량을 양립할 수 있다.
용량 소자(104)의 용량은 용량 소자(105)의 용량보다 큰 것이 바람직하다. 그러므로, 화소 전극(41)과 도전층(46a)이 중첩되는 영역의 면적은 화소 전극(41)과 공통 전극(43a)이 중첩되는 영역의 면적보다 큰 것이 바람직하다. 또한 도전층(46a)과 화소 전극(41) 사이에 위치하는 절연층(44)의 두께는 화소 전극(41)과 공통 전극(43a) 사이에 위치하는 절연층(45)의 두께보다 얇은 것이 바람직하다.
도 10에서는, 트랜지스터(101) 및 트랜지스터(102)의 양쪽이 백 게이트(도 10에서는 게이트(223a), 게이트(223b))를 가지는 예를 도시하였지만, 트랜지스터(101) 및 트랜지스터(102) 중 한쪽 또는 양쪽이 백 게이트를 가지지 않아도 된다.
또한 도 10에서, 게이트 절연층(225)이 채널 형성 영역(231i) 위에만 형성되고, 저저항 영역(231n)과 중첩되지 않는 예를 도시하였지만, 게이트 절연층(225)은 저저항 영역(231n)의 적어도 일부와 중첩되어도 좋다. 도 11에서는, 게이트 절연층(225)이 저저항 영역(231n), 게이트 절연층(211)과 접하여 형성되는 예를 도시하였다. 도 11에 도시된 게이트 절연층(225)은, 게이트(223)를 마스크로서 사용하여 게이트 절연층(225)을 가공하는 공정을 삭감할 수 있거나, 절연층(214)의 피형성면의 단차를 낮출 수 있는 등의 이점을 가진다.
게이트 절연층(225)이 가열에 의하여 산소를 방출하는 기능을 가지는 산화물막인 경우, 가열에 의하여 저저항 영역(231n)에 산소가 공급되어, 캐리어 밀도의 저감, 전기 저항의 상승이 일어날 우려가 있다. 그러므로, 게이트 절연층(225)을 통하여 반도체층(231)의 일부에 불순물을 첨가함으로써 저저항 영역(231n)을 형성하는 것이 바람직하다. 이에 의하여, 게이트 절연층(225) 내에도 불순물이 첨가된다. 가열에 의하여 산소를 방출하는 기능을 가지는 산화물막에 불순물을 첨가함으로써, 방출되는 산소의 양을 저감할 수 있다. 따라서 가열에 의하여 게이트 절연층(225)으로부터 저저항 영역(231n)으로 산소가 공급되는 것을 억제할 수 있고, 저저항 영역(231n)의 전기 저항이 낮은 상태를 유지할 수 있다.
도 12에 도시된 표시 장치(10)는 트랜지스터(101) 및 트랜지스터(102)의 구조가 도 10 및 도 11과 상이하다.
도 12에 도시된 트랜지스터(102)는 게이트(221a), 게이트 절연층(211), 반도체층(231a), 도전층(222a), 도전층(222b), 절연층(217), 절연층(218), 절연층(215), 및 게이트(223a)를 가진다. 트랜지스터(101)는 게이트(221b), 게이트 절연층(211), 반도체층(231b), 도전층(222c), 도전층(222d), 절연층(217), 절연층(218), 절연층(215), 및 게이트(223b)를 가진다. 도 12에서의 트랜지스터(101) 및 트랜지스터(102)의 구조는, 도 5에서의 트랜지스터(102)의 구조와 같기 때문에 자세한 설명은 생략한다.
<<구성 요소의 재료>>
다음으로, 본 실시형태의 표시 장치 및 표시 모듈의 각 구성 요소에 사용할 수 있는 재료 등의 자세한 사항에 대하여 설명한다.
표시 장치가 가지는 기판의 재질 등에 큰 제한은 없고, 다양한 기판을 사용할 수 있다. 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 또는 플라스틱 기판 등을 사용할 수 있다.
두께가 얇은 기판을 사용함으로써, 표시 장치의 경량화 및 박형화를 도모할 수 있다. 또한 가요성을 가질 정도의 두께의 기판을 사용함으로써, 가요성을 가지는 표시 장치를 실현할 수 있다.
액정 재료에는, 유전율의 이방성(Δε)이 양인 포지티브형 액정 재료와, 음인 네거티브형 액정 재료가 있다. 본 발명의 일 형태에서는 어느 쪽 재료도 사용할 수 있고, 적용하는 모드 및 설계에 따라 최적의 액정 재료를 사용할 수 있다.
본 실시형태의 표시 장치에서는 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 상술한 FFS 모드 외에, 예를 들어 IPS 모드, TN 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, VA-IPS 모드, 게스트 호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
또한 액정 소자는 액정의 광학적 변조 작용에 의하여 광의 투과 또는 비투과를 제어하는 소자이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용되는 액정으로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
상술한 바와 같이 본 실시형태의 표시 장치는 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시키면 콜레스테릭상으로부터 등방상으로 전이(轉移)하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 개선하기 위하여 5중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 빠르고 광학적 등방성을 나타낸다. 또한 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 배향 처리가 불필요하며 시야각 의존성이 작다. 또한 배향막을 제공할 필요가 없기 때문에 러빙 처리도 불필요하므로, 러빙 처리에 기인한 정전 파괴를 방지할 수 있고, 제작 공정 중에서의 표시 패널의 불량이나 파손을 경감시킬 수 있다.
본 실시형태의 표시 장치는 투과형 액정 표시 장치이기 때문에, 한 쌍의 전극(화소 전극(41) 및 공통 전극(43a))의 양쪽에 가시광을 투과시키는 도전성 재료를 사용한다. 또한 도전층(46b)도 가시광을 투과시키는 도전성 재료를 사용하여 형성함으로써, 용량 소자(104)를 제공하여도 화소의 개구율이 저하되는 것을 억제할 수 있다. 또한 용량 소자의 유전체로서 기능하는 절연층(44) 및 절연층(45)에는 질화 실리콘막이 적합하다.
가시광을 투과시키는 도전성 재료로서는, 예를 들어, 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류 이상을 포함하는 재료를 사용하면 좋다. 구체적으로는 산화 인듐, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 산화 실리콘을 포함하는 인듐 주석 산화물(ITSO), 산화 아연, 갈륨을 포함하는 산화 아연 등을 들 수 있다. 또한 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은, 예를 들어 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다.
또한 가시광을 투과시키는 도전막은 산화물 반도체를 사용하여 형성할 수 있다(이하, 산화물 도전층이라고도 함). 산화물 도전층은 예를 들어 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)을 포함하는 것이 더 바람직하다.
산화물 반도체는, 막 내의 산소 결손 및 막 내의 수소, 물 등의 불순물 농도 중 적어도 한쪽에 의하여 저항을 제어할 수 있는 반도체 재료이다. 그러므로, 산화물 반도체층에 대하여 산소 결손 및 불순물 농도 중 적어도 한쪽이 증가하는 처리, 또는 산소 결손 및 불순물 농도 중 적어도 한쪽이 저감되는 처리를 선택함으로써, 산화물 도전층이 가지는 저항률을 제어할 수 있다.
또한 이와 같이 산화물 반도체를 사용하여 형성된 산화물 도전층은, 캐리어 밀도가 높고 저항이 낮은 산화물 반도체층, 도전성을 가지는 산화물 반도체층, 또는 도전성이 높은 산화물 반도체층이라고도 할 수 있다.
본 실시형태의 표시 장치가 가지는 트랜지스터는, 톱 게이트형 또는 보텀 게이트형 중 어느 구조로 하여도 좋다. 또는 채널의 상하에 게이트 전극이 제공되어 있어도 좋다. 트랜지스터에 사용하는 반도체 재료는 특별히 한정되지 않고, 예를 들어 산화물 반도체, 실리콘, 저마늄 등을 들 수 있다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
예를 들어, 14족의 원소, 화합물 반도체 또는 산화물 반도체를 반도체층에 사용할 수 있다. 대표적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 반도체층에 적용할 수 있다.
트랜지스터의 채널이 형성되는 반도체에 산화물 반도체를 적용하는 것이 바람직하다. 특히 실리콘보다 밴드 갭이 큰 산화물 반도체를 적용하는 것이 바람직하다. 실리콘보다 밴드 갭이 넓고, 또한 캐리어 밀도가 작은 반도체 재료를 사용하면 트랜지스터의 오프 상태에서의 전류를 저감할 수 있어 바람직하다.
산화물 반도체를 사용함으로써, 전기 특성의 변동이 억제되고 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 오프 전류가 낮기 때문에 트랜지스터를 통하여 용량에 축적된 전하를 장기간에 걸쳐 유지할 수 있다. 이와 같은 트랜지스터를 화소에 적용함으로써, 표시한 화상의 계조를 유지하면서 구동 회로를 정지시키는 것도 가능해진다. 그 결과, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
트랜지스터는, 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체층을 가지는 것이 바람직하다. 이에 의하여, 트랜지스터의 오프 상태에서의 전류값(오프 전류값)을 낮출 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비전력을 억제하는 효과를 나타낸다.
또한 산화물 반도체를 사용한 트랜지스터는 비교적 높은 전계 효과 이동도가 얻어지기 때문에, 고속 구동이 가능하다. 이와 같은 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 표시부의 트랜지스터와 구동 회로부의 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 구동 회로로서, 별도로 실리콘 웨이퍼 등으로 형성된 반도체 장치를 사용할 필요가 없기 때문에, 표시 장치의 부품 점수를 삭감할 수 있다. 또한 표시부에 있어서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
게이트 드라이버(GD_L), 게이트 드라이버(GD_R)가 가지는 트랜지스터와 표시 영역(100)이 가지는 트랜지스터는 같은 구조이어도 좋고, 상이한 구조이어도 좋다. 게이트 드라이버가 가지는 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다. 마찬가지로 표시 영역(100)이 가지는 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다.
표시 장치가 가지는 각 절연층, 오버코트 등에 사용할 수 있는 절연 재료로서는, 유기 절연 재료 또는 무기 절연 재료를 사용할 수 있다. 유기 절연 재료로서는, 예를 들어, 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지 등을 들 수 있다. 무기 절연층으로서는, 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 들 수 있다.
트랜지스터의 게이트, 소스, 드레인 외에, 표시 장치가 가지는 각종 배선 및 전극 등의 도전층에는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 그리고 상기 금속을 주성분으로 하는 합금 중 하나 또는 복수를 사용하여 단층 구조 또는 적층 구조로 구성할 수 있다. 예를 들어, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 텅스텐막 위에 타이타늄막을 적층하는 2층 구조, 몰리브데넘막 위에 구리막을 적층한 2층 구조, 몰리브데넘과 텅스텐을 포함하는 합금막 위에 구리막을 적층한 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩하여 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩하여 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조 등이 있다. 예를 들어, 도전층을 3층 구조로 하는 경우, 첫 번째 층 및 세 번째 층으로서는 타이타늄, 질화 타이타늄, 몰리브데넘, 텅스텐, 몰리브데넘과 텅스텐을 포함하는 합금, 몰리브데넘과 지르코늄을 포함하는 합금, 또는 질화 몰리브데넘으로 이루어지는 막을 형성하고, 두 번째 층으로서는 구리, 알루미늄, 금, 은, 또는 구리와 망가니즈의 합금 등의 저저항 재료로 이루어지는 막을 형성하는 것이 바람직하다. 또한 ITO, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, ITSO 등, 투광성을 가지는 도전성 재료를 사용하여도 좋다. 또한 산화물 반도체의 저항률을 제어함으로써, 산화물 도전층을 형성하여도 좋다.
접착층(141)으로서는, 열 경화 수지, 광 경화 수지, 또는 2액 혼합형 경화성 수지 등의 경화성 수지를 사용할 수 있다. 예를 들어, 아크릴 수지, 우레탄 수지, 에폭시 수지, 또는 실록산 수지 등을 사용할 수 있다.
접속체(242)로서는, 예를 들어, 이방성 도전 필름(ACF: Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
착색층(39)은 특정 파장 영역의 광을 투과시키는 유색층이다. 착색층(39)에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 및 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
차광층(38)은 예를 들어 인접한 상이한 색의 착색층(39) 사이에 제공된다. 예를 들어, 금속 재료, 혹은 안료 또는 염료를 포함하는 수지 재료를 사용하여 형성된 블랙 매트릭스를 차광층(38)으로서 사용할 수 있다. 또한 차광층(38)은 구동 회로부 등, 표시부 이외의 영역에도 제공하면, 도파광 등에 의한 광 누설을 억제할 수 있기 때문에 바람직하다.
백라이트 유닛(30)에는, 직하형 백라이트, 에지 라이트형 백라이트 등을 사용할 수 있다. 광원에는, LED(Light Emitting Diode), 유기 EL(Electroluminescence) 소자 등을 사용할 수 있다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 각각 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 성막(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법의 예로서, 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법 및 열 CVD법 등을 들 수 있다. 열 CVD법의 예로서, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 들 수 있다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 각각 스핀 코팅, 딥 코팅, 스프레이 도포, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법에 의하여 형성할 수 있다.
표시 장치를 구성하는 박막은, 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는 나노 임프린트법, 샌드블라스트법, 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하여 레지스트 마스크를 제거하는 방법과, 감광성을 가지는 박막을 성막한 후에 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서, 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 및 이들을 혼합시킨 광을 들 수 있다. 그 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 노광에 사용하는 광으로서는, 극단 자외광(EUV: Extreme Ultra-violet) 및 X선 등을 들 수 있다. 또한 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공이 가능해지기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토 마스크는 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
[금속 산화물]
본 실시형태의 표시 장치가 가지는 트랜지스터의 반도체층에는 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 이하에서는 반도체층에 적용할 수 있는 금속 산화물에 대하여 설명한다.
금속 산화물은, 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어 있어도 좋다.
여기서는, 금속 산화물이 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물인 경우에 대하여 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등으로 한다. 그 외의 원소 M에 적용 가능한 원소로서는 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만, 원소 M으로서 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서, 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 예를 들어 아연 산질화물(ZnON) 등의 질소를 가지는 금속 산화물을 반도체층에 사용하여도 좋다.
또한 본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
예를 들어 반도체층에는 CAC(Cloud-Aligned Composite)-OS를 사용할 수 있다.
CAC-OS 또는 CAC-metal oxide란, 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로, 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류, 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되어 변형을 가지는 결정 구조를 가진다. 또한 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되어 있는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 가지는 층(이하, In층)과 원소 M, 아연, 및 산소를 가지는 층(이하, (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이라고도 할 수 있다. 따라서, CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로, CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
또한 인듐과 갈륨과 아연을 가지는 금속 산화물의 1종인 인듐-갈륨-아연 산화물(이하, IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 가지는 경우가 있다. 특히, IGZO는 대기 중에서는 결정 성장이 어려운 경향이 있기 때문에, 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어, 상술한 나노 결정)으로 하는 것이 구조적으로 안정되는 경우가 있다.
a-like OS는, nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는, 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 가지며, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
반도체층으로서 기능하는 금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 성막할 수 있다. 또한 금속 산화물막의 성막 시에서의 산소 유량비(산소 분압)에 특별히 한정은 없다. 다만, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는 금속 산화물막의 성막 시에서의 산소 유량비(산소 분압)는, 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
금속 산화물은 에너지 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
금속 산화물막은 스퍼터링법으로 형성할 수 있다. 그 외에, PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치는, 가시광을 투과시키는 2개의 용량 소자를 중첩시켜 화소에 가지기 때문에, 화소는 높은 개구율과 큰 유지 용량을 양립할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 화상 신호에 보정 신호를 부가하기 위한 기능을 가지기 때문에, 소스 드라이버의 출력 전압보다 높은 전압으로 액정 소자를 구동시킬 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한 본 명세서에서, 하나의 실시형태 중에 복수의 구성예가 나타내어지는 경우에는, 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 도 13 내지 도 24를 사용하여 설명한다. 본 실시형태에서 설명하는 표시 장치는, 실시형태 1에서 설명한 표시 장치의 변형예라고 할 수도 있다. 그러므로, 실시형태 1에서 설명한 부분에 대해서는 자세한 설명을 생략하는 경우가 있다.
<표시 장치의 구성예 3>
도 13 내지 도 16을 사용하여, 트랜지스터와 화소 전극이 전기적으로 접속되는 접속부가 가시광을 투과시키는 기능을 가진 표시 장치의 구성예에 대하여 설명한다. 상기 접속부는 가시광을 투과시키는 기능을 가지기 때문에, 화소의 개구부(표시에 사용하는 부분)에 상기 접속부를 제공할 수 있다. 이에 의하여, 화소의 개구율을 높이고, 화소의 투과율을 높일 수 있다. 화소의 투과율을 높임으로써, 백라이트 유닛의 휘도를 저감할 수 있다. 따라서, 표시 장치의 소비전력을 저감시킬 수 있다. 또한 표시 장치의 고정세화를 실현할 수 있다.
<<화소의 상면 레이아웃>>
도 13의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 13의 (A) 내지 (C)에 도시된 화소는 도 4의 (A) 내지 (C)에 도시된 화소의 변형예이다. 도 13의 (A)는 게이트(221)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 13의 (B)는 도 13의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 13의 (C)는 도 13의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
화소는 접속부(71)와 접속부(72)를 가진다. 접속부(71)에서는 화소 전극(41)이 트랜지스터(102)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(102)의 소스 또는 드레인으로서 기능하는 도전층(222f)이 도전층(46b)과 접하고, 또한 상기 도전층(46b)이 화소 전극(41)과 접한다. 트랜지스터(102)의 소스 및 드레인으로서 기능하는 도전층(222f) 및 도전층(222g), 그리고 도전층(46b), 화소 전극(41)은 각각 가시광을 투과시키는 기능을 가진다. 즉, 도 13의 (A)에 도시된 접속부(71)는 가시광을 투과시키는 기능을 가진다. 또한 도전층(46b)은 제공하지 않아도 좋고, 도전층(222f)이 화소 전극(41)과 접하여도 좋다. 접속부(72)에서는, 도전층(46a)이 공통 전극(43a)과 전기적으로 접속된다. 구체적으로는, 도전층(46a)이 공통 전극(43a)과 접한다.
이와 같이, 트랜지스터(102)의 소스 또는 드레인으로서 기능하는 도전층(222f)에, 가시광을 투과시키는 도전성 재료를 사용함으로써, 접속부(71)를 가시광을 투과시키는 영역으로 할 수 있어, 화소의 개구율을 높일 수 있다. 이에 의하여 표시 장치의 소비전력을 저감할 수 있다.
도 13의 (B) 등에 도시된 바와 같이, 신호선으로서 기능하는 도전층(222b)은 도전층(222g)을 통하여 반도체층(231)과 전기적으로 접속된다. 또한 도전층(222g)을 제공하지 않고, 도전층(222b)과 반도체층(231)이 접하여도 좋다.
트랜지스터(102)의 소스 및 드레인으로서 기능하는 도전층(222f) 및 도전층(222g)에 사용할 수 있는, 가시광을 투과시키는 도전성 재료에 대해서는, 실시형태 1을 참조할 수 있다. 상기 가시광을 투과시키는 도전성 재료는 구리나 알루미늄 등, 가시광을 차단하는 도전성 재료에 비하여 저항률이 큰 경우가 있다. 주사선 및 신호선 등의 버스 라인은, 신호 지연을 방지하기 위하여 저항률이 작은 도전성 재료(금속 재료)를 사용하여 형성하는 것이 바람직하다. 다만, 화소의 크기나 버스 라인의 폭, 버스 라인의 두께 등에 따라서는, 버스 라인에 가시광을 투과시키는 도전성 재료를 사용할 수 있다.
구체적으로는, 신호선으로서 기능하는 도전층(222b)은, 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 또한 게이트(221)는 주사선으로서 기능하는 도전층이기도 하기 때문에, 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 저항률이 작은 도전성 재료로서는, 금속, 합금 등을 들 수 있다. 도전층(222b) 및 게이트(221)는 각각 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
또한 게이트(221)에 가시광을 차단하는 도전층을 사용함으로써, 백라이트의 광이 반도체층(231)의 채널 형성 영역에 조사되는 것을 억제할 수 있다. 이와 같이, 반도체층의 채널 형성 영역을, 가시광을 차단하는 도전층과 중첩시키면, 광으로 인한 트랜지스터의 특성 변동을 억제할 수 있다. 이로써, 트랜지스터의 신뢰성을 높일 수 있다.
도 13의 (A)에 도시된 공통 전극(43a)은 복수의 슬릿이 제공된 상면 형상을 가진다. 도 4의 (A)에서는, 신호선으로서 기능하는 도전층(222b)과 대략 평행하게 슬릿이 제공되는 예를 도시하였지만, 도 13의 (A)에 도시된 바와 같이, 도전층(222b)에 대하여 비스듬하게 슬릿이 제공되어도 좋다. 공통 전극(43a) 및 화소 전극(41)의 형상(슬릿의 유무, 그리고 슬릿의 수, 크기, 및 형상 등)은 화소 레이아웃에 따라 적절히 설정할 수 있다. 화소의 개구율을 높이기 위하여, 접속부(71) 및 접속부(72)와 이들 근방의 영역을 최대한 넓게 표시 영역으로서 사용하는 것이 바람직하다.
<<표시 모듈의 단면 구조>>
도 14에 표시 모듈의 단면도를 도시하였다. 도 14에 도시된 표시 모듈은, 도 5에 도시된 표시 모듈의 변형예이다. 도 14에 도시된 표시 모듈에서 도 5에 도시된 표시 모듈과 공통되는 구성에 대한 자세한 설명은, 실시형태 1을 참조할 수 있다. 도 14에서의 화소의 단면 구조에 대해서는, 도 13의 (A)에 나타낸 일점쇄선 C1-C2를 따른 단면도에 상당한다.
도 14에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
백라이트 유닛(30)이 가지는 광원이 발하는 광(35)은 편광판(61), 표시 장치(10), 편광판(63)을 이 순서대로 투과하여, 표시 모듈의 외부로 사출된다. 광(35)이 투과하는 이들 층의 재료에는 가시광을 투과시키는 재료를 사용한다.
표시 장치(10)는 착색층(39)을 가지기 때문에, 컬러 화상을 표시할 수 있다. 백라이트 유닛(30)이 가지는 광원이 발하는 광(35)은 착색층(39)에 의하여 특정 파장 영역 이외의 광이 흡수된다. 이에 의하여, 예를 들어 적색의 화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 적색을 나타내고, 녹색의 화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 녹색을 나타내고, 청색의 화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 청색을 나타낸다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(222b), 도전층(46a), 도전층(46b), 도전층(46c), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 차광층(38), 및 착색층(39) 등을 가진다.
기판(31) 위에 트랜지스터(102)가 위치한다. 트랜지스터(102)는 게이트(221), 게이트 절연층(211), 반도체층(231), 도전층(222f), 도전층(222g), 절연층(217), 절연층(218), 절연층(215), 및 게이트(223)를 가진다. 도전층(222f) 및 도전층(222g) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 절연층(217), 절연층(218), 및 절연층(215)은 게이트 절연층으로서 기능한다. 도 14에서의 트랜지스터(102)에 대하여, 도 5에서의 트랜지스터(102)와 같은 부분에 대한 자세한 설명은 생략한다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 도전층(222f)과 전기적으로 접속된다. 구체적으로는, 도전층(222f)은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다.
도전층(222f) 및 도전층(222g)은 가시광을 투과시키는 재료를 사용하여 형성된다. 따라서 도 14에 나타낸 광(35)은 도전층(46b)과 도전층(222f)의 접속부를 투과하여 표시 모듈의 외부로 사출된다. 이에 의하여, 화소의 개구율을 높이고 표시 장치의 소비전력을 저감할 수 있다. 도전층(222g)은 신호선으로서 기능하는 도전층(222b)과 전기적으로 접속된다.
절연층(215) 위에 도전층(46a)이 위치한다. 도전층(46a) 위에 절연층(44) 및 절연층(45)이 위치한다. 절연층(45) 위에 공통 전극(43a)이 위치한다. 공통 전극(43a)은 도전층(46a)과 전기적으로 접속된다. 구체적으로는, 공통 전극(43a)은 절연층(44) 및 절연층(45)에 제공된 개구를 통하여 도전층(46a)과 접한다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 도전층(222e)은 도전층(222b)과 동일한 공정, 동일한 재료로 형성할 수 있다.
본 실시형태에 나타내는 표시 장치의 각 구성예에서, 도전층(46a), 절연층(44), 및 화소 전극(41)은 하나의 용량 소자(104)로서 기능할 수 있다. 또한 화소 전극(41), 절연층(45), 및 공통 전극(43a)은 하나의 용량 소자(105)로서 기능할 수 있다. 이와 같이, 표시 장치(10)는 하나의 화소에 2개의 용량 소자를 가진다. 따라서, 화소의 유지 용량을 크게 할 수 있다. 또한 2개의 용량 소자는 모두 가시광을 투과시키는 재료로 형성되고, 또한 서로 중첩되는 영역을 가진다. 이에 의하여, 화소는 높은 개구율과 큰 유지 용량을 양립할 수 있다.
마찬가지로, 도 6 또는 도 7에 도시된 표시 모듈이 가지는, 트랜지스터와 화소 전극이 전기적으로 접속되는 접속부에, 가시광을 투과시키는 기능을 가지는 구성을 적용할 수도 있다.
<<화소의 상면 레이아웃>>
도 15의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 15의 (A) 내지 (C)에 도시된 화소는 도 9의 (A) 내지 (C)에 도시된 화소의 변형예이다. 도 15의 (A)는 게이트(221a) 및 게이트(221b)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 15의 (B)는 도 15의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 15의 (C)는 도 15의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
화소는 접속부(73)와 접속부(74)를 가진다. 접속부(73)에서는 화소 전극(41)이 트랜지스터(102)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(102)의 반도체층(231a)이 가지는 저저항 영역이 도전층(46b)과 접하고, 또한 상기 도전층(46b)이 화소 전극(41)과 접한다. 반도체층(231a), 도전층(46b), 및 화소 전극(41)은 각각 가시광을 투과시키는 기능을 가진다. 즉, 도 15의 (A)에 도시된 접속부(73)는 가시광을 투과시키는 기능을 가진다. 접속부(74)에서는, 도전층(46a)이 트랜지스터(101)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(101)의 반도체층(231b)이 가지는 저저항 영역이 도전층(46a)과 접한다. 도전층(46a) 및 반도체층(231b)은 각각 가시광을 투과시키는 기능을 가진다. 도 15의 (A)에 도시된 바와 같이, 접속부(74)도 가시광을 투과시키는 기능을 가져도 좋다.
트랜지스터의 반도체층에 가시광을 투과시키는 재료를 사용하고, 상기 반도체층의 저저항 영역과 가시광을 투과시키는 화소 전극을 전기적으로 접속함으로써(가시광을 투과시키는 도전층을 통하여도 좋음), 접속부(73)(및 접속부(74))를 가시광을 투과시키는 영역으로 할 수 있어, 화소의 개구율을 높일 수 있다. 이에 의하여 표시 장치의 소비전력을 저감할 수 있다.
트랜지스터의 반도체층에 사용하는, 가시광을 투과시키는 재료로서는, 금속 산화물이 적합하다. 금속 산화물의 자세한 사항에 대해서는 실시형태 1을 참조할 수 있다.
<<표시 모듈의 단면 구조>>
도 16의 (A)에 표시 모듈의 단면도를 도시하였다. 도 16의 (A)에 도시된 표시 모듈은, 도 10에 도시된 표시 모듈의 변형예이다. 도 16의 (A)에 도시된 표시 모듈에서 도 10에 도시된 표시 모듈과 공통되는 구성에 대한 자세한 설명은, 실시형태 1을 참조할 수 있다. 도 16의 (A)에서의 화소의 단면 구조에 대해서는, 도 15의 (A)에 나타낸 일점쇄선 D1-D2를 따른 단면도에 상당한다.
도 16의 (A)에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(46a), 도전층(46b), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 차광층(38), 및 착색층(39) 등을 가진다.
기판(31) 위에 트랜지스터(101) 및 트랜지스터(102)가 위치한다. 트랜지스터(102)는 게이트(221a), 게이트 절연층(211), 반도체층(231a), 도전층(222b), 절연층(212), 절연층(213), 게이트 절연층(225a), 및 게이트(223a)를 가진다. 트랜지스터(101)는 게이트(221b), 게이트 절연층(211), 반도체층(231b), 도전층(222d), 절연층(212), 절연층(213), 게이트 절연층(225b), 및 게이트(223b)를 가진다. 도 16의 (A)에서의 트랜지스터(101) 및 트랜지스터(102)에 대하여, 도 7에서의 트랜지스터(102)와 같은 부분에 대한 자세한 설명은 생략한다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 반도체층(231a)의 저저항 영역(231n) 중 한쪽과 전기적으로 접속된다. 구체적으로는, 반도체층(231a)의 저저항 영역(231n) 중 한쪽은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다. 반도체층(231a)의 저저항 영역(231n) 중 다른 쪽은 신호선으로서 기능하는 도전층(222b)과 전기적으로 접속된다.
도 16의 (A)에 나타낸 광(35)은 도전층(46b)과 저저항 영역(231n)의 접속부를 투과하여 표시 모듈의 외부로 사출된다. 이에 의하여, 화소의 개구율을 높이고 표시 장치의 소비전력을 저감할 수 있다.
절연층(215) 위에 도전층(46a)이 위치한다. 도 16의 (A)에서, 도전층(46a)은 반도체층(231b)의 저저항 영역(231n) 중 한쪽과 전기적으로 접속된다. 구체적으로, 도전층(46a)은 절연층(212), 절연층(213), 절연층(214), 및 절연층(215)에 제공된 개구를 통하여 반도체층(231b)의 저저항 영역(231n) 중 한쪽과 접한다. 반도체층(231b)의 저저항 영역(231n) 중 다른 쪽은 신호선으로서 기능하는 도전층(222d)과 전기적으로 접속된다.
도 16의 (A)에 나타낸 광(35)은 도전층(46a)과 저저항 영역(231n)의 접속부를 투과하여 표시 모듈의 외부로 사출된다. 이에 의하여, 화소의 개구율을 더 높이고 표시 장치의 소비전력을 더 저감할 수 있다.
도 16의 (B)에 도시된 반도체층(231b)과 도전층(46a)의 접속부(도 15의 (A)의 접속부(74)에 대응함)와 같이, 화소는 차광층(38)과 중첩되는 접속부를 가져도 좋다. 즉, 본 발명의 일 형태의 표시 장치가 가지는 화소가 제 1 접속부와 제 2 접속부를 가지는 경우, 상기 표시 장치는 광(35)을 제 1 접속부를 통하여 표시 모듈의 외부로 사출하고, 또한 광(35)을 제 2 접속부를 통하여 표시 모듈의 외부로 사출하지 않는 구성이어도 좋다. 또한 도 10에 도시된 바와 같이, 도전층(46a)은 절연층(214) 및 절연층(215)에 제공된 개구를 통하여 도전층(222c)과 접하여도 좋다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 도전층(222e)은 도전층(222b), 도전층(222d)과 동일한 공정, 동일한 재료로 형성할 수 있다.
마찬가지로, 도 11 또는 도 12에 도시된 표시 모듈이 가지는, 트랜지스터와 화소 전극이 전기적으로 접속되는 접속부에, 가시광을 투과시키는 기능을 가지는 구성을 적용할 수도 있다.
<표시 장치의 구성예 4>
도 17 내지 도 20을 사용하여, 필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지는 표시 장치의 구성예에 대하여 설명한다. 필드 시퀀셜 구동 방식은 시분할로 컬러 표시를 수행하는 구동 방식이다. 구체적으로는, 적색, 녹색, 청색 등의 각 색의 발광 소자를 시간이 겹치지 않도록 순차적으로 점등시키고, 이와 동기하여 화소를 구동시켜, 계시(繼時) 가법 혼색법에 기초하여 컬러 표시를 수행한다.
필드 시퀀셜 구동 방식을 적용하는 경우, 하나의 화소를 복수의 상이한 색의 부화소로 구성할 필요가 없기 때문에, 화소의 개구율을 크게 할 수 있다. 또한 표시 장치의 고정세화도 가능하다. 또한 컬러 필터 등의 착색층을 제공할 필요가 없기 때문에, 착색층에 의한 광의 흡수가 없고, 화소의 투과율을 향상시킬 수 있다. 이에 의하여, 필요한 휘도를 적은 전력으로 얻을 수 있기 때문에 저소비전력화를 실현할 수 있다. 또한 표시 장치의 제작 공정을 간략화하여, 제작 비용을 저감할 수 있다.
필드 시퀀셜 구동 방식을 적용하는 경우, 높은 프레임 주파수가 요구된다. 본 발명의 일 형태의 표시 장치는 하나의 화소에 2개의 용량 소자를 가지기 때문에 화소의 유지 용량이 크고, 액정 소자에 높은 전압을 공급할 수 있으므로, 액정 소자의 응답 속도를 향상시킬 수 있다. 예를 들어, 액정 소자에 인가하는 전압을 일시적으로 높여 액정의 배향을 빠르게 변화시키는 오버드라이브 구동에 의하여, 액정 소자의 응답 속도를 향상시킬 수 있다. 따라서, 본 발명의 일 형태의 표시 장치는 높은 프레임 주파수가 요구되는 필드 시퀀셜 구동 방식을 적용하는 경우에 적합한 구성이라고 할 수 있다.
액정 재료의 회전 점성 계수가 작으면 액정 소자의 응답을 빠르게 할 수 있기 때문에 바람직하다. 구체적으로는 액정 재료의 회전 점성 계수가 10mPa·sec 이상 150mPa·sec 이하인 것이 바람직하다.
또한 본 실시형태의 표시 장치에서 사용하는 FFS 모드의 경우, 네거티브형 액정 재료에 비하여 포지티브형 액정 재료를 사용하면 액정의 응답을 빠르게 할 수 있어 바람직하다. 포지티브형 액정 재료를 사용하는 경우, 배향막의 러빙각(rubbing angle)(슬릿의 긴 변과 러빙 방향 사이의 각도)이 15° 이상 45° 이하인 것이 바람직하다. 러빙각이 크면 액정의 응답을 빠르게 할 수 있지만 구동 전압이 상승되는 경우가 있다. 본 발명의 일 형태의 표시 장치는 액정 소자에 높은 전압을 공급할 수 있기 때문에 러빙각을 크게 하여도 높은 표시 품위를 실현할 수 있다.
또한 네거티브형 액정 재료를 사용하는 경우, 배향막의 러빙각은 45° 이상 75° 이하인 것이 바람직하다.
또한 액정층의 두께(셀 갭)가 얇을수록 액정의 응답을 빠르게 할 수 있어 바람직하다. 예를 들어, 필드 시퀀셜 구동 방식을 적용하는 경우, 셀 갭은 1μm 이상 2.5μm 이하인 것이 바람직하다. 예를 들어, 하나의 화소에서 액정층의 두께의 최솟값이 1μm 이상 2.5μm 이하인 것이 바람직하다. 또는 셀 갭을 조정하는 기능을 가지는 부재(스페이서라고도 함)의 높이가 1μm 이상 2.5μm 이하인 것이 바람직하다.
또한 블루상을 나타내는 액정은 응답 속도가 빠르기 때문에 바람직하다. 본 실시형태의 표시 장치는 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 블루상을 나타내는 액정을 적용하는 경우에 구성이라고 할 수 있다.
<<화소의 상면 레이아웃>>
도 17의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 17의 (A) 내지 (C)에 도시된 화소는 도 4의 (A) 내지 (C)에 도시된 화소의 변형예이다. 도 17의 (A)는 게이트(221)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 17의 (B)는 도 17의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 17의 (C)는 도 17의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
도 17의 (A) 내지 (C)에 도시된 화소는 도 4의 (A) 내지 (C)에 도시된 화소와 마찬가지로 접속부(71), 접속부(72), 트랜지스터(102), 화소 전극(41), 공통 전극(43a), 및 도전층(46a) 등을 가진다. 도 4의 (A) 내지 (C)에 도시된 화소는 화소가 가지는 복수의 부화소 중 하나에 상당한다. 한편, 도 17의 (A) 내지 (C)에 도시된 화소는 부화소를 가지지 않는 하나의 화소에 상당한다. 따라서, 화소의 개구율을 높일 수 있다.
<<표시 모듈의 단면 구조>>
도 18에 표시 모듈의 단면도를 도시하였다. 도 18에 도시된 표시 모듈은, 도 5에 도시된 표시 모듈의 변형예이다. 도 18에 도시된 표시 모듈에서 도 5에 도시된 표시 모듈과 공통되는 구성에 대한 자세한 설명은, 실시형태 1을 참조할 수 있다. 도 18에서의 화소의 단면 구조에 대해서는, 도 17의 (A)에 나타낸 일점쇄선 E1-E2 및 일점쇄선 E3-E4를 따른 단면도에 상당한다.
도 18에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
백라이트 유닛(30)이 가지는 광원이 발하는 광(35)은 편광판(61), 표시 장치(10), 편광판(63)을 이 순서대로 투과하여, 표시 모듈의 외부로 사출된다. 광(35)이 투과하는 이들 층의 재료에는 가시광을 투과시키는 재료를 사용한다.
도 18에 도시된 표시 장치(10)는 필드 시퀀셜 구동 방식을 사용하여 컬러 화상을 표시할 수 있다. 그러므로, 도 18에 도시된 표시 장치(10)는 컬러 필터 등의 착색층을 가지지 않는다. 따라서, 화소의 투과율을 향상시킬 수 있다.
백라이트 유닛(30)으로서, 예를 들어 적색, 녹색, 청색의 3색의 발광 다이오드(LED)를 사용할 수 있다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(46a), 도전층(46b), 도전층(46c), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 및 차광층(38) 등을 가진다.
기판(31) 위에 트랜지스터(102)가 위치한다. 트랜지스터(102)의 구성은 도 5와 마찬가지이다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 도전층(222a)과 전기적으로 접속된다. 구체적으로는, 도전층(222a)은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다.
절연층(215) 위에 도전층(46a)이 위치한다. 도전층(46a) 위에 절연층(44) 및 절연층(45)이 위치한다. 절연층(45) 위에 공통 전극(43a)이 위치한다. 공통 전극(43a)은 도전층(46a)과 전기적으로 접속된다. 구체적으로는, 공통 전극(43a)은 절연층(44) 및 절연층(45)에 제공된 개구를 통하여 도전층(46a)과 접한다.
기판(32)에는 차광층(38)이 제공되고, 그리고 차광층(38)을 덮는 오버코트(135)가 제공된다. 오버코트(135)에 접하여 배향막(133b)이 제공된다. 또한 공통 전극(43a) 위에 배향막(133a)이 제공된다. 배향막(133a)과 배향막(133b) 사이에 액정층(42)이 끼워진다. 오버코트(135)는 차광층(38) 등에 포함되는 불순물이 액정층(42)으로 확산되는 것을 억제할 수 있다.
마찬가지로, 도 6 또는 도 7에 도시된 표시 모듈이 가지는 표시 장치에, 필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지는 구성을 적용할 수도 있다.
<<화소의 상면 레이아웃>>
도 19의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 19의 (A) 내지 (C)에 도시된 화소는 도 9의 (A) 내지 (C)에 도시된 화소의 변형예이다. 도 19의 (A)는 게이트(221a) 및 게이트(221b)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 19의 (B)는 도 19의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 19의 (C)는 도 19의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
도 19의 (A) 내지 (C)에 도시된 화소는 도 9의 (A) 내지 (C)에 도시된 화소와 마찬가지로 접속부(73), 접속부(74), 트랜지스터(101), 트랜지스터(102), 화소 전극(41), 공통 전극(43a), 및 도전층(46a) 등을 가진다. 도 9의 (A) 내지 (C)에 도시된 화소는 화소가 가지는 복수의 부화소 중 하나에 상당한다. 한편, 도 19의 (A) 내지 (C)에 도시된 화소는 부화소를 가지지 않는 하나의 화소에 상당한다. 따라서, 화소의 개구율을 높일 수 있다.
<<표시 모듈의 단면 구조>>
도 20에 표시 모듈의 단면도를 도시하였다. 도 20에 도시된 표시 모듈은, 도 10에 도시된 표시 모듈의 변형예이다. 도 20에 도시된 표시 모듈에서 도 10에 도시된 표시 모듈과 공통되는 구성에 대한 자세한 설명은, 실시형태 1을 참조할 수 있다. 도 20에서의 화소의 단면 구조에 대해서는, 도 19의 (A)에 나타낸 일점쇄선 F1-F2 및 일점쇄선 F3-F4를 따른 단면도에 상당한다.
도 20에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
도 20에 도시된 표시 장치(10)는 필드 시퀀셜 구동 방식을 사용하여 컬러 화상을 표시할 수 있다. 그러므로, 도 20에 도시된 표시 장치(10)는 컬러 필터 등의 착색층을 가지지 않는다. 따라서, 화소의 투과율을 향상시킬 수 있다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(46a), 도전층(46b), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 및 차광층(38) 등을 가진다.
기판(31) 위에 트랜지스터(101) 및 트랜지스터(102)가 위치한다. 트랜지스터(101) 및 트랜지스터(102)의 구성은 도 10과 마찬가지이다.
마찬가지로, 도 11 또는 도 12에 도시된 표시 모듈이 가지는 표시 장치에, 필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지는 구성을 적용할 수도 있다.
<표시 장치의 구성예 5>
필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지고, 또한 트랜지스터와 화소 전극이 전기적으로 접속되는 접속부가 가시광을 투과시키는 기능을 가지는 표시 장치의 구성예에 대하여, 도 21 내지 도 24를 사용하여 설명한다.
상술한 바와 같이, 필드 시퀀셜 구동 방식을 적용하는 경우, 화소의 개구율을 크게 하거나 화소의 투과율을 향상시킬 수 있다. 이에 더하여, 트랜지스터와 화소 전극이 전기적으로 접속되는 접속부를 가시광을 투과시키는 구성으로 함으로써, 화소의 개구율 및 화소의 투과율을 더 높일 수 있다.
또한 도 21 내지 도 24에 도시된 구성 중 상술한 도면과 공통되는 구성에 대한 자세한 설명은 앞의 기재를 참조할 수 있다.
<<화소의 상면 레이아웃>>
도 21의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 21의 (A) 내지 (C)에 도시된 화소는 도 17의 (A) 내지 (C)에 도시된 화소의 변형예이다. 도 21의 (A)는 게이트(221)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 21의 (B)는 도 21의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 21의 (C)는 도 21의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
화소는 접속부(71)와 접속부(72)를 가진다. 접속부(71)에서는 화소 전극(41)이 트랜지스터(102)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(102)의 소스 또는 드레인으로서 기능하는 도전층(222f)이 도전층(46b)과 접하고, 또한 상기 도전층(46b)이 화소 전극(41)과 접한다. 도전층(222f), 도전층(46b), 및 화소 전극(41)은 각각 가시광을 투과시키는 기능을 가진다. 즉, 도 21의 (A)에 도시된 접속부(71)는 가시광을 투과시키는 기능을 가진다. 또한 도전층(46b)은 제공하지 않아도 좋고, 도전층(222f)이 화소 전극(41)과 접하여도 좋다. 접속부(72)에서는, 도전층(46a)이 공통 전극(43a)과 전기적으로 접속된다. 구체적으로는, 도전층(46a)이 공통 전극(43a)과 접한다.
트랜지스터(102)의 소스 또는 드레인으로서 기능하는 도전층(222f)에, 가시광을 투과시키는 도전성 재료를 사용함으로써, 접속부(71)를 가시광을 투과시키는 영역으로 할 수 있어, 화소의 개구율을 높일 수 있다. 이에 의하여 표시 장치의 소비전력을 저감할 수 있다.
또한 도 17의 (A) 내지 (C)에서는, 화소 전극(41)의 접속부(71)와 그 근방을 제외한 대부분의 영역이 도전층(46a)과 중첩되는 예를 도시하였지만, 도 21의 (A) 내지 (C)에서는 화소 전극(41)의 일부 영역만 도전층(46a)과 중첩되는 예를 도시하였다. 용량 소자(104)의 유지 용량에 따라 도전층(46a)의 상면 레이아웃을 적절히 설정할 수 있다. 예를 들어, 도전층(46a)은 슬릿을 가져도 좋다. 마찬가지로, 용량 소자(104) 및 용량 소자(105)의 유지 용량에 따라 화소 전극(41)의 상면 레이아웃을 적절히 설정할 수 있다. 예를 들어, 화소 전극(41)은 슬릿을 가져도 좋다.
<<표시 모듈의 단면 구조>>
도 22에 표시 모듈의 단면도를 도시하였다. 도 22에서의 화소의 단면 구조에 대해서는, 도 21의 (A)에 나타낸 일점쇄선 G1-G2 및 일점쇄선 G3-G4를 따른 단면도에 상당한다.
도 22에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
백라이트 유닛(30)이 가지는 광원이 발하는 광(35)은 편광판(61), 표시 장치(10), 편광판(63)을 이 순서대로 투과하여, 표시 모듈의 외부로 사출된다. 광(35)이 투과하는 이들 층의 재료에는 가시광을 투과시키는 재료를 사용한다.
도 22에 도시된 표시 장치(10)는 필드 시퀀셜 구동 방식을 사용하여 컬러 화상을 표시할 수 있다. 그러므로, 도 22에 도시된 표시 장치(10)는 컬러 필터 등의 착색층을 가지지 않는다. 따라서, 화소의 투과율을 향상시킬 수 있다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(222b), 도전층(46a), 도전층(46b), 도전층(46c), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 및 차광층(38) 등을 가진다.
기판(31) 위에 트랜지스터(102)가 위치한다. 트랜지스터(102)의 구성은 도 14와 마찬가지이다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 도전층(222f)과 전기적으로 접속된다. 구체적으로는, 도전층(222f)은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다.
도전층(222f) 및 도전층(222g)은 가시광을 투과시키는 재료를 사용하여 형성된다. 따라서 도 22에 나타낸 광(35)은 도전층(46b)과 도전층(222f)의 접속부를 투과하여 표시 모듈의 외부로 사출된다. 이에 의하여, 화소의 개구율을 높이고 표시 장치의 소비전력을 저감할 수 있다. 도전층(222g)은 신호선으로서 기능하는 도전층(222b)과 전기적으로 접속된다.
절연층(215) 위에 도전층(46a)이 위치한다. 도전층(46a) 위에 절연층(44) 및 절연층(45)이 위치한다. 절연층(45) 위에 공통 전극(43a)이 위치한다. 공통 전극(43a)은 도전층(46a)과 전기적으로 접속된다. 구체적으로는, 공통 전극(43a)은 절연층(44) 및 절연층(45)에 제공된 개구를 통하여 도전층(46a)과 접한다.
기판(32)에는 차광층(38)이 제공되고, 그리고 차광층(38)을 덮는 오버코트(135)가 제공된다. 오버코트(135)에 접하여 배향막(133b)이 제공된다. 또한 공통 전극(43a) 위에 배향막(133a)이 제공된다. 배향막(133a)과 배향막(133b) 사이에 액정층(42)이 끼워진다. 오버코트(135)는 차광층(38) 등에 포함되는 불순물이 액정층(42)으로 확산되는 것을 억제할 수 있다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 도전층(222e)은 도전층(222b)과 동일한 공정, 동일한 재료로 형성할 수 있다.
<<화소의 상면 레이아웃>>
도 23의 (A) 내지 (C)에 화소의 상면도를 도시하였다. 도 23의 (A) 내지 (C)에 도시된 화소는 도 19의 (A) 내지 (C)에 도시된 화소의 변형예이다. 도 23의 (A)는 게이트(221a) 및 게이트(221b)부터 공통 전극(43a)까지의 적층 구조를 공통 전극(43a) 측으로부터 본 상면도이다. 도 23의 (B)는 도 23의 (A)의 적층 구조에서 공통 전극(43a)을 제외한 상면도이고, 도 23의 (C)는 도 23의 (A)의 적층 구조에서 공통 전극(43a) 및 화소 전극(41)을 제외한 상면도이다.
화소는 접속부(73)와 접속부(74)를 가진다. 접속부(73)에서는 화소 전극(41)이 트랜지스터(102)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(102)의 반도체층(231a)이 가지는 저저항 영역이 도전층(46b)과 접하고, 또한 상기 도전층(46b)이 화소 전극(41)과 접한다. 반도체층(231a), 도전층(46b), 및 화소 전극(41)은 각각 가시광을 투과시키는 기능을 가진다. 즉, 도 23의 (A)에 도시된 접속부(73)는 가시광을 투과시키는 기능을 가진다. 접속부(74)에서는, 도전층(46a)이 트랜지스터(101)와 전기적으로 접속된다. 구체적으로는, 트랜지스터(101)의 반도체층(231b)이 가지는 저저항 영역이 도전층(46a)과 접한다. 도전층(46a) 및 반도체층(231b)은 각각 가시광을 투과시키는 기능을 가진다. 도 23의 (A)에 도시된 바와 같이, 접속부(74)도 가시광을 투과시키는 기능을 가져도 좋다.
트랜지스터의 반도체층에 가시광을 투과시키는 재료를 사용하고, 상기 반도체층의 저저항 영역과 가시광을 투과시키는 화소 전극을 전기적으로 접속함으로써(가시광을 투과시키는 도전층을 통하여도 좋음), 접속부(73)(및 접속부(74))를 가시광을 투과시키는 영역으로 할 수 있어, 화소의 개구율을 높일 수 있다. 이에 의하여 표시 장치의 소비전력을 저감할 수 있다.
트랜지스터의 반도체층에 사용하는, 가시광을 투과시키는 재료로서는, 금속 산화물이 적합하다. 금속 산화물의 자세한 사항에 대해서는 실시형태 1을 참조할 수 있다.
<<표시 모듈의 단면 구조>>
도 24에 표시 모듈의 단면도를 도시하였다. 도 24에서의 화소의 단면 구조에 대해서는, 도 23의 (A)에 나타낸 일점쇄선 H1-H2 및 일점쇄선 H3-H4를 따른 단면도에 상당한다.
도 24에 도시된 표시 모듈은 표시 장치(10), 편광판(61), 편광판(63), 백라이트 유닛(30), FPC(172) 등을 가진다.
도 24에 도시된 표시 장치(10)는 필드 시퀀셜 구동 방식을 사용하여 컬러 화상을 표시할 수 있다. 그러므로, 도 24에 도시된 표시 장치(10)는 컬러 필터 등의 착색층을 가지지 않는다. 따라서, 화소의 투과율을 향상시킬 수 있다.
표시 장치(10)는 기판(31), 기판(32), 트랜지스터(102), 도전층(46a), 도전층(46b), 절연층(44), 절연층(45), 화소 전극(41), 액정층(42), 공통 전극(43a), 도전층(43b), 도전층(222e), 배향막(133a), 배향막(133b), 접착층(141), 오버코트(135), 및 차광층(38) 등을 가진다.
기판(31) 위에 트랜지스터(101) 및 트랜지스터(102)가 위치한다. 트랜지스터(101) 및 트랜지스터(102)의 구성은 도 16의 (A)와 마찬가지이다.
절연층(215) 위에 도전층(46b)이 위치하고, 도전층(46b) 위에 절연층(44)이 위치하고, 절연층(44) 위에 화소 전극(41)이 위치한다. 화소 전극(41)은 반도체층(231a)의 저저항 영역(231n) 중 한쪽과 전기적으로 접속된다. 구체적으로는, 반도체층(231a)의 저저항 영역(231n) 중 한쪽은 도전층(46b)과 접하고, 도전층(46b)은 화소 전극(41)과 접한다. 반도체층(231a)의 저저항 영역(231n) 중 다른 쪽은 신호선으로서 기능하는 도전층(222b)과 전기적으로 접속된다.
도 24에 나타낸 광(35)은 도전층(46b)과 저저항 영역(231n)의 접속부를 투과하여 표시 모듈의 외부로 사출된다. 이에 의하여, 화소의 개구율을 높이고 표시 장치의 소비전력을 저감할 수 있다.
FPC(172)는 도전층(222e)과 전기적으로 접속된다. 도전층(222e)은 도전층(222b), 도전층(222d)과 동일한 공정, 동일한 재료로 형성할 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치는, 가시광을 투과시키는 2개의 용량 소자를 중첩시켜 화소에 가지기 때문에, 화소는 높은 개구율과 큰 유지 용량을 양립할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 트랜지스터와 화소 전극이 전기적으로 접속되는 접속부가 가시광을 투과시키는 기능을 가지기 때문에, 화소의 개구율을 더 높일 수 있다.
또한 본 발명의 일 형태의 표시 장치는 화상 신호에 보정 신호를 부가하기 위한 기능을 가지기 때문에, 소스 드라이버의 출력 전압보다 높은 전압으로 액정 소자를 구동시킬 수 있다.
또한 본 발명의 일 형태의 표시 장치는 필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지기 때문에, 화소의 개구율을 더 높일 수 있고, 또한 컬러 필터 등의 착색층을 불필요하게 할 수 있기 때문에, 화소의 투과율을 높일 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 도 25 및 도 26을 사용하여 설명한다.
본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 가진다. 이에 의하여, 전자 기기의 표시부는 품질이 높은 영상을 표시할 수 있다. 또한 넓은 온도 범위에서 높은 신뢰성으로 표시를 수행할 수 있다.
본 실시형태의 전자 기기의 표시부는 예를 들어, 풀 하이비전, 2K, 4K, 8K, 16K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다. 또한 표시부의 화면 크기는, 대각선 20인치 이상, 대각선 30인치 이상, 대각선 50인치 이상, 대각선 60인치 이상, 또는 대각선 70인치 이상으로 할 수 있다.
본 발명의 일 형태의 표시 장치를 사용할 수 있는 전자 기기로서는, 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형의 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파친코기 등의 대형 게임기 등의 비교적 큰 화면을 구비하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다. 또한 본 발명의 일 형태의 표시 장치는 휴대형 전자 기기, 장착형 전자 기기(웨어러블 기기), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기 등에도 적합하게 사용할 수 있다.
본 발명의 일 형태의 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는, 예를 들어, 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등을 들 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써, 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한 복수의 표시부를 가지는 전자 기기에서는, 하나의 표시부에 화상 정보를 주로 표시하고, 다른 하나의 표시부에 문자 정보를 주로 표시하는 기능, 또는 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써, 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한 수상부(受像部)를 가지는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 전자 기기에 내장됨)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한 본 발명의 일 형태의 전자 기기가 가지는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 25의 (A)에 텔레비전 장치(1810)를 도시하였다. 텔레비전 장치(1810)는 표시부(1811), 하우징(1812), 스피커(1813) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
텔레비전 장치(1810)는 리모트 컨트롤러(1814)에 의하여 조작할 수 있다.
텔레비전 장치(1810)가 수신할 수 있는 방송 전파로서는, 지상파, 또는 위성으로부터 송신되는 전파 등을 들 수 있다. 또한 방송 전파로서, 아날로그 방송, 디지털 방송 등이 있고, 또한 영상 및 음성, 또는 음성만의 방송 등이 있다. 예를 들어, UHF대(약 300MHz 내지 3GHz) 또는 VHF대(30MHz 내지 300MHz) 중 특정 주파수 대역에서 송신되는 방송 전파를 수신할 수 있다. 또한 예를 들어, 복수의 주파수 대역에서 수신된 복수의 데이터를 사용함으로써, 전송 레이트를 높일 수 있고, 더 많은 정보를 얻을 수 있다. 이로써, 풀 하이비전을 넘는 해상도를 가지는 영상을 표시부(1811)에 표시시킬 수 있다. 예를 들어, 4K, 8K, 16K, 또는 그 이상의 해상도를 가지는 영상을 표시시킬 수 있다.
또한 인터넷이나 LAN(Local Area Network), Wi-Fi(등록 상표) 등의 컴퓨터 네트워크를 통한 데이터 전송 기술에 의하여 송신된 방송의 데이터를 사용하여 표시부(1811)에 표시되는 화상을 생성하는 구성으로 하여도 좋다. 이때, 텔레비전 장치(1810)에 튜너를 가지지 않아도 된다.
도 25의 (B)는 원기둥 형상의 기둥(1822)에 장착된 디지털 사이니지(1820)를 도시한 것이다. 디지털 사이니지(1820)는 표시부(1821)를 가진다.
표시부(1821)가 넓을수록 한번에 제공할 수 있는 정보량을 증가시킬 수 있다. 또한 표시부(1821)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어, 광고의 홍보 효과를 높일 수 있다.
표시부(1821)에 터치 패널을 적용함으로써, 표시부(1821)에 정지 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
도 25의 (C)는 노트북형의 퍼스널 컴퓨터(1830)를 도시한 것이다. 퍼스널 컴퓨터(1830)는 표시부(1831), 하우징(1832), 터치 패드(1833), 접속 포트(1834) 등을 가진다.
터치 패드(1833)는 포인팅 디바이스나 펜 태블릿 등의 입력 수단으로서 기능하고, 손가락이나 스타일러스 등으로 조작할 수 있다.
또한 터치 패드(1833)에는 표시 소자가 제공된다. 도 25의 (C)에 도시된 바와 같이, 터치 패드(1833)의 표면에 입력 키(1835)를 표시함으로써, 터치 패드(1833)를 키보드로서 사용할 수 있다. 이때, 입력 키(1835)를 터치하였을 때에, 진동에 의하여 촉감을 실현하기 위하여, 진동 모듈이 터치 패드(1833)에 제공되어도 좋다.
도 26의 (A), (B)에 휴대 정보 단말기(800)를 도시하였다. 휴대 정보 단말기(800)는 하우징(801), 하우징(802), 표시부(803), 표시부(804), 및 힌지부(805) 등을 가진다.
하우징(801)과 하우징(802)은 힌지부(805)로 연결된다. 휴대 정보 단말기(800)는 도 26의 (A)에 도시된 바와 같이 접힌 상태로부터 도 26의 (B)에 도시된 바와 같이 하우징(801)과 하우징(802)을 펼칠 수 있다.
예를 들어, 표시부(803) 및 표시부(804)에 문서 정보를 표시할 수 있어, 전자책 단말기로서도 사용할 수 있다. 또한 표시부(803) 및 표시부(804)에 정지 화상이나 동영상을 표시할 수도 있다.
이와 같이, 휴대 정보 단말기(800)는, 휴대할 때에는 접힌 상태로 할 수 있기 때문에, 범용성이 우수하다.
또한 하우징(801) 및 하우징(802)에, 전원 버튼, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰 등을 가져도 좋다.
도 26의 (C)에 휴대 정보 단말기의 일례를 도시하였다. 도 26의 (C)에 도시된 휴대 정보 단말기(810)는 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816), 카메라(817) 등을 가진다.
휴대 정보 단말기(810)는 표시부(812)에 터치 센서를 구비한다. 전화를 걸거나, 또는 문자를 입력하는 등의 다양한 조작은, 손가락이나 스타일러스 등으로 표시부(812)를 터치함으로써 수행할 수 있다.
또한 조작 버튼(813)의 조작에 의하여, 전원의 온/오프 동작이나, 표시부(812)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한 휴대 정보 단말기(810) 내부에, 자이로 센서 또는 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 정보 단말기(810)의 방향(세로인지 가로인지)을 판단하여, 표시부(812)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한 화면 표시의 방향의 전환은 표시부(812)의 터치, 조작 버튼(813)의 조작, 또는 마이크로폰(816)을 사용한 음성 입력 등에 의하여 수행할 수도 있다.
휴대 정보 단말기(810)는, 예를 들어, 전화기, 수첩, 또는 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는, 스마트폰으로서 사용할 수 있다. 휴대 정보 단말기(810)는, 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 동영상 재생, 인터넷 통신, 게임 등의 다양한 애플리케이션을 실행할 수 있다.
도 26의 (D)에 카메라의 일례를 도시하였다. 카메라(820)는 하우징(821), 표시부(822), 조작 버튼(823), 셔터 버튼(824) 등을 가진다. 또한 카메라(820)에는 탈착 가능한 렌즈(826)가 장착되어 있다.
여기서는 카메라(820)로서 렌즈(826)를 하우징(821)으로부터 떼어 내어 교환할 수 있는 구성으로 하였지만, 렌즈(826)와 하우징이 일체가 되어 있어도 좋다.
카메라(820)는 셔터 버튼(824)을 누름으로써 정지 화상 또는 동영상을 촬상할 수 있다. 또한 표시부(822)는 터치 패널로서의 기능을 가지고, 표시부(822)를 터치함으로써 촬상할 수도 있다.
또한 카메라(820)는 스트로보 장치나 뷰파인더 등을 별도로 장착할 수 있다. 또는 이들이 하우징(821)에 제공되어 있어도 좋다.
도 26의 (E)에, 본 발명의 일 형태의 표시 장치를 차재용 디스플레이로서 탑재한 일례를 도시하였다. 표시부(832) 및 표시부(833)는 내비게이션 정보, 스피드 미터나 태코미터, 주행 거리, 연료계, 기어 상태, 에어컨디셔너의 설정 등을 표시함으로써, 다양한 정보를 제공할 수 있다. 표시는 사용자의 취향에 맞추어 적절히 그 표시 항목이나 레이아웃을 변경할 수 있다. 본 발명의 일 형태의 표시 장치는, 넓은 온도 범위에서 사용할 수 있고, 저온 환경 및 고온 환경 중 어느 환경에서도 높은 신뢰성으로 표시를 수행할 수 있다. 따라서, 본 발명의 일 형태의 표시 장치를 차재용 디스플레이로서 이용함으로써 주행의 안전성을 높일 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치를 적용하여 전자 기기를 얻을 수 있다. 표시 장치의 적용 범위는 매우 넓고, 다양한 분야의 전자 기기에 적용할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시예)
본 실시예에서는, 본 발명의 일 형태의 표시 장치를 제작한 결과에 대하여 설명한다.
본 실시예에서 제작한 표시 장치는, 화면 크기가 대각선 10.2인치이고, 유효 화소 수가 720(H)×RGB×1920(V)이고, 화소 크기가 42μm(H)×126μm(V)이고, 정세도가 201ppi이고, 개구율이 46.2%인 FFS 모드의 액정 표시 장치이다.
게이트 드라이버는 내장하고, 소스 드라이버는 외장 IC를 사용하였다. 프레임 주파수는 60Hz이다.
화소 회로의 구성은, 도 8의 (A)에 도시된 화소(11b)의 회로도와 대응한다. 본 실시예의 표시 장치는, 화상 신호에 보정 신호를 부가하여 표시할 수 있다(도 8의 (B) 참조). 화소의 상면 레이아웃은 도 9의 (A) 내지 (C)의 구성과 대응한다. 화소의 단면 구조는 도 10에 도시된 구성과 대응한다.
액정 재료에는 포화 전압이 약 10V가 되는 액정 재료를 사용하였다. FFS 모드의 액정 표시 장치에서는 포화 전압을 5V 정도로 할 수 있지만, 본 실시예에서는 화상 신호에 보정 신호를 부가함으로써 액정 소자에 높은 전압을 인가할 수 있다는 것을 확인하기 위하여, 액정 소자의 구동 전압이 높아지도록 액정 재료를 선정하였다.
도 27의 (A)에, 보정 신호를 부가하지 않고 화상 신호만 사용하여 표시한 경우의 표시 결과를 나타내었다. 도 27의 (B)에, 화상 신호에 보정 신호를 부가하여 표시한 경우의 표시 결과를 나타내었다. 도 27의 (A)에 비하여, 도 27의 (B)는 표시가 밝다. 화상 신호만으로는 충분한 전압을 액정 소자에 인가할 수 없고, 보정 신호를 부가함으로써 액정 소자에 더 높은 전압이 인가되어 표시가 밝아졌다고 할 수 있다. 도 27의 (A), (B)로부터, 화상 신호에 보정 신호를 부가함으로써, 화상 신호만 사용하는 경우에 비하여 높은 전압을 액정 소자에 인가할 수 있어, 높은 휘도로 표시할 수 있다는 것을 알 수 있었다.
또한 보정 신호를 부가하지 않고, 화상 신호만 사용하여 표시한 경우, 백색 표시의 휘도는 76cd/m2이고, 명암비는 35:1이었다. 한편, 화상 신호에 보정 신호를 부가하여 표시한 경우, 백색 표시의 휘도는 344cd/m2이고, 명암비는 114:1이었다. 따라서, 화상 신호에 보정 신호를 부가함으로써, 구동 전압이 높은 표시 장치에서 명암비를 높일 수 있다는 것을 알 수 있었다.
10: 표시 장치, 11: 화소, 11a: 화소, 11b: 화소, 30: 백라이트 유닛, 31: 기판, 32: 기판, 35: 광, 38: 차광층, 39: 착색층, 41: 화소 전극, 42: 액정층, 43: 공통 전극, 43a: 공통 전극, 43b: 도전층, 44: 절연층, 45: 절연층, 46: 도전층, 46a: 도전층, 46b: 도전층, 46c: 도전층, 61: 편광판, 63: 편광판, 71: 접속부, 72: 접속부, 73: 접속부, 74: 접속부, 100: 표시 영역, 101: 트랜지스터, 102: 트랜지스터, 104: 용량 소자, 105: 용량 소자, 106: 액정 소자, 121: 배선, 122: 배선, 124: 배선, 125: 배선, 126: 배선, 133a: 배향막, 133b: 배향막, 135: 오버코트, 141: 접착층, 172: FPC, 211: 게이트 절연층, 212: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 217: 절연층, 218: 절연층, 221: 게이트, 221a: 게이트, 221b: 게이트, 222a: 도전층, 222b: 도전층, 222c: 도전층, 222d: 도전층, 222e: 도전층, 222f: 도전층, 222g: 도전층, 223: 게이트, 223a: 게이트, 223b: 게이트, 225: 게이트 절연층, 225a: 게이트 절연층, 225b: 게이트 절연층, 231: 반도체층, 231a: 반도체층, 231b: 반도체층, 231i: 채널 형성 영역, 231n: 저저항 영역, 233: 게이트, 235: 게이트 절연층, 242: 접속체, 800: 휴대 정보 단말기, 801: 하우징, 802: 하우징, 803: 표시부, 804: 표시부, 805: 힌지부, 810: 휴대 정보 단말기, 811: 하우징, 812: 표시부, 813: 조작 버튼, 814: 외부 접속 포트, 815: 스피커, 816: 마이크로폰, 817: 카메라, 820: 카메라, 821: 하우징, 822: 표시부, 823: 조작 버튼, 824: 셔터 버튼, 826: 렌즈, 832: 표시부, 833: 표시부, 1810: 텔레비전 장치, 1811: 표시부, 1812: 하우징, 1813: 스피커, 1814: 리모트 컨트롤러, 1820: 디지털 사이니지, 1821: 표시부, 1822: 기둥, 1830: 퍼스널 컴퓨터, 1831: 표시부, 1832: 하우징, 1833: 터치 패드, 1834: 접속 포트, 1835: 입력 키

Claims (14)

  1. 표시 장치로서,
    화소를 가지고,
    상기 화소는 제 1 트랜지스터, 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 1 도전층, 화소 전극, 공통 전극, 및 액정층을 가지고,
    상기 제 1 절연층은 상기 제 1 트랜지스터의 채널 형성 영역 위에 위치하고,
    상기 제 1 도전층은 상기 제 1 절연층 위에 위치하고,
    상기 제 2 절연층은 상기 제 1 트랜지스터, 상기 제 1 절연층, 및 상기 제 1 도전층 위에 위치하고,
    상기 화소 전극은 상기 제 2 절연층 위에 위치하고,
    상기 제 3 절연층은 상기 화소 전극 위에 위치하고,
    상기 공통 전극은 상기 제 3 절연층 위에 위치하고,
    상기 액정층은 상기 공통 전극 위에 위치하고,
    상기 공통 전극은 상기 화소 전극을 개재하여 상기 제 1 도전층과 중첩되는 영역을 가지고,
    상기 화소는 제 1 접속부와 제 2 접속부를 더 가지고,
    상기 제 1 접속부에서는 상기 화소 전극이 상기 제 1 트랜지스터와 전기적으로 접속되고,
    상기 제 2 접속부에서는 상기 제 1 도전층이 상기 공통 전극과 전기적으로 접속되고,
    상기 제 1 도전층, 상기 화소 전극, 및 상기 공통 전극은 각각 가시광을 투과시키는 기능을 가지는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 2 접속부에서, 상기 제 1 도전층은 상기 공통 전극과 접하는 영역을 가지는, 표시 장치.
  3. 표시 장치로서,
    화소를 가지고,
    상기 화소는 제 1 트랜지스터, 제 2 트랜지스터, 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 1 도전층, 화소 전극, 공통 전극, 및 액정층을 가지고,
    상기 제 1 절연층은 상기 제 1 트랜지스터의 채널 형성 영역 위에 위치하고,
    상기 제 1 도전층은 상기 제 1 절연층 위에 위치하고,
    상기 제 2 절연층은 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 1 절연층, 및 상기 제 1 도전층 위에 위치하고,
    상기 화소 전극은 상기 제 2 절연층 위에 위치하고,
    상기 제 3 절연층은 상기 화소 전극 위에 위치하고,
    상기 공통 전극은 상기 제 3 절연층 위에 위치하고,
    상기 액정층은 상기 공통 전극 위에 위치하고,
    상기 공통 전극은 상기 화소 전극을 개재하여 상기 제 1 도전층과 중첩되는 영역을 가지고,
    상기 화소는 제 1 접속부와 제 2 접속부를 더 가지고,
    상기 제 1 접속부에서는 상기 화소 전극이 상기 제 1 트랜지스터와 전기적으로 접속되고,
    상기 제 2 접속부에서는 상기 제 1 도전층이 상기 제 2 트랜지스터와 전기적으로 접속되고,
    상기 제 1 도전층, 상기 화소 전극, 및 상기 공통 전극은 각각 가시광을 투과시키는 기능을 가지는, 표시 장치.
  4. 제 1 항 내지 제 3 항에 있어서,
    상기 제 1 접속부에서, 상기 제 1 트랜지스터는 가시광을 투과시키는 기능을 가지는, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 화소는 제 2 도전층을 더 가지고,
    상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,
    상기 제 1 도전층과 상기 제 2 도전층은 동일한 재료를 가지고,
    상기 제 1 접속부에서는 상기 화소 전극이 상기 제 2 도전층과 접하는 영역을 가지고, 상기 제 2 도전층이 상기 제 1 트랜지스터의 소스 또는 드레인과 접하는 영역을 가지는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 1 트랜지스터의 소스 또는 드레인은 가시광을 투과시키는 기능을 가지는, 표시 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터는 상기 제 1 절연층 위에 게이트를 가지고,
    상기 제 1 절연층은 상기 제 1 트랜지스터의 게이트 절연층으로서 기능하고,
    상기 게이트와 상기 제 1 도전층은 동일한 재료를 가지는, 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 절연층은 상기 제 1 트랜지스터 위에 위치하는, 표시 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 화소 전극과 상기 제 1 도전층이 중첩되는 영역의 면적은 상기 화소 전극과 상기 공통 전극이 중첩되는 영역의 면적보다 큰, 표시 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 도전층과 상기 화소 전극 사이에 위치하는 상기 제 2 절연층의 두께는 상기 화소 전극과 상기 공통 전극 사이에 위치하는 상기 제 3 절연층의 두께보다 얇은, 표시 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    필드 시퀀셜 구동 방식에 의하여 표시하는 기능을 가지는, 표시 장치.
  12. 제 11 항에 있어서,
    상기 액정층은 액정 재료를 가지고,
    상기 액정 재료의 회전 점성 계수는 10mPa·sec 이상 150mPa·sec 이하인, 표시 장치.
  13. 표시 모듈로서,
    제 1 항 내지 제 12 항 중 어느 한 항에 기재된 표시 장치와,
    커넥터 및 집적 회로 중 적어도 한쪽을 가지는, 표시 모듈.
  14. 전자 기기로서,
    제 13 항에 기재된 표시 모듈과,
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 가지는, 전자 기기.
KR1020207021523A 2018-01-05 2018-12-25 표시 장치, 표시 모듈, 및 전자 기기 KR20200101966A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2018-000404 2018-01-05
JP2018000404 2018-01-05
JP2018021262 2018-02-08
JPJP-P-2018-021262 2018-02-08
PCT/IB2018/060595 WO2019135147A1 (ja) 2018-01-05 2018-12-25 表示装置、表示モジュール、及び電子機器

Publications (1)

Publication Number Publication Date
KR20200101966A true KR20200101966A (ko) 2020-08-28

Family

ID=67143686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021523A KR20200101966A (ko) 2018-01-05 2018-12-25 표시 장치, 표시 모듈, 및 전자 기기

Country Status (6)

Country Link
US (2) US11733574B2 (ko)
JP (1) JP7242558B2 (ko)
KR (1) KR20200101966A (ko)
CN (2) CN111542780B (ko)
TW (1) TWI829661B (ko)
WO (1) WO2019135147A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186339A1 (ja) 2018-03-30 2019-10-03 株式会社半導体エネルギー研究所 表示装置
CN110570752B (zh) * 2019-09-11 2021-11-02 Oppo广东移动通信有限公司 一种显示屏、电子设备及其控制方法
KR102462785B1 (ko) * 2020-09-22 2022-11-04 주식회사 라온텍 필드순차색상표시장치
TWI826140B (zh) * 2022-11-23 2023-12-11 友達光電股份有限公司 顯示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011119674A (ja) 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56818U (ko) 1979-06-15 1981-01-07
US5808706A (en) 1997-03-19 1998-09-15 Samsung Electronics Co., Ltd. Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
KR100529572B1 (ko) * 1998-05-13 2006-03-09 삼성전자주식회사 박막 트랜지스터 액정 표시 장치
US6256076B1 (en) 1997-03-19 2001-07-03 Samsung Electronics Co., Ltd. Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
JP4605438B2 (ja) 2004-04-09 2011-01-05 ソニー株式会社 液晶表示装置およびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
JP5235363B2 (ja) 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101515085B1 (ko) * 2007-10-22 2015-05-04 삼성디스플레이 주식회사 액정 표시 장치
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
KR101791579B1 (ko) * 2011-04-08 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
JP6230253B2 (ja) 2013-04-03 2017-11-15 三菱電機株式会社 Tftアレイ基板およびその製造方法
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US9182643B1 (en) 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors
TWI686870B (zh) 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP6528557B2 (ja) * 2015-06-23 2019-06-12 凸版印刷株式会社 表示装置基板、表示装置基板の製造方法、及びこれを用いた表示装置
JP2017037131A (ja) * 2015-08-07 2017-02-16 三菱電機株式会社 アレイ基板とそのアレイ基板を用いた液晶表示装置
WO2017098376A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
KR102494779B1 (ko) * 2015-12-22 2023-02-02 엘지디스플레이 주식회사 터치 겸용 액정 표시 장치
KR20170126398A (ko) 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
US11112895B2 (en) 2016-06-09 2021-09-07 Sharp Kabushiki Kaisha Active matrix substrate, touch-panel-equipped display device including same, and liquid crystal display device including same
TWI600954B (zh) 2017-03-14 2017-10-01 友達光電股份有限公司 畫素結構
KR20220165800A (ko) 2017-08-11 2022-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US11990502B2 (en) 2017-08-31 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN111052213A (zh) 2017-09-15 2020-04-21 株式会社半导体能源研究所 显示装置及电子设备
KR102418577B1 (ko) * 2017-12-13 2022-07-08 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011119674A (ja) 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US11733574B2 (en) 2023-08-22
JPWO2019135147A1 (ja) 2021-01-07
CN117539095A (zh) 2024-02-09
US20230350256A1 (en) 2023-11-02
US11940703B2 (en) 2024-03-26
JP7242558B2 (ja) 2023-03-20
CN111542780A (zh) 2020-08-14
TWI829661B (zh) 2024-01-21
WO2019135147A1 (ja) 2019-07-11
TW201930989A (zh) 2019-08-01
US20210096409A1 (en) 2021-04-01
CN111542780B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US11940703B2 (en) Display device, display module, and electronic device
US11183137B2 (en) Operation method of display apparatus
JP7389926B2 (ja) 表示装置
US11257457B2 (en) Display device and operation method thereof
JP2023111947A (ja) 表示装置の動作方法
JP7267212B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application