JPH1195255A - 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 - Google Patents
液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置Info
- Publication number
- JPH1195255A JPH1195255A JP25865097A JP25865097A JPH1195255A JP H1195255 A JPH1195255 A JP H1195255A JP 25865097 A JP25865097 A JP 25865097A JP 25865097 A JP25865097 A JP 25865097A JP H1195255 A JPH1195255 A JP H1195255A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- connection
- wiring layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】製造工程の簡略化を図れるとともに、優れた表
示品位を得ることが可能な液晶表示装置のアレイ基板、
およびこれを備えた液晶表示装置を提供することにあ
る。 【解決手段】アレイ基板上に設けられた信号線３２の引
出し配線部４６は、第１配線層４６ａ、および絶縁層４
３を介して第１配線層上に積層された第２配線層４６ｂ
を有する積層構造に構成されている。第１および第２配
線層を電気的に接続した接続パターン７２は、画素電極
と共通の画素電極層によって形成され、第１配線層に接
続した第１接続領域７２ａ、および第２配線層４６ｂに
接続した第２接続領域７２ｂの幅は、これら第１および
第２接続領域間の間隔よりも幅広に形成されている。
示品位を得ることが可能な液晶表示装置のアレイ基板、
およびこれを備えた液晶表示装置を提供することにあ
る。 【解決手段】アレイ基板上に設けられた信号線３２の引
出し配線部４６は、第１配線層４６ａ、および絶縁層４
３を介して第１配線層上に積層された第２配線層４６ｂ
を有する積層構造に構成されている。第１および第２配
線層を電気的に接続した接続パターン７２は、画素電極
と共通の画素電極層によって形成され、第１配線層に接
続した第１接続領域７２ａ、および第２配線層４６ｂに
接続した第２接続領域７２ｂの幅は、これら第１および
第２接続領域間の間隔よりも幅広に形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶表示装置に用いられるアレイ基板、およ
びこれを備えた液晶表示装置に関する。
リクス型の液晶表示装置に用いられるアレイ基板、およ
びこれを備えた液晶表示装置に関する。
【０００２】
【従来の技術】一般に、アクティブマトリクス型の液晶
表示装置は、液晶層を挟んで対向配置されたアレイ基板
および対向基板を備えている。アレイ基板は、絶緑基板
上に複数本の信号線および走査線をマトリクス状に配線
し、信号線および走査線で囲まれる各領域に設けられた
画素電極をスイッチング素子を介して信号線と走査線と
の交点部に接続することにより構成されている。また、
対向基板は、絶縁基板上に透明電極材料から成る対向電
極を設けて構成されている。
表示装置は、液晶層を挟んで対向配置されたアレイ基板
および対向基板を備えている。アレイ基板は、絶緑基板
上に複数本の信号線および走査線をマトリクス状に配線
し、信号線および走査線で囲まれる各領域に設けられた
画素電極をスイッチング素子を介して信号線と走査線と
の交点部に接続することにより構成されている。また、
対向基板は、絶縁基板上に透明電極材料から成る対向電
極を設けて構成されている。
【０００３】アレイ基板上の信号線および走査線は、そ
れぞれ表示領域外に引き出され、アレイ基板の側縁部に
設けられた給電電極にそれぞれ接続されているととも
に、これらの給電電極を介して外部駆動回路等と電気的
に接続されている。
れぞれ表示領域外に引き出され、アレイ基板の側縁部に
設けられた給電電極にそれぞれ接続されているととも
に、これらの給電電極を介して外部駆動回路等と電気的
に接続されている。
【０００４】また、近年、製造歩留まりを向上させるた
め、信号線の内、表示領域から給電電極まで延びる引出
し配線部を積層構造とすることにより、断線の確率を低
減させた液晶表示装置が提供されている。例えば、逆ス
タガー型の薄膜トランジスタ（以下ＴＦＴと称する）を
スイッチング素子として用いた液晶表示装置において、
上記積層構造の引出し配線部は、絶縁層を介して積層さ
れた第１配線および第２配線を有し、第１配線は走査線
層により形成され、第２配線は信号線層によって形成さ
れている。そして、これら第１および第２配線は、例え
ば、２個所で接続電極を介して互いに接続されている。
め、信号線の内、表示領域から給電電極まで延びる引出
し配線部を積層構造とすることにより、断線の確率を低
減させた液晶表示装置が提供されている。例えば、逆ス
タガー型の薄膜トランジスタ（以下ＴＦＴと称する）を
スイッチング素子として用いた液晶表示装置において、
上記積層構造の引出し配線部は、絶縁層を介して積層さ
れた第１配線および第２配線を有し、第１配線は走査線
層により形成され、第２配線は信号線層によって形成さ
れている。そして、これら第１および第２配線は、例え
ば、２個所で接続電極を介して互いに接続されている。
【０００５】このような積層構造の引出し配線部を有す
るアレイ基板は、従来、７回のフォト・エッチング工程
により製造されていたが、近年、生産性向上を図るため
に、フォト・エッチング工程の回数を削減した製造方法
が提案されている。
るアレイ基板は、従来、７回のフォト・エッチング工程
により製造されていたが、近年、生産性向上を図るため
に、フォト・エッチング工程の回数を削減した製造方法
が提案されている。
【０００６】その１つとして、製造プロセスの内、半導
体層および信号線層を形成するためのフォト・エッチン
グ、並びに、信号線の給電電極の形成および保護層加工
のためのフォト・エッチングをそれぞれ同時に行い、か
つ、画素電極を最後に成膜、加工する方法が提案されて
いる。この製造方法によれば、フォト・エッチング行程
の回数を５回に低減できるため、製造期間の短縮化によ
り生産性が向上する。
体層および信号線層を形成するためのフォト・エッチン
グ、並びに、信号線の給電電極の形成および保護層加工
のためのフォト・エッチングをそれぞれ同時に行い、か
つ、画素電極を最後に成膜、加工する方法が提案されて
いる。この製造方法によれば、フォト・エッチング行程
の回数を５回に低減できるため、製造期間の短縮化によ
り生産性が向上する。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな製造方法にてアレイ基板を製造した場合、引出し配
線部を構成する走査線層と信号線層とを電気的に直接接
続することができず、画素電極層を介して走査線層と信
号線層とを電気的に接続している。
うな製造方法にてアレイ基板を製造した場合、引出し配
線部を構成する走査線層と信号線層とを電気的に直接接
続することができず、画素電極層を介して走査線層と信
号線層とを電気的に接続している。
【０００８】画素電極材料としては、金属よりも抵抗率
が高く透光性を有するＩＴＯ膜が広く用いられており、
上記製造方法により製造したアレイ基板の引出し配線部
では、電気的接続部の抵抗にＩＴＯの抵抗が含まれるこ
になる。そのため、引出し配線部の電気的接続部分にお
いてＩＴ０パターンの抵抗による表示信号の電気的損失
が生じ、液晶表示装置の表示品位に悪影響を及ぼす。
が高く透光性を有するＩＴＯ膜が広く用いられており、
上記製造方法により製造したアレイ基板の引出し配線部
では、電気的接続部の抵抗にＩＴＯの抵抗が含まれるこ
になる。そのため、引出し配線部の電気的接続部分にお
いてＩＴ０パターンの抵抗による表示信号の電気的損失
が生じ、液晶表示装置の表示品位に悪影響を及ぼす。
【０００９】この発明は、以上の点に鑑みなされたもの
で、その目的は、製造工程の簡略化を図れるとともに、
配線の積層構造部における電気的接続部の電気抵抗を低
減し、優れた表示品位を得ることが可能な液晶表示装置
のアレイ基板、およびこれを備えた液晶表示装置を提供
することにある。
で、その目的は、製造工程の簡略化を図れるとともに、
配線の積層構造部における電気的接続部の電気抵抗を低
減し、優れた表示品位を得ることが可能な液晶表示装置
のアレイ基板、およびこれを備えた液晶表示装置を提供
することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る液晶表示装置のアレイ基板は、絶縁
基板と、上記絶縁基板上に設けられた複数の配線と、上
記絶縁基板上に設けられ、それぞれスイッチング素子を
介して上記配線に電気的に接続された複数の画素電極
と、上記配線に接続されているとともに、絶縁層を介し
て積層された第１配線層および第２配線層を有する積層
構造部と、を備え、上記積層構造部は、上記第１配線層
と第２配線層とを互いに接続した接続部を有し、上記接
続部は、上記画素電極を形成した画素電極層と共通の導
電層からなる接続パターンを有している。
め、この発明に係る液晶表示装置のアレイ基板は、絶縁
基板と、上記絶縁基板上に設けられた複数の配線と、上
記絶縁基板上に設けられ、それぞれスイッチング素子を
介して上記配線に電気的に接続された複数の画素電極
と、上記配線に接続されているとともに、絶縁層を介し
て積層された第１配線層および第２配線層を有する積層
構造部と、を備え、上記積層構造部は、上記第１配線層
と第２配線層とを互いに接続した接続部を有し、上記接
続部は、上記画素電極を形成した画素電極層と共通の導
電層からなる接続パターンを有している。
【００１１】そして、上記接続パターンは、上記第１配
線層に接続された第１接続領域と、上記第２配線層に接
続された第２接続領域と、を備え、第１および第２接続
領域の幅は、それぞれ上記第１および第２接続領域間の
間隔よりも広く形成されていることを特徴としている。
線層に接続された第１接続領域と、上記第２配線層に接
続された第２接続領域と、を備え、第１および第２接続
領域の幅は、それぞれ上記第１および第２接続領域間の
間隔よりも広く形成されていることを特徴としている。
【００１２】上記構成のアレイ基板において、画素電極
層の抵抗率をρ、第１接続領域と第２接続領域との間隔
をＬ、第１および第２接続領域の内、狭い方の幅をＷ、
接続パターンの膜厚をｄとした場合、接続パターンの抵
抗Ｒは以下の式で近似される。 Ｒ＝ρ・Ｌ／（Ｗ−ｄ）・・・・・・・・・（１） 上記（１）式より、Ｒを低減するためにはＬ／Ｗの値を
小さくするか、あるいはｄの値を大きくすればよいこと
が判る。しかし、ｄを大きくすること、すなわち、接続
パターンの膜厚を厚くすることは画素電極を構成する画
素電極層をの膜厚を厚くすることであり、画素電極の透
過率低下を招く。
層の抵抗率をρ、第１接続領域と第２接続領域との間隔
をＬ、第１および第２接続領域の内、狭い方の幅をＷ、
接続パターンの膜厚をｄとした場合、接続パターンの抵
抗Ｒは以下の式で近似される。 Ｒ＝ρ・Ｌ／（Ｗ−ｄ）・・・・・・・・・（１） 上記（１）式より、Ｒを低減するためにはＬ／Ｗの値を
小さくするか、あるいはｄの値を大きくすればよいこと
が判る。しかし、ｄを大きくすること、すなわち、接続
パターンの膜厚を厚くすることは画素電極を構成する画
素電極層をの膜厚を厚くすることであり、画素電極の透
過率低下を招く。
【００１３】透過率が低下すると、液晶表示装置の表面
輝度の低下分を補償するため、液晶表示装置の背面に位
置するバックライトの管電流を増大させて発光輝度を増
大させなければならない。発光輝度の増加は消費電力を
増大させるため、例えば液晶表示装置をノートプック型
パーソナルコンピュータのディスプレイに用いた場合、
バッテリー消費時問を短縮させることになり、好ましく
ない。
輝度の低下分を補償するため、液晶表示装置の背面に位
置するバックライトの管電流を増大させて発光輝度を増
大させなければならない。発光輝度の増加は消費電力を
増大させるため、例えば液晶表示装置をノートプック型
パーソナルコンピュータのディスプレイに用いた場合、
バッテリー消費時問を短縮させることになり、好ましく
ない。
【００１４】従って本発明によれば、第１および第２接
続領域の幅を第１および第２接続領域間の間隔よりも幅
広にすることにより、つまり、Ｌ／Ｗを小さくすること
により、画素電極の透過率を低下させることなく第１配
線層と第２配線層との電気的接続部における接続パター
ンの抵抗を低減することができ、電気的損失による表示
品位の低下を防止することができる。
続領域の幅を第１および第２接続領域間の間隔よりも幅
広にすることにより、つまり、Ｌ／Ｗを小さくすること
により、画素電極の透過率を低下させることなく第１配
線層と第２配線層との電気的接続部における接続パター
ンの抵抗を低減することができ、電気的損失による表示
品位の低下を防止することができる。
【００１５】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態に係るアクティブマトリクス型の液晶
表示装置について詳細に説明する。図１に示すように、
液晶表示装置は、液晶パネル１０、液晶パネルを駆動す
るための信号線駆動回路基板１２、走査線駆動回路基板
１４、各駆動回路基板と液晶パネルとを電気的に接続し
た複数のテープキャリアパッケージ（ＴＣＰと称する）
１６を備えている。
発明の実施の形態に係るアクティブマトリクス型の液晶
表示装置について詳細に説明する。図１に示すように、
液晶表示装置は、液晶パネル１０、液晶パネルを駆動す
るための信号線駆動回路基板１２、走査線駆動回路基板
１４、各駆動回路基板と液晶パネルとを電気的に接続し
た複数のテープキャリアパッケージ（ＴＣＰと称する）
１６を備えている。
【００１６】図１および図２に示すように、液晶パネル
１０はアレイ基板１８および対向基板２０を備え、これ
ら基板は、周縁部を後述するシール剤によって貼り合わ
せることにより、所定のギャップをおいて対向配置され
ている。そして、アレイ基板１８と対向基板２０との間
には、それぞれ配向膜２３、２４を介して、液晶組成物
２６が封入されている。アレイ基板１８および対向基板
２０の外表面には、それぞれ偏光板２８、３０が配置さ
れている。
１０はアレイ基板１８および対向基板２０を備え、これ
ら基板は、周縁部を後述するシール剤によって貼り合わ
せることにより、所定のギャップをおいて対向配置され
ている。そして、アレイ基板１８と対向基板２０との間
には、それぞれ配向膜２３、２４を介して、液晶組成物
２６が封入されている。アレイ基板１８および対向基板
２０の外表面には、それぞれ偏光板２８、３０が配置さ
れている。
【００１７】図２および図３に示すように、アレイ基板
１８は第１絶縁基板として機能するガラス基板３１を有
し、このガラス基板上には、配線として８００×３本の
信号線３２と６００本の走査線３４とが互いに直交して
マトリクス状に設けられている。信号線３２と走査線３
４とで囲まれる領域には、それぞれＩＴＯからなる画素
電極３６が設けられ、各画素電極は、スイッチング素子
としての逆スタガー型の薄膜トランジスタ（以下ＴＦＴ
と称する）３８を介して、信号線３２と走査線３４との
交差部に接続されている。そして、多数の画素電極３６
によりほぼ矩形状の表示領域４０が規定されている。
１８は第１絶縁基板として機能するガラス基板３１を有
し、このガラス基板上には、配線として８００×３本の
信号線３２と６００本の走査線３４とが互いに直交して
マトリクス状に設けられている。信号線３２と走査線３
４とで囲まれる領域には、それぞれＩＴＯからなる画素
電極３６が設けられ、各画素電極は、スイッチング素子
としての逆スタガー型の薄膜トランジスタ（以下ＴＦＴ
と称する）３８を介して、信号線３２と走査線３４との
交差部に接続されている。そして、多数の画素電極３６
によりほぼ矩形状の表示領域４０が規定されている。
【００１８】各走査線３４は、例えば、モリブデン−タ
ングステン（Ｍｏ−Ｗ）合金等の低抵抗金属材料により
形成されている。そして、各走査線３４は、ガラス基板
３１の対向する２つの短辺間に延在し、一方の端部は、
表示領域４０を越えて一方の短辺まで引き出され、ガラ
ス基板３１上の走査線給電電極４７に接続されている。
そして、走査線給電電極４７は、ＴＣＰ１６を介して走
査線駆動回路基板１４に接続されている。
ングステン（Ｍｏ−Ｗ）合金等の低抵抗金属材料により
形成されている。そして、各走査線３４は、ガラス基板
３１の対向する２つの短辺間に延在し、一方の端部は、
表示領域４０を越えて一方の短辺まで引き出され、ガラ
ス基板３１上の走査線給電電極４７に接続されている。
そして、走査線給電電極４７は、ＴＣＰ１６を介して走
査線駆動回路基板１４に接続されている。
【００１９】また、信号線３２は、窒化膜からなるゲー
ト絶縁膜４３を介して、走査線３４上に走査線と略直交
して配置されている。この信号線３２は、例えば、モリ
ブデン（Ｍｏ）合金等の低抵抗金属により形成されてい
る。各信号線３２は、ガラス基板３１の対向する２つの
長辺間に延在している。
ト絶縁膜４３を介して、走査線３４上に走査線と略直交
して配置されている。この信号線３２は、例えば、モリ
ブデン（Ｍｏ）合金等の低抵抗金属により形成されてい
る。各信号線３２は、ガラス基板３１の対向する２つの
長辺間に延在している。
【００２０】そして、各信号線３２の一方の端部は、表
示領域４０を越えて一方の長辺まで引き出され、ガラス
基板３１上の信号線給電電極４４に導通した引出し配線
部４６を構成している。そして、信号線給電電極４４
は、ＴＣＰ１６を介して信号線駆動回路基板１２に接続
されている。
示領域４０を越えて一方の長辺まで引き出され、ガラス
基板３１上の信号線給電電極４４に導通した引出し配線
部４６を構成している。そして、信号線給電電極４４
は、ＴＣＰ１６を介して信号線駆動回路基板１２に接続
されている。
【００２１】図２から良く分かるように、各ＴＦＴ３８
は、走査線３４自体をゲート電極５０とし、ゲート電極
上にゲート絶縁膜４３を介してｉ型アモルファスシリコ
ン（ａ−Ｓｉ）からなる半導体層５２が形成され、チャ
ネル領域を構成している。また、半導体層５２上には、
走査線３４に自己整合されて成るチャネル保護膜５３と
して窒化シリコン層が形成されている。
は、走査線３４自体をゲート電極５０とし、ゲート電極
上にゲート絶縁膜４３を介してｉ型アモルファスシリコ
ン（ａ−Ｓｉ）からなる半導体層５２が形成され、チャ
ネル領域を構成している。また、半導体層５２上には、
走査線３４に自己整合されて成るチャネル保護膜５３と
して窒化シリコン層が形成されている。
【００２２】そして、半導体層５２は、ｎ＋型ａ−Ｓｉ
膜５７およびソース電極５４を介して画素電極３６に電
気的に接続されているとともに、ｎ＋型ａ−Ｓｉ膜５７
およびドレイン電極５５を介して信号線３２に接続され
ている。なお、半導体層５２としては、ポリシリコン
（ｐ−Ｓｉ）や化合物半導体等を用いることもできる。
膜５７およびソース電極５４を介して画素電極３６に電
気的に接続されているとともに、ｎ＋型ａ−Ｓｉ膜５７
およびドレイン電極５５を介して信号線３２に接続され
ている。なお、半導体層５２としては、ポリシリコン
（ｐ−Ｓｉ）や化合物半導体等を用いることもできる。
【００２３】図２に示すように、対向基板２０は第２絶
縁基板として機能する透明なガラス基板５６を備え、こ
のガラス基板上には、クロム（Ｃｒ）の酸化膜からなる
遮光層５８が形成されている。遮光層５８は、アレイ基
板１８上のＴＦＴ３８、信号線３２と画素電極３６との
間隙、および走査線３４と画素電極３６との間隙をそれ
ぞれを遮光するように、マトリクス状に形成されてい
る。
縁基板として機能する透明なガラス基板５６を備え、こ
のガラス基板上には、クロム（Ｃｒ）の酸化膜からなる
遮光層５８が形成されている。遮光層５８は、アレイ基
板１８上のＴＦＴ３８、信号線３２と画素電極３６との
間隙、および走査線３４と画素電極３６との間隙をそれ
ぞれを遮光するように、マトリクス状に形成されてい
る。
【００２４】ガラス基板５６上において、アレイ基板１
８側の画素電極３６と対向する位置には、赤、緑、青の
カラーフィルタ層６０が形成されている。そして、これ
ら遮光層５８、カラーフィルタ層６０に重ねて、ＩＴＯ
からなる透明な対向電極６１、配向層２４が順に設けら
れている。
８側の画素電極３６と対向する位置には、赤、緑、青の
カラーフィルタ層６０が形成されている。そして、これ
ら遮光層５８、カラーフィルタ層６０に重ねて、ＩＴＯ
からなる透明な対向電極６１、配向層２４が順に設けら
れている。
【００２５】一方、本実施の形態に係る液晶表示装置の
アレイ基板１８によれば、各信号線３２の引出し配線部
４６は、積層構造に形成されている。すなわち、図３な
いし図５に示すように、引出し配線部４６は、ガラス基
板３１上に形成された第１配線層４６ａと、ゲート絶縁
層４３および半導体層５２を介して第１配線層４６ａ上
に重ねて形成された第２配線４６ｂと、で構成されてい
る。第１配線層４６ａは、走査線３４を構成するＭｏ−
Ｗ合金からなる走査線層の一部によって形成され、第２
配線層４６ｂは、信号線３２を構成するＭｏ合金からな
る信号線層の一部によって形成されている。また、第２
配線層４６ｂ上には保護層７０が形成されている。
アレイ基板１８によれば、各信号線３２の引出し配線部
４６は、積層構造に形成されている。すなわち、図３な
いし図５に示すように、引出し配線部４６は、ガラス基
板３１上に形成された第１配線層４６ａと、ゲート絶縁
層４３および半導体層５２を介して第１配線層４６ａ上
に重ねて形成された第２配線４６ｂと、で構成されてい
る。第１配線層４６ａは、走査線３４を構成するＭｏ−
Ｗ合金からなる走査線層の一部によって形成され、第２
配線層４６ｂは、信号線３２を構成するＭｏ合金からな
る信号線層の一部によって形成されている。また、第２
配線層４６ｂ上には保護層７０が形成されている。
【００２６】引出し配線部４６は、表示領域４０の境界
を間に挟んで表示領域４０側と信号線給電電極４４側と
の２箇所に位置した接続部６４を有し、第１および第２
配線層４６ａ、４６ｂは各接続部において互いに接続さ
れている。なお、一方の接続部６４は信号線給電電極４
４と一体に形成されている。
を間に挟んで表示領域４０側と信号線給電電極４４側と
の２箇所に位置した接続部６４を有し、第１および第２
配線層４６ａ、４６ｂは各接続部において互いに接続さ
れている。なお、一方の接続部６４は信号線給電電極４
４と一体に形成されている。
【００２７】表示領域側の接続部６４を代表して説明す
ると、この接続部は、画素電極３６を構成するＩＴＯか
らなる画素電極層の一部によって形成された接続パター
ン７２を有している。この接続パターン７２は、保護層
７０上に形成され接続部６４の最上層に位置している。
そして、接続パターン７２は、第１配線層４６ａに接続
された第１接続領域７２ａ、および第２配線層４６ｂに
接続された第２接続領域７２ｂを有し、第１および第２
配線層４６ａ、４６ｂは接続パターン７２を介して互い
に電気的に接続されている。
ると、この接続部は、画素電極３６を構成するＩＴＯか
らなる画素電極層の一部によって形成された接続パター
ン７２を有している。この接続パターン７２は、保護層
７０上に形成され接続部６４の最上層に位置している。
そして、接続パターン７２は、第１配線層４６ａに接続
された第１接続領域７２ａ、および第２配線層４６ｂに
接続された第２接続領域７２ｂを有し、第１および第２
配線層４６ａ、４６ｂは接続パターン７２を介して互い
に電気的に接続されている。
【００２８】第１および第２接続領域７２ａ、７２ｂは
それぞれほぼ矩形状に形成され、その幅Ｗ１、Ｗ２は、
第１および第２接続領域間の間隔Ｌよりも大きくなるよ
うに形成されている。すなわち、接続部６４の接続パタ
ーン７２は、Ｗ１＞Ｌ、Ｗ２＞Ｌの関係を満たすように
形成されている。なお、図５においては、接続部６４の
構成を明確に表すために、Ｙ方向の寸法をＸ方向に比ベ
て２０倍の縮尺で示している。実際にはＹ方向の各段差
は小さく、ほぼ平坦とみなすことができる。また、各引
出し配線部４６の他方の接続部６４も上記と同様に構成
されている。
それぞれほぼ矩形状に形成され、その幅Ｗ１、Ｗ２は、
第１および第２接続領域間の間隔Ｌよりも大きくなるよ
うに形成されている。すなわち、接続部６４の接続パタ
ーン７２は、Ｗ１＞Ｌ、Ｗ２＞Ｌの関係を満たすように
形成されている。なお、図５においては、接続部６４の
構成を明確に表すために、Ｙ方向の寸法をＸ方向に比ベ
て２０倍の縮尺で示している。実際にはＹ方向の各段差
は小さく、ほぼ平坦とみなすことができる。また、各引
出し配線部４６の他方の接続部６４も上記と同様に構成
されている。
【００２９】次に以上のように構成されたアレイ基板１
８の製造方法について説明する。先ず、図６に示すよう
に、ガラス基板３１上に走査線層として３０００オング
ストローム厚のＭｏ−Ｗ層をスパッタ法により成膜した
後、この走査線層をフォ卜・エッチングすることによ
り、所定形状の走査線３４、ゲート電極５０、および信
号線引出し配線部４６の第１配線層４６ａを形成する。
８の製造方法について説明する。先ず、図６に示すよう
に、ガラス基板３１上に走査線層として３０００オング
ストローム厚のＭｏ−Ｗ層をスパッタ法により成膜した
後、この走査線層をフォ卜・エッチングすることによ
り、所定形状の走査線３４、ゲート電極５０、および信
号線引出し配線部４６の第１配線層４６ａを形成する。
【００３０】次に、走査線３４のパターン検査を行った
後、ＳｉＯからなる４０００オングストローム厚のゲー
ト絶縁膜４３、ＴＦＴ３８のチャネル領域となる半導体
層５２として１０００オングストローム厚のｉ型ａ−Ｓ
ｉ膜を、それぞれＣＶＤ（ケミカルヴェーパデポジショ
ン）法によってガラス基板３１の表面全体に被膜する。
後、ＳｉＯからなる４０００オングストローム厚のゲー
ト絶縁膜４３、ＴＦＴ３８のチャネル領域となる半導体
層５２として１０００オングストローム厚のｉ型ａ−Ｓ
ｉ膜を、それぞれＣＶＤ（ケミカルヴェーパデポジショ
ン）法によってガラス基板３１の表面全体に被膜する。
【００３１】続いて、ＳｉＮからなるチャネル保護膜５
３をＣＶＤ法によって２０００オングストローム厚に被
膜した後、このチャネル保護膜のみをフォト・エッチン
グにより所定の形状に加工する。
３をＣＶＤ法によって２０００オングストローム厚に被
膜した後、このチャネル保護膜のみをフォト・エッチン
グにより所定の形状に加工する。
【００３２】次に、ＣＶＤ法によりｎ＋型ａ−Ｓｉ膜を
１０００オングストローム厚に被膜し、これに続いてス
パッタ法によって信号線層としてのＭｏ層を３０００オ
ングストローム厚に成膜する。その後、これらの層をフ
ォト・エッチングすることにより、図７に示すように、
所定形状の信号線３２、ソース電極５４、ドレイン電極
５５、および引出し配線部４６の第２配線層４６ｂ、並
びに所定形状の半導体層５２、ｎ＋型ａ−Ｓｉ膜５７を
形成する。同時に、引出し配線部４６の接続部６４も図
８および図９に示すように所望の形状に加工する。
１０００オングストローム厚に被膜し、これに続いてス
パッタ法によって信号線層としてのＭｏ層を３０００オ
ングストローム厚に成膜する。その後、これらの層をフ
ォト・エッチングすることにより、図７に示すように、
所定形状の信号線３２、ソース電極５４、ドレイン電極
５５、および引出し配線部４６の第２配線層４６ｂ、並
びに所定形状の半導体層５２、ｎ＋型ａ−Ｓｉ膜５７を
形成する。同時に、引出し配線部４６の接続部６４も図
８および図９に示すように所望の形状に加工する。
【００３３】続いて、ＳｉＮよりなる保護膜７０をＣＶ
Ｄ法により２０００オングストローム厚に成膜する。そ
の後、保護膜７０の所定部分、つまり、走査線の給電電
極４７に重なる部分、引出し配線部４６の接続部６４の
第１および第３接続領域を形成する部分、およびソース
電極５４と画素電極３６とを電気的に接続する部分をフ
ォト・エッチングによって除去する。
Ｄ法により２０００オングストローム厚に成膜する。そ
の後、保護膜７０の所定部分、つまり、走査線の給電電
極４７に重なる部分、引出し配線部４６の接続部６４の
第１および第３接続領域を形成する部分、およびソース
電極５４と画素電極３６とを電気的に接続する部分をフ
ォト・エッチングによって除去する。
【００３４】次に、スパッタ法により画素電極層として
ＩＴＯを１０００オングストローム厚に成膜した後、フ
ォト・エッチングによって所定形状の画素電極３６、給
電電極４４、４７、および引出し配線部４６の接続パタ
ーン７２をそれぞれ加工する。そして、最後に配向膜２
３を成膜することによりアレイ基板１８が完成する。
ＩＴＯを１０００オングストローム厚に成膜した後、フ
ォト・エッチングによって所定形状の画素電極３６、給
電電極４４、４７、および引出し配線部４６の接続パタ
ーン７２をそれぞれ加工する。そして、最後に配向膜２
３を成膜することによりアレイ基板１８が完成する。
【００３５】上記のように製造されたアレイ基板１８の
検査終了後、アレイ基板１８の周縁部にシール剤を塗布
し、アレイ基板１８および対向基板２０の周縁部同志を
貼り合わせ、更に、これら基板間に液晶組成物２６を封
入することにより液晶パネル１０が製造される。
検査終了後、アレイ基板１８の周縁部にシール剤を塗布
し、アレイ基板１８および対向基板２０の周縁部同志を
貼り合わせ、更に、これら基板間に液晶組成物２６を封
入することにより液晶パネル１０が製造される。
【００３６】以上のように構成された液晶表示装置によ
れば、信号線３２の引出し配線部４６を積層構造とする
ことにより、断線不良の発生率を低減し信頼性の向上お
よび製造歩留まりの向上を図ることができる。また、従
来に比較して、フォト・エッチング工程を５回に低減で
き、生産効率を向上させることができる。
れば、信号線３２の引出し配線部４６を積層構造とする
ことにより、断線不良の発生率を低減し信頼性の向上お
よび製造歩留まりの向上を図ることができる。また、従
来に比較して、フォト・エッチング工程を５回に低減で
き、生産効率を向上させることができる。
【００３７】更に、引出し配線部４６の接続パターン７
２において、第１配線層４６ａに接続した第１接続領域
７２ａ、および第２配線層４６ｂに接続した第２接続領
域７２ｂの幅Ｗ１、Ｗ２は、これら第１および第２接続
領域間の間隔Ｌよりも幅広に形成されている。
２において、第１配線層４６ａに接続した第１接続領域
７２ａ、および第２配線層４６ｂに接続した第２接続領
域７２ｂの幅Ｗ１、Ｗ２は、これら第１および第２接続
領域間の間隔Ｌよりも幅広に形成されている。
【００３８】ここで、ＩＴＯからなる画素電極層の抵抗
率をρ、第１接続領域７２ａと第２接続領域７２ｂとの
間隔をＬ、第１および第２接続領域の内、狭い方の幅を
Ｗ、接続パターン７２の膜厚をｄとした場合、抵抗Ｒは
以下の式で近似される。 Ｒ＝ρ・Ｌ／（Ｗ−ｄ）・・・・・・・・・（１） 従って、上記のようにＷ＞Ｌとすることにより、接続パ
ターン７２の材料として抵抗率が金属と比べて大きいＩ
ＴＯ膜を用いた場合でも、接続パターンの抵抗Ｒを低減
することができる。そのため、画素電極の透過率低下を
補償するためのバックライト消費電力の増大を招くこと
なく、接続パターンの抵抗を低減し、表示信号の電気的
損失による表示品位の低下を防止することができる。
率をρ、第１接続領域７２ａと第２接続領域７２ｂとの
間隔をＬ、第１および第２接続領域の内、狭い方の幅を
Ｗ、接続パターン７２の膜厚をｄとした場合、抵抗Ｒは
以下の式で近似される。 Ｒ＝ρ・Ｌ／（Ｗ−ｄ）・・・・・・・・・（１） 従って、上記のようにＷ＞Ｌとすることにより、接続パ
ターン７２の材料として抵抗率が金属と比べて大きいＩ
ＴＯ膜を用いた場合でも、接続パターンの抵抗Ｒを低減
することができる。そのため、画素電極の透過率低下を
補償するためのバックライト消費電力の増大を招くこと
なく、接続パターンの抵抗を低減し、表示信号の電気的
損失による表示品位の低下を防止することができる。
【００３９】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、上述した構成の接続部を有する積層構造
部は、信号線の引出し配線部に限らず、走査線の引出し
配線部、あるいは、信号線、走査線と他の配線との接続
部分にも適用可能である。
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、上述した構成の接続部を有する積層構造
部は、信号線の引出し配線部に限らず、走査線の引出し
配線部、あるいは、信号線、走査線と他の配線との接続
部分にも適用可能である。
【００４０】
【発明の効果】以上詳述したように、この発明によれ
ば、積層構造部分の接続部に、画素電極層からなる接続
パターンを用いて製造工程の簡略化を図れるとともに、
配線の積層構造部分における電気的接続部の電気抵抗を
低減し、優れた表示品位を得ることが可能な液晶表示装
置のアレイ基板、およびこれを備えた液晶表示装置を提
供することができる。
ば、積層構造部分の接続部に、画素電極層からなる接続
パターンを用いて製造工程の簡略化を図れるとともに、
配線の積層構造部分における電気的接続部の電気抵抗を
低減し、優れた表示品位を得ることが可能な液晶表示装
置のアレイ基板、およびこれを備えた液晶表示装置を提
供することができる。
【図１】この発明の実施の形態に係る液晶表示装置の斜
視図。
視図。
【図２】上記液晶表示装置の断面図。
【図３】上記液晶表示装置のアレイ基板を示す平面図。
【図４】上記アレイ基板の引出し配線部の接続部を示す
平面図。
平面図。
【図５】図４のＡ−Ａ線に沿った上記接続部の断面図。
【図６】上記アレイ基板の製造工程において、ゲート電
極、走査線、および引出し配線部の第１配線層を形成し
た状態を示す平面図。
極、走査線、および引出し配線部の第１配線層を形成し
た状態を示す平面図。
【図７】上記アレイ基板の製造工程において、信号線、
ソース電極、ドレイン電極、引出し配線部の第２配線層
を形成した状態を示す平面図。
ソース電極、ドレイン電極、引出し配線部の第２配線層
を形成した状態を示す平面図。
【図８】図７に示す製造工程における引出し配線部の接
続部を示す平面図。
続部を示す平面図。
【図９】図８のＢ−Ｂ線に沿った接続部の断面図。
１８…アレイ基板 ２０…対向基板 ２６…液晶組成物 ３２…信号線 ３４…走査線 ３６…画素電極 ３８…ＴＦＴ ４３…ゲート絶縁層 ４６…引出し配線部 ４６ａ…第１配線層 ４６ｂ…第２配線層 ５０…ゲート電極 ５２…半導体層 ６４…接続部 ７２…接続パターン ７２ａ…第１接続領域 ７２ｂ…第２接続領域
Claims (5)
- 【請求項１】絶縁基板と、 上記絶縁基板上に設けられた複数の配線と、 上記絶縁基板上に設けられ、それぞれスイッチング素子
を介して上記配線に電気的に接続された複数の画素電極
と、 上記配線に接続されているとともに、絶縁層を介して積
層された第１配線層および第２配線層を有する積層構造
部と、を備え、 上記積層構造部は、上記第１配線層と第２配線層とを互
いに接続した接続部を有し、上記接続部は、上記画素電
極を形成した画素電極層と共通の導電層からなる接続パ
ターンを有し、 上記接続パターンは、上記第１配線層に接続された第１
接続領域と、上記第２配線層に接続された第２接続領域
と、を備え、第１および第２接続領域の幅は、それぞれ
上記第１および第２接続領域間の間隔よりも広く形成さ
れていることを特徴とする表示装置のアレイ基板。 - 【請求項２】上記スイッチング素子は、半導体層と金属
層とを積層して構成された薄膜トランジスタを有し、 上記積層構造部は、上記薄膜トランジスタの半導体層お
よび金属層とそれぞれ共通の半導体層および金属層を含
み、上記接続パターンは上記接続部の最上層に位置して
いることを特徴とする請求項１に記載の液晶表示のアレ
イ基板。 - 【請求項３】絶縁基板と、 上記絶縁基板上にマトリクス状に設けられた複数の走査
線および信号線と、 上記絶縁基板上に設けられ表示領域を形成しているとと
もに、それぞれスイッチング素子を介して上記走査線お
よび信号線に電気的に接続された複数の画素電極と、を
備え、 上記各信号線は、上記表示領域の外方に延出した引き出
し配線部を有し、 上記各引き出し配線部は、上記走査線を形成した走査線
層からなる第１配線層、および上記信号線を形成した信
号線層からなり、絶縁層を介して上記第１配線層に積層
された第２配線層を有する積層構造に構成されていると
ともに、上記第１配線層と第２配線層とを互いに電気的
に接続した接続部を有し、 上記接続部は、上記画素電極を形成した画素電極層から
なる接続パターンを有し、 上記接続パターンは、上記第１配線層に接続された第１
接続領域と、上記第２配線層に接続された第２接続領域
と、を備え、第１および第２接続領域の幅は、それぞれ
上記第１および第２接続領域間の間隔よりも広く形成さ
れていることを特徴とする表示装置のアレイ基板。 - 【請求項４】上記スイッチング素子は、半導体層と金属
層とを積層して構成された薄膜トランジスタを有し、 上記引出し配線部は、上記薄膜トランジスタの半導体層
および金属層とそれぞれ共通の半導体層および金属層を
含む積層構造からなり、上記引出し配線部の半導体層お
よび金属層はほぼ同一の外形を有し、上記接続パターン
は上記接続部の最上層に位置していることを特徴とする
請求項３に記載の液晶表示のアレイ基板。 - 【請求項５】第１絶縁基板と、上記第１絶縁基板上にマ
トリクス状に設けられた複数の信号線および走査線と、
上記第１絶縁基板上で、上記信号線および走査線により
囲まれた領域にそれぞれ設けられているとともにスイッ
チング素子を介して上記信号線および走査線に電気的に
接続され、表示領域を形成した複数の画素電極と、を有
するアレイ基板と、 上記アレイ基板に対向配置された第２絶縁基板と、上記
第２絶縁基板上に設けられ上記画素電極と対向した対向
電極と、を有する対向基板と、 上記アレイ基板と対向基板との間に封入された液晶組成
物と、を備え、 上記アレイ基板の各信号線は、上記表示領域の外方に延
出した引き出し配線部を有し、 上記各引き出し配線部は、上記走査線を形成した走査線
層からなる第１配線層、および上記信号線を形成した信
号線層からなり、絶縁層を介して上記第１配線層に積層
された第２配線層を有する積層構造に構成されていると
ともに、上記第１配線層と第２配線層とを互いに電気的
に接続した接続部を有し、 上記接続部は、上記画素電極を形成した画素電極層から
なる接続パターンを有し、 上記接続パターンは、上記第１配線層に接続された第１
接続領域と、上記第２配線層に接続された第２接続領域
と、を備え、第１および第２接続領域の幅は、それぞれ
上記第１および第２接続領域間の間隔よりも広く形成さ
れていることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865097A JPH1195255A (ja) | 1997-09-24 | 1997-09-24 | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865097A JPH1195255A (ja) | 1997-09-24 | 1997-09-24 | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1195255A true JPH1195255A (ja) | 1999-04-09 |
Family
ID=17323214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25865097A Pending JPH1195255A (ja) | 1997-09-24 | 1997-09-24 | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1195255A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001098823A1 (fr) * | 2000-06-19 | 2001-12-27 | Advanced Display Inc. | Substrat de reseau, unite d'affichage comprenant ledit substrat et procede de fabrication du susbstrat de reseau |
| JP2007183539A (ja) * | 2005-12-30 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2009186566A (ja) * | 2008-02-04 | 2009-08-20 | Sony Corp | 表示装置 |
| WO2011114404A1 (ja) * | 2010-03-19 | 2011-09-22 | シャープ株式会社 | アクティブマトリクス基板 |
| JP2017078867A (ja) * | 2008-09-19 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI620294B (zh) * | 2008-09-19 | 2018-04-01 | 半導體能源研究所股份有限公司 | 顯示裝置 |
-
1997
- 1997-09-24 JP JP25865097A patent/JPH1195255A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001098823A1 (fr) * | 2000-06-19 | 2001-12-27 | Advanced Display Inc. | Substrat de reseau, unite d'affichage comprenant ledit substrat et procede de fabrication du susbstrat de reseau |
| JP2002006773A (ja) * | 2000-06-19 | 2002-01-11 | Advanced Display Inc | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
| JP2007183539A (ja) * | 2005-12-30 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP4495697B2 (ja) * | 2005-12-30 | 2010-07-07 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその製造方法 |
| JP2009186566A (ja) * | 2008-02-04 | 2009-08-20 | Sony Corp | 表示装置 |
| JP2017078867A (ja) * | 2008-09-19 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI620294B (zh) * | 2008-09-19 | 2018-04-01 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| JP2018077484A (ja) * | 2008-09-19 | 2018-05-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10032796B2 (en) | 2008-09-19 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10559599B2 (en) | 2008-09-19 | 2020-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2021092799A (ja) * | 2008-09-19 | 2021-06-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022184917A (ja) * | 2008-09-19 | 2022-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11610918B2 (en) | 2008-09-19 | 2023-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2011114404A1 (ja) * | 2010-03-19 | 2011-09-22 | シャープ株式会社 | アクティブマトリクス基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7205570B2 (en) | Thin film transistor array panel | |
| EP1667090B1 (en) | Electrode wiring substrate and display device | |
| US7289188B2 (en) | Defect correction of pixel electrode by connection to gate line | |
| JP2001056476A (ja) | フリンジフィールド駆動液晶表示装置及びその製造方法 | |
| KR20150078248A (ko) | 표시소자 | |
| US7538846B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2003161957A (ja) | 液晶表示装置及びその製造方法 | |
| JP2003107523A (ja) | 液晶表示装置 | |
| US20060066781A1 (en) | Color filter panel, and liquid crystal display including color filter panel | |
| JP2000187209A (ja) | 反射型液晶表示装置およびその製造方法 | |
| US7773168B2 (en) | Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region | |
| JP2002091342A (ja) | マトリクスアレイ基板 | |
| JP2004004572A (ja) | 液晶表示装置およびその製造方法 | |
| KR100731037B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1195255A (ja) | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 | |
| JP3819590B2 (ja) | 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JPH0887034A (ja) | 液晶表示装置およびその製造方法 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JP3029426B2 (ja) | 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| KR100202224B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH10253991A (ja) | 液晶表示装置 |