TWI545755B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI545755B
TWI545755B TW098131227A TW98131227A TWI545755B TW I545755 B TWI545755 B TW I545755B TW 098131227 A TW098131227 A TW 098131227A TW 98131227 A TW98131227 A TW 98131227A TW I545755 B TWI545755 B TW I545755B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
conductive
oxide semiconductor
insulating layer
Prior art date
Application number
TW098131227A
Other languages
English (en)
Other versions
TW201021211A (en
Inventor
山崎舜平
秋元健吾
小森茂樹
魚地秀貴
和田理人
千葉陽子
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201021211A publication Critical patent/TW201021211A/zh
Application granted granted Critical
Publication of TWI545755B publication Critical patent/TWI545755B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置
本發明係關於一種使用氧化物半導體的顯示裝置及其製造方法。
以液晶顯示裝置為代表的形成在玻璃基板等的平板上的薄膜電晶體使用非晶矽、多晶矽製造。使用非晶矽的薄膜電晶體具有如下特性:雖然其場效應遷移率低,但是可以對應於玻璃基板的大面積化。另一方面,使用結晶矽的薄膜電晶體具有如下特性:雖然其場效應遷移率高,但是需要進行雷射退火等的晶化製程,因此其不一定適合於玻璃基板的大面積化。
另一方面,使用氧化物半導體製造薄膜電晶體,並將其應用於電子裝置和光學裝置的技術受到注目。例如,專利文獻1及專利文獻2公開作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體,並將其用於圖像顯示裝置的開關元件等的技術。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在氧化物半導體中設置有通道形成區的薄膜電晶體可以實現比使用非晶矽的薄膜電晶體更高的場效應遷移率。作為氧化物半導體膜,可以利用濺射法等在300℃以下的溫度下形成,其製程比使用多晶矽的薄膜電晶體簡單。
使用上述氧化物半導體在玻璃基板、塑膠基板等上形成薄膜電晶體,並可以期待將其應用於液晶顯示器、電致發光顯示器或電子紙等。
然而,為了發揮使用有工作特性優良且可以在低溫下製造的氧化物半導體的薄膜電晶體的特性,不僅需要對元件的結構和製造條件進行最優化,還需要顧慮到信號的輸入和輸出所必要的佈線結構和連接結構。即使氧化物半導體膜可以在低溫下形成,但是當形成佈線和電極的金屬等的薄膜、層間絕緣層等的絕緣膜出現剝離現象時,則造成產品缺陷。另外,還存在當設置在顯示面板的元件基板一側的共同連接部的電極的連接電阻較大時,顯示畫面出現斑點且亮度降低的問題。
本發明的一個實施例的目的之一在於提供一種適用於設置在顯示面板中的共同連接部的結構。
本發明的一個實施例的目的之一在於:除了氧化物半導體以外,在層疊絕緣膜及導電膜而製造的各種用途的顯示裝置中,防止薄膜的剝落所引起的缺陷。
本發明的一個實施例的顯示裝置,包括:具有掃描線與信號線交叉且以矩陣形狀排列的像素電極層的像素部;以及,對應於該像素電極層而設置的由含氧量不同的至少兩種氧化物半導體層組合而構成的包括通道保護層的反交錯型薄膜電晶體。其中,在該顯示裝置中的像素部的外側區域中,使用與構成掃描線、信號線的材料相同的導電層設置有電連接到相對於像素電極層的共同電極層的焊盤部。
本發明的一個範例模式的顯示裝置,包括:包括連接到像素電極的薄膜電晶體的像素部;以及,與相對於像素電極的共同電極電連接的焊盤部,並且,包括以下結構。
像素部,其中掃描線和信號線交叉,像素電極層以矩陣形狀排列。對應於像素電極層設置的薄膜電晶體,包括:與掃描線連接的閘極電極層,覆蓋閘極電極層的閘極絕緣層,成為通道形成區的第一氧化物半導體層,覆蓋與閘極電極層重疊的第一氧化物半導體層的通道保護層,第一氧化物半導體層和通道保護層上的成為源區和汲區的第二氧化物半導體層,第一氧化物半導體層,通道保護層以及第二氧化物半導體層上的源極電極層和汲極電極層。
設置在像素部的外側區域的焊盤部,其中在由與閘極絕緣層相同的層形成的絕緣層上形成有由與源極電極層和汲極電極層相同的層形成的導電層,並且該焊盤部可以藉由設置在導電層上的層間絕緣層的開口部電連接到相對於像素電極層的共同電極層。
本發明的一個範例模式,作為設置在像素部的外側區域的焊盤部的其他的結構,還包括以下結構:由與閘極電極層相同的層形成的第一導電層,在由與閘極絕緣層相同的層形成的絕緣層上形成有由與源極電極層和汲極電極層相同的層形成的第二導電層,並可以經由設置在第二導電層上的層間絕緣層的開口,部該焊盤部電連接到相對於像素電極層的共同電極層。
在上述結構中,作為焊盤部還可以採用在由與閘極絕緣層相同的層形成的絕緣層和第二導電層之間包括由與第二氧化物半導體層相同的層形成的氧化物半導體層的結構。
用作半導體層的通道形成區的氧化物半導體層(第一氧化物半導體層)比用作源區和汲區的氧化物半導體層(第二氧化物半導體層)氧濃度高。可以認為第一氧化物半導體層為氧過剩氧化物半導體層,而第二氧化物半導體層為氧缺欠氧化物半導體層。
第二氧化物半導體層為n型導電型,並且比第一氧化物半導體層電導率高。所以,使用第二氧化物半導體層的源區和汲區比使用第一氧化物半導體層的半導體層電阻低。
此外,第一氧化物半導體層具有非晶結構,第二氧化物半導體層有時在非晶結構中包含晶粒(奈米晶體)。該第二氧化物半導體層中的晶粒(奈米晶體)的直徑為1nm至10nm,典型的為2nm至4nm左右。
另外,為了方便起見,附加第一、第二等序數詞,但其並不表示製程順序或層疊順序。另外,在本說明書中不表示用來特定發明的事項的固有名詞。
作為成為通道形成區的第一氧化物半導體層及/或成為源區和汲區的第二氧化物半導體層,可以使用包含In、Ga及Zn的氧化物半導體層。另外,還可以使用鎢、鉬、鈦、鎳或鋁來取代In、Ga及Zn中的一個。
在本說明書中,將使用包含In、Ga及Zn的氧化物半導體膜形成的半導體層記作“IGZO半導體層”。IGZO半導體層是指非單晶半導體層、至少包含非晶成分的半導體層。
將表面上具有像素電極層及與該像素電極層電連接的薄膜電晶體的基板使用稱為密封材料的粘結材料固定到對置基板。
在液晶顯示裝置中,使用密封材料和兩個基板來密封液晶材料。
向密封材料混入多個導電粒子(對塑膠粒子表面進行了鍍金處理的粒子等),以使設置在對置基板上的對置電極(也稱為第一共同電極)與設置在另一方的基板上的第二共同電極或共同電位線導通。
可以在與薄膜電晶體的製程相同的製程以及在同一基板上製造共同電位線。
另外,有時也將共同電位線與密封材料的導電粒子重疊的部分稱為共同連接部,也可以認為在共同電位線中與導電粒子重疊的部分為共同電極。
與薄膜電晶體在同一基板上形成的共同電位線也可以認為是當使液晶交流驅動時供給成為基準的電壓的線。
另外,除了與對置電極連接的共同電位線之外,與儲存電容的一方的電極連接的電容佈線也稱為共同電位線的一種,同樣地也可以設置在同一基板上。
另外,在使用電泳顯示元件的也被稱為電子紙的顯示裝置中,在一對基板之間具有以下結構,即:容納帶有不同極性的白色粒子、黑色粒子以及使它們分散的分散介質(氣體或液體)。並且,設置在一對基板中的一個基板上的電極是共同電極。在另一個基板上與該共同電極相對地設置有像素電極,並且在該基板上設置有多個與像素電極電連接的薄膜電晶體。例如,作為使用該電泳顯示元件的顯示裝置的驅動方法,對於想使其由白色顯示變成黑色顯示的像素電極,對施加到共同電極的基準電位施加正的電壓,而對想使其由黑色顯示變成白色顯示的像素電極,對施加到共同電極的基準電位施加負的電壓,至於不使其發生變化的像素電極,將其設定為與共同電極相同的電位。
與薄膜電晶體在相同基板上形成的共同電位線也可以認為是當使電泳顯示元件裝置驅動時供給成為基準的電壓的線。
另外,作為使用電泳顯示元件的顯示裝置,由一對基板及在其間設置的分隔壁設置有以一定的尺寸形成的多個獨立空間,一個獨立空間變為單位像素而進行顯示。至於一個獨立空間是指容納有帶有不同極性的電的多個白色粒子、多個黑色粒子以及使它們分散的分散介質(氣體或液體)的空間。
在使用電泳顯示元件的顯示裝置中,帶有不同極性的電的多個有色粒子以及使它們分散的分散介質也被密封材料和兩個基板密封。另外,在使用電泳顯示元件的顯示裝置中,設置在一個基板上的共同電極與形成在另一個基板上的共同電位線也在共同連接部藉由導電粒子連接。
另外,在使用液晶顯示裝置或電泳顯示元件的顯示裝置中,雖然還根據處理溫度,但是作為使用的一對基板的材料還可以使用塑膠薄膜。
可以使用濺射法來形成閘極絕緣層、成為通道形成區的第一氧化物半導體層、成為源區和汲區的第二氧化物半導體層以及源極電極層和汲極電極層。
濺射法包括如下方法:作為濺射電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於形成絕緣膜,而DC濺射法主要用於形成金屬膜。
另外,也有可以設置材料不同的多個靶的多元濺射裝置。多元濺射裝置既可以在同一反應室中層疊形成不同的材料膜,又可以在同一反應室中同時對多種材料進行放電而進行成膜。
另外,也有使用磁控管濺射法的濺射裝置和使用ECR濺射法的濺射裝置:在使用磁控管濺射法的濺射裝置中,在反應室內部具備磁鐵機構;而在使用ECR濺射法的濺射裝置中,不使用輝光放電而利用使用微波產生的電漿。
另外,作為使用濺射法的成膜方法,還有反應濺射法、偏壓濺射法:在反應濺射法中,當進行成膜時使靶物質和濺射氣體成分起化學反應而形成這些化合物薄膜;而在偏壓濺射法中,當進行成膜時對基板也施加電壓。
使用上述各種濺射法形成閘極絕緣層、半導體層、源區和汲區以及源極電極層和汲極電極層。
另外,當使用IGZO半導體層作為第一氧化物半導體層(氧過剩氧化物半導體層)和第二氧化物半導體層(氧缺乏氧化物半導體層)時,在不同的成膜條件下形成第一氧化物半導體層和第二氧化物半導體層。作為成為源區和汲區的第二氧化物半導體層的成膜條件,包括以下條件:在成膜後含有尺寸為1nm以上且10nm以下的晶粒。例如,使用In2O3:Ga2O3:ZnO=1:1:1的靶,並利用DC濺射法以氬氣體流量:氧流量為2:1的比例引入到反應室內的成膜條件,或者當將成膜條件設定為只引入氬氣體時,在成膜後有形成含有尺寸為1nm以上且10nm以下的晶粒的膜的情況。另外,由於設定為In2O3:Ga2O3:ZnO=1:1:1的靶是為了獲得非晶狀的氧化物半導體膜而意圖性地設計為該比例的,所以可以對靶的組成比進行變更以便形成結晶性更高的膜作為源區和汲區。較佳的使用相同的靶並僅藉由變更引入的氣體來分別形成成為通道形成區的第一氧化物半導體層和成為源區和汲區的第二氧化物半導體層,以便實現步驟的簡化和低成本化。
另外,源極電極層和汲極電極層較佳的使用鈦膜。
至於濺射法,因為對靶施加Ar離子的強能量,所以可以認為:本來在形成的氧化物半導體層(典型的有IGZO半導體層)中存在著較強應變能。較佳的進行200℃至600℃,典型地為300℃至500℃的溫度下的熱處理,以釋放該應變能。藉由進行該熱處理,進行原子能級的重新排列。由於藉由進行該熱處理而釋放阻礙載流子遷移的應變能,所以成膜和熱處理(包括光退火)是重要的。
另外,在本說明書中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置,因此電光裝置、半導體電路以及電子設備都是半導體裝置。
根據本發明的一個實施例,可以提供適用於設置在顯示面板上的焊盤部的結構。
根據本發明的一個方式,在設置在像素部的外側區域的焊盤部中,藉由採用層疊氧化物半導體層和導電層的結構,可以防止由於薄膜的剝落造成的缺陷。另外,藉由採用層疊氧化物半導體層和導電層的結構焊盤部被厚膜化,可以實現低電阻化,而可以具有牢固的結構。
另外,根據本發明的一個實施例,可以形成光電流少、寄生電容小且導通截止比高的薄膜電晶體,並可以製造具有良好的動態特性的薄膜電晶體。
由此,根據本發明的一個實施例,可以提供電特性高且可靠性好的顯示裝置。
下面,參照附圖對本發明的實施例模式進行詳細說明。但是,本發明不局限於以下的說明,所屬技術領域的普通技術人員可以很容易地理解一個事實就是,其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。在以下說明的本發明的結構中,在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分,而省略重複說明。
實施例模式1
這裏,在第一基板和第二基板之間封入有液晶層的液晶顯示裝置中,示出將用於與設置在第二基板上的對置電極電連接的共同連接部(焊盤部)形成在第一基板上的例子。注意,在第一基板上形成有用作開關元件的薄膜電晶體,並且藉由使共同連接部的製程與像素部的開關元件的製程共同化,可以不使製程複雜形成。
共同連接部配置於與用於粘接第一基板和第二基板的密封材料重疊的位置,並藉由密封材料所含有的導電粒子與對置電極電連接。或者,在不與密封材料重疊的位置(除了像素部)設置共同連接部,以與共同連接部重疊的方式將含有導電粒子的膏劑與密封材料另行設置,而與對置電極電連接。
圖1A是示出在同一基板上製造薄膜電晶體和共同連接部的半導體裝置的截面結構圖的圖。另外,圖1A所示的薄膜電晶體為具有通道保護層的反交錯型薄膜電晶體,示出在半導體層103的通道形成區上設置通道保護層133,並在半導體層103和通道保護層133上隔著源區或汲區104a、104b設置主動電極層或汲極電極層105a、105b的薄膜電晶體的例子。
在本實施例模式中,包括通道形成區的半導體層103是包含In、Ga、Zn以及O的非單晶半導體層(第一氧化物半導體層),其至少包含非晶成分。另外,源區或汲區104a、104b是包含In、Ga、Zn以及O的氧化物半導體層(第二氧化物半導體層),並且該源區或汲區104a、104b在與半導體層103的成膜條件不同的成膜條件下形成,比半導體層103含有的氧濃度低,是低電阻的氧化物半導體層。源區或汲區104a、104b具有n型導電型,其活化能(ΔE)為0.01eV以上0.1eV以下,也稱為n+區。另外,源區或汲區104a、104b是包含In、Ga、Zn以及O的非單晶半導體層,其至少包含非晶成分。所以,用於半導體層103的氧化物半導體層為氧過剩氧化物半導體層,用作源區或汲區的氧化物半導體層為氧缺欠半導體層。
藉由將氧缺欠氧化物半導體層作為源區或汲區104a、104b來設置,使為金屬層的源極電極層或汲極電極層105a、105b和半導體層103(氧過剩氧化物半導體層)之間良好接合,與肖特基接合相比在熱方面上也可以具有穩定工作。另外,為了供給通道的載流子(源極電極一側)、或穩定地吸收通道的載流子(汲極電極一側)或者不在與源極電極層(或汲極電極層)之間的介面產生電阻成分,積極地設置源區或汲區是有效的。另外藉由低電阻化,即使在高汲極電極電壓下也可以保持良好的遷移率。
由於採用在半導體層103的通道形成區上設置通道保護層133的結構,所以可以防止在進行半導體層103的通道形成區的製程時的損傷(由蝕刻時的電漿或蝕刻劑造成的膜減薄、氧化等)。由此可以提高薄膜電晶體170的可靠性。
另外,圖1B是示出共同連接部的俯視圖的一個例子的圖,圖中的虛線G1-G2相當於圖1A的共同連接部的截面。另外,在圖1B中與圖1A相同的部分使用相同的附圖標記進行說明。
共同電位線185設置在閘極絕緣層102上,並由與源極電極層或汲極電極層105a、105b相同的材料及相同的製程製造。
另外,共同電位線185由保護絕緣層107覆蓋,保護絕緣層107在與共同電位線185重疊的位置中具有多個開口部。該開口部藉由與連接源極電極層或汲極電極層105a、105b和像素電極層110的接觸孔相同的製程而形成。
另外,在此由於其面積的尺寸差異很大,所以將其區分稱為像素部中的接觸孔和共同連接部的開口部。另外,在圖1A中,像素部和共同連接部不是使用相同的縮尺來圖示的,例如共同連接部的虛線G1-G2的長度為500μm左右,而薄膜電晶體的寬度小於50μm,雖然實際上面積尺寸是其10倍以上,但是為了容易理解,在圖1A中分別改變像素部和共同連接部的縮尺而進行圖示。
另外,共同電極層190設置在保護絕緣層107上,並由與像素部的像素電極層110相同的材料和相同的製程而形成。
如此,與像素部的開關元件的製程共同地進行共同連接部的製程。
並且,使用密封材料固定設置有像素部和共同連接部的第一基板100和具有對置電極的第二基板。
當密封材料包含導電粒子時,對一對的基板(第一基板以及第二基板)進行位置對準以使密封材料和共同連接部重疊。例如,在小型的液晶面板中,在像素部的對角等上與密封材料重疊地配置兩個共同連接部。另外,在大型的液晶面板中,與密封材料重疊地配置四個以上的共同連接部。
另外,共同電極層190是與包含在密封材料中的導電粒子接觸的電極,並與第二基板的對置電極電連接。
當使用液晶注入法時,在使用密封材料固定一對基板之後,將液晶注入到一對基板之間。另外,當使用液晶滴落法時,在第二基板或第一基板上塗畫密封材料,在使液晶滴落後,在減壓下對一對基板進行貼合。
另外,在本實施例模式中,雖然示出與對置電極電連接的共同連接部的例子,但是不局限於此,還可以用於與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
例如,當製造發光顯示裝置時,其與液晶顯示裝置不同而沒有用於與對置電極連接的連接部分,但是其具有將發光元件的陰極連接到共同佈線的部分,可以將該部分形成為與圖1A所示的連接結構相同的結構。發光元件的陰極可以在每個像素中設置用來連接的連接部,或者在像素部和驅動電路部之間設置連接部分。
實施例模式2
這裏,圖2A和2B示出作為共同電位線,使用由與閘極佈線相同的材料以及相同的製程形成的佈線製造共同連接部(焊盤部)的例子。
圖2B是示出共同連接部的俯視圖的一個例子的圖,圖中的虛線E1-E2相當於圖2A的共同連接部的截面。
另外,如圖2A所示像素部的薄膜電晶體的結構與實施例模式1相同,所以與圖1A相同的部分使用相同的附圖標記,而在這裏省略其詳細說明。
共同電位線181設置在第一基板100上,並由與閘極電極層101相同的材料以及相同的製程而製造。
另外,共同電位線181由閘極絕緣層102和保護絕緣層107覆蓋,閘極絕緣層102和保護絕緣層107在與共同電位線181重疊的位置中具有多個開口部。該開口部與實施例模式1不同,而成為相當於兩層絕緣膜厚的深開口部。另外,在藉由與連接源極電極層或汲極電極層105a、105b和像素電極層110的接觸孔相同的製程進行蝕刻之後,進一步對閘極絕緣層102進行選擇性的蝕刻而製造該開口部。
另外,共同電極層190設置在保護絕緣層107上,並由與像素部的像素電極層110相同的材料以及相同的製程而製造。
如此,與像素部的開關元件的製程共同地進行共同連接部的製程。
使用密封材料固定設置有像素部和共同連接部的第一基板100和具有對置電極的第二基板。
當密封材料中包含導電粒子時,對一對的基板進行位置對準以使密封材料和共同連接部重疊。
另外,共同電極層190是與包含在密封材料中的導電粒子接觸的電極,並與第二基板的對置電極電連接。
當使用液晶注入法時,在使用密封材料固定一對基板之後,將液晶注入到一對基板之間。另外,當使用液晶滴落法時,在第二基板或第一基板上塗畫密封材料,在使液晶滴落後,在減壓下對一對基板進行貼合。
另外,在本實施例模式中,雖然示出與對置電極電連接的共同連接部的例子,但是不局限於此,還可以用於與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
實施例模式3
這裏,圖3A和圖3B示出在共同連接部(焊盤部)設置由與閘極佈線相同的材料以及相同的製程形成的電極,作為設置在其上的共同電位線,使用由與源極電極層相同的材料以及相同的製程形成的佈線來製造共同連接部的例子。
圖3B是示出共同連接部的俯視圖的一個例子的圖,圖中的虛線F1-F2相當於圖3A的共同連接部的截面。
另外,如圖3A所示像素部的薄膜電晶體的結構與實施例模式1相同,所以與圖1A相同的部分使用相同的附圖標記,而在這裏省略其詳細說明。
連接電極層191設置在第一基板100上,並由與閘極電極層101相同的材料以及相同的製程而製造。
另外,連接電極層191由閘極絕緣層102和保護絕緣層107覆蓋,閘極絕緣層102和保護絕緣層107在與共同電極層190重疊的位置中具有開口部。該開口部與實施例模式1不同,而成為相當於兩層絕緣膜厚的深開口部。另外,在藉由與連接源極電極層或汲極電極層105a、105b和像素電極層110的接觸孔相同的製程進行蝕刻之後,進一步對閘極絕緣層102進行選擇性的蝕刻而製造該開口部。
另外,共同電位線185設置在閘極絕緣層102上,並由與源極電極層或汲極電極層105a、105b相同的材料以及相同的製程而製造。
另外,共同電位線185由保護絕緣層107覆蓋,保護絕緣層107在與共同電位線185重疊的位置中具有多個開口部。該開口部藉由與連接源極電極層或汲極電極層105a、105b和像素電極層110的接觸孔相同的製程而製造。
另外,共同電極層190設置在保護絕緣層107上,並由與像素部的像素電極層110相同的材料以及相同的製程而製造。
如此,與像素部的開關元件的製程共同地進行共同連接部的製程。
使用密封材料固定設置有像素部和共同連接部的第一基板100和具有對置電極的第二基板。
另外,在本實施例模式中,僅在閘極絕緣層102的開口部選擇性地設置多個導電粒子。即,在共同電極層190與連接電極層191接觸的區域中設置多個導電粒子。與連接電極層191和共同電位線185的雙方接觸的共同電極層190是與導電粒子接觸的電極,並與第二基板的對置電極電連接。
當使用液晶注入法時,在使用密封材料固定一對基板之後,將液晶注入到一對基板之間。另外,當使用液晶滴落法時,在第二基板或第一基板上塗畫密封材料,在使液晶滴落後,在減壓下對一對基板進行貼合。
另外,在本實施例模式中,雖然示出與對置電極電連接的共同連接部的例子,但是不局限於此,還可以用於與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
實施例模式4
這裏,圖29A和29B示出使用與實施例模式1中的源極電極層或汲極電極層及源區和汲區相同的掩模進行蝕刻加工而形成的顯示裝置的例子。
圖29A是示出將薄膜電晶體和共同連接部(焊盤部)製造在同一基板上的半導體裝置的截面結構圖的圖。圖29A所示的薄膜電晶體172是具有通道保護層的反交錯型薄膜電晶體,示出在半導體層103的通道形成區上設置通道保護層133,並在半導體層103和通道保護層133上隔著源區或汲區104a、104b設置主動電極層或汲極電極層105a、105b的薄膜電晶體的例子。薄膜電晶體172使用相同的掩模進行用來形成源區或汲區104a、104b的氧化物半導體層的蝕刻加工,以及用來形成源極電極層或汲極電極層105a、105b的導電層的蝕刻加工。
由此,在薄膜電晶體172中,源極電極層或汲極電極層105a、105b和源區或汲區104a、104b具有相同的形狀,源區或汲區104a、104b在源極電極層或汲極電極層105a、105b的下方。
所以,在共同連接部中,在閘極絕緣層102和共同電位線185之間形成有由與源區或汲區104a、104b相同的材料以及相同的製程製造的氧化物半導體層186。
另外,圖29B是示出共同連接部的俯視圖的一個例子的圖,圖中的虛線G1-G2相當於圖29A的共同連接部的截面。
另外,如圖29B所示實施例模式1與共同連接部的俯視圖的結構相同,所以與圖1B相同的部分使用相同的附圖標記,而在這裏省略其詳細說明。
根據本實施例模式,在設置在像素部的外側區域的共同連接部(焊盤部)中,藉由採用層疊氧化物半導體層和導電層的結構,可以防止由於薄膜的剝落造成的缺陷。另外,藉由採用層疊氧化物半導體層和導電層的結構焊盤部被厚膜化,可以實現低電阻化,而可以具有牢固的結構。
實施例模式5
這裏,圖30A和30B示出使用與實施例模式3中的源極電極層或汲極電極層及源區和汲區相同的掩模進行蝕刻加工而形成的顯示裝置的例子。
圖30A是示出將薄膜電晶體和共同連接部(焊盤部)製造在同一基板上的半導體裝置的截面結構圖的圖。
另外,如圖30A所示像素部的薄膜電晶體的結構與實施例模式4相同,所以與圖29A相同的部分使用相同的附圖標記,而在這裏省略其詳細說明。
薄膜電晶體172使用相同的掩模進行用來形成源區或汲區104a、104b的氧化物半導體層的蝕刻加工,以及用來形成源極電極層或汲極電極層105a、105b的導電層的蝕刻加工。由此,在薄膜電晶體172中,源極電極層或汲極電極層105a、105b和源區或汲區104a、104b具有相同的形狀,源區或汲區104a、104b在源極電極層或汲極電極層105a、105b的下方。
在共同連接部中,在閘極絕緣層102和共同電位線185之間形成有由與源區或汲區104a、104b相同的材料以及相同的製程製造的氧化物半導體層186。
另外,圖30B是示出共同連接部的俯視圖的一個例子的圖,圖中的虛線F1-F2相當於圖30A的共同連接部的截面。
另外,如圖30B所示共同連接部的俯視圖的結構與實施例模式3相同,所以與圖3B相同的部分使用相同的附圖標記,而在這裏省略其詳細說明。
根據本發明的一個實施例,在設置在像素部的外側區域的焊盤部中,藉由採用層疊氧化物半導體層和導電層的結構,可以防止由於薄膜的剝落造成的缺陷。另外,藉由採用層疊氧化物半導體層和導電層的結構焊盤部被厚膜化,可以實現低電阻化,而可以具有牢固的結構。
實施例模式6
在本實施例模式中,參照圖4A至圖11對包括本發明的一個實施例的薄膜電晶體的顯示裝置的製程進行說明。本發明所包括的薄膜電晶體為具有通道保護層的反交錯型薄膜電晶體。
在圖4A中,作為具有透光性的第一基板100,可以使用以康寧公司製造的#7059玻璃或#1737玻璃等為代表的鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等的玻璃基板。
接著,在將導電層形成在第一基板100的整個面上之後,進行第一光微影製程形成抗蝕劑掩模,並且藉由蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121)。在此,進行蝕刻,以將至少閘極電極層101的端部形成為錐形。圖4A示出該步驟的截面圖。另外,該步驟的俯視圖相當於圖6。
包括閘極電極層101的閘極佈線和電容佈線108、端子部的第一端子121較佳的使用鋁(Al)或銅(Cu)等的低電阻導電材料形成,然而,當僅採用Al單體時有耐熱性低及容易腐蝕等問題,所以較佳的與耐熱性導電材料組合來形成。耐熱性導電材料使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物形成。
接著,在閘極電極層101的整個面上形成閘極絕緣層102。閘極絕緣層102利用濺射法等並以50nm至250nm的膜厚度形成。
例如,藉由濺射法並以100nm的厚度形成氧化矽膜作為閘極絕緣層102。當然,閘極絕緣層102不局限於這種氧化矽膜,也可以使用由氧氮化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等的其他絕緣膜構成的單層或疊層。
可以在形成成為通道形成區的氧化物半導體層(IZGO半導體層)之前,利用電漿處理對閘極絕緣層的表面進行清洗。進行去除存在於閘極絕緣層的表面的有機物等的碎屑的電漿處理是有效的。另外,對於在後面的製程中用來提高可靠性的熱處理(200℃至600℃)中形成用來進行IGZO半導體層介面的改性的氧的供給源,有效的是:對閘極絕緣層表面進行氧自由基處理來使該表面成為氧過剩區域。
再者,較佳的在電漿處理之後不接觸大氣地利用濺射法形成氧化物半導體層。當在形成氧化物半導體層之前,被成膜基板接觸到大氣時,可能會附著水分等,而可能對介面狀態有不良影響從而導致臨界值的不均勻、電特性的劣化或變成常開(normally on)TFT等。電漿處理使用氧氣體或氬氣體。還可以使用其他的稀有氣體替代氬氣體。
為了在電漿處理之後不接觸大氣地利用濺射法形成成為通道形成區的氧化物半導體層,較佳的進行稱為反濺射的電漿處理的一種,該反濺射可以在與形成氧化物半導體層的同一個反應室中進行。反濺射是指不向靶側施加電壓,而在氧或氧以及氬氣氛下對基板側施加電壓產生電漿來對基板上的薄膜表面進行改性的方法。
另外,當對反應室進行使用氧氣體的電漿處理時,藉由對閘極絕緣層的表面照射氧自由基,將閘極絕緣層的表面變為氧過剩區域,而提高與後面形成的成為通道形成區的氧化物半導體層的介面中的氧濃度。也就是說,對閘極絕緣層進行氧自由基處理,然後層疊氧化物半導體層,之後進行加熱處理,則可以使成為通道形成區的氧化物半導體層的閘極絕緣層側的氧濃度變為高濃度。因此,在閘極絕緣層與成為通道形成區的氧化物半導體層的介面中具有氧濃度的峰值,並且閘極絕緣層的氧濃度具有濃度梯度,該梯度隨著接近閘極絕緣層與成為通道形成區的氧化物半導體層的介面而增加。包括氧過剩區域的閘極絕緣層與成為氧過剩氧化物半導體層的通道形成區的氧化物半導體層的親和性高,可以得到良好的介面特性。
既可利用包含氧的氣體藉由電漿產生裝置供給氧自由基,又可藉由臭氧產生裝置供給氧自由基。藉由將所供給的氧自由基或氧照射到薄膜,能夠對薄膜進行表面改性。
另外,也可以進行氬和氧的自由基處理,而不局限於氧自由基處理。氬和氧的自由基處理是指藉由引入氬氣體和氧氣體而產生電漿以對薄膜進行表面改性的處理。
藉由施加電場而產生放電電漿的反應空間中的Ar原子(Ar)被放電電漿漿中的電子(e)激發或電離,而成為氬自由基(Ar*)、氬離子(Ar+)或電子(e)。氬自由基(Ar*)處於能量高的準穩定狀態,並與周圍的同種或異種原子起反應而使該原子激發或電離以回到穩定狀態時發生如雪崩現象那樣的反應。此時,若周圍存在有氧,則使氧原子(O)激發或電離而成為氧自由基(O*)、氧離子(O+)或氧(O)。該氧自由基(O*)與被處理物的薄膜表面的材料起反應而對表面進行改性,並且與表面上的有機物起反應而去除有機物,以進行電漿處理。另外,與反應性氣體(氧氣體)的自由基相比,氬氣體的自由基可以長時間地維持準穩定狀態,從而通常使用氬氣體以產生電漿。
接下來,在閘極絕緣層102上形成第一氧化物半導體膜(在本實施例模式中第一IGZO膜)。在電漿處理後,不暴露於大氣地形成第一IGZO膜,在不使閘極絕緣層與半導體膜的介面附著塵屑或水分一點上是有效的。這裏,使用直徑為8英尺的包含In、Ga及Zn的氧化物半導體靶(In2O3:Ga2O3:ZnO=1:1:1),基板與靶之間的距離設定為170mm、壓力0.4Pa、直流(DC)電源0.5kW、在氬或氧氣氛下進行成膜。另外,藉由使用脈衝直流(DC)電源可以減少塵屑而使膜的厚度分佈均勻,所以是較佳的。將第一IGZO膜的厚度設定為5nm至200nm。在本實施例模式中,將第一IGZO膜的厚度設定為100nm。
藉由利用濺射法並適當地轉換導入反應室內的氣體以及設置的靶,可以使閘極絕緣層和第一IGZO膜不接觸大氣地連續形成。藉由不使暴露於大氣並連續進行形成,可以防止雜質的混入。在不使暴露於大氣並連續進行形成的情況下,較佳的使用多室方式的製造裝置。
接著,在與第一IGZO膜的通道形成區重疊的區域形成通道保護層133。也可以以不接觸於大氣的方式與閘極絕緣層102、第一IGZO膜連續地形成通道保護層133。當以不接觸與大氣的方式連續形成層疊的薄膜時可以提高生產率。
作為通道保護層133,可以使用無機材料(氧化矽、氮化矽、氧氮化矽、氮氧化矽等)。作為製造法,可以使用電漿CVD法或熱CVD法等的氣相成長法或濺射法。通道保護層133在成膜後藉由進行蝕刻來對形狀進行加工。這裏,藉由濺射法形成氧化矽膜,使用藉由光微影形成的掩模進行蝕刻加工而形成通道保護層133。
接下來,利用濺射法在第一IGZO膜和通道保護層133上形成第二氧化物半導體膜(本實施例模式的第二IGZO膜)。這裏,使用In2O3:Ga2O3:ZnO=1:1:1的靶,並在如下成膜條件下進行濺射成膜:壓力0.4Pa;功率500W;成膜溫度為室溫;所引入的氬氣體流量為40sccm。雖然意圖性地使用In2O3:Ga2O3:ZnO=1:1:1的靶,但有時在剛成膜後形成有包含尺寸為1nm至10nm的晶粒的IGZO膜。另外,可以說藉由適當地調整靶材的成分比、成膜壓力(0.1Pa至2.0Pa)、電力(250W至3000W:8英寸Φ)、溫度(室溫至100℃)、反應性濺射的成膜條件等,可以調整晶粒的有無及晶粒的密度,還可以將直徑尺寸調整為1nm至10nm的範圍內。第二IGZO膜的厚度為5nm至20nm。當然,當在膜中包括晶粒時,所包括的晶粒的尺寸不超過膜的厚度。在本實施例模式中,將第二IGZO膜的厚度設定為5nm。
藉由使第一IGZO膜的成膜條件與第二IGZO膜的成膜條件相異,可以將比第二IGZO膜中的氧濃度更多的氧包含於第一IGZO膜中。例如,採用以下條件:與第二IGZO膜的成膜條件中的氧氣體流量所占的比率相比,第一IGZO膜的成膜條件中的氧氣體流量所占的比率更多。具體地,第二IGZO膜的成膜條件設定為稀有氣體(氬或氦等)氣氛下(或氧氣體10%以下、氬氣體90%以上),第一IGZO膜的成膜條件設定為氧氣氛下(或氧氣體的流量與氬氣體的流量相等或大於氬氣體的流量)。藉由將更多的氧包含在第一IGZO膜中,可以比第二IGZO膜進一步降低電導率。另外,由於藉由將更多的氧包含在第一IGZO膜中可以實現截止電流的降低,所以可以得到導通截止比高的薄膜電晶體。
至於第二IGZO膜的成膜,可以使用與之前進行了反濺射的反應室同一反應室,在可以不暴露於大氣地進行成膜的情況下,也可以在與之前進行了反濺射的反應室不同的反應室中進行成膜。
接下來,較佳的以200℃至600℃,典型的是300℃至500℃進行熱處理。在此放置在爐中,在氮氣氛下以350℃進行1小時的熱處理。藉由該熱處理,IGZO膜的原子能級的進行重新排列。由於藉由該熱處理而釋放阻礙載流子遷移的應變能,所以在此的熱處理(還包括光退火)是重要的。另外,進行熱處理的時序只要在形成第二IGZO膜之後,就沒有特別的限制,例如也可以在形成像素電極之後進行。
接著,進行第二光微影製程形成抗蝕劑掩模,並且對第一IGZO膜及第二IGZO膜進行蝕刻。在此,藉由使用ITO-07N(日本關東化學株式會社製造)的濕蝕刻,去除不需要的部分,來形成氧過剩型第一IGZO膜的半導體層103及氧缺欠型第二IGZO膜的IGZO膜111。注意,在此蝕刻不局限於濕蝕刻,也可以利用乾蝕刻。圖4B示出該步驟中的截面圖。另外,圖7相當於該步驟的俯視圖。
接下來,利用濺射法或真空蒸鍍法在半導體層103以及IGZO膜111上形成由金屬材料構成的導電膜132。圖4C示出該步驟中的俯視圖。
作為導電膜132的材料,可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金、組合上述元素的合金膜等。另外,在進行200℃至600℃的熱處理的情況下,較佳的使導電膜具有承受該熱處理的耐熱性。當僅採用鋁單質時耐熱性很低並有容易腐蝕等問題,所以與耐熱導電材料組合來形成導電膜。作為與Al組合的耐熱導電材料,使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、Sc(鈧)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物,而形成導電膜。
在此,作為導電膜132使用鈦膜的單層結構。另外,導電膜132還可以採用雙層結構或在鋁膜上層疊鈦膜。此外,導電膜132還可以採用如下三層結構:Ti膜,在該Ti膜上層疊包含Nd的鋁(Al-Nd)膜,並且在其上形成Ti膜。導電膜132還可以採用包含矽的鋁膜的單層結構。
接著,進行第三光微影製程形成抗蝕劑掩模131,並藉由蝕刻去除不要的部分來形成源極電極層或汲極電極層105a、105b以及源區或汲區104a、104b。作為此時的蝕刻方法,使用濕蝕刻或乾蝕刻。例如,當作為導電膜132使用鋁膜或鋁合金膜時,可以進行使用了將磷酸、醋酸以及硝酸混合的溶液的濕蝕刻。這裏,藉由使用了過氧化氫氨水(過氧化氫:氨水:水=5:2:2)的濕蝕刻,對Ti膜的導電膜132進行蝕刻來形成源極電極層或汲極電極層105a、105b,並對IGZO膜111進行蝕刻來形成源區或汲區104a、104b。在該蝕刻製程中,由於通道保護層133用作半導體層103的蝕刻停止層,所以半導體層103不被蝕刻。在圖5A中,由於利用過氧化氫氨水的蝕刻材料對源極電極層或汲極電極層105a、105b以及源區或汲區104a、104b進行一次性地蝕刻,所以源極電極層或汲極電極層105a、105b與源區或汲區104a、104b的端部一致,成為連續的結構。此外,由於使用濕蝕刻,各向同性地進行蝕刻,所以源極電極層或汲極電極層105a、105b的端部比抗蝕劑掩模131更縮退。可以藉由上述製程製造將IGZO半導體層103用作通道形成區,並在通道形成區上具有通道保護層133的薄膜電晶體170。圖5A示出該步驟中的截面圖。另外,圖8相當於該步驟的俯視圖。
由於採用在半導體層103的通道形成區上設置通道保護層133的結構,所以可以防止在進行半導體層103的通道形成區的製程時的損傷(由蝕刻時的電漿或蝕刻劑造成的膜減薄、氧化等)。由此可以提高薄膜電晶體170的可靠性。
另外,在該第三光微影製程中,在端子部中留有與源極電極層或汲極電極層105a、105b相同材料的第二端子122。另外,第二端子122與源極電極佈線(包括源極電極層或汲極電極層105a、105b的佈線)電連接。
另外,由於可以藉由使用利用多級灰度掩模而形成的具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模,減少抗蝕劑掩模的數目,所以可以謀求製程的簡化以及低成本化。
接下來,去除抗蝕劑掩模131,形成覆蓋薄膜電晶體170的保護絕緣層107。保護絕緣層107可以使用利用濺射法等形成的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜或氧化鉭膜等。
接著,進行第四光微影製程,形成抗蝕劑掩模,藉由保護絕緣層107的蝕刻形成到達源極電極層或汲極電極層105a、105b的接觸孔125。另外,藉由該蝕刻還形成到達第二端子122的接觸孔127。另外,為了減少掩模數,較佳的使用同一掩模對閘極絕緣層進行蝕刻並且使用同一抗蝕劑掩模形成到達閘極電極的接觸孔126。圖5B示出該步驟中的截面圖。
接下來,去除抗蝕劑掩模,然後進行透明導電膜的成膜。作為透明導電膜的材料,利用濺射法或真空蒸鍍法等使用氧化銦(In2O3)、氧化銦-氧化錫合金(縮寫為In2O3-SnO2、ITO)來形成。使用鹽酸類的溶液進行上述材料的蝕刻處理。但是,因為ITO的蝕刻尤其容易產生殘渣,所以也可以使用氧化銦-氧化鋅合金(In2O3-ZnO),以改善蝕刻加工性。
接著,進行第五光微影製程,形成抗蝕劑掩模,藉由蝕刻去除不需要的部分,而形成像素電極層110。
另外,在該第五光微影製程中,以在電容部中的閘極絕緣層102及保護絕緣層107為電介質,並由電容佈線108和像素電極層110形成儲存電容。
另外,在該第五光微影製程中,使用抗蝕劑掩模覆蓋第一端子和第二端子並將形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用於與FPC連接的電極或佈線。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的連接用端子電極。
接著,去除抗蝕劑掩模,圖5C示出該步驟中的截面圖。另外,圖9相當於該步驟的俯視圖。
另外,圖10A和10B分別示出該步驟的閘極佈線端子部的俯視圖和截面圖。圖10A相當於沿著圖10B中的C1-C2線的截面圖。在圖10A中,形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外,在圖10A中,在端子部中,由與閘極佈線相同材料形成的第一端子151與由與源極電極佈線相同材料形成的連接電極層153隔著閘極絕緣層152重疊,並藉由透明導電膜155導通。另外,圖5C所示的透明導電膜128與第一端子121所接觸的部分,對應於圖10A的透明導電膜155與第一端子151所接觸的部分。
另外,圖10C和10D分別示出與圖5C所示的源極電極佈線端子部相異的源極電極佈線端子部的俯視圖和截面圖。另外,圖10C相當於沿著圖10D中的D1-D2線的截面圖。在圖10C中,形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外,在圖10C中,在端子部中,由與閘極佈線相同材料形成的電極層156,在與源極電極佈線電連接的第二端子150的下方隔著閘極絕緣層152重疊。電極層156不與第二端子150電連接,藉由將電極層156設定為與第二端子150不同的電位,例如浮置、GND、0V等,可以形成防止雜波的電容或防止靜電的電容。另外,第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
對應於像素密度設置多個閘極佈線、源極電極佈線以及電容佈線。另外,在端子部中,排列多個與閘極佈線同電位的第一端子、與源極電極佈線同電位的第二端子、與電容佈線同電位的第三端子等而配置。各個端子的數目,可以分別設定為任意的數目,實施者可以適當地作出決定。
如此藉由五次的光微影製程,使用五個光掩模,可以完成具有底閘型的n通道型薄膜電晶體的薄膜電晶體170的像素薄膜電晶體部以及儲存電容。並且,藉由將上述像素薄膜電晶體部和儲存電容分別對應於每個像素以矩陣狀配置而形成像素部,可以形成用來製造主動矩陣型的顯示裝置的一個基板。在本說明書中,為了方便將該基板稱為主動矩陣基板。
當製造主動矩陣型的液晶顯示裝置時,在主動矩陣基板與設置有對置電極的對置基板之間設置液晶層,將主動矩陣基板與對置基板固定。另外,將與設置在對置基板上的對置電極電連接的共同電極設置在主動矩陣基板上,並將與共同電極電連接的第四端子設置在端子部。該第四端子是用來將共同電極設定為固定電位,例如設定為GND、0V等的端子。
另外,本發明的一個實施例不局限於圖9的像素結構,圖11示出與圖9不同的俯視圖的例子。圖11中不設置電容佈線,而是像素電極層與相鄰的像素的閘極佈線隔著保護絕緣膜以及閘極絕緣層重疊的儲存電容的例子,此時,可以省略電容佈線以及與電容佈線連接的第三端子。另外,在圖11中,與圖9相同的部分使用相同的附圖標記進行說明。
在主動矩陣型的液晶顯示裝置中,藉由驅動配置為矩陣狀的像素電極,在畫面上形成顯示圖案。具體地藉由對選擇的像素電極以及對應於該像素電極的對置電極之間施加電壓,配置在像素電極與對置電極之間的液晶層進行光學調制,該光學調制作為顯示圖案被觀察者確認。
當液晶顯示裝置顯示動態圖像時,由於液晶分子本身回應較慢,所以存在出現餘像或出現動態圖像模糊的問題。為了改善液晶顯示裝置的動態圖像特性,有被稱為黑插入的驅動技術,該黑插入是指每隔一個幀地進行整個畫面的黑顯示的技術。
另外,還有一種被稱為倍速驅動的驅動技術,該倍速驅動是指藉由將通常的垂直週期設定為1.5倍或2倍以上來改善動態圖像特性。
另外,為了改善液晶顯示裝置的動態圖像特性,還有一種作為背光燈,使用多個LED(發光二極體)光源或多個EL光源等構成面光源,將構成面光源的各個光源獨立地在一個幀期間內進行間歇發光驅動的驅動技術。作為面光源,可以使用三種以上的LED或白色發光LED。由於可以獨立地控制多個LED,所以可以使LED的發光時序配合液晶層的光學調制的切換時序同步進行。由於該驅動技術可以將LED部分地關斷,所以尤其是當顯示一個畫面中的黑顯示區域的比率高的映射時,可以實現低耗電量。
藉由組合上述驅動技術,可以比現有液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
藉由本實施例模式得到的n通道型電晶體,將IGZO半導體層用作通道形成區,並具有良好的動態特性,所以可以組合這些驅動技術。
另外,當製造發光顯示裝置時,由於將有機發光元件的一個電極(也稱為陰極)設定為低電源電位,例如GND、0V等,所以在端子部設置有用來將陰極設定為低電源電位,例如GND、0V等的第四端子。另外,當製造發光顯示裝置時,在源極電極佈線和閘極佈線的基礎上還設置電源供給線。所以,在端子部中設置與電源供給線電連接的第五端子。
當採用不設置源區或汲區(包含In、Ga及Zn的氧缺欠氧化物半導體層)的閘極電極層、閘極絕緣層、半導體層(含有In、Ga以及Zn的氧過剩氧化物半導體層)、源極電極層和汲極電極層的疊層結構時,閘極電極層和源極電極層或汲極電極層之間的距離變近而導致在其之間產生的寄生電容增加。並且,該寄生電容的增加隨著半導體層的薄膜化逐漸顯著。在本實施例模式中,由於薄膜電晶體採用設置源區或汲區的閘極電極層、閘極絕緣層、半導體層、源區或汲區、源極電極層和汲極電極層的疊層結構,所以即使半導體層的厚度薄也可以抑制寄生電容。
根據本實施例模式可以得到光電流少、寄生電容小、導通截止比高的薄膜電晶體,而可以製造具有良好的工作特性的薄膜電晶體。因此,可以提供具有電特性高並可靠性好的薄膜電晶體的半導體裝置。
實施例模式7
這裏,圖31A和31B示出在實施例模式3中,包括具有源極電極層或汲極電極層與半導體層接觸的結構的薄膜電晶體的顯示裝置的例子。
圖31A是示出在同一基板上製造薄膜電晶體和共同連接部(焊盤部)的半導體裝置的截面結構圖的圖。圖31A所示的薄膜電晶體171為具有通道保護層的反交錯型薄膜電晶體,示出在半導體層103的通道形成區上設置通道保護層133,並在半導體層103和通道保護層133上接觸於半導體層103地設置源極電極層或汲極電極層105a、105b的例子。
在薄膜電晶體171中,較佳的利用電漿處理來對半導體層103與源極電極層或汲極電極層105a、105b的接觸區域進行改性。在本實施例模式中,在形成成為源極電極層或汲極電極層的導電膜之前,對氧化物半導體層(本實施例模式中的IGZO半導體層)進行電漿處理。
作為電漿處理,可以使用氬氣體、氫氣體或氬和氫的混合氣體。另外還可以在上述氣體中含有氧氣體。另外還可以使用其他稀有氣體代替氬氣體。
另外,還可以如圖32所示在半導體層103上形成絕緣層135以及絕緣層136作為層間絕緣層。源極電極層或汲極電極層105a、105b,藉由形成在絕緣層135以及絕緣層136中的接觸孔,與半導體層103接觸並電連接。
另外,在圖32中,分別利用濺射法形成氧化矽層作為閘極絕緣層102以及通道保護層133,形成IGZO氧過剩半導體層作為半導體層103,並形成氮化矽層作為絕緣層135。
在圖32中也較佳在形成源極電極層或汲極電極層105a、105b之前對半導體層103進行電漿處理。也可以在半導體層103上形成通道保護層133之後進行電漿處理,還可以在絕緣層135以及絕緣層136中形成接觸孔之後,對露出在接觸孔底面上的半導體層103進行電漿處理。
藉由電漿處理,接觸改性的半導體層103地形成導電層,藉由形成源極電極層或汲極電極層105a、105b,可以降低半導體層103與源極電極層或汲極電極層105a、105b的接觸電阻。
藉由上述製程,可以製造作為半導體裝置可靠性高的顯示裝置。
本實施例模式可以與其他的實施例模式所記載的結構適當地組合而實施。
實施例模式8
下面,在本實施例模式中說明在本發明的半導體裝置的一個例子的顯示裝置中,在同一基板上至少製造設置在驅動電路的一部分的薄膜電晶體以及設置在像素部的薄膜電晶體的例子。
根據實施例模式6或實施例模式7形成配置在像素部中的薄膜電晶體。此外,因為實施例模式6或實施例模式7所示的薄膜電晶體是n通道型TFT,所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖13A示出本發明的半導體裝置的一個例子的主動矩陣型液晶顯示裝置的方塊圖的一例。圖13A所示的顯示裝置在基板5300上包括:具有多個具備顯示元件的像素的像素部5301;選擇各像素的掃描線驅動電路5302;以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303在行方向上延伸地配置的多個信號線Sl-Sm(未圖示)與信號線驅動電路5303連接,並且藉由從掃描線驅動電路5302在列方向上延伸地配置的多個掃描線Gl-Gn(未圖示)與掃描線驅動電路5302連接,並具有對應於信號線Sl-Sm以及掃描線Gl-Gn配置為矩陣形的多個像素(未圖示)。並且,各個像素與信號線Sj(信號線Sl-Sm中任一)、掃描線Gi(掃描線Gl-Gn中任一)連接。
此外,實施例模式6或實施例模式7所示的薄膜電晶體是n通道型TFT,參照圖14說明由n通道型TFT構成的信號線驅動電路。
圖14所示的信號線驅動電路包括:驅動器IC5601;開關群5602_1至5602_M;第一佈線5611;第二佈線5612;第三佈線5613;以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且,開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且,佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例如,第J列的佈線5621_J(佈線5621_1至佈線5621_M中任一個)分別藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
另外,對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外,驅動器IC5601較鴨的形成在單晶基板上。再者,開關群5602_1至5602_M較佳的形成在與像素部同一個基板上。因此,較佳的藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。
接著,參照圖15的時序圖說明圖14所示的信號線驅動電路的工作。另外,圖15的時序圖示出選擇第i列掃描線Gi時的時序圖。再者,第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且,圖14的信號線驅動電路在其他行的掃描線被選擇的情況下也進行與圖15相同的工作。
另外,圖15的時序圖示出第J行佈線5621_J分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
另外,圖15的時序圖示出第i列行掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通.截止的時序5703a、第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄膜電晶體5603c的導通‧截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
另外,在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中,對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如,在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1,在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj,在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者,在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖15所示,在第一子選擇期間T1中,第一薄膜電晶體5603a導通,而第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中,第二薄膜電晶體5603b導通,而第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中,第三薄膜電晶體5603c導通,而第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時,輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此,圖14的信號線驅動電路藉由將一個閘極選擇期間分割為三個而可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此,圖14的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3,圖14的信號線驅動電路可以提高可靠性、成品率等。
另外,只要能夠如圖14所示,將一個閘極選擇期間分割為多個子選擇期間,並在多個子選擇期間的每一個中從某一個佈線分別將視頻信號輸入到多個信號線,就不限制薄膜電晶體的配置、數量及驅動方法等。
例如,當在三個以上的子選擇期間的每一個期間中從一個佈線將視頻信號分別輸入到三個以上的信號線時,追加薄膜電晶體及用於控制薄膜電晶體的佈線,即可。但是,當將一個閘極選擇期間分割為四個以上的子選擇期間時,子選擇期間變短。因此,較佳的將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一個例子,也可以如圖16的時序圖所示,將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者,圖16的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通‧截止的時序5803a、第二薄膜電晶體5603b的導通‧截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖16所示,在預充電期間Tp中,第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時,輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中,第一薄膜電晶體5603a導通,第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中,第二薄膜電晶體5603b導通,第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時,輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中,第三薄膜電晶體5603c導通,第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時,輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此,因為應用圖16的時序圖的圖14的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電,所以可以高速地進行對像素的視頻信號的寫入。另外,在圖16中,使用相同的附圖標記來表示與圖15相同的部分,而省略對於相同的部分或具有相同的功能的部分的詳細說明。
此外,說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外,根據情況,還可以包括位準轉移器。在掃描線驅動電路中,藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP),生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大,並供給到對應的掃描線。掃描線連接有一條線用的像素的電晶體的閘極電極。而且,由於需要將一條線用的像素的電晶體一齊導通,因此使用能夠產生大電流的緩衝器。
參照圖17和圖18說明用於掃描線驅動電路的一部分的移位暫存器的一個模式。
圖17示出移位暫存器的電路結構。圖17所示的移位暫存器由多個正反器(正反器5701_1至5701_n)構成。此外,輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重置信號來進行工作。
說明圖17的移位暫存器的連接關係。在圖17的移位暫存器的第i級正反器5701_i(正反器5701_1至5701_n中任一個)中,圖18所示的第一佈線5501連接到第七佈線5717_i-1,圖18所示的第二佈線5502連接到第七佈線5717_i+1,圖18所示的第三佈線5503連接到第七佈線5717_i,並且圖18所示的第六佈線5506連接到第五佈線5715。
此外,在奇數級的正反器中圖18所示的第四佈線5504連接到第二佈線5712,在偶數級的正反器中其連接到第三佈線5713,並且圖18所示的第五佈線5505連接到第四佈線5714。
但是,第一級正反器5701_1的圖18所示的第一佈線5501連接到第一佈線5711,而第n級正反器5701_n的圖18所示的第二佈線5502連接到第六佈線5716。
另外,第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者,第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著,圖18示出圖17所示的正反器的詳細結構。圖18所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。另外,第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體,並且當閘極-源極電極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
接著,下面示出圖18所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極或汲極電極中的一方)連接到第四佈線5504,並且第一薄膜電晶體5571的第二電極(源極電極或汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506,並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505,第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極,並且第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506,第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極,並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505,第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極,並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506,第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極,並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506,第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極,並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506,第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極,並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
另外,以第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部分為節點5543。再者,以第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極及第八薄膜電晶體5578的第二電極的連接部作為節點5544。
另外,第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者,第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外,也可以僅使用實施例模式6所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例模式6所示的n通道型TFT的電晶體遷移率大,所以可以提高驅動電路的驅動頻率。另外,由於實施例模式6所示的n通道型TFT利用包含鎵、鈣以及鋅的缺氧氧化物半導體層的源區或汲區減少寄生電容,因此頻率特性(稱為f特性)高。例如,由於可以使使用實施例模式6所示的n通道型TFT的掃描線驅動電路進行高速工作,因此可以提高幀頻率或實現黑屏插入等。
再者,藉由增大掃描線驅動電路的電晶體的通道寬度,或配置多個掃描線驅動電路等,可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下,藉由將用於驅動偶數掃描線的掃描線驅動電路配置在一側,並將用於驅動奇數掃描線的掃描線驅動電路配置在其相反一側,可以實現幀頻率的提高。
此外,在製造本發明的半導體裝置的一個例子的主動矩陣型發光顯示裝置的情況下,因為至少在一個像素中配置多個薄膜電晶體,因此較佳的配置多個掃描線驅動電路。圖13B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖13B所示的發光顯示裝置在基板5400上包括:具有多個具備顯示元件的像素的像素部5401;選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404;以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖13B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下,藉由切換電晶體的導通和截止,像素處於發光或非發光狀態。因此,可以採用區域灰度法或時間灰度法進行灰度級顯示。面積灰度法是一種驅動法,其中藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素,來進行灰度級顯示。此外,時間灰度法是一種驅動法,其中藉由控制像素發光的期間,來進行灰度級顯示。
因為發光元件的回應速度比液晶元件等高,所以與液晶元件相比適合於時間灰度法。在具體地採用時間灰度法進行顯示的情況下,將一個幀期間分割為多個子幀期間。然後,根據視頻信號,在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間,可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度,並可以顯示灰度級。
另外,在圖13B所示的發光顯示裝置中示出一種例子,其中當在一個像素中配置兩個TFT,即開關TFT和電流控制TFT時,使用第一掃描線驅動電路5402生成輸入到開關TFT的閘極佈線的第一掃描線的信號,而使用第二掃描線驅動電路5404生成輸入到電流控制TFT的閘極佈線的第二掃描線的信號。但是,也可以共同使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外,例如根據開關元件所具有的各電晶體的數量,可能會在各像素中設置多個用來控制開關元件的工作的第一掃描線。在此情況下,既可以使用一個掃描線驅動電路生成輸入到多個第一掃描線的所有信號,也可以使用多個掃描線驅動電路分別生成輸入到多個第一掃描線的所有信號。
此外,在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外,也可以僅使用實施例模式6或實施例模式7所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外,上述驅動電路除了液晶顯示裝置及發光顯示裝置以外還可以用於利用與開關元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器),並具有如下優點:與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置,即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊,並且藉由對微囊施加電場使微囊中的粒子互相向相反方向移動,以僅顯示集合在一方的粒子的顏色。另外,第一粒子或第二粒子包含染料,且在沒有電場時不移動。此外,第一粒子和第二粒子的顏色不同(包含無色)。
像這樣,電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中,介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板和對置基板,從而可以使其厚度和重量減少一半。
將在溶劑中分散有上述微囊的溶液稱作電子墨水,該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外,還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外,藉由在主動矩陣基板上適當地設置多個上述微囊以使微囊夾在兩個電極之間,而完成主動矩陣型顯示裝置,藉由對微囊施加電場可以進行顯示。例如,可以使用根據實施例模式6或實施例模式7的薄膜電晶體而得的主動矩陣基板。
此外,作為微囊中的第一粒子及第二粒子,採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
藉由上述製程,可以製造作為半導體裝置可靠性高的顯示裝置。
本實施例模式可以與其他的實施例模式所記載的結構適當地組合而實施。
實施例模式9
可以藉由製造本發明的一個實施例的薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外,可以將本發明的一個實施例的薄膜電晶體的驅動電路的一部分或整體一體形成在與像素部同一基板上,來形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範圍內包括利用電流或電壓控制亮度的元件,具體而言,包括無機EL(Electro Luminescence;電致發光)元件、有機EL元件等。此外,也可以應用電子墨水等的對比度因電作用而變化的顯示介質。
此外,顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者,本發明的一個實施例關於一種元件基板,該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式,並且其在多個像素中分別具備用於將電流供給到顯示元件的單元。具體而言,元件基板既可以是只形成有顯示元件的像素電極的狀態,又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態,或其他任何方式。
另外,本說明書中的顯示裝置是指圖像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外,顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit;撓性印刷電路)、TAB(Tape Automated Bonding;載帶自動鍵合)帶或TCP(Tape Carrier Package;載帶封裝)的模組;將印刷線路板設置於TAB帶或TCP端部的模組;藉由COG(Chip On Glass;玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例模式中,參照圖21A至21C說明相當於本發明的半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖21A和21B是一種面板的俯視圖,其中利用密封材料4005將形成在第一基板4001上的薄膜電晶體4010、4011及液晶元件4013密封在與第二基板4006之間。圖21C相當於沿著圖21A和21B的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此,像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外,在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003,該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。
另外,對於另外形成的驅動電路的連接方法沒有特別的限制,而可以採用COG方法、引線鍵合方法或TAB方法等。圖21A是藉由COG方法安裝信號線驅動電路4003的例子,而圖21B是藉由TAB方法安裝信號線驅動電路4003的例子。
此外,設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖21C中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。薄膜電晶體4010、4011上設置有絕緣層4020、4021。
薄膜電晶體4010、4011可以使用包含作為通道形成區的氧過剩半導體層以及作為源區和汲區的氧缺欠氧化物半導體層的可靠性高的實施例模式6所示的薄膜電晶體。另外還可以使用實施例模式7所示的薄膜電晶體。在本實施例模式中,薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外,液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且,液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外,像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033,且隔著絕緣層4032、4033夾有液晶層4008。
另外,作為第一基板4001、第二基板4006,可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠,可以使用FRP(Fiberglass-Reinforced Plastics;玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外,附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物,並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外,還可以使用球狀間隔物。另外,對置電極層4031與與薄膜電晶體4010設置在同一基板上的共同電位線電連接。使用實施例模式1至實施例模式3中所示的任一共同連接部,藉由配置在一對基板間的導電粒子,對置電極層4031與共同電位線電連接。另外,導電粒子包含在密封材料4005中。
另外,還可以使用不使用取向膜的顯示為藍相的液晶。藍相是液晶相的一種,是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有5重量%以上的手性試劑的液晶組成物用於液晶層4008。包含顯示為藍相的液晶和手性試劑的液晶組成物的回應速度短,即為10μs至100μs,並且由於其具有光學各向同性而不需要取向處理從而視角依賴小。
另外,雖然本實施例模式為用於透過型液晶顯示裝置的例子,但是本發明的一個實施例既可以用於反射型液晶顯示裝置也可以用於半透過型液晶顯示裝置。
另外,雖然在本實施例模式的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板,並在內側依次設置著色層、用於顯示元件的電極層的例子,但是也可以在基板的內側設置偏光板。另外,偏光板和著色層的疊層結構也不局限於本實施例模式的結構,只要根據偏光板和著色層的材料或製程條件適當地設定即可。另外,還可以設置用作黑矩陣的遮光膜。
另外,在本實施例模式中,使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋藉由實施例模式6得到的薄膜電晶體,以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外,因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入,所以較佳的採用緻密的膜。使用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜,即可。雖然在本實施例模式中示出使用濺射法來形成保護膜的例子,但是並不局限於此而可以使用各種方法形成。
這裏,作為保護膜形成疊層結構的絕緣層4020。在此,使用濺射法形成氧化矽膜作為絕緣層4020的第一層。當使用氧化矽膜作為保護膜時,有防止用作源極電極層和汲極電極層的鋁膜的小丘的效果。
另外,形成絕緣層作為保護膜的第二層。在此,使用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時,可以抑制鈉等的可動離子侵入到半導體區中而TFT的電特性變化。
另外,也可以在形成保護膜之後進行IGZO半導體層的退火(300℃至400℃)。
另外,形成絕緣層4021作為平坦化絕緣膜。作為絕緣膜4021,可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。另外,除了上述有機材料之外,還可以使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。矽氧烷基樹脂除了氫之外還可以具有氟、烷基或芳基中的至少一種作為取代基。另外,也可以藉由層疊多個由這些材料形成的絕緣膜,來形成絕緣層4021。
另外,矽氧烷基樹脂相當於以矽氧烷基材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷基樹脂除了氫以外,還可以具有氟、烷基和芳香烴中的至少一種作為取代基。
至於絕緣膜4021的形成方法並沒有特別的限制,可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥塗機、簾塗機、刮刀塗布機等來形成。在使用材料液形成絕緣層4021的情況下,也可以在進行焙燒的製程中同時進行IGZO半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和IGZO半導體層的退火,可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031,可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外,可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻較佳的為10000Ω/□以下,並且其波長為550nm時的透光率較佳的為70%以上。另外,導電組成物所包含的導電高分子的電阻率較佳的為0.1Ω‧cm以下。
作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外,供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例模式中,連接端子4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成,並且佈線4016由與薄膜電晶體4010、4011的閘極電極層相同的導電膜形成。
連接端子4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外,雖然在圖21A、21B以及21C中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例子,但是本實施例模式不局限於該結構。既可以另外形成掃描線驅動電路而安裝,又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖22示出使用應用本發明的一個實施例製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一個例子。
圖22是液晶顯示模組的一個例子,利用密封材料2602固定TFT基板2600和對置基板2601,並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605,並且當採用RGB方式時,對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成,電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接,且其中組裝有控制電路及電源電路等的外部電路。此外,還可以在偏光板和液晶層之間夾有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭曲向列;Twisted Nematic)模式、IPS(平面內轉換;In-Plane-Switching)模式、FFS(邊緣電場轉換;Fringe Field Switching)模式、MVA(多疇垂直取向;Multi-domain Vertical Alignment)模式、PVA(垂直取向構型;Patterned Vertical Alignment)模式、ASM(軸對稱排列微單元;Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲;Optical Compensated Birefringence)模式、FLC(鐵電性液晶;Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶;Anti Ferroelectric Liquid Crystal)模式等。
藉由上述製程,可以製造可靠性高的顯示面板作為半導體裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式10
在本實施例模式中,作為本發明的一個實施例的半導體裝置示出電子紙的例子。
在圖12中,作為應用本發明的一個實施例的半導體裝置的例子示出主動矩陣型電子紙。可以與實施例模式6所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581,並且該薄膜電晶體581是包括作為通道形成區的氧過剩半導體層以及作為源區和汲區的氧缺欠氧化物半導體層的可靠性高的薄膜電晶體。此外,也可以應用實施例模式7所示的薄膜電晶體作為本實施例模式的薄膜電晶體581。
圖12的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法,其中將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間,並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向,以進行顯示。
密封在基板580與基板596之間的薄膜電晶體581是底閘結構的薄膜電晶體,並藉由源極電極層或汲極電極層與第一電極層587在形成在絕緣層585中的開口互相接觸而電連接。在第一電極層587和第二電極層588之間設置有球形粒子589,該球形粒子589具有黑色區590a和白色區590b,其周圍包括充滿了液體的空洞594,並且球形粒子589的周圍充滿了樹脂等的填充材料595(參照圖12)。在本實施例模式中,第一電極層587相當於像素電極,第二電極層588相當於共同電極。第二電極層588與與薄膜電晶體581設置在同一基板上的共同電位線電連接。使用實施例模式1至實施例模式3所示的任一共同連接部,藉由配置在一對基板間的導電粒子,第二電極層588與共同電位線電連接。
此外,還可以使用電泳元件來代替扭轉球。使用直徑為10μm至200μm左右的微囊,該微囊中封入有透明液體、帶有正電的白色微粒以及帶有負電的黑色微粒。當對於設置在第一電極層和第二電極層之間的微囊由第一電極層和第二電極層施加電場時,白色微粒和黑色微粒移動到相反方向,從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件,一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率,因而不需要輔助燈。此外,其耗電量低,並且在昏暗的地方也能夠辨別顯示部。另外,即使不給顯示部供應電源,也能夠保持顯示過一次的圖像,因此,即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置,或稱為具備顯示裝置的半導體裝置)遠離電波發射源,也能夠儲存顯示過的圖像。
藉由上述製程,可以製造可靠性高的電子紙作為半導體裝置。
本實施例模式可以與實施例模式1至實施例模式5中任一所記載的共同連接部結構適當地組合而實施。
實施例模式11
在本實施例模式中,示出發光顯示裝置的例子作為本發明的一個實施例的半導體裝置。在此,示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別,一般來說,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子和電洞從一對置電極分別注入到包含發光有機化合物的層,以產生電流。然後,由於這些載流子(電子和電洞)重新結合,發光有機化合物達到激發態,並且當該激發態恢復到基態時,獲得發光。根據這種機理,該發光元件被稱為電流激發型發光元件。
根據其元件的結構,將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在粘合劑中分散有發光材料的粒子的發光層,且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構,且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外,在此使用有機EL元件作為發光元件而進行說明。
圖19示出可以使用數位時間灰度級驅動的像素結構的一個例子作為使用有本發明的半導體裝置的例子。
對可以使用數位時間灰度級驅動的像素的結構以及像素的工作進行說明。這裏示出在一個像素中使用兩個將氧化物半導體層(IGZO半導體層)用作通道形成區的n通道型的電晶體的例子。
像素6400包括開關用電晶體6401、驅動用電晶體6402、發光元件6404以及電容元件6403。在開關用電晶體6401中,閘極與掃描線6406連接,第一電極(源極電極以及汲極電極中的一方)與信號線6405連接,第二電極(源極電極以及汲極電極的另一方)與驅動用電晶體6402的閘極連接。在驅動用電晶體6402中,閘極藉由電容元件6403與電源線6407連接,第一電極與電源線6407連接,第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接,將其連接部分作為共同連接部,採用圖1A、圖2A或圖3A所示的結構即可。
另外,將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外,低電源電位是指,以電源線6407所設定的高點源電位為基準滿足低電源電位<高電源電位的電位,作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上,為了使發光元件6404產生流過以使發光元件6404發光,以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外,還可以使用驅動用電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動用電晶體6402的閘極電容,可以在通道形成區與閘極電極之間形成電容。
這裏,在採用電壓輸入電壓驅動方式的情況下,對驅動用電晶體6402的閘極輸入能夠使驅動用電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即,驅動用電晶體6402在線形區域進行工作。由於驅動用電晶體6402在線形區域進行工作,將比電源線6407的電壓高的電壓施加到驅動用電晶體6402的閘極上。另外,對信號線6405施加(電源線電壓+驅動用電晶體6402的Vth)以上的電壓。
另外,當進行模擬灰度級驅動而代替數位時間灰度級驅動時,藉由使信號的輸入不同,可以使用與圖19相同的像素結構。
當進行模擬灰度級驅動時,對驅動用電晶體6402的閘極施加發光元件6404的正向電壓+驅動用電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指,設定為所希望的亮度時的電壓,至少包含正向臨界值電壓。另外,藉由輸入使驅動用電晶體6402在飽和區域工作的視頻信號,可以在發光元件6402中產生電流。為了使驅動用電晶體6402在飽和區域進行工作,將電源線6407的電位設定為高於驅動用電晶體6402的閘極電位。藉由將視頻信號設定為類比方式,可以在發光元件6404中產生根據視頻信號的電流,而進行模擬灰度級驅動。
另外,圖19所示的像素結構不局限於此。例如,還可以對圖19所示的像素添加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著,參照圖20A至20C說明發光元件的結構。在此,以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例模式6所示的薄膜電晶體同樣地製造用於圖20A、20B和20C的半導體裝置的驅動TFT的TFT7001、7011、7021,並且這些TFT是包括實施例模式6所示的作為通道形成區的氧過剩半導體層以及作為源區和汲區的氧缺欠氧化物半導體層的可靠性高的薄膜電晶體。此外,也可以應用實施例模式7所示的薄膜電晶體用作TFT7001、7011、7021。
為了取出發光,發光元件的陽極或陰極的至少一方是透明的即可。而且,在基板上形成薄膜電晶體及發光元件,並且有如下結構的發光元件,即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。本發明的一個實施例的像素結構可以應用於任何發射結構的發光元件。
參照圖20A說明頂部發射結構的發光元件。
在圖20A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過到陽極7005一側時的像素的截面圖。在圖20A中,發光元件7002的陰極7003和驅動TFT的TFT7001電連接,在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003,只要是功函數小且反射光的導電膜,就可以使用各種材料。例如,較佳的採用Ca、Al、CaF、MgAg、AlLi等。而且,發光層7004可以由單層或多層的疊層構成。在由多層構成時,在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外,不需要設置所有這種層。使用透過光的具有透光性的導電材料形成陽極7005,例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面,表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖20A所示的像素中,從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著,參照圖20B說明底部發射結構的發光元件。示出在驅動TFT7011是n型,且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖20B中,在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013,在陰極7013上按順序層疊有發光層7014、陽極7015。另外,在陽極7015具有透光性的情況下,也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖20A的情況同樣地,至於陰極7013,只要是功函數小的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度(優選為5nm至30nm左右)。例如,可以將膜厚度為20nm的鋁膜用作陰極7013。而且,與圖20A同樣地,發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光,但是可以與圖20A同樣地使用具有透光性的導電材料形成。並且,雖然遮罩膜7016例如可以使用反射光的金屬等,但是不局限於金屬膜。例如,也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖20B所示的像素中,從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著,參照圖20C說明雙面發射結構的發光元件。在圖20C中,在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023,在陰極7023上按順序層疊有發光層7024、陽極7025。與圖20A的情況同樣地,至於陰極7023,只要是功函數小的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度。例如,可以將膜厚度為20nm的Al用作陰極7023。而且,與圖20A同樣地,發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖20A同樣地使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖20C所示的像素中,從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的雙方。
另外,雖然在此描述了有機EL元件作為發光元件,但是也可以設置無機EL元件作為發光元件。
另外,在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子,但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外,本實施例模式所示的半導體裝置不局限於圖20A至20C所示的結構而可以根據本發明的技術思想進行各種變形。
接著,參照圖23A和23B說明相當於本發明的半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖23A是一種面板的俯視圖,其中利用密封材料將形成在第一基板上的薄膜電晶體及發光元件密封在與第二基板之間。圖23B相當於沿著圖23A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外,在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此,像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣為了不暴露於大氣,較佳的由氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料來進行封裝(密封)。
此外,設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖23B中,例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510可以使用包括作為通道形成區的氧過剩半導體層以及作為源區和汲區的氧缺欠氧化物半導體層的可靠性高的實施例模式6所示的薄膜電晶體。此外還可以使用實施例模式7所示的薄膜電晶體。在本實施例模式中,薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外,附圖標記4511相當於發光元件,發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外,雖然發光元件4511的結構為第一電極層4517、電致發光層4512和第二電極層4513的疊層結構,但其不局限於本實施例模式所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別佳的是,以如下條件形成分隔壁4520:使用感光性的材料,並在第一電極層4517上形成開口部,且使該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4512既可以由單層構成,又可以由多層的疊層構成。
為了不使氧、氫、水分、二氧化碳等侵入到發光元件4511,可以在第二電極層4513以及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。
另外,供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例模式中,連接端子電子4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成,端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層和汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的取出光的方向上的第二基板4506需要具有透光性。在此情況下,使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外,作為填料4507,除了氮及氬等的惰性氣體之外,還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本實施例模式中,作為填料4507使用氮。
另外,若有需要,也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外,也可以在偏光板或圓偏光板上設置抗反射膜。例如,可以進行抗眩光處理,該處理利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外,也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例模式不局限於圖23A和23B的結構。
藉由上述製程,可以製造可靠性高的發光顯示裝置(顯示面板)作為半導體裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式12
本發明的一個實施例半導體裝置的可以應用於電子紙。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如,可以將電子紙應用於電子書籍(電子書)、海報、電車等的交通工具的車內廣告、信用卡等的各種卡片中的顯示等。圖24A和24B以及圖25示出電子設備的一個例子。
圖24A示出使用電子紙製造的海報2631。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換,但是如果使用應用本發明的電子紙,則可以在短時間內改變廣告的顯示內容。此外,顯示不會打亂而可以獲得穩定的圖像。另外,海報也可以採用以無線的方式收發資訊的結構。
此外,圖24B示出電車等的交通工具的車內廣告2632。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換,但是如果使用應用本發明的電子紙,則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外,顯示不會打亂而可以獲得穩定的圖像。另外,車內廣告也可以採用以無線的方式收發資訊的結構。
另外,圖25示出電子書籍2700的一個例子。例如,電子書籍2700由兩個框體,即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體,且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構,可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705,而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構,又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構,例如在右邊的顯示部(圖25中的顯示部2705)中可以顯示文章,而在左邊的顯示部(圖25中的顯示部2707)中可以顯示圖像。
此外,在圖25中示出框體2701具備操作部等的例子。例如,在框體2701中,具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外,也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外,也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC配接器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者,電子書籍2700也可以具有電子詞典的功能。
此外,電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等,然後下載的結構。
實施例模式13
根據本發明的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備,例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖26A示出電視裝置9600的一個例子。在電視裝置9600中,框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外,在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609,可以進行頻道及音量的操作,並可以對在顯示部9603上顯示的映射進行操作。此外,也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外,電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖26B示出數位相框9700的一個例子。例如,在數位相框9700中,框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像,例如藉由顯示使用數位相機等拍攝的圖像資料,可以發揮與一般的相框同樣的功能。
另外,數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面,但是藉由將其設置在側面或背面上來提高設計性,所以是較佳的。例如,可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料,然後可以將所提取的圖像資料顯示於顯示部9703。
此外,數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖27A示出一種可擕式遊戲機,其由框體9881和框體9891的兩個框體構成,並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882,並且框體9891安裝有顯示部9883。另外,圖27A所示的可擕式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能:力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然,可擕式遊戲機的結構不局限於上述結構,只要採用至少具備根據本發明的半導體裝置的結構即可,且可以採用適當地設置有其他附屬設備的結構。圖27A所示的可擕式遊戲機具有如下功能:讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上;以及藉由與其他可擕式遊戲機進行無線通信而實現資訊共用。另外,圖27A所示的可擕式遊戲機所具有的功能不局限於此,而可以具有各種各樣的功能。
圖27B示出大型遊戲機的一種的自動賭博機9900的一個例子。在自動賭博機9900的框體9901中安裝有顯示部9903。另外,自動賭博機9900還具備如起動桿或停止開關等的操作單元、投幣口、揚聲器等。當然,自動賭博機9900的結構不局限於此,只要採用至少具備根據本發明的半導體裝置的結構即可,且可以採用適當地設置有其他附屬設備的結構。因此,可以採用適當地設置有其他附屬設備的結構。
圖28示出行動電話機1000的一個例子。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖28所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外,可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的畫面主要有三個模式。第一是以圖像的顯示為主的顯示模式,第二是以文字等的資訊的輸入為主的輸入模式,第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如,在打電話或製作電子郵件的情況下,將顯示部1002設定為以文字輸入為主的文字輸入模式,並進行在畫面上顯示的文字的輸入操作,即可。在此情況下,較佳的是,在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外,藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置,來判斷移動電話機1000的方向(豎向還是橫向),從而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作,切換畫面模式。還可以根據顯示在顯示部1002上的圖像種類切換畫面模式。例如,當顯示在顯示部上的視頻信號為動態圖像的資料時,將畫面模式切換成顯示模式,而當顯示在顯示部上的視頻信號為文字資料時,將畫面模式切換成輸入模式。
另外,當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時,也可以以將畫面模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作圖像感測器。例如,藉由用手掌或手指觸摸顯示部1002,來拍攝掌紋、指紋等,而可以進行個人識別。此外,藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源,也可以拍攝手指靜脈、手掌靜脈等。
100‧‧‧第一基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧半導體層
107‧‧‧保護絕緣層
108‧‧‧電容佈線
110‧‧‧像素電極層
111‧‧‧IGZO膜
121‧‧‧第一端子
122‧‧‧第二端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
131‧‧‧抗蝕劑掩模
132‧‧‧導電膜
133‧‧‧通道保護層
135‧‧‧絕緣層
136‧‧‧絕緣層
150‧‧‧第二端子
151‧‧‧第一端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極層
154‧‧‧保護絕緣層
155‧‧‧透明導電膜
156‧‧‧電極層
170‧‧‧薄膜電晶體
171‧‧‧薄膜電晶體
172‧‧‧薄膜電晶體
181‧‧‧共同電位線
185‧‧‧共同電位線
186‧‧‧氧化物半導體層
190‧‧‧共同電極層
191‧‧‧連接電極層
580‧‧‧基板
581‧‧‧薄膜電晶體
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
594‧‧‧空洞
595‧‧‧填料
596‧‧‧基板
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
104a‧‧‧源區或汲區
104b‧‧‧源區或汲區
105a‧‧‧源極電極層或汲極電極層
105b‧‧‧源極電極層或汲極電極層
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線回路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射片
2631‧‧‧海報
2632‧‧‧車內廣告
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4501‧‧‧第一基板
4502‧‧‧像素部
4505‧‧‧密封材料
4506‧‧‧第二基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧第一電極層
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧信號線驅動電路
5400‧‧‧基板
5401‧‧‧像素部
5402‧‧‧第一掃描線驅動電路
5403‧‧‧信號線驅動電路
5404‧‧‧第二掃描線驅動電路
5501‧‧‧第一佈線
5502‧‧‧第二佈線
5503‧‧‧第三佈線
5504‧‧‧第四佈線
5505‧‧‧第五佈線
5506‧‧‧第六佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧第一薄膜電晶體
5572‧‧‧第二薄膜電晶體
5573‧‧‧第三薄膜電晶體
5574‧‧‧第四薄膜電晶體
5575‧‧‧第五薄膜電晶體
5576‧‧‧第六薄膜電晶體
5577‧‧‧第七薄膜電晶體
5578‧‧‧第八薄膜電晶體
5601‧‧‧驅動IC
5602‧‧‧開關群
5611‧‧‧第一佈線
5612‧‧‧第二佈線
5613‧‧‧第三佈線
5621‧‧‧第四佈線
5701‧‧‧正反器
5711‧‧‧第一佈線
5712‧‧‧第二佈線
5713‧‧‧第三佈線
5714‧‧‧第四佈線
5715‧‧‧第五佈線
5716‧‧‧第六佈線
5717‧‧‧第七佈線
5721‧‧‧信號
5821‧‧‧信號
590a‧‧‧黑色區
590b‧‧‧白色區
6400‧‧‧像素
6401‧‧‧開關用電晶體
6402‧‧‧驅動用電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動用TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧驅動用TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧自動賭博機
9901‧‧‧框體
9903‧‧‧顯示部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4518a‧‧‧FPC
4518b‧‧‧FPC
5603a‧‧‧第一薄膜電晶體
5603b‧‧‧第二薄膜電晶體
5603c‧‧‧第三薄膜電晶體
5703a‧‧‧時序
5703b‧‧‧時序
5703c‧‧‧時序
5803a‧‧‧時序
5803b‧‧‧時序
5803c‧‧‧時序
在附圖中:
圖1A和1B是說明半導體裝置的圖;
圖2A和2B是說明半導體裝置的圖;
圖3A和3B是說明半導體裝置的圖;
圖4A至4C是說明半導體裝置的製造方法的圖;
圖5A至5C是說明半導體裝置的製造方法的圖;
圖6是說明半導體裝置的製造方法的圖;
圖7是說明半導體裝置的製造方法的圖;
圖8是說明半導體裝置的製造方法的圖;
圖9是說明半導體裝置的圖;
圖10A至10D是說明半導體裝置的圖;
圖11是說明半導體裝置的圖;
圖12是說明半導體裝置的圖;
圖13A和13B是說明半導體裝置的方塊圖的圖;
圖14是說明信號線驅動電路的結構的圖;
圖15是說明信號線驅動電路的工作的時序圖;
圖16是說明信號線驅動電路的工作的時序圖;
圖17是說明移位寄存器的結構的圖;
圖18是說明圖17所示的正反器的連接結構的圖;
圖19是說明半導體裝置的像素等效電路的圖;
圖20A至20C是說明半導體裝置的圖;
圖21A至21C是說明半導體裝置的圖;
圖22是說明半導體裝置的圖;
圖23A和23B是說明半導體裝置的圖;
圖24A和24B是說明電子紙的使用方式的例子的圖;
圖25是示出電子書籍的一例的外觀圖;
圖26A和26B是示出電視裝置及數位相框的例子的外觀圖;
圖27A和27B是示出遊戲機的例子的外觀圖;圖28是示出行動電話機的一例的外觀圖;圖29A和29B是說明半導體裝置的圖;圖30A和30B是說明半導體裝置的圖;圖31A和31B是說明半導體裝置的圖;以及圖32是說明半導體裝置的圖。
100...基板
101...閘極電極層
102...閘極絕緣層
103...半導體層
104a、104b...源區或汲區
105a、105b...源極電極層或汲極電極層
107...保護絕緣層
110...像素電極層
133...通道保護層
170...薄膜電晶體
185...共同電位線
190...共同電極層

Claims (20)

  1. 一種半導體裝置,包含:具有像素部和共同連接部的第一基板;具有第一導電層的第二基板;以及該第一基板與該第二基板之間的導電粒子,其中,該像素部包含:該第一基板上的閘極電極;該閘極電極上的第一絕緣層;該第一絕緣層上的第一氧化物半導體層;該第一氧化物半導體層的一部分上的第二絕緣層;該第一氧化物半導體層以及該第二絕緣層上的第二氧化物半導體層以及第三氧化物半導體層;該第一絕緣層以及該第二氧化物半導體層上的第二導電層;該第一絕緣層以及該第三氧化物半導體層上的第三導電層;該第二及第三導電層以及該第二絕緣層上的第三絕緣層,該第三絕緣層具有在該第三導電層上的第一接觸孔;以及該第三絕緣層上且經由該第一接觸孔電連接到該第三導電層的第四導電層,其中,該共同連接部包含:該第一基板上的該第一絕緣層;該第一絕緣層上的第五導電層; 具有在該第五導電層上的第二接觸孔的該第三絕緣層;以及該第三絕緣層上且經由該第二接觸孔電連接到該第五導電層的第六導電層,其中,該共同連接部中的該第六導電層經由該導電粒子電連接到該第一導電層,其中,該第二導電層、該第三導電層、以及該第五導電層由相同材料形成,且其中,該第四導電層和該第六導電層由相同材料形成,其中該第一氧化物半導體層的整個區與該閘極電極重疊,其中該半導體裝置包含源極電極佈線端子部,其包含:該第一基板上的第七導電層;該第七導電層上的該第一絕緣層;該第一絕緣層上的第八導電層;具有該第八導電層上的第三接觸孔的該第三絕緣層;以及該第三絕緣層上且經由該第三接觸孔電連接到該第八導電層的第九導電層,其中該第八導電層電連接到該第二導電層,且其中該第七導電層係在浮置狀態。
  2. 如申請專利範圍第1項的半導體裝置,其中該共同 連接部還包含夾在該第一絕緣層與該第五導電層之間的第四氧化物半導體層,以及其中,該第一氧化物半導體層和該第四氧化物半導體層由相同材料形成。
  3. 如申請專利範圍第1項的半導體裝置,其中該共同連接部還包含夾在該第一絕緣層與該第五導電層之間的第五氧化物半導體層,以及其中,該第二氧化物半導體層、該第三氧化物半導體層、以及該第五氧化物半導體層由相同材料形成。
  4. 一種半導體裝置,包含:具有像素部和共同連接部的第一基板;具有第一導電層的第二基板;以及在該第一基板與該第二基板之間的導電粒子,其中,該像素部包含:該第一基板上的閘極電極;該閘極電極上的第一絕緣層;該第一絕緣層上的第一氧化物半導體層;該第一氧化物半導體層的一部分上的第二絕緣層;該第一氧化物半導體層以及該第二絕緣層上的第二氧化物半導體層和第三氧化物半導體層;該第一絕緣層以及該第二氧化物半導體層上的第二導電層;該第一絕緣層以及該第三氧化物半導體層上的第 三導電層;該第二及第三導電層以及該第二絕緣層上的第三絕緣層,該第三絕緣層具有在該第三導電層上的第一接觸孔;以及該第三絕緣層上且經由該第一接觸孔電連接到該第三導電層的第四導電層,其中,該共同連接部包含:該第一基板上的第五導電層;具有第二接觸孔的該第一絕緣層,該第一絕緣層在該第五導電層上;以及該第一絕緣層上且經由該第二接觸孔電連接到該第五導電層的第六導電層,其中,該共同連接部中的該第六導電層經由該導電粒子電連接到該第一導電層,其中,該閘極電極以及該第五導電層由相同材料形成,其中,該第四導電層和該第六導電層由相同材料形成,其中該第一氧化物半導體層的整個區與該閘極電極重疊,其中該半導體裝置包含源極電極佈線端子部,其包含:該第一基板上的第七導電層;該第七導電層上的該第一絕緣層; 該第一絕緣層上的第八導電層;具有該第八導電層上的第三接觸孔的該第三絕緣層;以及該第三絕緣層上且經由該第三接觸孔電連接到該第八導電層的第九導電層,其中該第八導電層電連接到該第二導電層,且其中該第七導電層係在浮置狀態。
  5. 如申請專利範圍第4項的半導體裝置,其中該第二導電層以及該第三導電層包含Ti。
  6. 如申請專利範圍第4項的半導體裝置,其中該共同連接部還包含具有第四接觸孔的該第三絕緣層,其中,該第三絕緣層夾在該第一絕緣層與該第六導電層之間,且其中,該第六導電層經由該第二接觸孔以及該第四接觸孔電連接到該第五導電層。
  7. 一種半導體裝置,包含:具有像素部和共同連接部的第一基板;具有第一導電層的第二基板;以及該第一基板與該第二基板之間的導電粒子,其中,該像素部包含:該第一基板上的閘極電極;該閘極電極上的第一絕緣層;該第一絕緣層上的第一氧化物半導體層;在該第一氧化物半導體層的一部分上的第二絕緣層; 該第一氧化物半導體層以及該第二絕緣層上的第二氧化物半導體層以及第三氧化物半導體層;該第一絕緣層以及該第二氧化物半導體層上的第二導電層;該第一絕緣層以及該第三氧化物半導體層上的第三導電層;該第二及第三導電層以及該第二絕緣層上的第三絕緣層,該第三絕緣層具有在該第三導電層上的第一接觸孔;以及該第三絕緣層上且經由該第一接觸孔電連接到該第三導電層的第四導電層,其中,該共同連接部包含:該第一基板上的第五導電層;該第五導電層上的該第一絕緣層;該第一絕緣層上的第六導電層;具有在該第六導電層上的第二接觸孔的該第三絕緣層;以及該第三絕緣層上且經由該第二接觸孔電連接到該第六導電層的第七導電層,其中,該共同連接部中的該第七導電層經由該導電粒子電連接到該第一導電層,其中,該閘極電極以及該第五導電層由相同材料形成,其中,該第二導電層、該第三導電層、以及該第六導 電層由相同材料形成,其中,該第四導電層和該第七導電層由相同材料形成,其中該第一氧化物半導體層的整個區與該閘極電極重疊,其中該半導體裝置包含源極電極佈線端子部,其包含:該第一基板上的第八導電層;該第八導電層上的該第一絕緣層;該第一絕緣層上的第九導電層;具有該第九導電層上的第三接觸孔的該第三絕緣層;以及該第三絕緣層上且經由該第三接觸孔電連接到該第九導電層的第十導電層,其中該第九導電層電連接到該第二導電層,且其中該第八導電層係在浮置狀態。
  8. 如申請專利範圍第7項的半導體裝置,其中該共同連接部還包含夾在該第一絕緣層與該第六導電層之間的第四氧化物半導體層,以及其中,該第一氧化物半導體層和該第四氧化物半導體層由相同材料形成。
  9. 如申請專利範圍第7項的半導體裝置,其中該共同連接部還包含夾在該第一絕緣層與該第六導電層之間的第五氧化物半導體層,以及其中,該第二氧化物半導體層、該第三氧化物半導體 層、以及該第五氧化物半導體層由相同材料形成。
  10. 如申請專利範圍第1、4和7項中任一項的半導體裝置,其中該第一至第三氧化物半導體層包含銦、鎵及鋅。
  11. 如申請專利範圍第7項的半導體裝置,其中該第二導電層、該第三導電層、以及該第六導電層包含Ti。
  12. 如申請專利範圍第7項的半導體裝置,其中該第五導電層的電位與該第六導電層的電位彼此不同。
  13. 如申請專利範圍第1、4和7項中任一項的半導體裝置,其中該第一氧化物半導體層具有比該第二以及第三氧化物半導體層更高的氧濃度。
  14. 一種半導體裝置,包含:具有像素部和共同連接部的第一基板;具有第一導電層的第二基板;以及該第一基板與該第二基板之間的導電粒子,其中,該像素部包含:該第一基板上的閘極電極;該閘極電極上的第一絕緣層;該第一絕緣層上的氧化物半導體層;該氧化物半導體層的一部分上的第二絕緣層;該氧化物半導體層上的第二導電層;該氧化物半導體層上的第三導電層;該第二及第三導電層以及該第二絕緣層上的第三絕緣層,該第三絕緣層具有在該第三導電層上的第一接觸 孔;以及該第三絕緣層上且經由該第一接觸孔電連接到該第三導電層的第四導電層,其中,該共同連接部包含:該第一基板上的該第一絕緣層;該第一絕緣層上的第五導電層;在該第五導電層上的該第三絕緣層;以及該第三絕緣層上且電連接到該第五導電層的第六導電層,其中,該共同連接部中的該第六導電層經由該導電粒子電連接到該第一導電層,其中,該第二導電層、該第三導電層、以及該第五導電層由相同材料形成,其中,該第四導電層和該第六導電層由相同材料形成,其中該第一氧化物半導體層的整個區與該閘極電極重疊,其中該半導體裝置包含源極電極佈線端子部,其包含:該第一基板上的第七導電層;該第七導電層上的該第一絕緣層;該第一絕緣層上的第八導電層;具有該第八導電層上的第三接觸孔的該第三絕緣層;以及 該第三絕緣層上且經由該第三接觸孔電連接到該第八導電層的第九導電層,其中該第八導電層電連接到該第二導電層,且其中該第七導電層係在浮置狀態。
  15. 如申請專利範圍第14項的半導體裝置,其中該氧化物半導體層包含銦、鎵及鋅。
  16. 如申請專利範圍第1或14項的半導體裝置,其中該第二導電層、該第三導電層、以及該第五導電層包含Ti。
  17. 如申請專利範圍第1、4、7和14項中任一項的半導體裝置,其中該導電粒子包含在密封劑中,以及其中,該第一基板使用該密封劑固定到該第二基板。
  18. 如申請專利範圍第14項的半導體裝置,其中該共同連接部還包含夾在該第一基板與該第一絕緣層之間的第十導電層,以及其中,該閘極電極和該第十導電層由相同材料形成。
  19. 如申請專利範圍第18項的半導體裝置,其中該第五導電層電連接到該第七導電層。
  20. 如申請專利範圍第14項的半導體裝置,其中該第三絕緣層包含第四接觸孔,且其中該第五導電層經由該第四接觸孔電連接到該第六導電層。
TW098131227A 2008-09-19 2009-09-16 半導體裝置 TWI545755B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241307 2008-09-19

Publications (2)

Publication Number Publication Date
TW201021211A TW201021211A (en) 2010-06-01
TWI545755B true TWI545755B (zh) 2016-08-11

Family

ID=42036713

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104118119A TWI596781B (zh) 2008-09-19 2009-09-16 半導體裝置
TW098131227A TWI545755B (zh) 2008-09-19 2009-09-16 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104118119A TWI596781B (zh) 2008-09-19 2009-09-16 半導體裝置

Country Status (6)

Country Link
US (3) US9478597B2 (zh)
JP (10) JP5567809B2 (zh)
KR (10) KR102187427B1 (zh)
CN (2) CN102160104B (zh)
TW (2) TWI596781B (zh)
WO (1) WO2010032629A1 (zh)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI659474B (zh) * 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102111264B1 (ko) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR102443297B1 (ko) * 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043203A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011055644A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102094131B1 (ko) * 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
KR102344452B1 (ko) 2010-04-23 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
KR101894897B1 (ko) * 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011155502A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2587472B1 (en) * 2010-06-24 2020-11-11 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
KR101801960B1 (ko) * 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
JP5330603B2 (ja) * 2010-08-07 2013-10-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI408753B (zh) * 2010-08-27 2013-09-11 Au Optronics Corp 薄膜電晶體的製造方法
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
JP2012256012A (ja) 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
KR20120039947A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP5707914B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
TWM421516U (en) 2011-07-05 2012-01-21 Chunghwa Picture Tubes Ltd Top-gate type transistor array substrate
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013069683A1 (ja) 2011-11-07 2013-05-16 王子ホールディングス株式会社 静電容量式タッチパネル付き表示装置、静電容量式タッチパネル
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013126698A2 (en) * 2012-02-22 2013-08-29 Massachusetts Institute Of Technology Flexible high-voltage thin film transistors
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102273603B1 (ko) 2012-05-11 2021-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기, 기억 매체, 프로그램, 및 표시 방법
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
DE112013005331T5 (de) 2012-11-08 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Metalloxidfilm und Verfahren zur Bildung eines Metalloxidfilms
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
KR101978779B1 (ko) * 2012-12-18 2019-05-15 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6199056B2 (ja) * 2013-03-22 2017-09-20 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
KR102090703B1 (ko) * 2013-05-21 2020-04-16 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
CN103489882A (zh) * 2013-10-17 2014-01-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9613990B2 (en) * 2013-12-10 2017-04-04 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN103676235A (zh) * 2013-12-13 2014-03-26 句容骏成电子有限公司 一种液晶显示器及其制备方法
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6188614B2 (ja) * 2014-03-27 2017-08-30 富士フイルム株式会社 積層体、保護層形成用組成物、キット、および、半導体デバイスの製造方法
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102244310B1 (ko) * 2014-08-01 2021-04-27 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102184904B1 (ko) * 2014-08-28 2020-12-02 엘지디스플레이 주식회사 유기발광표시패널 및 표시장치
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Joled 表示装置および電子機器
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10147749B2 (en) * 2015-04-13 2018-12-04 Carestream Health, Inc. Reduction of TFT instability in digital x-ray detectors
TWI559233B (zh) * 2015-08-17 2016-11-21 速博思股份有限公司 雙基板指紋辨識裝置
KR102592992B1 (ko) * 2016-07-30 2023-10-23 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
CN108121933B (zh) * 2016-11-28 2022-02-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
KR102418612B1 (ko) 2018-01-03 2022-07-08 엘지전자 주식회사 이동 단말기
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
KR102494122B1 (ko) * 2018-03-21 2023-02-02 삼성전자주식회사 반도체 소자
TWI674525B (zh) * 2018-08-14 2019-10-11 友達光電股份有限公司 抗反射整合觸控顯示面板
CN117316973A (zh) 2018-09-07 2023-12-29 株式会社半导体能源研究所 显示装置、显示模块及电子设备
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN111856832B (zh) * 2019-04-23 2024-09-10 元太科技工业股份有限公司 反射式主动元件阵列基板及其制作方法与反射式显示设备
CN110137185B (zh) * 2019-05-28 2021-01-22 昆山国显光电有限公司 阵列基板及其制作方法
CN110718467B (zh) * 2019-09-24 2021-12-03 Tcl华星光电技术有限公司 一种tft阵列基板的制作方法
CN110828514B (zh) * 2019-10-25 2022-03-08 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20210086345A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
US12113115B2 (en) * 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same

Family Cites Families (211)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2665223B2 (ja) * 1987-08-25 1997-10-22 シャープ株式会社 半導体集積回路装置
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2811976B2 (ja) * 1991-02-26 1998-10-15 トヨタ自動車株式会社 酸化物半導体ガスセンサ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3281167B2 (ja) 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JP3331800B2 (ja) * 1995-02-08 2002-10-07 エルジー フィリップス エルシーディー カンパニー リミテッド 電子素子及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
WO1997013177A1 (en) * 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3663261B2 (ja) 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US5936292A (en) 1997-06-17 1999-08-10 Nec Corporation Structure of thin film transistor and gate terminal having a capacitive structure composed of the TFT elements
JP3226836B2 (ja) 1997-06-26 2001-11-05 日本電気株式会社 液晶表示装置及びその製造方法
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPH11160267A (ja) * 1997-11-27 1999-06-18 Hochiki Corp 感応膜アレイ型ガス検出器
JP3536639B2 (ja) 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000105390A (ja) 1998-07-31 2000-04-11 Casio Comput Co Ltd 表示パネル及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3767221B2 (ja) 1999-01-11 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6566381B1 (en) 1999-03-03 2003-05-20 The Procter & Gamble Company Hetero-substituted metalloprotease inhibitors
KR20000066953A (ko) 1999-04-22 2000-11-15 김영환 액정 패널의 데이터 패드부
JP3916349B2 (ja) 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP4075220B2 (ja) 1999-06-22 2008-04-16 カシオ計算機株式会社 表示パネル及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP4455704B2 (ja) 1999-10-28 2010-04-21 シャープ株式会社 液晶表示装置及び画素欠陥修復方法
JP4584387B2 (ja) 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
JP2001330860A (ja) 2000-02-28 2001-11-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP4769997B2 (ja) 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機el装置、有機el装置の製造方法
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP2005338877A (ja) * 2000-06-05 2005-12-08 Semiconductor Energy Lab Co Ltd 発光装置
US7339317B2 (en) 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002023662A (ja) 2000-07-11 2002-01-23 Seiko Epson Corp 電気光学装置及び電子機器
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
FR2812863B1 (fr) * 2000-08-10 2002-12-13 Maco Pharma Sa Procede et installation de manipulation automatique de systemes a poches
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002277892A (ja) 2001-03-22 2002-09-25 Casio Comput Co Ltd 液晶表示素子
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US20030122987A1 (en) 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3819793B2 (ja) 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
KR100531591B1 (ko) * 2002-06-17 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4747139B2 (ja) 2002-11-15 2011-08-17 Nec液晶テクノロジー株式会社 液晶表示装置の製造方法
TWI232991B (en) 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951351B1 (ko) * 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
US7123332B2 (en) 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
JP2004361937A (ja) 2003-05-12 2004-12-24 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4374950B2 (ja) 2003-08-29 2009-12-02 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP4969041B2 (ja) 2004-01-26 2012-07-04 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4578826B2 (ja) 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP4785415B2 (ja) 2004-05-14 2011-10-05 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置の作製方法
KR101086478B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4854994B2 (ja) 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR101119184B1 (ko) 2005-02-22 2012-03-22 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101159318B1 (ko) 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007024963A (ja) * 2005-07-12 2007-02-01 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019249A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20070020923A (ko) 2005-08-17 2007-02-22 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101283388B (zh) 2005-10-05 2011-04-13 出光兴产株式会社 Tft基板及tft基板的制造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101219046B1 (ko) 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101201068B1 (ko) * 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR101231842B1 (ko) * 2005-12-29 2013-02-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
EP1981085A4 (en) 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Tft基板及びtft基板の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007248694A (ja) * 2006-03-15 2007-09-27 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
JP2007293072A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101244593B1 (ko) * 2006-05-02 2013-03-25 엘지디스플레이 주식회사 평판표시장치 및 그 제조방법
KR20070109192A (ko) 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
TWI585498B (zh) * 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI427682B (zh) 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
KR101279509B1 (ko) 2006-07-31 2013-06-28 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5230145B2 (ja) 2006-08-29 2013-07-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US7736936B2 (en) 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
CN100580936C (zh) * 2006-10-04 2010-01-13 三菱电机株式会社 显示装置及其制造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR20080043092A (ko) * 2006-11-13 2008-05-16 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2008145768A (ja) 2006-12-11 2008-06-26 Sharp Corp アクティブマトリクス基板
US8058675B2 (en) 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP2018174326A (ja) 2018-11-08
JP5496405B2 (ja) 2014-05-21
CN102160104A (zh) 2011-08-17
KR20210118250A (ko) 2021-09-29
KR101670695B1 (ko) 2016-10-31
JP5393911B2 (ja) 2014-01-22
KR101827333B1 (ko) 2018-02-09
KR102305881B1 (ko) 2021-09-28
KR101609557B1 (ko) 2016-04-06
KR20200133013A (ko) 2020-11-25
JP5661162B2 (ja) 2015-01-28
US20100072467A1 (en) 2010-03-25
KR102413263B1 (ko) 2022-06-27
KR20180125043A (ko) 2018-11-21
JP2014064008A (ja) 2014-04-10
KR102187427B1 (ko) 2020-12-08
JP2020115552A (ja) 2020-07-30
KR20110081972A (ko) 2011-07-15
KR20180015282A (ko) 2018-02-12
KR20140108601A (ko) 2014-09-11
JP5567809B2 (ja) 2014-08-06
KR102275487B1 (ko) 2021-07-12
JP2016187033A (ja) 2016-10-27
KR101563527B1 (ko) 2015-10-27
US20220020841A1 (en) 2022-01-20
JP2024016025A (ja) 2024-02-06
CN103545342B (zh) 2018-01-26
JP2014090175A (ja) 2014-05-15
KR101920196B1 (ko) 2018-11-20
KR20160121619A (ko) 2016-10-19
CN102160104B (zh) 2013-11-06
KR20130025973A (ko) 2013-03-12
JP2015109444A (ja) 2015-06-11
JP2010098304A (ja) 2010-04-30
JP2013225676A (ja) 2013-10-31
TW201535753A (zh) 2015-09-16
US20170040409A1 (en) 2017-02-09
KR20190123809A (ko) 2019-11-01
JP2022068149A (ja) 2022-05-09
US9478597B2 (en) 2016-10-25
JP7362798B2 (ja) 2023-10-17
WO2010032629A1 (en) 2010-03-25
CN103545342A (zh) 2014-01-29
TWI596781B (zh) 2017-08-21
JP5927278B2 (ja) 2016-06-01
JP6333883B2 (ja) 2018-05-30
KR102150275B1 (ko) 2020-09-01
US11139359B2 (en) 2021-10-05
TW201021211A (en) 2010-06-01
KR20200098728A (ko) 2020-08-20

Similar Documents

Publication Publication Date Title
TWI545755B (zh) 半導體裝置
TWI453885B (zh) 顯示裝置
TWI550859B (zh) 半導體裝置和其製造方法
TWI502703B (zh) 顯示裝置及其製造方法
TWI481036B (zh) 半導體裝置及半導體裝置的製造方法
TWI467698B (zh) 顯示裝置
TWI582935B (zh) 顯示裝置
TWI502739B (zh) 半導體裝置及其製造方法
TWI489608B (zh) 顯示裝置及其製造方法