JP5809318B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5809318B2
JP5809318B2 JP2014087025A JP2014087025A JP5809318B2 JP 5809318 B2 JP5809318 B2 JP 5809318B2 JP 2014087025 A JP2014087025 A JP 2014087025A JP 2014087025 A JP2014087025 A JP 2014087025A JP 5809318 B2 JP5809318 B2 JP 5809318B2
Authority
JP
Japan
Prior art keywords
thin film
layer
electrode
film transistor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014087025A
Other languages
English (en)
Other versions
JP2014195084A (ja
Inventor
山崎　舜平
舜平 山崎
坂田　淳一郎
淳一郎 坂田
哲紀 丸山
哲紀 丸山
裕己 井本
裕己 井本
裕治 淺野
裕治 淺野
純一 肥塚
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014087025A priority Critical patent/JP5809318B2/ja
Publication of JP2014195084A publication Critical patent/JP2014195084A/ja
Application granted granted Critical
Publication of JP5809318B2 publication Critical patent/JP5809318B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明はチャネル形成領域に酸化物半導体膜を用いた半導体装置およびその作製方法に関
する。例えば、薄膜トランジスタや、薄膜トランジスタを有する液晶表示パネルに代表さ
れる電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に
関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および半導体素子を利用する電子機器は全て半導
体装置である。
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（以下、ＴＦＴという）
からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や
発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型
の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、画素数が
増えた場合に単純マトリクス方式に比べて低電圧駆動できるので有利である。
また、チャネル形成領域に酸化物半導体を用いて薄膜トランジスタ（ＴＦＴ）などを作製
し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、チャネル形成
領域にＺｎＯを用いる薄膜トランジスタや、チャネル形成領域にインジウム、ガリウム、
及び亜鉛を含む酸化物を用いる薄膜トランジスタをその例に挙げることができる。また、
透光性を有する基板上に、これらのチャネル形成領域に酸化物半導体を用いた薄膜トラン
ジスタを形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許
文献２などで開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
チャネル形成領域に酸化物半導体を用いる薄膜トランジスタには、動作速度が速く、製造
工程が比較的簡単であり、十分な信頼性であることが求められている。
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極を含む導電層は、低
抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗
による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵
抗値の低い金属材料を用いることが望ましい。しかし、金属材料からなるソース電極及び
ドレイン電極と、酸化物半導体層とが直接接する薄膜トランジスタ構造とすると、コンタ
クト抵抗が高くなる恐れがある。なお、コンタクト抵抗が高くなる原因は、ソース電極及
びドレイン電極と、酸化物半導体層との接触面でショットキー接合が形成されることが要
因の一つと考えられる。
本発明の一態様は、チャネル形成領域の酸化物半導体層とソース電極及びドレイン電極の
コンタクト抵抗を低減した半導体装置およびその作製方法を提供することを課題の一つと
する。
また、酸化物半導体を用いる半導体装置の電気特性のバラツキを低減することも課題の一
つとする。例えば、液晶表示装置や有機発光素子を用いた表示装置においては、その半導
体装置のトランジスタ特性のバラツキに起因する表示ムラが発生する恐れがある。特に、
発光素子を有する表示装置においては、画素電極に一定の電流が流れるように配置された
ＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオン電流
（Ｉｏｎ）のバラツキが大きい場合、画素に配置された発光素子の発光輝度にバラツキが
生じる恐れがある。以上、本発明の一態様は上記課題の少なくとも一つを解決することを
目的とする。
本明細書中で用いる酸化物半導体の一例は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記さ
れる。当該酸化物半導体からなる薄膜をチャネル形成領域に用いて薄膜トランジスタを作
製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複
数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａ
とＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体に
おいて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金
属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄
膜をインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜もしくはＩｎ−Ｇａ−Ｚｎ−
Ｏ系非単結晶膜とも呼ぶ。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜に含まれるナトリウ
ム（Ｎａ）の濃度は５×１０１８／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下で
ある。
また、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガ
スを含む雰囲気中でスパッタリングして、インジウム、ガリウム、及び亜鉛を含む酸窒化
物膜を成膜し、さらに当該酸窒化物膜を加熱処理することにより、優れた導電膜を得るこ
とができる。
そこで、チャネル形成領域にインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用
い、当該酸化物半導体層とソース電極およびドレイン電極の間にインジウム、ガリウム、
及び亜鉛を含む酸窒化物を含むバッファ層を挿入して、薄膜トランジスタのコンタクト抵
抗を低減すればよい。
なお、インジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを、窒素ガ
スを含む雰囲気中でスパッタリングして成膜した、インジウム、ガリウム、及び亜鉛を含
む酸窒化物膜において、成膜雰囲気中の窒素ガス濃度が高いほど、当該酸窒化物膜の組成
に占める窒素の割合が増加し、酸素の割合が減少する。このことから、窒素原子は主に酸
素原子を置換しており、価数の異なる窒素原子が酸素原子を置換することで導電性を発現
していると言える。
本発明の半導体装置の一様態は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層
を有する半導体装置であって、半導体層とソース電極及びドレイン電極との間にインジウ
ム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層を設けた薄膜トランジスタおよびそ
の作製方法を含むことを要旨とする。
本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上で
ゲート電極と重畳する酸化物半導体層と、酸化物半導体層上でゲート電極と端部が重畳す
る第１電極及び第２電極を有する。また、酸化物半導体層と第１電極に接してその間に第
１バッファ層を有し、酸化物半導体層と第２電極に接してその間に第２バッファ層を有す
る。そして、第１バッファ層及び第２バッファ層がインジウム、ガリウム、亜鉛、酸素及
び窒素を含む薄膜トランジスタである。
また本発明の一態様は、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上でゲート電極
と端部が重畳する第１電極及び第２電極と、第１電極上に第１バッファ層と、第２電極上
に第２バッファ層と、第１電極及び第２電極の端部に重畳する酸化物半導体層を有する。
また、酸化物半導体層は第１電極及び第２電極の側面と、第１バッファ層及び第２バッフ
ァ層の上面と側面に接し、第１バッファ層及び第２バッファ層がインジウム、ガリウム、
亜鉛、酸素及び窒素を含む薄膜トランジスタである。
また本発明の一態様は、バッファ層が含む酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ
）が、５原子％以上８０原子％以下である上記の薄膜トランジスタである。
また本発明の一態様は、酸化物半導体層がインジウム、ガリウム、亜鉛を含む、上記の薄
膜トランジスタである。
また本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形
成し、ゲート絶縁膜上にゲート電極と重畳するインジウム、ガリウム、及び亜鉛を含む酸
化物半導体層を形成し、酸化物半導体層上にバッファ層を形成し、バッファ層上に第１電
極及び第２電極を形成する半導体装置の作製方法である。なお、バッファ層は窒素ガスを
含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットをス
パッタリングして形成する。
また本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形
成し、ゲート絶縁膜上にゲート電極と端部が重畳する第１電極及び第２電極を形成し、第
１電極及び第２電極上にバッファ層を形成し、バッファ層上にインジウム、ガリウム、及
び亜鉛を含む酸化物半導体層を形成する半導体装置の作製方法である。なお、バッファ層
は窒素ガスを含む雰囲気でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするタ
ーゲットをスパッタリングして形成する。
本発明の一態様によって、寄生抵抗が小さくオン・オフ比の高い薄膜トランジスタを得る
ことができる。よって、電気特性が高く信頼性のよい半導体装置を提供できる。
本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置の作製工程を説明する断面図。 本発明の一態様の半導体装置の作製工程を説明する断面図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置の作製工程を説明する断面図。 本発明の一態様の半導体装置の作製工程を説明する断面図。 本発明の一態様の電子ペーパーの断面図。 本発明の一態様の半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１１に示すフリップフロップの接続構成を説明する図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置を説明する断面図。 本発明の一態様の半導体装置の画素等価回路を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 （Ａ）本発明の一態様の半導体装置の断面図、（Ｂ）等価回路図、（Ｃ）上面図。 エッチング廃液中に含まれる酸化物半導体の再利用サイクルを説明する図。 エッチング廃液中に含まれる酸化物半導体を再利用する工程を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態お
よび詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本
発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下
に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号
を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の薄膜トランジスタおよびその作製工程について説明する
。具体的には薄膜トランジスタを有する表示装置の画素部の作製工程について説明する。
図１に本実施の形態の薄膜トランジスタを示す。図１（Ａ）は上面図であり、図１（Ｂ）
は図１（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２で切断した断面図である。
図１に示す薄膜トランジスタ１５０の酸化物半導体層１１３は、相対する第１電極１１５
ａ及び第２電極１１５ｂの下にゲート絶縁膜を介してゲート電極１１１を被覆するように
設けられている。すなわち酸化物半導体層１１３は、ゲート電極１１１と重畳し、ゲート
絶縁膜１０２の上面部とバッファ層（１１４ａ、１１４ｂ）の下面部と接するように設け
られている。ここで、バッファ層１１４ａは第１電極１１５ａと酸化物半導体層１１３の
間に積層され、同様に、バッファ層１１４ｂは第２電極１１５ｂと酸化物半導体層１１３
の間に積層された構成を有している。
酸化物半導体層はＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜からなる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜の組成比は成膜条件により変化する。金属酸化物の組成比をＩｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（金属元素の組成比は、Ｉｎ：Ｇａ：Ｚｎ
＝１：１：０．５）を用い、スパッタリング法により成膜する。ここで、アルゴンガス流
量を４０ｓｃｃｍとした成膜条件を条件１とし、アルゴンガス流量を１０ｓｃｃｍ、酸素
流量を５ｓｃｃｍとした成膜条件を条件２とする。
異なる成膜条件で成膜した酸化物半導体膜の組成比を誘導結合プラズマ質量分析法（ＩＣ
Ｐ−ＭＳ ： Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）により測定したところ、代表的な酸化物半導体膜の組成比は、
条件１で成膜した場合はＩｎＧａ０．９５Ｚｎ０．４１Ｏ３．３３であり、条件２で成膜
した場合は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１である。
また、測定方法をラザフォード後方散乱分析法（ＲＢＳ ： Ｒｕｔｈｅｒｆｏｒｄ Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）に変えて定量化した代表的な
酸化物半導体膜の組成比は、条件１で成膜した場合はＩｎＧａ０．９３Ｚｎ０．４４Ｏ３
．４９であり、条件２で成膜した場合はＩｎＧａ０．９２Ｚｎ０．４５Ｏ３．８６である
。
なお、スパッタリング法で成膜した酸化物半導体膜は、２００℃〜５００℃、代表的には
３００〜４００℃で１０分〜１００分の熱処理が施される。Ｘ線回折法（ＸＲＤ：Ｘ−ｒ
ａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では、アモルファス構造が観察され、非単結
晶膜である。
バッファ層１１４ａは酸化物半導体層１１３と第１電極１１５ａに接してその間に設けら
れ、バッファ層１１４ｂは酸化物半導体層１１３と第２電極１１５ｂに接してその間に設
けられている。また、バッファ層（１１４ａ、１１４ｂ）はインジウム、ガリウム、及び
亜鉛を含む酸窒化物からなり、酸化物半導体層１１３よりも高い電気伝導率を有している
。それゆえ、本形態の薄膜トランジスタ１５０においてバッファ層（１１４ａ、１１４ｂ
）は、トランジスタのソース領域及びドレイン領域と同様の機能を発現する。
このように、酸化物半導体層１１３と第１電極１１５ａとの間及び酸化物半導体層１１３
と第２電極１１５ｂとの間に、酸化物半導体層よりも電気伝導率が高いバッファ層（１１
４ａ、１１４ｂ）を設けることで、薄膜トランジスタ１５０を安定に動作させることがで
きる。また、接合リークが低減し薄膜トランジスタ１５０の特性を向上できる。
次に、図１（Ａ）、（Ｂ）の薄膜トランジスタ１５０の作製方法を図２及び図３を用いて
説明する。
図２（Ａ）において、基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガ
ラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製され
る無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性
を有するプラスチック基板等を用いることができる。例えば、成分比としてホウ酸（Ｂ２
Ｏ３）よりも酸化バリウム（ＢａＯ）を多く含み、歪み点が７３０℃以上のガラス基板を
用いると好ましい。酸化物半導体層を７００℃程度の高温で熱処理する場合でも、ガラス
基板が歪まないで済むからである。
また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基
板１００がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）
、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世
代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍ
ｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８０
０ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６
０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第
１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
また、基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法
やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化
酸化珪素膜を単層、又は積層して形成すればよい。
次に、ゲート電極１１１を含むゲート配線と容量配線および端子部となる導電膜を成膜す
る。導電膜は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）などを用
いることができる。中でもアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で
形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の
課題があるので耐熱性導電性材料と組み合わせて導電膜を形成する。
導電膜としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）、ニッケル（Ｎｉ
）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、炭素（Ｃ
）、又はシリコン（Ｓｉ）などの元素が添加されたアルミニウムを主成分とする膜、これ
らの元素を主成分とする合金材料、もしくは化合物が添加されたアルミニウム合金を用い
ることが好ましい。
また、低抵抗な導電膜上に耐熱性導電材料からなる導電膜を積層して用いることもできる
。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）
、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から
選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合
金膜、または上述した元素を成分とする窒化物で形成する。
また、透明導電膜でもよく、材料としては酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―Ｓ
ｎＯ２、ＩＴＯと略記する）、珪素もしくは酸化珪素を含有したインジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛などを用いることもできる。
ゲート電極１１１となる導電膜は、スパッタリング法や真空蒸着法により、厚さ５０ｎｍ
以上３００ｎｍ以下で形成する。ゲート電極１１１となる導電膜の厚さを３００ｎｍ以下
とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、ゲート
電極１１１となる導電膜の厚さを５０ｎｍ以上とすることで、ゲート電極１１１の抵抗を
低減することが可能であり、大面積化が可能である。
なお、本実施の形態では基板１００全面に導電膜としてアルミニウムを第１成分とする膜
とチタン膜をスパッタリング法により積層して成膜する。
次いで、本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使
い、基板１００上に形成された導電膜の不要な部分をエッチングして除去して配線及び電
極（ゲート電極１１１を含むゲート配線、容量配線、及び端子）を形成する。このとき少
なくともゲート電極１１１の端部にテーパー形状が形成されるようにエッチングする。
次にゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２として利用できる絶縁膜として
は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、
窒化アルミニウム膜、酸化マグネシウム膜、酸化イットリウム膜、酸化ハフニウム膜、酸
化タンタル膜をその例に挙げることができる。
ここで酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであっ
て、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５
原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜
とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸
素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５
〜２５原子％の範囲で含まれるものをいう。
ゲート絶縁膜１０２は単層であっても、絶縁膜を２層または３層積層して形成してもよい
。例えば、基板に接するゲート絶縁膜１０２を窒化珪素膜、または窒化酸化珪素膜を用い
て形成すると、基板１００とゲート絶縁膜１０２の密着力が高まり、また、基板１００か
らの不純物が酸化物半導体層１１３に拡散するのを防止することが可能であり、さらにゲ
ート電極１１１を含む導電層の酸化を防止できる。即ち、膜剥れを防止することができる
と共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。
また、ゲート絶縁膜１０２の厚さは５０〜２５０ｎｍとする。ゲート絶縁膜１０２の厚さ
が５０ｎｍ以上であると、ゲート電極１１１を含む導電層の凹凸を被覆できるため好まし
い。
本実施の形態では、ゲート絶縁膜１０２としてプラズマＣＶＤ法またはスパッタリング法
により１００ｎｍの厚みの酸化珪素膜を成膜する。この段階での断面図を図２（Ａ）に示
す。
次に、酸化物半導体膜を形成する前のゲート絶縁膜１０２にプラズマ処理を行ってもよい
。本実施の形態では、基板を搬入したスパッタリング装置に酸素ガスとアルゴンガスを導
入し、プラズマを発生させ、露出しているゲート絶縁膜１０２の表面に逆スパッタを行い
、酸素ラジカル、酸素等を照射する。こうして、表面に付着しているゴミを除去する。
プラズマ処理を施したゲート絶縁膜１０２を大気に曝すことなく、その上に酸化物半導体
膜を成膜する。プラズマ処理されたゲート絶縁膜１０２を大気に曝すことなく酸化物半導
体膜を成膜することは、ゲート絶縁膜１０２と酸化物半導体膜の界面にゴミや水分を付着
させない点で有効である。なお、酸化物半導体膜の成膜は、先に逆スパッタを行ったチャ
ンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、
先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
本実施の形態では、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット
（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、酸化物半導
体膜を成膜する。成膜方法としてスパッタリング法を用い、基板とターゲットの間との距
離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲
気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布
も均一となるために好ましい。酸化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本
実施の形態では酸化物半導体膜の膜厚は、１００ｎｍとする。
バッファ層はインジウム、ガリウム、及び亜鉛を含む導電性酸窒化物を用いる。バッファ
層に用いるインジウム、ガリウム、及び亜鉛を含む酸窒化物中の酸素（Ｏ）に対する窒素
（Ｎ）の割合（Ｎ／Ｏ）は、５原子％以上８０原子％以下の範囲、好ましくは、１０原子
％以上５０原子％以下の範囲とする。バッファ層に用いるインジウム、ガリウム、及び亜
鉛を含む導電性酸窒化物膜は、窒素を含む雰囲気でインジウム、ガリウム、及び亜鉛を含
む酸化物を成分とするターゲットを用いて、スパッタリング法により成膜し、加熱処理し
て形成できる。
本実施の形態では、直径１２インチのインジウム、ガリウム及び亜鉛を含む酸化物を焼結
したターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とター
ゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴ
ンおよび窒素の混合ガス雰囲気下で成膜する。酸窒化物膜の膜厚は２ｎｍ〜１００ｎｍと
する。混合ガスの総流量を４０ｓｃｃｍとして、窒素ガスを１ｓｃｃｍから４０ｓｃｃｍ
の範囲で混合して成膜する。本実施の形態ではバッファ層に用いる導電性酸窒化物膜の膜
厚は５ｎｍとする。
また、望ましくは酸化物半導体膜を成膜後に大気に曝すことなく、酸窒化物膜を連続して
成膜する。本実施の形態では複数の成膜室がロードロック室で分離され、搬送室を介して
接続されたマルチチャンバー型のスパッタリング装置を用いて、酸化物半導体膜と酸窒化
物膜を異なる成膜室で成膜する形態を説明する。なお、同じ成膜室で成膜雰囲気を変えて
酸化物半導体膜と酸窒化物膜を成膜することもできる。具体的には、アルゴン又は酸素を
含む雰囲気下で酸化物半導体膜を成膜し、アルゴンおよび窒素の混合ガス雰囲気下で導電
性酸窒化物膜を成膜することができる。また、同じ組成のターゲットを異なる成膜雰囲気
でスパッタリングして、酸化物半導体膜と酸窒化物膜を作り分けることもできる。同じ成
膜室で成膜雰囲気を変えて酸化物半導体膜と酸窒化物膜を作り分けると、基板を他の成膜
室へ搬送する必要がないため、製造時間を短縮できるだけでなく、小型の成膜装置を利用
できる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一と
なるために好ましい。
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜に含まれる窒素の割合が少なすぎると
、加熱処理を施してもキャリアの生成が不足するため、電気伝導率を十分に高めることが
できない。また、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜に含まれる窒素の割
合が多すぎると、加熱処理を施しても欠陥が増えるため、電気伝導率を十分に高めること
ができない。このような理由から、バッファ層となるインジウム、ガリウム、及び亜鉛を
含む酸窒化物膜の酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）には適正な範囲が存在
する。
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は電気伝導率を高めるために成膜後に
加熱処理を施す必要がある。加熱処理は２００℃〜６００℃、代表的には３００℃〜５０
０℃の加熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または
大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸窒化物膜を構成し
ているＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の原子レベルの再配列が行われる。この熱
処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニール
も含む）は重要である。なお、導電性酸窒化物膜の熱処理は成膜後であればいつ行っても
良い。例えば、後に実施する酸化物半導体膜への加熱処理が、導電性酸窒化物膜の熱処理
を兼ねても良く、例えば後に形成する画素電極１２８の後に、導電性酸窒化物膜の熱処理
を行ってもよい。
次に、第２のフォトマスクを用いて形成したレジストマスク１３１を使い、エッチングに
より酸化物半導体膜およびバッファ層１１４となる酸窒化物膜の不要な部分を除去する。
本実施の形態ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不
要な部分を除去する。なお、酸化物半導体膜およびバッファ層１１４となる酸窒化物膜の
エッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この
段階での断面図を図２（Ｂ）に示す。
次に、バッファ層１１４とゲート絶縁膜１０２の上に、導電膜１０５をスパッタリング法
や真空蒸着法で形成する。導電膜１０５の材料としては、ゲート電極１１１の説明で例示
したものと同じ材料を使うことができる。また、２００℃〜６００℃の熱処理を行う場合
には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
本実施の形態では、導電膜１０５としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアル
ミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。
また、導電膜１０５は、２層構造としてもよく、アルミニウムを第１成分とする膜上にチ
タン膜を積層してもよい。また、導電膜１０５は、シリコンを含むアルミニウムを第１成
分とする膜からなる単層構造や、チタン膜の単層構造としてもよい。この段階での断面図
を図２（Ｃ）に示す。
次に、第３のフォトマスクを用いて形成したレジストマスク１３２を使い、エッチングに
より導電膜１０５の不要な部分を除去して配線及び電極（信号線、容量配線、第１電極１
１５ａ及び第２電極１１５ｂを含む電極及び端子）を形成する（図３（Ａ）参照）。この
際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。本実施
の形態では、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチン
グによりＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングして第１電極１１５ａ及び第
２電極１１５ｂを形成する。
次に、導電膜１０５のエッチングと同じレジストマスク１３２を用いて、バッファ層１１
４をエッチングする。本実施の形態では導電膜のエッチングに引き続きドライエッチング
により、不要な部分を除去してバッファ層１１４ａ、１１４ｂを形成する。なお、ここで
のエッチングはドライエッチングに限定されず、ウェットエッチングを用いてもよい。ウ
ェットエッチングは例えばＩＴＯ０７Ｎ（関東化学社製）を用いることができる。また、
エッチング条件にもよるがバッファ層１１４のエッチング工程において、酸化物半導体層
１１３の露出領域も一部エッチングされる。よってバッファ層１１４ａ、１１４ｂと重な
っていない酸化物半導体層１１３の一部は図３（Ａ）に示すように膜厚の薄い領域となる
。
次いで露出した酸化物半導体層１１３にプラズマ処理を行う。プラズマ処理を行うことに
より、酸化物半導体層１１３に生じたエッチングによるダメージを回復することができる
。プラズマ処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、酸素を含むＨｅ、または酸
素を含むＡｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加え
た雰囲気下で行ってもよい。なお、プラズマ処理は、無バイアスで行うことが好ましい。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。本実施の形態では炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間
の熱処理を行う。この熱処理により酸化物半導体膜を構成しているＩｎ−Ｇａ−Ｚｎ−Ｏ
系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害
する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱
処理を行うタイミングは、酸化物半導体膜の成膜後であれば特に限定されず、例えば後に
形成する画素電極１２８の後に行ってもよい。
以上の工程で酸化物半導体層１１３をチャネル形成領域とする薄膜トランジスタ１５０が
作製できる。
次いで、薄膜トランジスタ１５０を覆う層間絶縁膜１０９を形成する。層間絶縁膜１０９
はスパッタリング法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シ
リコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化タンタル膜などを用いること
ができる。
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使っ
て、層間絶縁膜１０９をエッチングして、配線や第２電極１１５ｂに達するコンタクトホ
ール（１２４、１２５）を形成する。なお、マスク数を削減するため、同じレジストマス
クを用いてさらにゲート絶縁膜１０２をエッチングして配線１１８に達するコンタクトホ
ール１２６を形成することが好ましい。この段階での断面図を図３（Ｂ）に示す。
次いで、レジストマスクを除去した後、ゲート電極１１１、第１電極１１５ａ及び第２電
極１１５ｂに次ぐ画素電極１２８となる透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。こ
のような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチ
ングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化
亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第５のフォトマスクを用いて形成したレジストマスクを使って、透明導電膜をエッ
チングして、不要な部分を除去して画素電極１２８を形成する。また、ゲート絶縁膜１０
２及び層間絶縁膜１０９を誘電体として、容量配線１２３と画素電極１２８とで保持容量
部を形成できる。また、端子部に透明導電膜を残し、ＦＰＣとの接続に用いる電極または
配線や、ソース配線の入力端子として機能する接続用の端子電極を形成する。この段階で
の断面図を図３（Ｃ）に示す。
こうして、薄膜トランジスタに画素電極を形成すると、ｎチャネル型薄膜トランジスタを
有する表示装置の画素部を作製できる。本実施の形態で例示した薄膜トランジスタは、酸
化物半導体層よりも電気伝導率が高いインジウム、ガリウム、及び亜鉛を含んだ導電性酸
窒化物を用いたバッファ層を介して酸化物半導体層と第１の電極及び第２の電極が電気的
に接続する構成を有しているので、安定動作が可能になる。それにより、表示装置の機能
を高め、動作の安定化を図ることができる。すなわち、本実施の形態に示した工程に従え
ば、表示装置の機能を高め動作の安定化を図ったアクティブマトリクス型の表示装置用基
板を作製できる。
（実施の形態２）
本実施の形態では、半導体装置の薄膜トランジスタおよびその作製工程について説明する
。具体的には薄膜トランジスタを有する表示装置の画素部の作製工程について説明する。
図４に本実施の形態の薄膜トランジスタを示す。図４（Ａ）は平面図であり、図４（Ｂ）
は図４（Ａ）におけるＡ１−Ａ２およびＢ１−Ｂ２で切断した断面図である。
図４（Ａ）及び（Ｂ）に示す薄膜トランジスタ１５１は、基板１００上にゲート電極１１
１が形成され、ゲート電極１１１上にゲート絶縁膜１０２が形成され、ソース電極及びド
レイン電極となる第１電極１１５ａ及び第２電極１１５ｂが端部をゲート電極１１１に重
畳してゲート絶縁膜１０２上に形成されている。酸化物半導体層１１３は、ゲート電極１
１１と重畳し、ゲート絶縁膜１０２、第１電極１１５ａ及び第２電極１１５ｂの側面部と
、第１電極１１５ａ及び第２電極１１５ｂ上に形成されたバッファ層（１１４ａ、１１４
ｂ）の側面部と上面部と接するように設けられている。
言い換えると、薄膜トランジスタ１５１を含む全領域においてゲート絶縁膜１０２が存在
し、ゲート絶縁膜１０２と基板１００の間にはゲート電極１１１が設けられている。ゲー
ト絶縁膜１０２上にはソース電極及びドレイン電極となる第１電極１１５ａ及び第２電極
１１５ｂと配線が設けられ、第１電極１１５ａ及び第２電極１１５ｂ上には酸化物半導体
層１１３が設けられ、酸化物半導体層１１３と第１電極１１５ａの間にはバッファ層１１
４ａが設けられ、酸化物半導体層１１３と第２電極１１５ｂの間にはバッファ層１１４ｂ
が設けられ、配線は酸化物半導体層の外周部より外側に延在している。
本実施の形態では、薄膜トランジスタ１５１のソース領域及びドレイン領域は、ゲート絶
縁膜１０２側から第１電極１１５ａとバッファ層１１４ａと酸化物半導体層１１３が積層
された構造と、第２電極１１５ｂとバッファ層１１４ｂと酸化物半導体層１１３が積層さ
れた構造を有している。
次に、図４の薄膜トランジスタ１５１の作製方法を図５及び図６を用いて説明する。
本実施の形態で用いる基板１００は、実施の形態１と同様の基板を使うことができる。ま
た下地膜として絶縁膜を形成しても良い。
ゲート電極１１１となる導電膜は、実施の形態１と同様の方法で形成する。本実施の形態
では、ゲート電極１１１となる導電膜としてアルミニウムを第１成分とする膜とチタン膜
をスパッタリング法により積層した導電膜を用いる。次に本実施の形態における第１のフ
ォトマスクを用いて形成したレジストマスクを使い、基板１００上に形成された導電膜の
不要な部分をエッチングして除去して配線及び電極（ゲート電極１１１を含むゲート配線
、容量配線、及び端子）を形成する。このとき少なくともゲート電極１１１の端部にテー
パー形状が形成されるようにエッチングする。
本実施の形態のゲート絶縁膜１０２は、実施の形態１と同様の方法で形成する。本実施の
形態では、ゲート絶縁膜１０２としてプラズマＣＶＤ法またはスパッタリング法により１
００ｎｍの厚みの酸化珪素膜を成膜する。
配線及び電極となる導電膜１０５は、実施の形態１と同様の導電材料を用いる。ソース電
極及びドレイン電極となる導電膜の厚みは、５０ｎｍ以上５００ｎｍ以下が好ましい。５
００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止に有効である。
また、導電膜１０５は、スパッタリング法や真空蒸着法を用いて成膜する。本実施の形態
では、導電膜１０５として、Ｔｉ膜とそのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａ
ｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。
次に、バッファ層となる導電性酸窒化物膜１０４を成膜する。バッファ層となる導電性酸
窒化物膜１０４は、成膜後の導電膜１０５を大気に曝すことなく連続して成膜するのが望
ましい。連続して成膜することにより、導電膜とバッファ層となる導電性酸窒化物膜１０
４の界面が、大気により汚染されるのを防ぐことができる。
本実施の形態では、バッファ層となる導電性酸窒化物膜１０４はインジウム、ガリウム及
び亜鉛を含む酸化物を焼結したターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：１）を実施の形態１と同様の条件でスパッタリングして導電性酸窒化物膜
を成膜する。本実施の形態ではバッファ層に用いる導電性酸窒化物膜の膜厚は１０ｎｍと
する。この段階での断面図を図５（Ａ）に示す。
インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は電気伝導率を高めるために成膜後に
加熱処理を施す必要がある。加熱処理は２００℃〜６００℃、代表的には３００℃〜５０
０℃の加熱処理を行うことが好ましい。本実施の形態では炉に入れ、窒素雰囲気下または
大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸窒化物膜を構成し
ているＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の原子レベルの再配列が行われる。この熱
処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニール
も含む）は重要である。なお、導電性酸窒化物膜の熱処理は成膜後であればいつ行っても
良い。例えば、後に実施する酸化物半導体膜への加熱処理が、導電性酸窒化物膜の熱処理
を兼ねても良く、例えば後に形成する画素電極１２８の後に、導電性酸窒化物膜の熱処理
を行ってもよい。
次に、本実施の形態における第２のフォトマスクを用いてバッファ層となる導電性酸窒化
物膜１０４上にレジストマスク１３１を形成する。レジストマスク１３１を用いて導電性
酸窒化物膜１０４の不要な部分を選択的にエッチングして除去し、バッファ層（１１４ａ
、１１４ｂ）を形成する（図５（Ｂ）参照）。この際のエッチング方法としてウェットエ
ッチングまたはドライエッチングを用いる。本実施の形態では、ＩＴＯ０７Ｎ（関東化学
社製）を用いてウェットエッチングしてバッファ層（１１４ａ、１１４ｂ）を形成する。
次に、同じレジストマスク１３１を用いて導電膜１０５の不要な部分を除去して第１電極
１１５ａ及び第２電極１１５ｂを形成する。本実施の形態では、ＳｉＣｌ４とＣｌ２とＢ
Ｃｌ３の混合ガスを反応ガスとしたドライエッチングによりＡｌ膜とＴｉ膜を順次積層し
た導電膜をエッチングして第１電極１１５ａ及び第２電極１１５ｂを形成する。なお、こ
こでのエッチングはドライエッチング限定されずウェットエッチングを用いてもよい。こ
の段階での断面図を図５（Ｂ）に示す。
なお、酸化物半導体膜１０３を形成する前に、バッファ層（１１４ａ、１１４ｂ）とゲー
ト絶縁膜１０２にプラズマ処理を行ってもよい。本実施の形態では、基板を搬入したスパ
ッタリング装置に酸素ガスとアルゴンガスを導入し、プラズマを発生させ、露出している
ゲート絶縁膜１０２の表面に逆スパッタを行い、酸素ラジカルや酸素等を照射する。こう
して、表面に付着しているゴミを除去することができる。
プラズマ処理を施した場合は、処理面を大気に曝すことなくインジウム、ガリウム、及び
亜鉛を含む酸化物半導体膜１０３を成膜する。プラズマ処理後、大気に曝すことなく酸化
物半導体膜１０３を成膜することは、バッファ層（１１４ａ、１１４ｂ）と酸化物半導体
膜１０３の界面、またはゲート絶縁膜１０２と酸化物半導体膜１０３の界面にゴミを付着
させない点で有効である。なお、酸化物半導体膜１０３の成膜は、先に逆スパッタを行っ
たチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであ
れば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
酸化物半導体膜１０３の成膜を行う。本実施の形態では、直径８インチのＩｎ、Ｇａ、及
びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ
＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直
流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸
化物半導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の
膜厚は、１００ｎｍとする。この段階での断面図を図５（Ｃ）に示す。
次に、第３のフォトマスクを用いて形成したレジストマスク１３２を使い、エッチングに
より酸化物半導体膜１０３およびバッファ層（１１４ａ、１１４ｂ）の不要な部分を除去
する。本実施の形態ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングによ
り、不要な部分を除去する。酸化物半導体膜１０３およびバッファ層（１１４ａ、１１４
ｂ）のエッチングはウェットエッチングに限定されずドライエッチングを用いてもよい。
この段階での断面図を図６（Ａ）に示す。
次に、実施の形態１と同様に酸化物半導体層１１３にプラズマ処理を行う。プラズマ処理
を行うことにより、酸化物半導体層１１３のバックチャネル部のダメージを回復すること
ができる。
次いで、実施の形態１と同様に２００℃〜６００℃、代表的には３００℃〜５００℃の熱
処理を行うことが好ましい。なお、熱処理を行うタイミングは、酸化物半導体膜の成膜後
であれば特に限定されず、例えば後に形成する画素電極１２８の後に行ってもよい。
以上の工程で酸化物半導体層１１３をチャネル形成領域とする薄膜トランジスタ１５１が
作製できる。
次いで、実施の形態１と同様に薄膜トランジスタ１５１を覆う層間絶縁膜１０９を形成す
る。
次に、本実施の形態における第４のフォトマスクを用いて形成したレジストマスクを使っ
て、層間絶縁膜１０９をエッチングして、配線や第２電極１１５ｂに達するコンタクトホ
ール（１２４、１２５）を形成する。なお、マスク数を削減するため、同じレジストマス
クを用いてさらにゲート絶縁膜１０２をエッチングして配線１１８に達するコンタクトホ
ール１２６を形成することが好ましい。この段階での断面図を図６（Ｂ）に示す。
次いで、実施の形態１と同様にレジストマスクを除去した後、ゲート電極１１１、第１電
極１１５ａ及び第２電極１１５ｂに次ぐ画素電極１２８となる透明導電膜を成膜する。
次に、実施の形態１と同様に第５のフォトマスクを用いて形成したレジストマスクを使っ
て、透明導電膜をエッチングして、不要な部分を除去して画素電極１２８を形成する。ま
た、保持容量部、端子電極を形成する。この段階での断面図を図６（Ｃ）に示す。
こうして、薄膜トランジスタに画素電極を形成すると、ｎチャネル型薄膜トランジスタを
有する表示装置の画素部を作製できる。本実施の形態で例示した薄膜トランジスタは、酸
化物半導体層よりも電気伝導率が高いインジウム、ガリウム、及び亜鉛を含んだ導電性酸
窒化物膜を用いたバッファ層を介して酸化物半導体層と第１の電極及び第２の電極が電気
的に接続する構成を有しているので、安定動作が可能になる。それにより、表示装置の機
能を高め、動作の安定化を図ることができる。すなわち、本実施の形態に示した工程に従
えば、表示装置の機能を高め動作の安定化を図ったアクティブマトリクス型の表示装置用
基板を作製できる。
（実施の形態３）
ここでは本発明の一態様として、実施の形態２と同様の方法で作製した２つのｎチャネル
型の薄膜トランジスタを用いてインバータ回路を構成する例を以下に説明する。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（
以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下
、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合
は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負
の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うも
のとする。
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置した
エンハンスメント型トランジスタを用いて画素電極への電圧印加のオン・オフを切り替え
る。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いた本
発明の一態様の薄膜トランジスタであり、その電気特性は、ゲート電圧±２０Ｖにおいて
、オン・オフ比が１０９以上であるため、リーク電流が少なく、低消費電力駆動を実現す
ることができる。
駆動回路のインバータ回路の断面構造を図２４（Ａ）に示す。図２４（Ａ）において、基
板４００上に第１のゲート電極４０１及び第２のゲート電極４０２を設ける。第１のゲー
ト電極４０１及び第２のゲート電極４０２の材料は、モリブデン、チタン、クロム、タン
タル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれ
らを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、第１のゲート電極４０１及び第２のゲート電極４０２に適用する導電膜としては
、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブ
デン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層し
た二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。
また、三層の積層構造としては、タングステン層または窒化タングステンと、アルミニウ
ムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層と
を積層した積層とすることが好ましい。
また、第１のゲート電極４０１及び第２のゲート電極４０２を覆うゲート絶縁膜４０３上
には、第１配線４０９、第２配線４１０、及び第３配線４１１を設け、第２の配線４１０
は、ゲート絶縁膜４０３に形成されたコンタクトホール４０４を介して第２のゲート電極
４０２と直接接続する。
また、第１のゲート電極４０１と重なる位置に第１配線４０９及び第２配線４１０上にバ
ッファ層（４０６ａ、４０６ｂ）を介して接する第１の酸化物半導体層４０５と、第２の
ゲート電極４０２と重なる位置に第２配線４１０及び第３配線４１１上にバッファ層（４
０８ａ、４０８ｂ）を介して接する第２の酸化物半導体層４０７とを設ける。
なお、第１の酸化物半導体層４０５または第２の酸化物半導体層４０７を形成する前に、
インジウム、ガリウム、亜鉛、酸素及び窒素を含むバッファ層の表面とゲート絶縁膜４０
３の露出した表面にプラズマ処理を行うことが好ましい。例えば、酸化物半導体膜をスパ
ッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを
行い、ゲート絶縁膜４０３の露出した表面及びコンタクトホール４０４の底面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成し
て表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用い
てもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよ
い。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。なお、
逆スパッタ処理に曝されたゲート絶縁膜４０３やバッファ層（４０６ａ、４０６ｂ、４０
８ａ、４０８ｂ）は、図２４（Ａ）に示すごとく、表面が削られてわずかに薄くなったり
、端部が丸くなったりする場合がある。
第１の薄膜トランジスタ４３０は、第１のゲート電極４０１と、ゲート絶縁膜４０３を介
して第１のゲート電極４０１と重なる第１の酸化物半導体層４０５とを有し、第１配線４
０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧Ｖ
ＤＬが印加される電源線（負電源線）としてもよい。
また、第２の薄膜トランジスタ４３１は、第２のゲート電極４０２と、ゲート絶縁膜４０
３を介して第２のゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、第３
配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
図２４（Ａ）に示すように、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７
の両方に電気的に接続する第２の配線４１０は、ゲート絶縁膜４０３に形成されたコンタ
クトホール４０４を介して第２の薄膜トランジスタ４３１の第２のゲート電極４０２と直
接接続する。第２の配線４１０と第２のゲート電極４０２とを直接接続させることにより
、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート
電極４０２と第２配線４１０を他の導電膜、例えば透明導電膜を介して接続する場合に比
べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小
を図ることができる。
また、駆動回路のインバータ回路の上面図を図２４（Ｃ）に示す。図２４（Ｃ）において
、鎖線Ｚ１−Ｚ２で切断した断面が図２４（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図２４（Ｂ）に示す。図２４（Ａ）及び図２４（Ｃ）
に示す回路接続は、図２４（Ｂ）に相当し、第１の薄膜トランジスタ４３０をエンハンス
メント型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッシ
ョン型のｎチャネル型トランジスタとする例である。
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチ
ャネル型トランジスタとを作製する方法は、例えば、第１の酸化物半導体層４０５と第２
の酸化物半導体層４０７とを異なる材料や異なる成膜条件を用いて作製する。また、酸化
物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリー
オンとなるようにゲート電極に電圧をかけ、もう一方のＴＦＴがノーマリーオフとなるよ
うにしてＥＤＭＯＳ回路を構成してもよい。
本実施の形態のインバータ回路はコンタクト抵抗が低減された薄膜トランジスタを用い、
またコンタクトホールの数の低減により接触抵抗が低減されているため、動作特性が優れ
ている。また、コンタクトホールの数の低減により、占有面積を縮小することができる。
（実施の形態４）
本実施の形態では、本発明の半導体装置の一例である表示装置として電子ペーパーの例を
示す。
図７は、本発明の一態様を適用した表示装置の例としてアクティブマトリクス型の電子ペ
ーパーを示す。表示装置に用いられる薄膜トランジスタ５８１としては、実施の形態１と
同様に作製でき、ソース電極層及びドレイン電極層と酸化物半導体層の接触抵抗が小さく
動作の安定性に優れた薄膜トランジスタである。
図７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイスト
ボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である
第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を
生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１のソース電極層又はドレイン電極層は、第１の電極層５８７と絶
縁層５８５に形成された開口を介して接しており電気的に接続している。第１の電極層５
８７と第２の電極層５８８との間には、黒色領域５９０ａと白色領域５９０ｂと、黒色領
域５９０ａと白色領域５９０ｂの周りに設けられ液体で満たされているキャビティ５９４
とを有する球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５
９５で充填されている（図７参照。）。なお、図７において５８０は基板、５８３は層間
絶縁膜、５８４は保護膜、５９６は基板である。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
ある。従って、例えば電源供給源となる電波発信源から表示機能付き半導体装置（単に表
示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示
された像を保存しておくことが可能となる。
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した電子ペーパーを作
製できる。本実施例の電子ペーパーは動作の安定性に優れた薄膜トランジスタを搭載して
いるため信頼性が高い。
本実施の形態は、実施の形態１または２に記載した構成と適宜組み合わせて実施すること
が可能である。
（実施の形態５）
本実施の形態では、本発明の半導体装置の一例である表示装置として、同一基板上に少な
くとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について図８
乃至図１３を用いて以下に説明する。
同一基板上に配置する薄膜トランジスタは、その一例として実施の形態１または２と同様
に形成する。また、形成した薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回
路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜ト
ランジスタと同一基板上に形成する。
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一
例を図８（Ａ）に示す。図８（Ａ）に示す表示装置は、基板５３００上に表示素子を備え
た画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選
択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態１または２と同様の方法で形成できる薄膜トランジスタは、ｎチャネル
型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図９を用いて説
明する。
図９に示す信号線駆動回路の一例は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜
５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線
５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれ
は、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の
薄膜トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図９に一例を示した信号線駆動回路の動作について、図１０のタイミングチャート
を参照して説明する。なお、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択
されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択
期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３
に分割されている。さらに、図９の信号線駆動回路は、他の行の走査線が選択されている
場合でも図１０と同様の動作をする。
なお、図１０のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１０に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図９の信号線駆動回路は、１ゲート選択期間を３つに分割することで、
１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力すること
ができる。したがって、図９の信号線駆動回路は、ドライバＩＣ５６０１が形成される基
板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすること
ができる。接続数が約１／３になることによって、図９の信号線駆動回路は、信頼性、歩
留まりなどを向上できる。
なお、図９のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択
期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力す
ることができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１１のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ
３に分割してもよい。さらに、図１１のタイミングチャートは、ｉ行目の走査線Ｇｉが選
択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８
０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３
の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５
６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１１に示すように、プリチャ
ージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６
０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊ
に入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜ト
ランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３
の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤ
ａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力さ
れる。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１
の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジ
スタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジス
タ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１１のタイミングチャートを適用した図９の信号線駆動回路は、サブ
選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできるた
め、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１１において、
図１０と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有す
る部分の詳細な説明は省略する。
また、走査線駆動回路の構成の一例について説明する。走査線駆動回路は、シフトレジス
タ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査
線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号
（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッ
ファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画
素のトランジスタのゲート電極層が接続されている。そして、１ライン分の画素のトラン
ジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能
なものが用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１２及び図１３を用い
て説明する。
図１２にシフトレジスタの回路構成を示す。図１２に示すシフトレジスタは、フリップフ
ロップ５７０１＿ｉ〜５７０１＿ｎという複数のフリップフロップ（フリップフロップ５
７０１＿１〜５７０１＿ｎ）で構成される。また、第１のクロック信号、第２のクロック
信号、スタートパルス信号、リセット信号が入力されて動作する。
図１２のシフトレジスタの接続関係について説明する。図１２のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１３に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１３に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１３に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１３に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１３に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１３に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１３に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１３に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１２に示すフリップフロップの詳細について、図１３に示す。図１３に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１３に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
層に接続され、第３の薄膜トランジスタ５５７３のゲート電極層が第５の配線５５０５に
接続される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
層に接続され、第４の薄膜トランジスタ５５７４のゲート電極層が第１の薄膜トランジス
タ５５７１のゲート電極層に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
層に接続され、第５の薄膜トランジスタ５５７５のゲート電極層が第１の配線５５０１に
接続される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
層に接続され、第６の薄膜トランジスタ５５７６のゲート電極層が第２の薄膜トランジス
タ５５７２のゲート電極層に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
層に接続され、第７の薄膜トランジスタ５５７７のゲート電極層が第２の配線５５０２に
接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続
され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２
のゲート電極層に接続され、第８の薄膜トランジスタ５５７８のゲート電極層が第１の配
線５５０１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極層、第４の薄膜トランジスタ５５７
４のゲート電極層、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジ
スタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所
をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極層、第
３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の
電極、第６の薄膜トランジスタ５５７６のゲート電極層及び第８の薄膜トランジスタ５５
７８の第２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでも
よい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線
と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を、実施の形態１または２と同様の方法で形成
できるｎチャネル型ＴＦＴのみをつかって作製することも可能である。実施の形態１また
は２と同様の方法で形成できるｎチャネル型ＴＦＴはトランジスタの移動度が大きいため
、駆動回路の駆動周波数を高くすることが可能となる。例えば、実施の形態１または２と
同様の方法で形成できるｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させ
ることが出来るため、フレーム周波数を高くすること、または、黒画面挿入などを実現す
ることが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
また、本発明を適用した半導体装置の一例であるアクティブマトリクス型発光表示装置を
作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線
駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロッ
ク図の一例を図８（Ｂ）に示す。
図８（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する
画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆
動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４
０３とを有する。
図８（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合
、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態とな
る。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積
階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動
させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する
期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図８（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを
配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力され
る信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配
線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している
例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号と
を、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素
が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用
いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に
入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動
回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１または２と同様の方法で形成
できるｎチャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置が必要とする偏光板や対向基板を必要としないため、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実実施の形態１または２と同
様の方法で形成できる薄膜トランジスタによって得られるアクティブマトリクス基板を用
いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、酸化物半導体層よりも電気伝導率が高い導電性酸窒化物層を設けたこ
とで、機能を高め動作が安定化した薄膜トランジスタを搭載した信頼性の高い表示装置を
作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、本発明の半導体装置の一例として、実施の形態１または２と同様に形
成した薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装
置（表示装置ともいう）を作製することができる。また、実施の形態１または２と同様に
形成した薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形
成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極層のみが形成された状態であっても良いし、画
素電極層となる導電膜を成膜した後であって、エッチングして画素電極層を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図１４を用いて説明する。図１４は、第１の基板４００１上に実施の形態２
と同様に形成した薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１
の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネ
ルの上面図であり、図１４（Ｂ）は、図１４（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に
相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１と第２の基板４００６によって、液晶層４
００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１４（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、例えば実施の形態１または２に示す薄膜トラン
ジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４
０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と導電性粒子を介し
て電気的に接続される。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８を
形成する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ
〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小
さい。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示
装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
本実施の形態では、保護膜として積層構造の絶縁層４０２０を形成する。本実施の形態で
は、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜
として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウ
ム膜のヒロック防止に効果がある。
また、本実施の形態では、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素
膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体
領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
また、保護膜を形成した後に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層の
アニール（３００℃〜４００℃）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。シロキサン系樹脂は、置換基としては有機基（例えばアルキル基やアリー
ル基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。な
お、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成し
てもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニー
ル（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程とインジウム、ガ
リウム、及び亜鉛を含む酸化物半導体層のアニールを兼ねることで効率よく半導体装置を
作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光
率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵
抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４と、画素部４０
０２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図１５は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
図１５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製で
きる。本実施の形態の液晶表示装置は動作の安定性に優れた薄膜トランジスタを搭載して
いるため信頼性が高い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、本発明の半導体装置の一例として発光表示装置を示す。表示装置の有
する表示素子としては、本実施の形態ではエレクトロルミネッセンスを利用する発光素子
を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物
であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者
は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、本実施の形態では、発光素子として有機ＥＬ素子を用い
て説明する。
図１６は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用
可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。本実施
の形態では実施の形態１または２で示したインジウム、ガリウム、及び亜鉛を含む酸化物
半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用
いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている
。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同
一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極層との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１６と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１７を用いて説明する。本実施の形態では、駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の
形態１で示す薄膜トランジスタと同様に作製できる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは
反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構
成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
発光層７００４に対して陽極７００５側（基板とは反対側）に抜ける場合の、画素の断面
図を示す。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１
が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層
されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様
々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が
望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層され
るように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００
３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。
なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導
電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜
鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜
を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が発光層に対して陰極７０１３側（
基板側）に射出する場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０
１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極
７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層
されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射
または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７
（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることが
できる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）と
する。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いること
ができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていて
も、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を
透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成
することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることが
できるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもでき
る。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１７（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、本実施の形態では、発光素子として有機ＥＬ素子について述べたが、発光素子とし
て無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１７に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図１８を用いて説明する。図１８（Ａ）は第１の基板上に実施の
形態１と同様に形成したインジウム、ガリウム、及び亜鉛を含む酸化物半導体層を用いた
薄膜トランジスタと、発光素子を第１の基板と第２の基板との間にシール材によって封止
したパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相
当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタであり、実施の形
態１に示す薄膜トランジスタを適用することができる。
また発光素子４５１１が有する画素電極層である第１の電極層４５１７は、薄膜トランジ
スタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光
素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５
１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１
から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができ
る。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に
限定されない。
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製で
きる。本実施例の発光表示装置（表示パネル）は動作の安定性に優れた薄膜トランジスタ
を搭載しているため信頼性が高い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本発明の一態様の表示装置は、電子ペーパーとして適用することができる。電子ペーパー
は、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例
えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の
車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電
子機器の一例を図１９、図２０に示す。
図１９（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
また、図１９（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線
で情報を送受信できる構成としてもよい。
また、図２０は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部
（図２０では表示部２７０７）に画像を表示することができる。
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製で
きる。動作の安定性に優れた薄膜トランジスタを搭載した表示装置は信頼性が高い。
（実施の形態９）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図２１（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、本実施の形態では、スタンド９６０５により筐体
９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２１（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図２２（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図２２（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
図２２（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。
図２３は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。
図２３に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作製する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上の工程により、動作の安定性に優れた薄膜トランジスタを搭載した表示装置を作製で
きる。以上の電子機器は動作の安定性に優れた薄膜トランジスタを搭載しているため、信
頼性が高い。
（実施の形態１０）
本実施の形態では、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場
合において、酸化物半導体膜のパターニングの際に生じるエッチングの廃液から酸化物半
導体を再生して、再利用する方法について説明する。
図２５、２６に再利用サイクルについて示す。
まず、図２５の工程１（７１０１）において、酸化物半導体膜をスパッタリング法、また
はパルスレーザ蒸着法（レーザパルス蒸着法）により成膜する。図２６（Ａ）（Ｂ）に成
膜時の具体的な一例を示す。図２６（Ａ）では、基板７２０１上にゲート電極７２０２お
よびゲート絶縁膜７２０３が形成されており、ゲート絶縁膜７２０３上にスパッタリング
法を用いて酸化物半導体膜７２０５が形成される（図２６（Ｂ）。）。このとき用いるタ
ーゲット７２０４は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットであり、組成
比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５なるターゲットを用いることが
できる。
次に、図２５の工程２（７１０２）において、酸化物半導体膜のパターニングを行う。図
２６（Ｃ）に示すようにフォトマスクを用いて形成したレジストマスク７２０６を用い、
ウェットエッチング法により酸化物半導体膜７２０５の不要な部分を除去する。なお、本
明細書中におけるバッファ層のエッチングを同時に行っても良い。これにより、所望の形
状の酸化物半導体膜７２０７を得ることができる。
次に、図２５の工程３（７１０３）において、工程２（７１０２）で生じたエッチングの
廃液を回収する（図２６（Ｅ）。）。なお、エッチングの廃液を回収する際には、エッチ
ング廃液を中和しておいてもよい。作業性の良さを考慮すると、中和されたエッチング廃
液を処理する方が安全性が高く好ましいためである。
次に、図２５の工程４（７１０４）において、エッチング廃液から水分を除去する固体化
処理を行い、固体物７２０９を得る（図２６（Ｆ）。）。なお、水分を除去するためには
、エッチング廃液を加熱すればよい。また、固体物７２０９を得た後、後の工程において
再生するターゲットの組成比が所望の組成比となるように組成分析等を行った上で不足成
分を追加するなどして組成比の調整を行う。
次に、図２５の工程５（７１０５）において、固体物７２０９を所望の形状のダイスに入
れ、加圧および焼成することにより、焼結体７２１０を得る。さらに、焼結体７２１０を
接着剤によりバッキングプレート７２１１に貼り付けることにより、ターゲット７２１２
を形成する（図２６（Ｇ）。）。ただし、焼成温度は、７００℃以上が好ましい。また、
膜厚は５ｎｍ以上１０ｎｍ以下とするのが好ましい。なお、図２５の工程４（７１０４）
において、Ｉｎ、Ｇａ、及びＺｎの組成比を調整しているため、所望の組成比を有するタ
ーゲット７２１２を得ることができる。
なお、得られたターゲット７２１２は、図２５の工程１（７１０１）における成膜時に用
いることができる。
以上により、酸化物半導体を半導体層として用いた薄膜トランジスタを作製する場合にお
けるエッチングの廃液から酸化物半導体を再生して、再利用することができる。
なお、酸化物半導体に含まれているインジウムやガリウムは、希少価値のある金属である
ことが知られていることから、本実施の形態に示す再利用方法を用いることにより、省資
源化を図ることができると共に酸化物半導体を用いて形成される製品のコストダウンを図
ることができる。
１００ 基板
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０４ 導電性酸窒化物膜
１０５ 導電膜
１０９ 層間絶縁膜
１１１ ゲート電極
１１３ 酸化物半導体層
１１４ バッファ層
１１４ａ バッファ層
１１４ｂ バッファ層
１１５ａ 電極
１１５ｂ 電極
１１８ 配線
１２３ 容量配線
１２６ コンタクトホール
１２８ 画素電極
１３１ レジストマスク
１３２ レジストマスク
１５０ 薄膜トランジスタ
１５１ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ ゲート絶縁膜
４０４ コンタクトホール
４０５ 酸化物半導体層
４０７ 酸化物半導体層
４０９ 配線
４１０ 配線
４１１ 配線
４３０ 薄膜トランジスタ
４３１ 薄膜トランジスタ
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 配線
５５０２ 配線
５５０３ 配線
５５０４ 配線
５５０５ 配線
５５０６ 配線
５５４３ ノード
５５４４ ノード
５５７１ 薄膜トランジスタ
５５７２ 薄膜トランジスタ
５５７３ 薄膜トランジスタ
５５７４ 薄膜トランジスタ
５５７５ 薄膜トランジスタ
５５７６ 薄膜トランジスタ
５５７７ 薄膜トランジスタ
５５７８ 薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 薄膜トランジスタ
５６０３ｂ 薄膜トランジスタ
５６０３ｃ 薄膜トランジスタ
５６１１ 配線
５６１２ 配線
５６１３ 配線
５６２１ 配線
５７０１ フリップフロップ
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５７１１ 配線
５７１２ 配線
５７１３ 配線
５７１４ 配線
５７１５ 配線
５７１６ 配線
５７１７ 配線
５７２１ 信号
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング
５８２１ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７２０１ 基板
７２０２ ゲート電極
７２０３ ゲート絶縁膜
７２０４ ターゲット
７２０５ 酸化物半導体膜
７２０６ レジストマスク
７２０７ 酸化物半導体膜
７２０９ 固体物
７２１０ 焼結体
７２１１ バッキングプレート
７２１２ ターゲット
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (2)

  1. 第１のゲート電極と、第２のゲート電極と、ゲート絶縁膜と、第１の配線と、第２の配線と、第３の配線と、第１のバッファ層と、第２のバッファ層と、第３のバッファ層と、第４のバッファ層と、第１の酸化物半導体層と、第２の酸化物半導体層と、を有し、
    前記ゲート絶縁膜は、前記第１のゲート電極と前記第１の酸化物半導体層との間、及び前記第２のゲート電極と前記第２の酸化物半導体層との間に設けられ、
    前記第１のバッファ層は、前記第１の配線と前記第１の酸化物半導体層との間に設けられ、
    前記第２のバッファ層は、前記第２の配線と前記第１の酸化物半導体層との間に設けられ、
    前記第３のバッファ層は、前記第２の配線と前記第２の酸化物半導体層との間に設けられ、
    前記第４のバッファ層は、前記第３の配線と前記第２の酸化物半導体層との間に設けられ、
    前記第２の配線は、前記第２のゲート電極と電気的に接続され、
    前記第１のバッファ層、前記第２のバッファ層、前記第３のバッファ層、及び前記第４のバッファ層は、インジウム、ガリウム、亜鉛、酸素、及び窒素を含み、
    前記第１のバッファ層、前記第２のバッファ層、前記第３のバッファ層、及び前記第４のバッファ層が含む酸素（Ｏ）に対する窒素（Ｎ）の割合（Ｎ／Ｏ）は、５原子％以上８０原子％以下であることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、インジウム、ガリウム、及び亜鉛を含むことを特徴とする半導体装置。
JP2014087025A 2008-11-07 2014-04-21 半導体装置 Expired - Fee Related JP5809318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014087025A JP5809318B2 (ja) 2008-11-07 2014-04-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008287051 2008-11-07
JP2008287051 2008-11-07
JP2014087025A JP5809318B2 (ja) 2008-11-07 2014-04-21 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009252755A Division JP5530701B2 (ja) 2008-11-07 2009-11-04 トランジスタ

Publications (2)

Publication Number Publication Date
JP2014195084A JP2014195084A (ja) 2014-10-09
JP5809318B2 true JP5809318B2 (ja) 2015-11-10

Family

ID=41718620

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009252755A Active JP5530701B2 (ja) 2008-11-07 2009-11-04 トランジスタ
JP2014087025A Expired - Fee Related JP5809318B2 (ja) 2008-11-07 2014-04-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009252755A Active JP5530701B2 (ja) 2008-11-07 2009-11-04 トランジスタ

Country Status (6)

Country Link
US (2) US8338827B2 (ja)
EP (1) EP2184783B1 (ja)
JP (2) JP5530701B2 (ja)
KR (2) KR101683187B1 (ja)
CN (1) CN101740632B (ja)
TW (1) TWI515907B (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030643B2 (en) 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
JP5222281B2 (ja) * 2006-04-06 2013-06-26 アプライド マテリアルズ インコーポレイテッド ラージエリア基板への酸化亜鉛透明導電性酸化物の反応性スパッタリング
CN101803028B (zh) 2007-08-02 2013-03-13 应用材料公司 利用薄膜半导体材料的薄膜晶体管
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120031026A (ko) 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101645061B1 (ko) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011037829A2 (en) 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101056250B1 (ko) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
EP2497115A4 (en) * 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR20120106766A (ko) 2009-11-20 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101520024B1 (ko) * 2009-11-28 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101049003B1 (ko) * 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011089844A1 (en) * 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9035295B2 (en) * 2010-04-14 2015-05-19 Sharp Kabushiki Kaisha Thin film transistor having an oxide semiconductor thin film formed on a multi-source drain electrode
TWI401750B (zh) * 2010-05-17 2013-07-11 Au Optronics Corp 薄膜電晶體及其製造方法
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板
WO2011148537A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR101789236B1 (ko) * 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120084940A (ko) 2011-01-21 2012-07-31 서울대학교산학협력단 박막 트랜지스터 및 그 제조 방법
US9431400B2 (en) * 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8541781B2 (en) 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US20140273342A1 (en) * 2013-03-13 2014-09-18 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103715268B (zh) * 2013-12-27 2016-04-06 合肥京东方光电科技有限公司 氧化物薄膜晶体管及显示装置
CN104183605A (zh) * 2014-08-06 2014-12-03 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
US9704839B2 (en) * 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN110828579B (zh) * 2019-10-29 2021-08-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US672522A (en) * 1900-11-01 1901-04-23 Library Bureau Device for handling several card-trays togetgher.
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4146062B2 (ja) 2000-05-12 2008-09-03 健吉郎 小林 ｐ型酸化物半導体およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
DE10209478A1 (de) * 2002-03-05 2003-09-18 Bayer Cropscience Gmbh Herbizid-Kombinationen mit speziellen Sulfonylharnstoffen
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7002179B2 (en) 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078483B1 (ko) * 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1763859A4 (en) * 2004-06-21 2009-08-12 John Spellman SMOKE DETECTOR
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN101032027B (zh) 2004-09-02 2010-10-13 卡西欧计算机株式会社 薄膜晶体管及其制造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5110785B2 (ja) * 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US20060108336A1 (en) * 2004-11-23 2006-05-25 Northrop Grumman Corporation Fabrication process for large-scale panel devices
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7368045B2 (en) 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
ES2314893T3 (es) * 2005-02-22 2009-03-16 Dieter Faude Junta cardan.
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7795050B2 (en) 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8487344B2 (en) 2005-12-16 2013-07-16 Samsung Display Co., Ltd. Optical device and method of fabricating the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101157854B (zh) 2007-07-02 2010-10-13 北京宇极科技发展有限公司 一种氮氧化合物发光材料、其制备方法及其应用
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20130130438A1 (en) 2013-05-23
JP2010135774A (ja) 2010-06-17
KR101683187B1 (ko) 2016-12-20
KR101758311B1 (ko) 2017-07-26
US8716061B2 (en) 2014-05-06
CN101740632A (zh) 2010-06-16
EP2184783B1 (en) 2012-10-03
US8338827B2 (en) 2012-12-25
TW201034202A (en) 2010-09-16
US20100117073A1 (en) 2010-05-13
JP5530701B2 (ja) 2014-06-25
JP2014195084A (ja) 2014-10-09
CN101740632B (zh) 2014-08-20
KR20100051544A (ko) 2010-05-17
KR20140143731A (ko) 2014-12-17
EP2184783A1 (en) 2010-05-12
TWI515907B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
JP5809318B2 (ja) 半導体装置
JP6359737B2 (ja) 表示装置
JP6258455B2 (ja) 表示装置
JP6220412B2 (ja) 半導体装置
JP6333883B2 (ja) 表示装置
JP5753601B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150910

R150 Certificate of patent or registration of utility model

Ref document number: 5809318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees