KR19980058416A - 액정 표시 소자의 제조방법 - Google Patents
액정 표시 소자의 제조방법 Download PDFInfo
- Publication number
- KR19980058416A KR19980058416A KR1019960077740A KR19960077740A KR19980058416A KR 19980058416 A KR19980058416 A KR 19980058416A KR 1019960077740 A KR1019960077740 A KR 1019960077740A KR 19960077740 A KR19960077740 A KR 19960077740A KR 19980058416 A KR19980058416 A KR 19980058416A
- Authority
- KR
- South Korea
- Prior art keywords
- drain electrode
- source
- photolithography process
- liquid crystal
- crystal display
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 공정 스텝이 감소된 액정 표시 소자의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 절연 기판 상부에 제 1 사진 식각 공정으로 게이트 전극을 형성하는 단계; 절연 기판 상부에 게이트 절연막과, 비정질 반도체층과, 에치 스톱퍼용 절연막을 순차적으로 적층하는 단계; 상기 에치 스톱퍼용 절연막을 제 2 사진 식각공정으로 식각하여 에치 스톱퍼층을 형성하는 단계; 절연 기판 상부에 도핑된 반도체층과, 소오스, 드레인 전극용 금속막을 적층하는 단계; 상기 소오스, 드레인 전극용 금속막과, 도핑된 반도체층을 제 3 사진 식각 공정으로 식각하여, 소오스, 드레인 전극 및 소오스 드레인 전극의 오믹 콘택층을 형성하여, 박막 트랜지스터를 형성하는 단계; 전체 구조물 상부에 보호막을 증착하는 단계; 상기 보호막을 제 4 사진 식각 공정으로 식각하여, 박막 트랜지스터 상부에 존재하도록 패터닝하는 단계; 및 결과물 전면에 화소 전극 물질을 증착하고, 제 5 사진 식각 공정에 의하여 화소 전극의 형태로 패터닝하는 단계를 포함하며, 상기 보호막의 패터닝단계시, 상기 드레인 전극 영역이 소정 부분 노출되도록 패터닝하여, 상기 화소 전극과 콘택되도록 한다.
Description
본 발명은 액정 표시 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 액정 표시 소자를 제조하기 위한 공정 스텝을 감소시킬 수 있는 액정 표시 소자의 제조방법에 관한 것이다.
일반적으로, 액정 표시 소자는 텔레비젼 또는 그래픽 디스플레이 등의 표시 소자로서 활발히 이용된다. 그중, 특히 액티브 매트릭스형 액정 표시 소자는 고속응답성을 지니고, 높은 화소 갯수를 갖는데 알맞으며, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 것으로서 기대되어, 개발 연구가 진전되고 있다.
이 액티브 매트릭스형 액정 표시 소자에서, 투명 절연 기판상에 게이트 라인과 소오스 라인이 형성되고, 게이트 라인과 소오스 라인이 교차하는 점에는 다이오드나 트랜지스터와 같은 스위칭 소자와 화소 전극이 각각 배치, 설계된다.
화소 전극은 스위칭 소자에 의하여 구동이 독립적으로 제어되므로, 화소전극의 고속 구동이 가능하고, 또 고 화소수화나 대 면적화가 가능하다.
스위칭 소자로는 급준한 온, 오프 특성을 지니는 박막 트랜지스터가 주로 이용된다.
이와같은 액티브 매트릭스의 액정 표시 장치에 이용되는 박막 트랜지스터 및 화소 전극의 제조방법을, 첨부한 도면 도 1A 내지 1G에 의거하여 자세히 설명하도록 한다.
도 1A 에 도시된 바와 같이, 하부 절연 기판(1) 상부에 크롬 또는 알루미늄과 같은 금속막이 소정 두께로 증착되고, 이 금속막 상부에 게이트 전극의 형태로 패터닝하기 위하여 공지의 방식에 의하여, 제 1 마스크 패턴(도시되지 않음)이 형성된다. 그후, 이 제 1 마스크 패턴의 형태로 패터닝하여, 게이트 전극(2)이 형성된다음, 제 1 마스크 패턴을 공지의 방식에 의하여 제거한다.
그리고나서, 도 1B에 도시된 바와 같이, 게이트 전극(2)이 형성된 절연 기판(1) 상부에 이후에 형성된 도전층과 게이트 전극과의 배선과의 단락을 방지하기 위하여, 게이트 절연막(3)이 소정 두께로 형성된다. 그후, 게이트 절연막(3) 상부에 박막 트랜지스터의 채널 역할을 하는 비정질 실리콘층(4)과, 에치 스톱퍼용 절연막이 순차적으로 적층된다. 이어서, 에치 스톱퍼용 절연막 상부에 포토리소그라피 공정에 의한 제2 마스크 패턴(도시되지 않음)이 형성되고, 이 제 2 마스크 패턴의 형태로 절연막이 식각되어, 에치 스톱퍼(5)가 형성된다. 이때, 에치 스톱퍼(5)는 게이트 전극(2)을 포함하고 있는 비정질 실리콘층(4) 상부에 존재하도록 형성된다. 그후, 제 2 마스크 패턴은 공지의 방식으로 제거된다.
이어서, 도 1C에 도시된 바와 같이, 하부 절연 기판(1)의 결과물 상부에는 이후의 소오스, 드레인 전극하단에서 오믹 역할을 하는 N타입의 불순물이 도핑된 비정질 실리콘층(6 : N+a-si)이 증착된 다음, 도핑된 비정질 실리콘층(6) 상부에 박막 트랜지스터의 형태를 갖추기 위한 제 3 마스크 패턴(도시되지 않음)이 형성된다. 그리고나서, 제 3 마스크 패턴의 형태로, 도핑된 비정질 실리콘층(6)과, 비정질 실리콘층(4)이 패터닝된다.
그런다음, 도 1D에 도시된 바와 같이, 박막 트랜지스터의 패드 부분(도시되지 않음)이 노출되도록 제 4 마스크 패턴(도시되지 않음)이 형성된 다음, 이 제 4 마스크 패턴의 형태로 게이트 절연막(3)을 식각하여, 콘택홀(H)을 형성한다음, 제 4 마스크 패턴을 공지의 방식으로 제거한다.
이어서, 도 1E에 나타내어진 바와 같이, 액정 표시 소자의 화소 전극을 형성하기 위하여, 하부 절연 기판(1) 상부에 ITO(indium tin oxide)물질을 소정 두께로 증착하고, 제 5 마스크 패턴(도시되지 않음)의 형태로 패터닝되어, 화소 전극(7)이 형성된다. 그후, 제 5 마스크 패턴은 공지의 방식으로 제거된다.
도 1F에 도시된 바와 같이, 화소 전극(7)이 형성된 하부 절연 기판(1) 상부에 박막 트랜지스터의 소오스 및 드레인 전극을 형성하기 위하여, 알루미늄, 탄탈륨 또는 크롬과 같은 금속막이 소정 두께로 증착되고, 제 6 마스크 패턴(도시되지 않음)이 금속막 상부에 형성된다. 이때, 제 6 마스크 패턴은 박막 트랜지스터의 소오스 드레인 전극의 형태를 한정하는 마스크이다. 그리고나서, 제 6 마스크 패턴에 의하여, 금속막 및 도핑된 비정질 실리콘층(16)의 소정 부분이 식각되어, 에치 스톱퍼(5)의 소정 부분이 노출되도록 패터닝하여, 소오스, 드레인 전극(8A, 8B)형성된다. 이어서, 드레인 전극(8A)은 화소 전극과, 소정 부분이 콘택되어 진다.
도 1G에서와 같이, 상기 전체 구조 상부에 상기 형성된 소자를 보호하기 위하여 실리콘 질화막 또는 폴리이미드막으로 구성된 보호막(9)이 공지의 형성방식에 의하여 형성되고, 제 7 마스크 패턴(도시되지 않음)의 형태로 보호막(9)이 식각되어, 박막 트랜지스터 상부를 보호한다.
그러나, 상기와 같이 박막 트랜지스터 및 화소 전극을 액정 표시 소자의 하부 기판에 형성하기 위하여, 일곱번 이상의 사진 식각 공정을 진행하여야 하는 공정상 번거러움이 상존하고 있으며, 제조 공정이 복잡해지므로써 제조 공정 시간이 길어지게되어, 생산성이 결여되는 문제점이 발생하였다.
따라서, 상기한 종래의 문제점을 해결하기 위하여, 본 발명은 액정 표시 소자를 제조하기 위한 마스크 패턴의 수를 감소하여, 공정을 간소화하고, 이에따라 제조 공정 시간을 단축시켜 액정 표시 소자의 생산수율을 증가시킬 수 있는 액정 표시 소자의 제조방법을 제공하는 것을 목적으로 한다.
도 1A 내지 도 1G은 종래의 액정 표시 소자의 제조방법을 설명하기 위한 액정 표시 소자의 단면도.
도 2A 내지 도 2E은 본 발명에 따른 액정 표시 소자의 제조방법을 설명하기 위한 액정 표시 소자의 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 유리기판, 12 : 게이트 전극, 13 : 게이트 절연막, 14 : 비정질 실리콘층, 15 : 에치 스톱퍼, 16A,16B : 오믹 콘택층, 17A,17B : 소오스, 드레인 전극, 18 : 보호막, 19 : 화소 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 절연 기판 상부에 제 1 사진 식각 공정으로 게이트 전극을 형성하는 단계; 절연 기판 상부에 게이트 절연막과, 비정질 반도체층과, 에치 스톱퍼용 절연막을 순차적으로 적층하는 단계; 상기 에치 스톱퍼용 절연막을 제 2 사진 식각 공정으로 식각하여 에치 스톱퍼층을 형성하는 단계; 절연 기판 상부에 도핑된 반도체층과, 소오스, 드레인 전극용 금속막을 적층하는 단계; 상기 소오스, 드레인 전극용 금속막과, 도핑된 반도체층을 제 3 사진 식각 공정으로 식각하여, 소오스, 드레인 전극 및 소오스 드레인 전극의 오믹 콘택층을 형성하여, 박막 트랜지스터를 형성하는 단계; 전체 구조물 상부에 보호막을 증착하는 단계; 상기 보호막을 제 4 사진 식각 공정으로 식각하여, 박막 트랜지스터 상부에 존재하도록 패터닝하는 단계; 및 결과물 전면에 화소 전극 물질을 증착하고, 제 5 사진 식각 공정에 의하여 화소 전극의 형태로 패터닝하는 단계를 포함하며, 상기 보호막의 패터닝단계시, 상기 드레인 전극 영역이 소정 부분 노출되도록 패터닝하여, 상기 화소 전극과 콘택되도록 하는 것을 특징으로 한다.
이와같이 하면, 액정 표시 장치의 제조 공정시 마스크 패턴의 수를 감소하여, 공정을 간소화하고, 이에따라 제조 공정 시간을 단축시켜 액정 표시 소자의 제조 수율을 증대시킬 수 있다.
[실시예]
이하 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2A 내지 2E은 본 발명의 액정 표시 소자의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2A에 도시된 바와 같이, 하부 기판(11) 상부에 게이트 전극용 금속막이 소정 두께로 형성된다. 이때, 게이트 전극용 금속막으로는 Cr, Al, Mo, Ta, MoW 중 선택되는 하나의 금속으로 형성된다. 이어서, 상기 금속막은 사진 식각 공정 즉, 금속막 상부에 게이트 전극용 제 1 마스크 패턴(도시되지 않음)을 형성하고, 그 마스크 패턴의 형태로 금속막을 식각하는 공정에 의하여 게이트 전극(12)이 형성된다음, 제 1 마스크 패턴은 공지의 방식으로 제거된다.
도 2B는 그 이후의 공정이 진행된 단면으로서, 게이트 전극(12)이 형성된 하부 기판(11) 상부에 게이트 절연막(13)이 형성된다. 이때, 게이트 절연막(13)은 PECVD 산화막 또는 실리콘 질화막(SiNX)이 이용된다. 그런다음, 박막 트랜지스터의 채널 영역인 비정질 반도체층(14)과, 이후에 소오스, 드레인 전극의 형성을 위한 식각 공정시 비정질 반도체층(14)이 식각됨을 방지하기 위하여, 에치 스톱퍼용 절연막 예를들어, PECVD 산화막 또는 실리콘 질화막이 적층된다. 그후, 에치 스톱퍼용 절연막 상부에 박막 트랜지스터의 채널 영역을 한정하기 위한 제 2 마스크 패턴(도시되지 않음)이 형성되고, 이 제 2 마스크 패턴의 형태로 에치 스톱퍼용 절연막을 패터닝하여 에치 스톱퍼(15)가 형성된다. 그후, 제 2 마스크 패턴은 공지의 제거방식으로 제거된다.
그런다음, 도 2C에 도시된 바와 같이, 하부 기판(11)의 결과물 상면에 소오스, 드레인 형성 공정시, 오믹층 역할을 하는 도핑된 비정질 실리콘층과, 소오스, 드레인 전극용 금속막이 순차적으로 형성된다. 이때, 소오스, 드레인 전극용 금속막은 Cr, Al, Ti 금속막중 선택되는 하나의 금속막으로 형성됨이 바람직하다. 그후, 소오스, 드레인 전극용 금속막 상부에 소오스 및 드레인 전극 배선을 한정하기 위한 제 3 마스크 패턴(도시되지 않음)이 형성되고, 이 마스크 패턴의 형태로 소오스, 드레인 전극용 금속막 및 도핑된 비정질 실리콘층을 패터닝하여, 소오스, 드레인 전극(17A, 17B) 및 소오스, 드레인 전극의 오믹층(16A, 16B)이 형성된다. 이때, 상기 패터닝 공정에서, 비정질 실리콘층(14) 상부에는 에치 스톱퍼(15)가 형성되어 있어, 비정질 실리콘층(14)은 유실되지 않는다. 그후, 제 3 마스크 패턴이 제거된다.
그리고나서, 도 2D에 도시된 바와 같이, 상기 구조물 상부에 박막 트랜지스터의 열화를 방지하기 위한 보호막(18)이 증착된다. 이 보호막(18)으로는 바람직하게는 실리콘 질화막(SiNX) 또는 폴리이미드막이 이용된다. 그후, 보호막(18)을 박막 트랜지스터가 형성된 부분 상에 존재하도록 하고, 드레인 전극(18B)과 이후에 형성될 화소 전극을 콘택시키도록 하며, 패드 영역을 노출시키기 위한 제 4 마스크 패턴(도시되지 않음)이 보호막(18) 상부에 형성된다. 그후, 제 4 마스크 패턴에 의하여 보호막(18)이 식각되어, 게이트 절연막과, 드레인 전극(17B)의 소정 영역 및 패드 영역(도시되지 않음)이 노출된다. 그후, 제 4 마스크 패턴은 공지의 방식으로 제거된다.
그후, 도 2E에 나타내어진 바와같이, 전체 구조물 상부에 화소 전극 물질 예를들어, ITO 전극물질이 소정 두께로 증착되고, 화소 전극용 제 5 마스크 패턴(도시되지 않음)에 의하여 화소 전극 물질이 식각되어, 화소 전극(19)이 형성된다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 액정 표시 장치의 제조 공정시 마스크 패턴의 수를 감소하여, 공정을 간소화하고, 이에따라 제조 공정 시간을 단축시켜 액정 표시 소자의 제조 수율을 증대시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 절연 기판 상부에 제 1 사진 식각 공정으로 게이트 전극을 형성하는 단계;절연 기판 상부에 게이트 절연막과, 비정질 반도체층과, 에치 스톱퍼용 절연막을 순차적으로 적층하는 단계;상기 에치 스톱퍼용 절연막을 제 2 사진 식각 공정으로 식각하여 에치 스톱퍼층을 형성하는 단계;절연 기판 상부에 도핑된 반도체층과, 소오스, 드레인 전극용 금속막을 적층하는 단계;상기 소오스, 드레인 전극용 금속막과, 도핑된 반도체층을 제 3 사진 식각 공정으로 식각하여, 소오스, 드레인 전극 및 소오스 드레인 전극의 오믹 콘택층을 형성하여, 박막 트랜지스터를 형성하는 단계;전체 구조물 상부에 보호막을 증착하는 단계;상기 보호막을 제 4 사진 식각 공정으로 식각하여, 박막 트랜지스터 상부에 존재하도록 패터닝하는 단계; 및결과물 전면에 화소 전극 물질을 증착하고, 제 5 사진 식각 공정에 의하여 화소 전극의 형태로 패터닝하는 단계를 포함하며, 상기 보호막의 패터닝단계시, 상기 드레인 전극 영역이 소정 부분 노출되도록 패터닝하여, 상기 화소 전극과 콘택되도록 하는 것을 특징으로 하는 액정 표시 소자의 제조방법.
- 제 1 항에 있어서, 상기 에치 스톱퍼용 절연막은 실리콘 질화막인 것을 특징으로 하는 액정 표시 소자의 제조방법.
- 제 1 항에 있어서, 상기 보호막은 실리콘 질화막인 것을 특징으로 하는 액정표시 소자의 제조방법.
- 제 1 항에 있어서, 상기 보호막은 폴리이미드막인 것을 특징으로 하는 액정표시 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077740A KR19980058416A (ko) | 1996-12-30 | 1996-12-30 | 액정 표시 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077740A KR19980058416A (ko) | 1996-12-30 | 1996-12-30 | 액정 표시 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980058416A true KR19980058416A (ko) | 1998-10-07 |
Family
ID=66395530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077740A KR19980058416A (ko) | 1996-12-30 | 1996-12-30 | 액정 표시 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980058416A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100944808B1 (ko) * | 2008-05-16 | 2010-02-26 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그의 제조방법 |
-
1996
- 1996-12-30 KR KR1019960077740A patent/KR19980058416A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100944808B1 (ko) * | 2008-05-16 | 2010-02-26 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| KR20070012081A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101051004B1 (ko) | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100230595B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR100416853B1 (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
| KR19980058416A (ko) | 액정 표시 소자의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| KR100336899B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100483526B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100336894B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100502340B1 (ko) | 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| KR100192886B1 (ko) | 액정표시장치의 제조방법 | |
| KR100980009B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |