JP2023117705A - 薄膜トランジスタ、および薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2023117705A
JP2023117705A JP2022020413A JP2022020413A JP2023117705A JP 2023117705 A JP2023117705 A JP 2023117705A JP 2022020413 A JP2022020413 A JP 2022020413A JP 2022020413 A JP2022020413 A JP 2022020413A JP 2023117705 A JP2023117705 A JP 2023117705A
Authority
JP
Japan
Prior art keywords
gate insulating
layer
insulating layer
thickness
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022020413A
Other languages
English (en)
Other versions
JP7369340B2 (ja
Inventor
ちひろ 今村
Chihiro Imamura
学 伊藤
Manabu Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2022020413A priority Critical patent/JP7369340B2/ja
Priority to PCT/JP2023/004745 priority patent/WO2023153509A1/ja
Publication of JP2023117705A publication Critical patent/JP2023117705A/ja
Application granted granted Critical
Publication of JP7369340B2 publication Critical patent/JP7369340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】可撓性基材の曲げに対する薄膜トランジスタの電気的な耐久性の向上を可能とした薄膜トランジスタ、および薄膜トランジスタの製造方法を提供する。【解決手段】可撓性基材１１の平坦面に追従する平坦部と、ゲート電極層１２を覆って平坦部から隆起する段差部２２とを備え、有機原子団を含む第１ゲート絶縁層２１と、段差部２２の上面内に位置する無機化合物である第２ゲート絶縁層２３と、第２ゲート絶縁層２３の上面内に位置する半導体層１３と、半導体層１３の第１端部に接続されるソース電極層１４と、半導体層１３の第２端部に接続されるドレイン電極層１５と、を備える。ソース電極層１４、およびドレイン電極層１５は、平坦部から半導体層１３まで段差部２２の端面と第２ゲート絶縁層２３の端面とに追従する段差形状を有し、段差部２２の厚さＤＡと平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす。【選択図】図２

Description

本開示は、半導体層を備える薄膜トランジスタ、および薄膜トランジスタの製造方法に関する。
可撓性基材に形成された半導体層を備える薄膜トランジスタは、表示デバイス、携帯デバイス、イメージセンサなどの各種のデバイスに搭載される。高い電界効果移動度と低いリーク電流とを達成する半導体層は、デバイスの小型化と低消費電力化とを実現する。一方、可撓性基材を曲げるような、薄膜トランジスタに対する外部応力の印加は、半導体層の移動度を変化させる。
曲げによる移動度変化の第１抑制例は、積層方向の厚さが相対的に厚い範囲に、半導体層を配置する。例えば、ゲート絶縁層がゲート電極層を覆う。ゲート絶縁層のなかでゲート電極層に重畳する積層範囲は、ゲート絶縁層のなかでゲート電極層を覆わない単層範囲よりも、ゲート電極層の厚みの分だけ厚い。こうした積層範囲は、単層範囲よりも曲がりにくい。第１抑制例は、チャンネル幅方向に積層範囲を延ばすと共に、チャンネル幅方向の積層範囲の一部に、半導体層の全体を配置する。あるいは、第１抑制例は、チャンネル長方向に積層範囲を延ばすと共に、チャンネル長方向の積層範囲の一部に、半導体層の全体を配置する。これによって、半導体層のチャンネル幅方向の全体、あるいは金属酸化物層のチャンネル長方向の全体で半導体層の曲がりが抑制される（例えば、特許文献１、２を参照）。
曲げによる移動度変化の第２抑制例は、半導体層に作用する膜応力を抑制するための補強層を備える。例えば、半導体層は、第１補強層と第２補強層との間に位置する。第１補強層は、半導体層よりも大きい面積を有し、また半導体層よりも高いヤング率を有する珪素化合物層であり、かつ半導体層の全体を支持する。第２補強層は、半導体層よりも大きい面積を有し、また半導体層よりも高いヤング率を有する珪素化合物層であり、かつ半導体層の全体を覆う。このように、第２抑制例は、引っ張り応力の作用しにくい中立面、あるいは圧縮応力の作用しにくい中立面に、半導体層を配置する。これによって、半導体層に作用する膜応力が抑制される（例えば、特許文献３を参照）。
特開２０２１－７７７５１号公報 特開２０２０－０８０４３０号公報 特開２０１８－１９５８４３号公報
ところで、有機化合物層に無機化合物層を積層されたゲート絶縁層は、高い耐圧性と高い屈曲耐性との両立を実現する。一方、有機化合物層と無機化合物層との間の構造の差異は、薄膜トランジスタの内部に、様々な段差を形成し得る。
例えば、有機化合物層と無機化合物層との位置の差異、無機化合物層と半導体層との位置の差異、有機化合物層と半導体層との位置の差異は、一方の層厚に相当する段差を他方の層に形成し得る。２つの層間の寸法差異や、２つ層間の形状差異もまた、一方の層厚に相当する段差を他方の層に形成し得る。上記第１抑制例のように、有機化合物層自体が段差を有する場合、また無機化合物層自体が段差を有する場合、上述した段差は、さらに複雑化する。
引っ張り応力や圧縮応力などの層間における内部応力の差異は、層間の段差で膜剥がれを助長する。可撓性基材の曲げによる外部応力の印加は、こうした膜剥がれをさらに促す。単純な平面を積み重ねる構造であれば、上記第２抑制例のような中立面の形成が可能ではあるが、応力の作用方向を区々なものとする段差の存在は、中立面の形成を困難にする。結果として、第１抑制例であれ、第２抑制例であれ、有機化合物層と無機化合物層との間の構造の相違が考慮されていない構成は、段差に起因した移動度変化の抑制に、依然として改善の余地を残している。
上記課題を解決するための薄膜トランジスタは、平坦面を備える可撓性基材と、前記平坦面上に位置する素子構造体と、を備える薄膜トランジスタである。前記素子構造体は、前記平坦面の一部に位置するゲート電極層と、前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備え、有機原子団を含む第１ゲート絶縁層と、前記段差部の上面内に位置する、無機化合物である第２ゲート絶縁層と、前記第２ゲート絶縁層の上面内に位置する、酸化物半導体である半導体層と、前記半導体層の第１端部に接続されるソース電極層と、前記半導体層の第２端部に接続されるドレイン電極層と、を備える。そして、前記ソース電極層、および前記ドレイン電極層は、前記平坦部から前記半導体層まで前記段差部の端面と前記第２ゲート絶縁層の端面とに追従する段差形状を有し、前記段差部の厚さは、前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす。
上記薄膜トランジスタにおいて、１．０μｍ以下であり、前記段差部の上面において前記第２ゲート絶縁層が占める面積ＳＤと、前記第２ゲート絶縁層の上面において前記半導体層が占める面積ＳＣとは、１≦ＳＤ／ＳＣ≦９を満たしてもよい。
上記薄膜トランジスタにおいて、前記段差部の厚さは、０．６μｍ以下でもよい。
上記薄膜トランジスタにおいて、前記段差部の厚さＤＡと前記平坦部の厚さＤＢとの差は、前記ゲート電極層の厚さよりも大きくてもよい。
上記課題を解決するための薄膜トランジスタは、平坦面を備える可撓性基材と、前記平坦面上に位置する素子構造体と、を備える薄膜トランジスタである。前記素子構造体は、前記平坦面の一部に位置するゲート電極層と、前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備え、有機原子団を含む第１ゲート絶縁層と、前記段差部の上面内に位置する、無機化合物である第２ゲート絶縁層と、前記第２ゲート絶縁層の上面内に位置する、酸化物半導体である半導体層と、前記半導体層の第１端部に接続されるソース電極層と、前記半導体層の第２端部に接続されるドレイン電極層と、を備える。そして、前記段差部の厚さは、０．６μｍ以下であり、前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす。
上記薄膜トランジスタにおいて、前記段差部の厚さＤＡと前記平坦部の厚さＤＢとの差は、前記ゲート電極層の厚さよりも大きく、前記段差部の上面において前記第２ゲート絶縁層が占める面積ＳＤと、前記第２ゲート絶縁層の上面において前記半導体層が占める面積ＳＣとは、１≦ＳＤ／ＳＣ≦９を満たしてもよい。
上記薄膜トランジスタにおいて、前記無機化合物は、珪素酸化物、珪素窒化物、珪素酸窒化物からなる群から選択されるいずれか１つでもよい。
上記薄膜トランジスタにおいて、前記酸化物半導体は、インジウムを含有してもよい。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基材における平坦面の一部にゲート電極層を形成すること、前記ゲート電極層を覆うように有機原子団を含む第１ゲート絶縁層を前記平坦面に形成し、これによって前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備える第１ゲート絶縁層を形成すること、前記段差部の上面内に、無機化合物である第２ゲート絶縁層を形成すること、前記第２ゲート絶縁層の上面内に、酸化物半導体である半導体層を形成すること、前記平坦部から前記半導体層の第１端部まで前記段差部の端面と前記第２ゲート絶縁層の端面とに追従する段差形状を有するようにソース電極層を形成すること、前記平坦部から前記半導体層の第２端部まで前記段差部の端面と前記第２ゲート絶縁層の端面とに追従する段差形状を有するようにドレイン電極層を形成すること、を含む。そして、前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす。
上記課題を解決するための薄膜トランジスタの製造方法は、可撓性基材における平坦面の一部にゲート電極層を形成すること、前記ゲート電極層を覆うように有機原子団を含む第１ゲート絶縁層を前記平坦面に形成し、これによって前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備える第１ゲート絶縁層を形成すること、前記段差部の上面内に、無機化合物である第２ゲート絶縁層を形成すること、前記第２ゲート絶縁層の上面内に、酸化物半導体である半導体層を形成すること、前記半導体層の第１端部に接続されるソース電極層を形成すること、前記半導体層の第２端部に接続されるドレイン電極層を形成すること、を含む。そして、前記段差部の厚さは、０．６μｍ以下であり、前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす。
上記構成によれば、可撓性基材の曲げによる薄膜トランジスタの移動度減少が抑制可能である。
図１は、薄膜トランジスタの平面構造を示す平面図である。 図２は、薄膜トランジスタの断面構造を示す断面図である。 図３は、実施例および比較例の移動度減少率を示す表である。
以下、薄膜トランジスタ、および薄膜トランジスタの製造方法の一実施形態を示す。まず、薄膜トランジスタの層構造を説明し、次に、薄膜トランジスタの製造方法を説明する。
図１は、薄膜トランジスタが備える平面構造の一例を示す。図２は、薄膜トランジスタが備える断面構造の一例を示す。なお、図１、２は、薄膜トランジスタの層構造を説明する便宜上、各種の電極に接続される配線を割愛して示す。
以下では、図２を視座として、薄膜トランジスタの構成要素における上面、および下面を記載する。また、薄膜トランジスタが備えるソースとドレインとは、薄膜トランジスタを搭載した駆動回路の動作によって定まる。そのため、薄膜トランジスタにおいて、１つの電極層がソースからドレインに機能を替えてもよく、かつ他の電極層がドレインからソースに機能を替えてもよい。薄膜トランジスタは、ボトムゲート・トップコンタクト型トランジスタである。
［素子平面構造］
図１が示すように、薄膜トランジスタは、可撓性基材１１、ゲート電極層１２（図２を参照）、第１ゲート絶縁層２１、第２ゲート絶縁層２３、半導体層１３、ソース電極層１４、およびドレイン電極層１５を備える。ゲート電極層１２、第１ゲート絶縁層２１、第２ゲート絶縁層２３、半導体層１３、ソース電極層１４、およびドレイン電極層１５は、素子構造体の一例である。第１ゲート絶縁層２１、および第２ゲート絶縁層２３は、ゲート絶縁層の一例である。
可撓性基材１１とゲート電極層１２とは、可撓性基材１１の厚さ方向であるチャンネル深さ方向に並ぶ。ソース電極層１４とドレイン電極層１５とは、図１の横方向であるチャンネル長方向に並ぶ。チャンネル幅方向は、チャンネル長方向とチャンネル深さ方向とに直交する。
可撓性基材１１の上面は、チャンネル長方向とチャンネル幅方向とに広がる平坦面である。可撓性基材１１の上面は、第１部分と第２部分とを備える。第１部分の面積は、第２部分の面積よりも十分に小さい。可撓性基材１１の第１部分は、ゲート電極層１２の下面と接する。第２部分は、第１ゲート絶縁層２１の下面の一部分と接する。
第１ゲート絶縁層２１は、ゲート電極層１２の上面、およびゲート電極層１２の端面に接する。第１ゲート絶縁層２１は、可撓性基材１１の上面の一部分を覆ってもよいし、可撓性基材１１の上面の全体を覆ってもよい。
第１ゲート絶縁層２１は、可撓性基材１１の上面に接する平坦部を備える。第１ゲート絶縁層２１の平坦部における上面は、可撓性基材１１の平坦面に追従する。第１ゲート絶縁層２１は、さらに段差部２２を備える。段差部２２は、第１ゲート絶縁層２１の平坦部に囲まれている。段差部２２は、ゲート電極層１２の上面、およびゲート電極層１２の端面を覆い、段差部２２に隣接する平坦部から隆起する。段差部２２は、平坦部の上面に対して直交する面を介して平坦部から急峻に隆起してもよいし、平坦部の上面に対する斜面を介して平坦部から緩やかに隆起してもよい。段差部２２の上面は、可撓性基材１１の平坦面に追従する。
第１ゲート絶縁層２１の上面と対向する視点から見た各層の外形は、当該層の平面形状である。段差部２２の平面形状は、例えば矩形状を有する。段差部２２の平面形状は、ゲート電極層１２の平面形状に追従してもよいし、ゲート電極層１２の平面形状とは異なってもよい。段差部２２の平面形状は、ゲート電極層１２に接続された配線の平面形状に追従する部分を備える形状でもよいし、配線の平面形状に追従する部分を備えなくてもよい。
第２ゲート絶縁層２３の下面は、段差部２２の上面に接する。第２ゲート絶縁層２３は、チャンネル深さ方向において、第２ゲート絶縁層２３とゲート電極層１２とが第１ゲート絶縁層２１を挟むように、ゲート電極層１２の上面を覆う。第１ゲート絶縁層２１の上面と対向する視点から見て、第２ゲート絶縁層２３は、段差部２２の上面内に位置する。第１ゲート絶縁層２１の上面と対向する視点から見て、第２ゲート絶縁層２３の端面は、段差部２２の端面よりも内側に位置してもよいし、段差部２２の端面と一致してもよい。第２ゲート絶縁層２３の平面形状は、段差部２２の平面形状に追従してもよいし、段差部２２の平面形状とは異なってもよい。
半導体層１３の下面は、第２ゲート絶縁層２３の上面に接する。半導体層１３は、チャンネル深さ方向において、半導体層１３とゲート電極層１２とが第１ゲート絶縁層２１と第２ゲート絶縁層２３とを挟むように、ゲート電極層１２の上面を覆う。第１ゲート絶縁層２１の上面と対向する視点から見て、半導体層１３は、段差部２２の上面内、かつ第２ゲート絶縁層２３の上面内に位置する。第１ゲート絶縁層２１の上面と対向する視点から見て、半導体層１３の端面は、第２ゲート絶縁層２３の端面よりも内側に位置してもよいし、第２ゲート絶縁層２３の端面と一致してもよい。第２ゲート絶縁層２３の平面形状は、第２ゲート絶縁層２３の平面形状に追従してもよいし、第２ゲート絶縁層２３の平面形状とは異なってもよい。
ソース電極層１４の下面は、半導体層１３の上面、および第１ゲート絶縁層２１の平坦部における上面に接する。ソース電極層１４は、チャンネル長方向における半導体層１３の端部である第１端部に接続されるように、半導体層１３の第１端部を覆う。ソース電極層１４は、半導体層１３の端面、第２ゲート絶縁層２３の端面、および段差部２２の端面に接し、チャンネル長方向に、第１ゲート絶縁層２１の平坦部における上面から半導体層１３の第１端部まで延びる。
ドレイン電極層１５の下面は、半導体層１３の上面、および第１ゲート絶縁層２１の平坦部における上面に接する。ドレイン電極層１５は、チャンネル長方向における半導体層１３の端部である第２端部に接続されるように、半導体層１３の第２端部を覆う。半導体層１３の第１端部と第２端部とは、チャンネル長方向における半導体層１３の両端部である。ドレイン電極層１５は、半導体層１３の端面、第２ゲート絶縁層２３の端面、および段差部２２の端面に接し、チャンネル長方向に、第１ゲート絶縁層２１の平坦部における上面から半導体層１３の第２端部まで延びる。
ソース電極層１４とドレイン電極層１５とは、相互に離間している。チャンネル長方向において、ソース電極層１４とドレイン電極層１５との間の長さは、ゲート電極層１２の長さよりも小さい。半導体層１３のなかのソース電極層１４とドレイン電極層１５との間の領域は、チャンネル領域である。チャンネル長方向におけるチャンネル領域の長さ、すなわち、ソース電極層１４とドレイン電極層１５との間の長さは、チャンネル長である。チャンネル幅方向におけるチャンネル領域の長さは、チャンネル幅である。
１つの薄膜トランジスタのなかでチャンネル幅方向の各位置でのチャンネル長が一定でない場合、全てのチャンネル長の平均値が、１つの薄膜トランジスタにおけるチャンネル長である。また、チャンネル長さがゲート電極層１２の長さよりも大きい場合、チャンネル深さ方向において、半導体層１３のなかでゲート電極層１２と重なる領域が、チャンネル領域である。
［可撓性基材１１］
可撓性基材１１は、上面に絶縁性を有する。可撓性基材１１は、透明基板でもよいし、不透明基板でもよい。可撓性基材１１は、絶縁性を有したフィルムでもよいし、可撓性基材１１の上面に絶縁性を付与された金属箔でもよいし、可撓性基材１１の上面に絶縁性を付与された合金箔でもよいし、可撓性を有した薄板ガラスでもよい。可撓性基材１１は、単層構造体でもよいし、多層構造体でもよい。
可撓性基材１１が単層構造体である場合、可撓性基材１１を構成する材料の一例は、有機高分子化合物、有機材料と無機材料との複合材料、金属、合金、および無機高分子化合物からなる群から選択される少なくとも一種である。可撓性基材１１が多層構造体である場合、可撓性基材１１を構成する各層の構成材料の一例は、それぞれ有機高分子化合物、複合材料、金属、合金、無機高分子化合物からなる群から選択されるいずれか一種である。
可撓性基材１１が多層構造体である場合、可撓性基材１１は、下地基板と、下地基板から剥離可能に構成された剥離層とを備えてもよい。剥離層は、素子構造体と共に、下地基板から剥がされる。素子構造体を備える剥離層は、別の可撓性基材に貼り付けられてもよい。可撓性基材の一例は、耐熱性が低い紙類、セロファン基材、布類、再生繊維類、皮革類、ナイロン基材、ポリウレタン基材を含む。この場合、剥離層と可撓性基材とは、別の可撓性基材１１を構成する。
有機高分子化合物の一例は、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン－テトラフルオロエチレンコポリマー、ポリイミド、フッ素系ポリマー、環状ポリオレフィン系ポリマーからなる群から選択される少なくとも一種である。
複合材料の一例は、ガラス繊維強化アクリルポリマー、あるいはガラス繊維強化ポリカーボネートである。金属の一例は、アルミニウム、あるいは銅である。合金の一例は、鉄クロム合金、鉄ニッケル合金、あるいは鉄ニッケルクロム合金である。無機高分子化合物の一例は、酸化珪素、酸化硼素、および酸化アルミニウムを含む無アルカリガラス、あるいは、酸化珪素、酸化ナトリウム、および酸化カルシウムを含むアルカリガラスである。
可撓性基材１１が有機高分子化合物製のフィルムである場合、可撓性基材１１は、ガスバリア層を備える多層構造を有してもよい。ガスバリア層を構成する材料の一例は、酸化アルミニウム、酸化珪素、窒化珪素、酸化窒化珪素、炭化珪素、およびダイヤモンドライクカーボンである。ガスバリア層は、単層構造体でもよいし多層構造体でもよい。可撓性基材１１は、フィルムの片面のみにガスバリア層を備えてもよいし、フィルムの両面にガスバリア層を備えてもよい。
［ゲート絶縁層２１，２３］
第１ゲート絶縁層２１を構成する材料は、第１ゲート絶縁層２１の可撓性に寄与する有機原子団を含む。第１ゲート絶縁層２１を構成する材料は、有機高分子化合物でもよい。有機高分子化合物の一例は、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、アクリルポリマー、エポキシポリマー、非晶質フッ素ポリマーを含むフッ素系ポリマー、メラミンポリマー、フランポリマー、キシレンポリマー、ポリアミドイミドポリマー、シリコーンポリマー、パリレンからなる群から選択される少なくとも一種である。第１ゲート絶縁層２１の耐熱性を高めることを要求される場合、有機高分子化合物は、好ましくは、ポリイミド、アクリルポリマー、フッ素系ポリマーからなる群から選択される少なくとも一種である。
第１ゲート絶縁層２１を構成する材料は、有機無機複合材料でもよい。有機無機複合材料は、有機化合物の特性を有する有機原子団と、無機化合物の特性を有する原子団とを含む分子構造を備える。有機無機複合材料の一例は、シルセスキオキサンである。シルセスキオキサンは、無機化合物の特性を有する原子団として、ケイ素と酸素とから構成される骨格を備え、かつ有機化合物の特性を有する原子団として、有機基を備える。
第１ゲート絶縁層２１を構成する材料は、有機原子団を含む化合物のなかに、無機化合物から構成される粒子を含めてもよい。粒子は、数ｎｍ以上数百ｎｍ以下の平均粒子径を有したナノ粒子である。
第１ゲート絶縁層２１は、単層膜でもよいし、多層膜でもよい。第１ゲート絶縁層２１が多層膜である場合、第１ゲート絶縁層２１を構成する各層の構成材料は、それぞれ有機原子団を含む。
ゲート絶縁層における耐圧性の向上を要求される場合、第１ゲート絶縁層２１の抵抗率は、１×１０１１Ω・ｃｍ以上であることが好ましい。さらに、第１ゲート絶縁層２１の薄膜化を要求される場合、第１ゲート絶縁層２１の抵抗率は、１×１０１３Ω・ｃｍ以上であることが好ましい。また、ゲート電極層１２と他の電極層１４，１５との間の電流漏れを抑えることを要求される場合、第１ゲート絶縁層２１の比誘電率は、２．０以上５．０以下であることが好ましい。
第２ゲート絶縁層２３を構成する材料は、長距離秩序を有しない無機化合物を含む。無機化合物は、珪素酸化物、珪素窒化物、および珪素酸窒化物である珪素化合物、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、酸化ジルコニウムからなる群から選択される少なくとも一種である。第２ゲート絶縁層２３を構成する材料は、長距離秩序を有しない無機化合物と有機化合物とを含む混合物でもよい。
第２ゲート絶縁層２３は、単層膜でもよいし、多層膜でもよい。第２ゲート絶縁層２３が多層膜である場合、第２ゲート絶縁層２３を構成する各層の構成材料は、それぞれ上述した無機化合物を含む。
ゲート絶縁層における耐圧性の向上を要求される場合、第２ゲート絶縁層２３の抵抗率は、１×１０１１Ω・ｃｍ以上であることが好ましい。さらに、第２ゲート絶縁層２３の薄膜化を要求される場合、第２ゲート絶縁層２３の抵抗率は、１×１０１３Ω・ｃｍ以上であることが好ましい。また、ゲート電極層１２と他の電極層１４，１５との間の電流漏れを抑えることを要求される場合、第２ゲート絶縁層２３の比誘電率は、２．０以上５．０以下であることが好ましい。
［電極層１２，１４，１５］
各電極層１２，１４，１５は、それぞれ単層構造体でもよいし、多層構造体でもよい。各電極層１２，１４，１５が多層構造体である場合、各電極層１２，１４，１５は、それぞれ電極層の下層との密着性を高める最下層、および電極層の上層との密着性を高める最上層を有することが好ましい。
各電極層１２，１４，１５を構成する材料は、金属でもよいし、合金でもよいし、導電性を有する金属酸化物でもよいし、導電性を有する有機高分子化合物でもよい。各電極層１２，１４，１５を構成する材料は、相互に異なってもよいし、同じであってもよい。
金属の一例は、それぞれ遷移金属、アルカリ金属、およびアルカリ土類金属の少なくとも一種である。遷移金属は、インジウム、アルミニウム、金、銀、白金、チタン、銅、ニッケル、タングステンからなる群から選択される少なくとも一種である。アルカリ金属は、リチウム、あるいはセシウムである。アルカリ土類金属は、マグネシウム、およびカルシウムの少なくとも一種である。合金は、モリブデンニオブ、鉄クロム、アルミニウムリチウム、マグネシウム銀、アルミネオジウム合金、アルミネオジムジルコニア合金からなる群から選択されるいずれか一種である。
金属酸化物の一例は、酸化インジウム、酸化錫、酸化亜鉛、酸化カドミウム、酸化インジウムカドミウム、酸化カドミウム錫、酸化亜鉛錫からなる群から選択されるいずれか一種である。金属酸化物は、不純物を含有してもよい。不純物を含有する金属酸化物は、錫、亜鉛、チタン、セリウム、ハフニウム、ジルコニウム、モリブデンからなる群から選択される少なくとも一種の不純物を含有する酸化インジウムである。不純物を含有する金属酸化物は、アンチモン、またはフッ素を含有する酸化錫でもよい。不純物を含有する金属酸化物は、ガリウム、アルミニウム、硼素からなる群から選択される少なくとも一種の不純物を含有する酸化亜鉛でもよい。
導電性を有する有機高分子化合物の一例は、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）、あるいはポリアニリンである。
各電極層１４，１５は、半導体層１３と同一の構成元素から構成され、かつ不純物の濃度を半導体層１３よりも十分に高めた層であってもよい。
各電極層１２，１４，１５に適用できる材料の範囲を広げることを要求される場合、各電極層１２，１４，１５の電気抵抗率は、それぞれ５．０×１０－５Ω・ｃｍ以上であることが好ましい。薄膜トランジスタの消費電力を抑えることを要求される場合、各電極層１２，１４，１５の電気抵抗率は、それぞれ１．０×１０－２Ω・ｃｍ以下であることが好ましい。
［半導体層１３］
半導体層１３を構成する材料は、酸化物半導体である。酸化物半導体は、インジウム、ガリウム、亜鉛、および錫からなる群から選択される少なくとも１種の金属元素を含む。
酸化物半導体は、１種類の金属元素から構成される一元系酸化物半導体でもよいし、２種類の金属元素から構成される二元系酸化物半導体でもよいし、三種類以上の金属元素から構成される多元系酸化物半導体でもよい。酸化物半導体は、非晶質半導体でもよいし、多数の微小な単結晶から構成される微結晶半導体でもよいし、多数の微結晶から構成される多結晶半導体でもよい。
半導体層１３の光透過率、および電界効果移動度（以下、移動度とも言う）を高めることを要求される場合、半導体層１３は、インジウムを含む半導体層であることが好ましい。
一元系酸化物半導体は、例えば、酸化インジウム、酸化亜鉛、酸化ガリウム、酸化スズである。二元系酸化物半導体は、例えば、酸化インジウム亜鉛、酸化インジウムガリウムである。三元系酸化物半導体は、インジウムを含む三元系酸化物半導体である。三元系酸化物半導体は、例えば、酸化インジウムガリウム亜鉛、酸化インジウムアルミニウム亜鉛、酸化インジウム錫亜鉛、酸化インジウムハフニウム亜鉛である。酸化物半導体は、金属酸化物を構成する金属元素の他に、他の金属元素として、例えば、チタン、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、タングステン、マグネシウムから構成される群から選択される少なくとも１種の元素を含めてもよい。
酸化物半導体の一例は、Ｉｎ-Ｍ-Ｚｎ系酸化物である。Ｉｎ-Ｍ-Ｚｎ系酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含む。Ｉｎ-Ｍ-Ｚｎ系酸化物は、アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、ハフニウム、および錫からなる群から選択される少なくとも一種の金属元素（Ｍ）を含む。
［素子断面構造］
図２が示すように、ソース電極層１４は、半導体層１３の厚さ、第２ゲート絶縁層２３の厚さ、および段差部２２の厚さに相当する段差を備えた段差形状を有する。ソース電極層１４を構成する各段差面は、半導体層１３の端面、第２ゲート絶縁層２３の端面、および段差部２２の端面に接する。ソース電極層１４は、半導体層１３の第１端部を第２ゲート絶縁層２３に密着させ、また第２ゲート絶縁層２３の端部を段差部２２に密着させるように、半導体層１３の上面から第１ゲート絶縁層２１の平坦部まで連なる。
ドレイン電極層１５は、半導体層１３の厚さ、第２ゲート絶縁層２３の厚さ、および段差部２２の厚さに相当する段差を備えた段差形状を有する。ドレイン電極層１５を構成する各段差面は、半導体層１３の端面、第２ゲート絶縁層２３の端面、および段差部２２の端面に接する。ドレイン電極層１５は、半導体層１３の第２端部を第２ゲート絶縁層２３に密着させ、また第２ゲート絶縁層２３の端部を段差部２２に密着させるように、半導体層１３の上面から第１ゲート絶縁層２１の平坦部まで連なる。
第１ゲート絶縁層２１の平坦部における上面、および段差部２２の上面は、可撓性基材１１の平坦面に追従する。段差部２２の厚さＤＡ、および平坦部の厚さＤＢは、走査型電子顕微鏡（ＳＥＭ：scanning electron microscope）による測定、また接触式段差計による測定によって得られる。段差部２２の厚さＤＡ、および平坦部の厚さＤＢは、チャンネル長方向に１μｍの間隔を空けて並ぶ１０点、およびチャンネル幅方向に１μｍの間隔を空けて並ぶ１０点を測定点とした厚さの平均値として求められる。
上述したように、第２ゲート絶縁層２３は、段差部２２の上面内に位置する。段差部２２の上面において第２ゲート絶縁層２３が占める面積ＳＤは、第１ゲート絶縁層２１と対向する視点から撮影した第２ゲート絶縁層２３のＳＥＭ画像から得られる。半導体層１３は、第２ゲート絶縁層２３の上面内に位置する。第２ゲート絶縁層２３の上面において半導体層１３が占める面積ＳＣは、第１ゲート絶縁層２１と対向する視点から撮影した半導体層１３のＳＥＭ画像から得られる。第２ゲート絶縁層２３の平面形状が不定形状である場合、また半導体層１３の平面形状が不定形状である場合、面積ＳＤ、および面積ＳＣの計測に画像処理を用いてもよい。面積ＳＤは、面積ＳＣ以上である。第２ゲート絶縁層２３のチャンネル長方向における長さＤＬは、半導体層１３のチャンネル長方向における長さＣＬ以上である。第２ゲート絶縁層２３のチャンネル幅方向における長さは、半導体層１３のチャンネル幅方向における長さ以上である。
段差部２２の厚さＤＡと平坦部の厚さＤＢとは、下記条件１を満たす。
この際、薄膜トランジスタにおける移動度低下の抑制効果の実効性を高める要請を受ける場合、段差部２２の厚さＤＡは、下記条件２を満たしてもよい。さらに、段差部２２の上面において第２ゲート絶縁層２３が占める面積ＳＤと、第２ゲート絶縁層２３の上面において半導体層１３が占める面積ＳＣとは、下記条件３を満たしてもよい。また、移動度低下の抑制効果の実効性を高める要請を受ける場合、厚さＤＡ、厚さＤＢ、およびゲート電極層１２の厚さは、下記条件５を満たしてもよい。
［条件１］０．３０≦ＤＢ／ＤＡ≦０．９４を満たす。
［条件２］段差部２２の厚さＤＡは、１．０μｍ以下である。
［条件３］１≦ＳＤ／ＳＣ≦９を満たす。
［条件４］段差部２２の厚さＤＡは、０．６μｍ以下である。
［条件５］厚さＤＡに対する厚さＤＢの差分がゲート電極層１２の厚さよりも大きい。
第１ゲート絶縁層２１のなかの段差部２２は、薄膜トランジスタの電荷注入層として作用する。段差部２２の厚さＤＡは、（i）電荷を注入するための電圧による劣化を抑える大きさを有する。第１ゲート絶縁層２１のなかに段差部２２よりも薄い平坦部を備えることは、（i）第１ゲート絶縁層２１に電荷注入による耐性を備えながらも、（ii）段差部２２以外の平坦部によって可撓性を高める。そして、第１ゲート絶縁層２１の平坦部が第１ゲート絶縁層２１の可撓性を担うことは、段差部２２と第２ゲート絶縁層２３との界面の劣化、第２ゲート絶縁層２３と半導体層１３との界面の劣化、および第２ゲート絶縁層２３の割れを抑える。
ＤＡ／ＤＢ≦０．９４を満たすことは、（i）電荷注入による耐性を備え、かつ（ii）第１ゲート絶縁層２１の可撓性を高めながらも、０．９４＜ＤＢ／ＤＡと比べ、（iii）可撓性基材１１の曲げによる薄膜トランジスタの移動度低下を大幅に抑える。０．３０≦ＤＢ／ＤＡを満たすことは、第１ゲート絶縁層２１の平坦部まで延びる電極層１４，１５に割れや膜剥がれの発生を抑える。
なお、ソース電極層１４は、半導体層１３の厚さ、および第２ゲート絶縁層２３の厚さに相当する段差を備え、かつ段差部２２の厚さに相当する段差を備えない２段の段差形状を有してもよい。すなわち、ソース電極層１４は、半導体層１３の上面から段差部２２まで連なる構成でもよい。また、ソース電極層１４は、半導体層１３の厚さに相当する段差を備え、かつ第２ゲート絶縁層２３の厚さ、および段差部２２の厚さに相当する段差を備えない１段の段差形状を有してもよい。すなわち、ソース電極層１４は、半導体層１３の上面から第２ゲート絶縁層２３まで連なる構成でもよい。
また、ドレイン電極層１５は、半導体層１３の厚さ、および第２ゲート絶縁層２３の厚さに相当する段差を備え、かつ段差部２２の厚さに相当する段差を備えない２段の段差形状を有してもよい。すなわち、ドレイン電極層１５は、半導体層１３の上面から段差部２２まで連なる構成でもよい。また、ドレイン電極層１５は、半導体層１３の厚さに相当する段差を備え、かつ第２ゲート絶縁層２３の厚さ、および段差部２２の厚さに相当する段差を備えない１段の段差形状を有してもよい。すなわち、ドレイン電極層１５は、半導体層１３の上面から第２ゲート絶縁層２３まで連なる構成でもよい。
上述したように、ソース電極層１４、およびドレイン電極層１５が２段の段差形状を有したり、１段の段差形状を有したりする場合、段差部２２の厚さＤＡは、上記条件１、および条件４とを満たす。段差部２２の厚さＤＡが０．６μｍ以下であることは、段差部２２の厚さＤＡが１．０μｍのように０．６μｍよりも大きい場合と比べて、（ii）可撓性の向上と、（iii）移動度低下の抑制向上との両立を可能にする。この際、面積ＳＤと面積ＳＣとは、薄膜トランジスタにおける移動度低下の抑制効果の実効性を高める要請を受ける場合、上記条件３を満たしてもよい。また、移動度低下の抑制効果の実効性を高める要請を受ける場合、厚さＤＡ、厚さＤＢ、およびゲート電極層１２の厚さは、上記条件５を満たしてもよい。
ゲート電極層１２と他の電極層１４，１５との間の電流漏れを抑えることを要求される場合、第１ゲート絶縁層２１における平坦部の厚さＤＢは、０．２μｍ以上であることが好ましい。薄膜トランジスタを駆動するためのゲート電圧の抑制を要求される場合、段差部２２の厚さＤＡは、１．２μｍ以下であることが好ましい。電流漏れの抑制、およびゲート電圧の抑制を要求される場合、第１ゲート絶縁層２１における平坦部の厚さＤＢは、０．４μ以上、かつ段差部２２の厚さＤＡは、１．０μｍ以下であることが好ましい。
可撓性基材１１の曲げによる高い耐久性と、膜構造の高い加工性とを得ることの実効性が要求される場合、段差部２２における上面の面積は、３０μｍ２以上５×１０４μｍ２以下であることが好ましい。第２ゲート絶縁層２３における上面の面積ＳＤは、３０μｍ２以上５×１０４μｍ２以下であることが好ましい。半導体層１３における上面の面積ＳＣは、３０μｍ２以上５×１０４μｍ２以下であることが好ましい。チャンネル長は、４μｍ以上５０μｍ以下であることが好ましい。チャンネル幅は、４μｍ以上５００μｍ以下であることが好ましい。
ゲート電極層１２に起因するクラックの発生を抑えることを要求される場合、第２ゲート絶縁層２３の厚さは、５０ｎｍ以下であることが好ましい。ゲート電極層１２と他の電極層１４，１５との間の電流漏れを要求される場合、また第２ゲート絶縁層２３そのものを島状に点在させることなく連続膜とすることを要求される場合、第２ゲート絶縁層２３の厚さは、２ｎｍ以上であることが好ましい。ゲート電極層１２における可撓性の向上、および電流漏れの抑制を要求される場合、第１ゲート絶縁層２１の厚さは、２ｎｍ以上５０ｎｍ以下であることが好ましい。また、ゲート電極層１２と他の電極層１４，１５との間の電流漏れを抑えることを要求される場合、第２ゲート絶縁層２３の比誘電率は、３．５以上１０以下であることが好ましい。
各電極層１２，１４，１５の電気抵抗値を抑えることを要求される場合、各電極層１２，１４，１５の厚さは、５０ｎｍ以上であることが好ましい。薄膜トランジスタの可撓性を高めることを要求される場合、各電極層１２，１４，１５の厚さは、それぞれ３００ｎｍ以下であることが好ましい。
半導体層１３の厚さの均一性を高めることを要求される場合、半導体層１３の厚さは、１０ｎｍ以上であることが好ましい。半導体層１３における材料の使用量を抑えることを要求される場合、半導体層１３の厚さは、１００ｎｍ以下であることが好ましい。厚さの均一性の向上、および材料使用量の抑制の両立を要求される場合、半導体層１３の厚さは、１０ｎｍ以上１００ｎｍ以下であることが好ましい。さらに、これらの効果を得る実効性を高めることを要求される場合、半導体層１３の厚さは、１５ｎｍ以上５０ｎｍ以下であることが好ましい。薄膜トランジスタの移動度向上を要求される場合、半導体層１３の導電率は１．０×１０－７Ｓ／ｃｍ以上１．０×１０－１Ｓ／ｃｍ以下であることが好ましい。
（薄膜トランジスタの製造方法）
薄膜トランジスタの製造方法は、可撓性基材１１にゲート電極層１２を形成する第１工程を含む。薄膜トランジスタの製造方法は、第１ゲート絶縁層２１を形成する第２工程、および第１ゲート絶縁層２１に第２ゲート絶縁層２３を積層する第３工程を含む。また、薄膜トランジスタの製造方法は、第２ゲート絶縁層２３に半導体層１３を積層する第４工程、および半導体層１３にソース電極層１４とドレイン電極層１５とを積層する第５工程を含む。
第１工程において、ゲート電極層１２は、ゲート電極層１２の外形に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ゲート電極層１２は、ゲート電極層１２となる電極膜を成膜した後に、エッチング法を用いて電極膜をゲート電極層１２の形状に加工する方法によって形成されてもよい。
ゲート電極層１２の形成に用いる成膜方法は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、スピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種である。あるいは、ゲート電極層１２の形成に用いる成膜方法は、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種である。
第２工程において、第１ゲート絶縁層２１は、第１ゲート絶縁層２１を形成するための塗工膜の加工によって形成されてもよい。この際、第１ゲート絶縁層２１の平面形状に追従したマスク、および段差部２２の平面形状に追従したマスクを用いるエッチング法によって、第１ゲート絶縁層２１に段差部２２と平坦部とを形成してもよい。あるいは、第１ゲート絶縁層２１は、感光性塗工膜にフォトリソグラフィー法を適用して、感光性塗工膜から第１ゲート絶縁層２１の段差部２２、および平坦部を形成してもよい。第１ゲート絶縁層２１の段差部２２、および平坦部を形成する工程は、段差部２２を覆うレジストの厚さと平坦部を覆うレジストの厚さとを相互に異ならせる単一のエッチング工程でもよいし、各別のエッチング工程でもよい。第１ゲート絶縁層２１の段差部２２、および平坦部を形成する工程は、段差部２２に相当する領域に照射する露光量と、平坦部に照射する露光量とを相互に異ならせる単一のフォトリソグラフィー工程でもよいし、各別のフォトリソグラフィー工程でもよい。
第１ゲート絶縁層２１の形成に用いる塗布法は、有機高分子化合物を含む塗工液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種である。塗布法は、塗工液からなる液状膜を焼成することによって塗工膜を形成する。第１ゲート絶縁層２１の形成にフォトリソグラフィー法を用いる場合、塗工液は、感光性を有したポリマーを含む。
第３工程において、第２ゲート絶縁層２３は、第２ゲート絶縁層２３の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、第２ゲート絶縁層２３は、第２ゲート絶縁層２３となる絶縁層を形成した後に、エッチング法を用いて絶縁層を第２ゲート絶縁層２３の形状に加工する方法によって形成されてもよい。第２ゲート絶縁層２３の形状加工は、第４工程時に、半導体層１３のパターンをマスクとして、エッチング法を用いて行ってもよい。
第２ゲート絶縁層２３の形成に用いる成膜方法は、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法、スパッタリング法、ゾルゲル法からなる群から選択される少なくとも一種である。あるいは、第２ゲート絶縁層２３の形成に用いる成膜方法は、無機化合物の前駆体を含む塗工液を用いるスピンコート法、ディップコート法、スリットダイコート法、スクリーン印刷法、インクジェット法からなる群から選択される少なくとも一種の塗布法である。
第４工程において、半導体層１３は、半導体層１３の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、半導体層１３は、半導体層１３となる半導体膜を形成した後に、エッチング法を用いて半導体膜を半導体層１３の形状に加工する方法によって形成されてもよい。
半導体層１３は、スパッタリング法、ＡＬＤ法である原子層堆積法、ＰＬＤ法であるパルスレーザー堆積法、ＣＶＤ法、あるいはゾル－ゲル法を含むウェット成膜法によって形成される。スパッタリング法は、可撓性基材１１に直流電圧を印加したＤＣスパッタ法、あるいは成膜空間に高周波を印加したＲＦスパッタ法を含む。半導体層１３は、微結晶化、あるいは多結晶化を行うための熱処理を施されてもよい。不純物の添加法は、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法である。
半導体層１３のキャリア濃度は、半導体層１３を形成する際の雰囲気における酸素濃度を変えることによって変えることができる。半導体層１３のキャリア濃度は、半導体層１３を形成する際の雰囲気における水素濃度を変えることによって変えることもできる。半導体層１３のキャリア濃度は、酸化物半導体における金属の組成比を変えることによって変えることもできる。半導体層１３のキャリア濃度は、半導体層１３に施される熱処理の温度、および雰囲気によって変えることもできる。
第５工程において、ソース電極層１４、およびドレイン電極層１５は、電極層の形状に追従したマスクを用いる成膜方法によって形成されてもよい。あるいは、ソース電極層１４、およびドレイン電極層１５は、電極層１４，１５となる電極膜を成膜した後に、エッチング法を用いて電極膜をソース電極層１４、およびドレイン電極層１５の形状に加工する方法によって形成されてもよい。
電極層１４，１５の形成に用いる成膜方法は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、スピンコート法、ディップコート法、スリットダイコート法からなる群から選択される少なくとも一種である。あるいは、ゲート電極層１２の形成に用いる成膜方法は、スクリーン印刷法、凸版印刷法、凹版印刷法、平版印刷法、インクジェット法からなる群から選択される少なくとも一種である。
［実施例１］
実施例１の薄膜トランジスタとして下記構造を有したボトムゲート・トップコンタクト型トランジスタを形成した。
・半導体層１３の面積ＳＣ ：８００μｍ２
・第２ゲート絶縁層２３の面積ＳＤ ：１５００μｍ２
・面積ＳＤ／面積ＳＣ ：１．９
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：０．６μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．４μｍ
・厚さＤＢ／厚さＤＡ ：０．６７
・厚さＤＢ-厚さＤＡ ：０．２μｍ
・ゲート電極層１２の厚さ ：８０ｎｍ
・第２ゲート絶縁層２３の厚さ ：１０ｎｍ
・半導体層１３の厚さ ：３０ｎｍ
・チャンネル長 ：３０μｍ
・チャンネル幅 ：２００μｍ
実施例１の薄膜トランジスタは、可撓性基材１１に、２０μｍの厚さを有したポリイミドフィルムを用いた。実施例１の薄膜トランジスタは、ゲート電極層１２にアルミニウム合金膜であるアルミニウムネオジウム膜を用いた。ゲート電極層１２は、可撓性基材１１に成膜されたアルミニウム合金膜のパターニングによって得られた。アルミニウム合金膜は、可撓性基材１１を成膜の対象とし、下記成膜条件によるＤＣマグネトロンスパッタ法によって得られた。ゲート電極層１２は、アルミニウム合金膜に積層された感光性ポリレジスト膜からレジストマスクを形成し、当該レジストマスクを用いてアルミニウム合金膜をウエットエッチングした後、レジストマスクを剥離することによって得られた。ゲート電極層１２の厚さは、８０ｎｍであった。
［ゲート電極層１２の成膜条件］
・ターゲット組成比 ：Ａｌ（ａｔ％）：Ｎｄ（ａｔ％）＝９８：２
・スパッタガス ：アルゴン
・スパッタガス流量 ：１００ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ
・基材温度 ：２３℃
実施例１の薄膜トランジスタは、第１ゲート絶縁層２１にアクリル樹脂膜を用いた。第１ゲート絶縁層２１は、ゲート電極層１２を覆うように成膜された、感光性アクリル樹脂を含む塗工膜のパターニングによって得られた。感光性塗工膜は、ゲート電極層１２を積層された可撓性基材１１を成膜の対象とし、基材回転数に２４００ｒｐｍを設定した感光性アクリル樹脂のスリットコート法によって得られた。第１ゲート絶縁層２１は、第１ゲート絶縁層２１を形成するためのマスクを用いた感光性塗工膜の露光、および現像を経て、現像後の塗工膜を２２０℃で焼成することによって得られた。第１ゲート絶縁層２１の厚さは、０．６μｍであった。
実施例１の薄膜トランジスタは、第２ゲート絶縁層２３に酸化珪素膜を用いた。第２ゲート絶縁層２３は、第１ゲート絶縁層２１を覆うように成膜された酸化珪素膜のパターニングによって得られた。酸化珪素膜は、第１ゲート絶縁層２１を積層された可撓性基材１１を成膜の対象とし、下記成膜条件によるＣＶＤ法によって得られた。
［第２ゲート絶縁層２３の成膜条件］
・反応ガス ：シラン／一酸化二窒素
・シラン流量 ：８０ｓｃｃｍ
・一酸化二窒素流量 ：８００ｓｃｃｍ
・成膜圧力 ：２００Ｐａ
・高周波電力 ：６００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基材温度 ：２００℃
第２ゲート絶縁層２３は、酸化珪素膜に形成されたレジストパターンをマスクとし、かつ下記第２ゲート絶縁層２３のエッチング条件を用いる酸化珪素膜のドライエッチングによって得られた。段差部２２の形成は、下記第１ゲート絶縁層２１のエッチング条件による第１ゲート絶縁層２１のドライエッチングによって得られた。
［第２ゲート絶縁層２３のエッチング条件］
・反応ガス ：四フッ化メタン
・反応ガス流量 ：３０ｓｃｃｍ
・成膜圧力 ：１０Ｐａ
・高周波電力 ：３００Ｗ
・エッチング時間 ：２０秒
［第１ゲート絶縁層２１のエッチング条件］
・反応ガス ：四フッ化メタン
・反応ガス流量 ：４０ｓｃｃｍ
・成膜圧力 ：２０Ｐａ
・高周波電力 ：３００Ｗ
・エッチング時間 ：２０秒
実施例１の薄膜トランジスタは、半導体層１３に、３０ｎｍの厚さを有した酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）膜を用いた。半導体層１３は、第２ゲート絶縁層２３を覆うように成膜された酸化物半導体膜のウエットエッチングによって得られた。酸化物半導体膜は、第２ゲート絶縁層２３を積層された可撓性基材１１を成膜の対象とし、下記成膜条件によるＤＣマグネトロンスパッタリング法によって得られた。
［半導体層１３の成膜条件］
・ターゲット組成比 ：原子質量％ Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４
・スパッタガス ：アルゴン／酸素
・アルゴン流量 ：１００ｓｃｃｍ
・酸素流量 ：０．１ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：３００Ｗ
・ターゲット周波数 ：１３．５６ＭＨｚ
・基板温度 ：室温
実施例１の薄膜トランジスタは、ソース電極層１４、およびドレイン電極層１５に、８０ｎｍの厚さを有したアルミニウム合金膜であるアルミニウムネオジウム膜を用いた。ソース電極層１４、およびドレイン電極層１５は、下記成膜条件のＤＣマグネトロンスパッタ法によるリフトオフ法によって得られた。ソース電極層１４、およびドレイン電極層１５の形成は、まず、電極層１４，１５の外形に追従する孔形状を有したリフトオフレジストを形成した。次に、アルミニウムネオジウム膜を成膜し、リフトオフレジストに堆積された反転パターンをレジストと共に剥離することによって、ソース電極層１４、およびドレイン電極層１５が得られた。
［ソース電極層１４，ドレイン電極層１５の成膜条件］
・ターゲット組成比 ：Ａｌ（ａｔ％）：Ｎｄ（ａｔ％）＝９８：２
・スパッタガス ：アルゴン
・スパッタガス流量 ：１００ｓｃｃｍ
・成膜圧力 ：１．０Ｐａ
・ターゲット電力 ：２００Ｗ
・基板温度 ：２３℃
［実施例２］
実施例２の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例２の薄膜トランジスタを説明する便宜上、実施例２の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例２の薄膜トランジスタは、段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を４０秒に変更し、それ以外を実施例１と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：０．６μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．４μｍ
・厚さＤＢ／厚さＤＡ ：０．６７
・厚さＤＢ-厚さＤＡ ：０．２μｍ
［実施例３］
実施例３の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例２の薄膜トランジスタを説明する便宜上、実施例２の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例２の薄膜トランジスタは、段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を８秒に変更し、それ以外を実施例１と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：０．６μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．５５μｍ
・厚さＤＢ／厚さＤＡ ：０．９２
・厚さＤＢ-厚さＤＡ ：０．０５μｍ
［実施例４］
実施例４の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例４の薄膜トランジスタを説明する便宜上、実施例４の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例４の薄膜トランジスタは、第１ゲート絶縁層２１を形成するための基材回転数を８９０ｒｐｍに変更し、かつ段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を６秒に変更し、それ以外を実施例１と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：１．０μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．９４μｍ
・厚さＤＢ／厚さＤＡ ：０．９４
・厚さＤＢ-厚さＤＡ ：０．０６μｍ
［実施例５］
実施例５の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例５の薄膜トランジスタを説明する便宜上、実施例５の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例４の薄膜トランジスタは、第１ゲート絶縁層２１を形成するための基材回転数を４８００ｒｐｍに変更し、かつ段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を１４秒に変更し、それ以外を実施例１と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：０．４μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．３μｍ
・厚さＤＢ／厚さＤＡ ：０．７５
・厚さＤＢ-厚さＤＡ ：０．１μｍ
［実施例６］
実施例６の薄膜トランジスタは、第１ゲート絶縁層２１の構成材料、第２ゲート絶縁層２３の構成材料、第１ゲート絶縁層２１の形成条件、および第２ゲート絶縁層２３の形成条件を変更し、それ以外を実施例１と同じくして得た。
実施例６の第１ゲート絶縁層２１を形成するための材料は、感光性ポリメチルシルセスキオキサンである。実施例６の第１ゲート絶縁層２１を形成するための基板回転数は、１０００ｒｐｍであり、塗工膜の焼成温度は、２００℃である。
実施例６の第２ゲート絶縁層２３は、下記成膜条件を用いて形成された酸化窒化珪素膜である。実施例６の第１ゲート絶縁層２１に段差部２２を形成するためのエッチング時間は、３０秒であり、実施例６の第２ゲート絶縁層２３を形成するためのエッチング時間は、３０秒である。
［第２ゲート絶縁層２３の成膜条件］
・反応ガス ：シラン／アンモニア／水素／一酸化二窒素
・シラン流量 ：５０ｓｃｃｍ
・アンモニア流量 ：１００ｓｃｃｍ
・水素流量 ：１０００ｓｃｃｍ
・一酸化二窒素流量 ：５００ｓｃｃｍ
・成膜圧力 ：３００Ｐａ
・高周波電力 ：９００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
［実施例７］
実施例７の薄膜トランジスタは、第１ゲート絶縁層２１の構成材料、第２ゲート絶縁層２３の構成材料、第１ゲート絶縁層２１の形成条件、および第２ゲート絶縁層２３の形成条件を変更し、それ以外を実施例１と同じくして得た。
実施例７の第１ゲート絶縁層２１を形成するための材料は、アクリル樹脂に酸化珪素から構成されたナノ粒子を分散させた材料である。実施例７の第１ゲート絶縁層２１は、グラビアオフセット印刷法を用いて可撓性基材１１、およびゲート電極層１２の上面に形成された塗工膜を２５０℃で焼成することによって得た。塗工液は、アクリル樹脂を含む溶液に酸化珪素から構成されたナノ粒子を分散させた溶液である。
実施例７の第２ゲート絶縁層２３は、下記成膜条件を用いて形成された窒化珪素膜である。実施例７の第１ゲート絶縁層２１に段差部２２を形成するためのエッチング時間は、４０秒であり、実施例７の第２ゲート絶縁層２３を形成するためのエッチング時間は、４０秒である。
［第２ゲート絶縁層２３の成膜条件］
・反応ガス ：シラン／アンモニア／水素／窒素
・シラン流量 ：１０ｓｃｃｍ
・アンモニア流量 ：７０ｓｃｃｍ
・水素流量 ：５０００ｓｃｃｍ
・窒素流量 ：２０００ｓｃｃｍ
・成膜圧力 ：２００Ｐａ
・高周波電力 ：１０００Ｗ
・高周波電力周波数 ：１３．５６ＭＨｚ
・基板温度 ：２００℃
［実施例８］
実施例８の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例８の薄膜トランジスタを説明する便宜上、実施例８の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例８の薄膜トランジスタは、第２ゲート絶縁層２３を形成するためのレジストマスクのサイズを変更し、それ以外を実施例１と同じくして得た。
・半導体層１３の面積ＳＣ ：８００μｍ２
・第２ゲート絶縁層２３の面積ＳＤ ：８００μｍ２
・面積ＳＤ／面積ＳＣ ：１．０
［実施例９］
実施例９の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例９の薄膜トランジスタを説明する便宜上、実施例９の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例９の薄膜トランジスタは、第２ゲート絶縁層２３を形成するためのレジストマスクのサイズを変更し、それ以外を実施例１と同じくして得た。
・半導体層１３の面積ＳＣ ：８００μｍ２
・第２ゲート絶縁層２３の面積ＳＤ ：７２００μｍ２
・面積ＳＤ／面積ＳＣ ：９．０
［実施例１０］
実施例１０の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、実施例１０の薄膜トランジスタを説明する便宜上、実施例１０の薄膜トランジスタの寸法のなかで実施例４の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。実施例１０の薄膜トランジスタは、段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を７０秒に変更し、それ以外を実施例４と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：１．０μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．３μｍ
・厚さＤＢ／厚さＤＡ ：０．３
・厚さＤＢ-厚さＤＡ ：０．７μｍ
［比較例１］
比較例１の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、比較例１の薄膜トランジスタを説明する便宜上、比較例１の薄膜トランジスタの寸法のなかで実施例１の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。比較例１の薄膜トランジスタは、段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を０秒に変更し、それ以外を実施例１と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：０．６μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．６μｍ
・厚さＤＢ／厚さＤＡ ：１．０
・厚さＤＢ-厚さＤＡ ：０．０μｍ
［比較例２］
比較例２の薄膜トランジスタは、下記構造を有したボトムゲート・トップコンタクト型トランジスタである。なお、比較例２の薄膜トランジスタを説明する便宜上、比較例２の薄膜トランジスタの寸法のなかで実施例４の薄膜トランジスタの寸法と等しい構造項目に関わる寸法を割愛する。比較例２の薄膜トランジスタは、段差部２２を形成するための第１ゲート絶縁層２１のエッチング時間を５秒に変更し、それ以外を実施例４と同じくして得た。
・第１ゲート絶縁層２１の段差部２２の厚さＤＡ ：１．０μｍ
・第１ゲート絶縁層２１の平坦部の厚さＤＢ ：０．９５μｍ
・厚さＤＢ／厚さＤＡ ：０．９５
・厚さＤＢ-厚さＤＡ ：０．０５μｍ
［評価］
実施例１～１０、および比較例１，２の薄膜トランジスタについて、半導体パラメータアナライザ（Ｂ１５００Ａ：アジレント・テクノロジー株式会社製）を用い、伝達特性から移動度を算出した。
移動度の算出は、まず、ソース電極層１４の電圧を０Ｖ、ソース-ドレイン電圧を１０Ｖに設定し、ゲート電圧とドレイン電流Ｉｄとの関係である伝達特性を得た。ソース-ドレイン電圧は、ソース電極層１４とドレイン電極層１５との間の電圧である。ゲート電圧は、ソース電極層１４とゲート電極層１２との間の電圧である。ドレイン電流は、ドレイン電極層１５に流れる電流である。この際、ゲート電極層１２の電圧を－２０Ｖから＋２０Ｖまで変化させることによって、ゲート電圧を変化させた。
次に、ゲート電圧とドレイン電流との伝達特性を用い、ゲート電圧の変化に対するドレイン電流の変化である相互コンダクタンス（Ａ／Ｖ）を算出した。そして、飽和領域の相互コンダクタンスとソース-ドレイン電圧との関係式に、第１ゲート絶縁層２１の比誘電率と厚さ、第２ゲート絶縁層２３の比誘電率と厚さ、チャンネル長、チャンネル幅、ソース-ドレイン電圧を適用し、移動度を算出した。
次いで、半径が１ｍｍである金属棒に可撓性基材１１を巻き付けながら、上述したように、ゲート電圧とドレイン電流Ｉｄとの関係である伝達特性を得た。そして、負荷試験前の移動度に対する、負荷試験前後の移動度差を、移動度減少率として測定した。
図３は、実施例１～１０、および比較例１，２について、第１ゲート絶縁層２１の段差部２２の厚さＤＡ、平坦部の厚さＤＢ、第１ゲート絶縁層２１の構成材料、第２ゲート絶縁層２３の構成材料、面積ＳＤ／面積ＳＣ、試験前移動度、および移動度減少率を示す。
図３が示すように、実施例１～１０の薄膜トランジスタ、および比較例１、２の薄膜トランジスタにおける屈曲試験前の移動度は、いずれも１０．０ｃｍ２／Ｖｓ以上１０．６ｃｍ２／Ｖｓ以下であることが認められた。一方、実施例１～１０の薄膜トランジスタにおける移動度減少率が２．０％以下であることが認められた。一方、比較例の薄膜トランジスタにおける移動度減少率が７０％を越えることが認められた。特に、実施例３、実施例４、比較例１、および比較例２は、いずれも０．９以上１．０以下の厚さＤＢ／厚さＤＡを有するが、比較例１、２の移動度減少率と比べて、実施例３、４の移動度減少率が大幅に小さいことが認められた。これによって、厚さＤＢ／厚さＤＡが０．９４以下であること、すなわち薄膜トランジスタが条件１の上限値を満たすことは、薄膜トランジスタの移動度減少率を著しく抑えるといえる。
また、実施例２の薄膜トランジスタと、実施例１０の薄膜トランジスタとは、共に０．３程度の厚さＤＢ／厚さＤＡを有する一方、実施例２の薄膜トランジスタの方が、より良好な移動度減少率を示すことも認められた。同じく、実施例３の薄膜トランジスタと、実施例４の薄膜トランジスタとは、共に０．９程度の厚さＤＢ／厚さＤＡを有する一方、実施例３の薄膜トランジスタの方が、より良好な移動度減少率を示すことも認められた。これによって、厚さＤＢ／厚さＤＡが０．９４以下であること、および厚さＤＡが０．６μｍ以下であること、すなわち薄膜トランジスタが条件１の上限値、および条件４を満たすことは、薄膜トランジスタの移動度減少率を、より０に近づけるといえる。
また、実施例１０の薄膜トランジスタにおいては、屈曲試験後に、段差部２２の端面を覆うソース電極層１４、およびドレイン電極層１５の表面に、断線には至らないような、微小なクラックが生成されていることが、顕微鏡観察によって認められた。実施例２の薄膜トランジスタにおいては、屈曲試験後においても、段差部２２の端面を覆うソース電極層１４、およびドレイン電極層１５の表面に、微小なクラックは認められなかった。これによって、厚さＤＢ／厚さＤＡが０．３０以上であること、特に、厚さＤＡが０．６μｍ以下であることは、移動度減少率の抑制効果の実効性を高めるといえる。
上記実施形態によれば、以下に列挙する効果が得られる。
（１）条件１を満たし、かつ半導体層１３から第１ゲート絶縁層２１の平坦部までを覆う電極層１４,１５を備えた薄膜トランジスタは、可撓性基材１１の屈曲による移動度の減少を抑える。
（２）条件１を満たし、かつ条件４を満たす薄膜トランジスタは、条件１、あるいは条件４を満たさない薄膜トランジスタと比べて、可撓性基材１１の屈曲による移動度の減少を抑える。
（３）薄膜トランジスタが条件２、条件３、条件５の少なくとも１つを満たすことは、上記（１）（２）に準じた効果が得られることの実効性を高める。
上記実施形態は、以下のように変更して実施することもできる。
［酸化物半導体］
・屈曲状態でのしきい値変動ΔＶｔｈを抑える精度の向上を要求される場合、半導体層１３を構成する酸化物半導体は、ＩｎＧａＺｎＯと同種である三元系酸化物半導体であることが好ましい。また、屈曲状態でのしきい値変動ΔＶｔｈを抑える精度の向上を要求される場合、半導体層１３を構成する酸化物半導体は、インジウムとガリウムとを含む、あるいはインジウムと亜鉛とを含む三元系酸化物半導体であることがより好ましい。
［保護層］
・素子構造体は、半導体層１３のバックチャンネル部を保護する保護層をさらに備えてもよい。半導体層１３のバックチャンネル部は、半導体層１３のなかで第２ゲート絶縁層２３に接する面とは反対側の面である。保護層は、半導体層１３のバックチャンネル部を覆うように位置する。
保護層の層構造は、単層構造でもよいし、多層構造でもよい。保護層は、バックチャンネル部のみを覆ってもよいし、ゲート電極層１２、第１ゲート絶縁層２１、第２ゲート絶縁層２３、ソース電極層１４、ドレイン電極層１５、および半導体層１３を覆ってもよい。半導体層１３のバックチャンネル部は、薄膜トランジスタの製造時に用いられた化学物質に暴露されたり、大気中のガスを吸着したりすることによって、半導体層１３の電子状態を変えてしまう。保護層は、半導体層１３のバックチャネル部を製造時の化学物質や大気から保護し、これによって薄膜トランジスタの電気的な特性を安定させる。
保護層を構成する材料の一例は、無機絶縁化合物、および有機絶縁化合物の少なくとも１つである。無機絶縁化合物の一例は、酸化珪素、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、窒化珪素、酸化窒化珪素からなる群から選択される少なくとも１つのである。有機絶縁化合物の一例は、ポリメチルメタクリレートなどのアクリル樹脂、ポリビニルアルコール、ポリビニルフェノール、エポキシ樹脂、ポリイミド、パリレンからなる群から選択される少なくとも１つである。
保護層にリーク電流の抑制を要求される場合、保護層の電気抵抗値は、１０１１Ωｃｍ以上であることが好ましく、１０１４Ωｃｍ以上であることがより好ましい。保護層を構成する材料が、有機絶縁化合物を含有する場合、有機絶縁化合物からなる層の厚さは、０．３μｍ以上３μｍ以下であることが好ましい。保護層を構成する材料が、無機絶縁化合物を含有する場合、無機絶縁化合物からなる層の厚さは、５ｎｍ以上１００ｎｍ以下であることが好ましい。保護層の上層としてソース電極層１４、およびドレイン電極層１５の形成を要求される場合、保護層の端面形状は、順テーパー形状でもよい。端面形状に順テーパー形状を備える保護層は、保護層に積み重ねられる電極層の断線、また形状の不安定化を抑える。
無機絶縁化合物から構成される保護層は、スパッタリング法、原子層堆積法、パルスレーザー堆積法、あるいはＣＶＤ法によって形成される。有機絶縁化合物から構成される保護層は、スピンコート法、スリットコート法、各種印刷法などのウェット成膜法によって形成される。
ＣＬ…半導体層長さ
ＤＬ…第２絶縁層長さ
１１…可撓性基材
１２…ゲート電極層
１３…半導体層
１４…ソース電極層
１５…ドレイン電極層
２１…第１ゲート絶縁層
２２…段差部
２３…第２ゲート絶縁層

Claims (10)

  1. 平坦面を備える可撓性基材と、
    前記平坦面上に位置する素子構造体と、を備える薄膜トランジスタであって、
    前記素子構造体は、
    前記平坦面の一部に位置するゲート電極層と、
    前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備え、有機原子団を含む第１ゲート絶縁層と、
    前記段差部の上面内に位置する、無機化合物である第２ゲート絶縁層と、
    前記第２ゲート絶縁層の上面内に位置する、酸化物半導体である半導体層と、
    前記半導体層の第１端部に接続されるソース電極層と、
    前記半導体層の第２端部に接続されるドレイン電極層と、を備え、
    前記ソース電極層、および前記ドレイン電極層は、
    前記平坦部から前記半導体層まで前記段差部の端面と前記第２ゲート絶縁層の端面とに追従する段差形状を有し、
    前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす
    ことを特徴とする薄膜トランジスタ。
  2. 前記段差部の厚さは、１．０μｍ以下であり、
    前記段差部の上面において前記第２ゲート絶縁層が占める面積ＳＤと、前記第２ゲート絶縁層の上面において前記半導体層が占める面積ＳＣとは、１≦ＳＤ／ＳＣ≦９を満たす
    請求項１に記載の薄膜トランジスタ。
  3. 前記段差部の厚さは、０．６μｍ以下である
    請求項１または２に記載の薄膜トランジスタ。
  4. 前記段差部の厚さＤＡと前記平坦部の厚さＤＢとの差は、前記ゲート電極層の厚さよりも大きい
    請求項１から３のいずれか一項に記載の薄膜トランジスタ。
  5. 平坦面を備える可撓性基材と、
    前記平坦面上に位置する素子構造体と、を備える薄膜トランジスタであって、
    前記素子構造体は、
    前記平坦面の一部に位置するゲート電極層と、
    前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備え、有機原子団を含む第１ゲート絶縁層と、
    前記段差部の上面内に位置する、無機化合物である第２ゲート絶縁層と、
    前記第２ゲート絶縁層の上面内に位置する、酸化物半導体である半導体層と、
    前記半導体層の第１端部に接続されるソース電極層と、
    前記半導体層の第２端部に接続されるドレイン電極層と、を備え、
    前記段差部の厚さは、０．６μｍ以下であり、
    前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす
    ことを特徴とする薄膜トランジスタ。
  6. 前記段差部の厚さＤＡと前記平坦部の厚さＤＢとの差は、前記ゲート電極層の厚さよりも大きく、
    前記段差部の上面において前記第２ゲート絶縁層が占める面積ＳＤと、前記第２ゲート絶縁層の上面において前記半導体層が占める面積ＳＣとは、１≦ＳＤ／ＳＣ≦９を満たし、
    請求項５に記載の薄膜トランジスタ。
  7. 前記無機化合物は、珪素酸化物、珪素窒化物、珪素酸窒化物からなる群から選択されるいずれか１つである
    請求項１から５のいずれか一項に記載の薄膜トランジスタ。
  8. 前記酸化物半導体は、インジウムを含有する
    請求項１から６のいずれか一項に記載の薄膜トランジスタ。
  9. 可撓性基材における平坦面の一部にゲート電極層を形成すること、
    前記ゲート電極層を覆うように有機原子団を含む第１ゲート絶縁層を前記平坦面に形成し、これによって前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備える第１ゲート絶縁層を形成すること、
    前記段差部の上面内に、無機化合物である第２ゲート絶縁層を形成すること、
    前記第２ゲート絶縁層の上面内に、酸化物半導体である半導体層を形成すること、
    前記平坦部から前記半導体層の第１端部まで前記段差部の端面と前記第２ゲート絶縁層の端面とに追従する段差形状を有するようにソース電極層を形成すること、
    前記平坦部から前記半導体層の第２端部まで前記段差部の端面と前記第２ゲート絶縁層の端面とに追従する段差形状を有するようにドレイン電極層を形成すること、を含み、
    前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす
    ことを特徴とする薄膜トランジスタの製造方法。
  10. 可撓性基材における平坦面の一部にゲート電極層を形成すること、
    前記ゲート電極層を覆うように有機原子団を含む第１ゲート絶縁層を前記平坦面に形成し、これによって前記平坦面の他部に位置して前記平坦面に追従する平坦部と、前記ゲート電極層を覆って前記平坦部から隆起する段差部と、を備える第１ゲート絶縁層を形成すること、
    前記段差部の上面内に、無機化合物である第２ゲート絶縁層を形成すること、
    前記第２ゲート絶縁層の上面内に、酸化物半導体である半導体層を形成すること、
    前記半導体層の第１端部に接続されるソース電極層を形成すること、
    前記半導体層の第２端部に接続されるドレイン電極層を形成すること、を含み、
    前記段差部の厚さは、０．６μｍ以下であり、
    前記段差部の厚さＤＡと前記平坦部の厚さＤＢとは、０．３０≦ＤＢ／ＤＡ≦０．９４を満たす
    ことを特徴とする薄膜トランジスタの製造方法。
JP2022020413A 2022-02-14 2022-02-14 薄膜トランジスタ、および薄膜トランジスタの製造方法 Active JP7369340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022020413A JP7369340B2 (ja) 2022-02-14 2022-02-14 薄膜トランジスタ、および薄膜トランジスタの製造方法
PCT/JP2023/004745 WO2023153509A1 (ja) 2022-02-14 2023-02-13 薄膜トランジスタ、および薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022020413A JP7369340B2 (ja) 2022-02-14 2022-02-14 薄膜トランジスタ、および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2023117705A true JP2023117705A (ja) 2023-08-24
JP7369340B2 JP7369340B2 (ja) 2023-10-26

Family

ID=87564550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022020413A Active JP7369340B2 (ja) 2022-02-14 2022-02-14 薄膜トランジスタ、および薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP7369340B2 (ja)
WO (1) WO2023153509A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170829A (ja) 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
JP2015088715A (ja) 2013-09-25 2015-05-07 富士フイルム株式会社 有機薄膜トランジスタの製造方法および有機薄膜トランジスタ
JP2019102652A (ja) 2017-12-04 2019-06-24 三菱電機株式会社 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP6958603B2 (ja) 2019-11-07 2021-11-02 凸版印刷株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
JP7369340B2 (ja) 2023-10-26
WO2023153509A1 (ja) 2023-08-17

Similar Documents

Publication Publication Date Title
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
EP2589085B1 (en) Thin film transistors
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
US8680526B2 (en) Electronic device, method of producing the same, and display device
US9117708B2 (en) Thin film transistor and method of manufacturing the same
US20230420573A1 (en) Thin film transistor and method of manufactruting thin film transistor
JP2010182929A (ja) 電界効果型トランジスタの製造方法
US20230387242A1 (en) Thin film transistor and method of manufactruting thin film transistor
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
TW201432814A (zh) 半導體元件結構及其製造方法
WO2023153509A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
JP2010205932A (ja) 電界効果型トランジスタ
JP2023120470A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2024012995A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
US20230146193A1 (en) Thin-film transistor, thin-film transistor array, and method of producing thin-film transistor
JP2023155745A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
KR20170072438A (ko) 트랜지스터 표시판 및 그 제조 방법
JP2024072115A (ja) 薄膜トランジスタアレイ
JP2024081291A (ja) 薄膜トランジスタ
JP2024027842A (ja) 薄膜トランジスタ
CN115411113A (zh) 薄膜晶体管及其制备方法、阵列基板
CN115136323A (zh) 晶体管、电子装置及晶体管之制造方法
CN116207131A (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230620

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7369340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150