JP2015192017A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】電極の放熱性を向上させると共にワイヤをボンディングするときのダメージを低減することができる技術を提供する。【解決手段】半導体装置１は、半導体基板１０と、半導体基板１０の上に形成された主電極２０と、主電極２０にボンディングされたワイヤ９０と、を備えている。主電極２０は、膜薄部４１と、膜薄部４１の厚みよりも厚い膜厚部４２とを備えている。ワイヤ９０は、膜厚部４２の上にボンディングされている。【選択図】図１

Description

本明細書に開示の技術は、半導体装置および半導体装置の製造方法に関する。

特許文献１には、半導体基板と、半導体基板の上に形成された電極とを備える半導体装置が開示されている。電極にはワイヤがボンディングされている。

特開２００３−０３１７１７号公報

電極にワイヤがボンディングされた部分では電流が集中する。これにより、電極が局所的に発熱する。また、ワイヤがボンディングされた部分では、ボンディングにより電極に衝撃が加わる。そこで本明細書は、電極の放熱性を向上させると共にワイヤをボンディングするときのダメージを低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。

本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の上に形成された電極と、前記電極にボンディングされたワイヤと、を備えている。前記電極は、膜薄部と、前記膜薄部の厚みよりも厚い膜厚部とを備えている。前記ワイヤは、前記膜厚部の上にボンディングされている。

このような構成によれば、膜厚部では、その厚みが膜薄部の厚みより厚いので体積が大きくなる。これにより、電極の放熱性を向上させることができる。また、膜厚部の厚みが厚いので電極の耐久性が向上する。これにより、電極にワイヤをボンディングするときに、ボンディングに対するダメージを低減することができる。

実施形態に係る半導体装置の平面図である。 図１のII-II断面図である。 半導体装置の製造方法を説明する図である（１）。 半導体装置の製造方法を説明する図である（２）。 半導体装置の製造方法を説明する図である（３）。 他の実施形態に係る半導体装置の断面図である（図２に対応する断面図である。）。 他の半導体装置の製造方法を説明する図である（１）。 他の半導体装置の製造方法を説明する図である（２）。

以下に説明する実施形態の主要な特徴を列記する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

（特徴１）電極は、主電流が流れる主電極であってもよい。

（特徴２）電極は、半導体基板の上に形成された下層部と、下層部の上に形成された上層部とを備えていてもよい。また、膜薄部は、下層部によって形成されていてもよい。また、膜厚部は、下層部と上層部によって形成されていてもよい。

（特徴３）下層部は、バリアメタル層を備えていてもよい。また、上層部は、バリアメタル層の上に形成されていてもよい。

（特徴４）下層部は、半導体基板の上に形成された第１バリアメタル層と、第１バリアメタル層の上に形成された中間層と、中間層の上に形成された第２バリアメタル層を備えていてもよい。上層部は、第２バリアメタル層の上に形成されていてもよい。

（特徴５）半導体基板の上に形成された信号電極を更に備えていてもよい。信号電極の厚みは、膜厚部の厚みより薄くてもよい。

（特徴６）半導体装置の製造方法は、半導体基板の上に電極を形成する電極形成工程と、電極にワイヤをボンディングするボンディング工程と、を備えている。電極形成工程では、膜薄部と膜薄部の厚みよりも厚い膜厚部とを備える電極を形成してもよい。ボンディング工程では、膜厚部にワイヤをボンディングしてもよい。

（特徴７）電極形成工程は、金属層を選択的にエッチングすることにより膜薄部および膜厚部を形成するエッチング工程を備えていてもよい。

以下、実施形態について添付図面を参照して説明する。半導体装置１は、図１及び図２に示すように、半導体基板１０と、半導体基板１０の上に形成された複数の主電極２０と、主電極２０の上に固定されたワイヤ９０とを備えている。図１ではワイヤ９０を省略して示している。また、半導体装置１は、半導体基板１０の上に形成された複数の信号電極２５を備えている。半導体装置１としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いることができる。

半導体基板１０は、平面視すると略矩形状となるように形成されている。半導体基板１０は、シリコン（Ｓｉ）によって形成されている。他の例では、半導体基板１０は、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等から形成されていてもよい。半導体基板１０の内部には半導体素子（図示省略）が形成されている。半導体装置１としてＩＧＢＴを例示する場合、半導体基板１０の内部にはゲート領域、エミッタ領域、コレクタ領域等が形成されている（図示省略）。

複数の主電極２０は間隔をあけて形成されている。複数の主電極２０は横に並んで形成されている。主電極２０は半導体基板１０に接している。主電極２０は、主電流が流れる電極である。より詳細には、主電極は、半導体装置１に流れる全電流の５０％以上の大きさの電流が流れる電極である。例えば、半導体装置１がＩＧＢＴ等のバイポーラトランジスタである場合には、主電極２０はエミッタ電極やコレクタ電極である。また、例えば、半導体装置１がＦＥＴである場合には、主電極２０はソース電極やドレイン電極である。また、例えば、半導体装置１がダイオードである場合には、主電極２０はアノード電極やカソード電極である。本実施形態では、主電極２０はエミッタ電極である。主電極２０は、半導体基板１０の内部に形成されたエミッタ領域に接している。主電極２０は半導体基板１０の表面に積層されている。主電極２０は、下側の下層部２１および上側の上層部２２を備えている。また、主電極２０は、膜薄部４１と、膜厚部４２とを備えている。

下層部２１は半導体基板１０の上に形成されている。下層部２１は半導体基板１０に接している。下層部２１は半導体基板１０の表面に積層されている。下層部２１は、下側の第１バリアメタル層３１と、上側の第２バリアメタル層３２と、第１バリアメタル層３１と第２バリアメタル層３２の間の中間層３３とを備えている。なお、本明細書において、バリアメタルとは、中間層３３よりも硬い金属を意味する。

第１バリアメタル層３１は半導体基板１０の上に形成されている。第１バリアメタル層３１は半導体基板１０に接している。第１バリアメタル層３１の材料としては、例えばチタン（Ｔｉ）や窒化チタン（Ｔｉ）を用いることができる。第１バリアメタル層３１は、２層構造になっており、半導体基板１０の上に配置されたチタン膜と、このチタン膜の上に配置された窒化チタン膜とを備えている（いずれも図示省略）。チタン膜は、チタン（Ｔｉ）を主成分として含んでおり、窒化チタン膜は、窒化チタン（ＴｉＮ）を主成分として含んでいる。チタン膜が下側に形成され、窒化チタン膜が上側に形成されている。

中間層３３は、第１バリアメタル層３１の上に形成されている。中間層３３は、第１バリアメタル層３１に接している。中間層３３の材料としては、例えばアルミニウム（Ａｌ）を用いることができる。中間層３３の厚みは、第１バリアメタル層３１の厚みおよび第２バリアメタル層３２の厚みより厚い。

第２バリアメタル層３２は中間層３３の上に形成されている。第２バリアメタル層３２は中間層３３に接している。第２バリアメタル層３２の材料としては、例えばチタン（Ｔｉ）や窒化チタン（Ｔｉ）を用いることができる。第２バリアメタル層３２は、２層構造になっており、中間層３３の上に配置されたチタン膜と、このチタン膜の上に配置された窒化チタン膜とを備えている（いずれも図示省略）。チタン膜は、チタン（Ｔｉ）を主成分として含んでおり、窒化チタン膜は、窒化チタン（ＴｉＮ）を主成分として含んでいる。チタン膜が下側に形成され、窒化チタン膜が上側に形成されている。なお、第１バリアメタル層３１は、上部層２１に対してエッチング選択性を有する材料である。

複数の上層部２２は、間隔をあけて形成されている。複数の上層部２２は、下層部２１の表面に沿って並んでいる。

上層部２２は、下層部２１の上に形成されている。上層部２２は、第２バリアメタル層３２の上に形成されている。上層部２２は、第２バリアメタル層３２に接している。上層部２２の材料としては、例えばアルミニウム（Ａｌ）を用いることができる。

膜薄部４１は、下層部２１によって形成されている。主電極２０のうち上層部２２が形成されていない部分に膜薄部４１が形成されている。膜薄部４１の厚みｔ４１は、膜厚部４２の厚みｔ４２より薄い。膜薄部４１は、膜厚部４２の側方に形成されている。

膜厚部４２は、下層部２１および上層部２２によって形成されている。主電極２０のうち上層部２２が形成されている部分に膜薄部４１が形成されている。下層部２１および上層部２２が重なることにより膜厚部４２が形成されている。膜厚部４２の厚みｔ４２は、膜薄部４１の厚みｔ４１より厚い。膜厚部４２の厚みｔ４２は、膜薄部４１の厚みｔ４１の１．５倍より厚いことが好ましい。すなわち、ｔ４１＞１．５×ｔ４２が好ましい。

上層部２２（膜厚部４２）は、図１に示すように、半導体基板１０の中央部から外側に離れた領域に形成されていることが好ましい。すなわち、上層部２２（膜厚部４２）は、半導体基板１０の外周の近傍に形成されていることが好ましい。

図２に示すように、ワイヤ９０は主電極２０にボンディングされている。ワイヤ９０は主電極２０に電気的に接続されている。ワイヤ９０は、主電極２０と外部の回路（図示省略）とを電気的に接続している。ワイヤ９０の材料としては、例えば金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）などを用いることができる。ワイヤ９０を主電極２０にボンディングする技術としては、公知のボールボンディング、ウェッジボンディングなどを用いることができる。ワイヤ９０は、上層部２２にボンディングされている。すなわち、ワイヤ９０は、膜厚部４２にボンディングされている。

ワイヤ９０は、導線部９１および固定部９２を備えている。導線部９１は、外部の回路に接続されている。導線部９１の端部に固定部９２が形成されている。固定部９２の端部から導線部９１が延びている。固定部９２の径は、導線部９１の径より大きい。固定部９２は上層部２２に固定されている。固定部９２は膜厚部４２に固定されている。

複数の信号電極２５は間隔をあけて形成されている。信号電極は、主電極よりも小さい電流が流れる電極である。これらの信号電極２５には、ゲート信号を入力するための電極、半導体装置１に流れる電流を検出するための信号を取り出すための電極、及び半導体装置１の温度を検出するための信号を取り出すための電極などが含まれる。信号電極２５の厚みは、膜厚部４２の厚みｔ４２より薄い。信号電極２５にはワイヤがボンディングされている（図示省略）。

次に、半導体装置の製造方法の一例について説明する。半導体装置の製造方法は、半導体基板１の上に主電極２０を形成する電極形成工程と、主電極２０にワイヤ９０をボンディングするボンディング工程とを備えている。これについて、以下により詳細に説明する。

電極形成工程では、図３に示すように、半導体基板１０の上に下層部２１を形成する。下層部２１を形成するときは、第１バリアメタル層３１、中間層３３、および第２バリアメタル層３２を順に形成する。次に、下層部２１の上に金属層６０を形成する。金属層６０は後に上層部２２になる層である。下層部２１および金属層６０は、公知のＣＶＤ（化学気相成長）やＰＶＤ（物理気相成長）により形成することができる。

次に、電極形成工程では、図４に示すように、金属層６０の上にレジスト膜６１のパターンを形成する。レジスト膜６１は、公知のリソグラフィ技術を用いて形成することができる。

次に、電極形成工程では、図５に示すように、金属層６０を選択的にエッチングする（エッチング工程）。金属層６０はエッチングにより選択的に除去される。金属層６０のうち、レジスト膜６１が形成されていない部分が除去され、レジスト膜６１が形成されている部分が残存する。残存する金属層６０により上層部２２が形成される。また、下層部２１により膜薄部４１が形成され、下層部２１および上層部２２により膜厚部４２が形成される。エッチングとしては、公知のドライエッチングやウェットエッチングを用いることができる。金属層６０をエッチングしたとき、下層部２１の第２バリアメタル層３２によりエッチングが止まる。その後、レジスト膜６１を除去する。

このようにして、半導体基板１の上に主電極２０が形成される。形成された主電極２０は、下層部２１および上層部２２を有している。また、主電極２０は、下層部２１により形成される膜薄部４１と、下層部２１および上層部２２により形成される膜厚部４２とを有している。

続いて、ボンディング工程では、図２に示すように、主電極２０の上層部２２の上にワイヤ９０をボンディングする。すなわち、主電極２０の膜厚部４２の上にワイヤ９０をボンディングする。このようにして、半導体装置１を製造することができる。

上述の説明から明らかなように、上記の構成を備える半導体装置１では、ワイヤ９０が主電極２０の膜厚部４２の上にボンディングされている。膜厚部４２では、その厚みｔ２が膜薄部４１の厚みｔ４１より厚いので体積が大きくなる。これにより、主電極２０の放熱性を向上させることができる。また、膜厚部４２の厚みが厚いので主電極２０の耐久性が向上する。これにより、主電極２０にワイヤ９０をボンディングするときに、ボンディングに対するダメージを低減することができる。

また、主電極２０には電流集中により負荷が加わり易いため、上記のように主電極２０を厚くすることで、主電極２０への負荷を軽減することができる。また、主電極２０が下層部２１と上層部２２を備えているので膜薄部４１と膜厚部４２の厚みを容易に制御することができる。また、下層部２１が第１バリアメタル層３１と第２バリアメタル層３２を備えているので、強度が高い層（バリアメタル層）によりボンディングに対するダメージを更に低減することができる。すなわち、上層部２２にボンディングによりダメージが生じたとしても、第１バリアメタル層３１及び第２バリアメタル３２によって、ダメージが半導体基板１０側に進展することが抑制される。また、エッチングにより膜薄部４１と膜厚部４２を形成するときに第２バリアメタル層３２によってエッチングが止まるので、膜薄部４１と膜厚部４２の厚みを容易に制御することができる。また、信号電極２５の厚みが主電極２０の膜厚部４２の厚みより薄いので材料コストを安くすることができる。また、半導体基板１０の中央部より外側に離れた領域では電流が集中するので、この領域に膜厚部４２（上層部２２）が形成されていると上記の構成が特に有効になる。

以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については同一の符号を付して説明を省略する。上記の実施形態では主電極２０が下層部２１と上層部２２に区分されていたが、必ずしもこのように区分されていなくてもよい。他の実施形態では図６に示すように、膜薄部４１と膜厚部４２が一体的に形成されている。主電極２０（膜薄部４１と膜厚部４２）の材料としては、例えばアルミニウム（Ａｌ）を用いることができる。

また、図６に示す半導体装置１を製造するときは、電極形成工程では、図７に示すように、半導体基板１０の上に下層部２１を形成せずに金属層６０を形成する。次に、図８に示すように、金属層６０の上にレジスト膜６１のパターンを形成し、金属層６０を選択的にエッチングする（エッチング工程）。これにより膜薄部４１および膜厚部４２を形成することができる。

また、上記の実施形態では下層部２１が第１バリアメタル層３１を備える構成であったが、この構成に限定されるものではなく、第１バリアメタル層３１を省略することもできる。また同様に、上記の実施形態では下層部２１が第２バリアメタル層３２を備える構成であったが、この構成に限定されるものではなく、第２バリアメタル層３２を省略することもできる。

また、上記の実施形態では、半導体装置１の一例としてＩＧＢＴについて説明したが、この構成に限定されるものではなく、半導体装置１はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＦＷＤ（Free Wheeling Diode）などであってもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１；半導体装置
１０；半導体基板
２０；主電極
２１；下層部
２２；上層部
２５；信号電極
３１；第１バリアメタル層
３２；第２バリアメタル層
３３；中間層
４１；膜薄部
４２；膜厚部
６０；金属層
６１；レジスト膜
９０；ワイヤ
９１；導線部
９２；固定部

Claims (8)

1. 半導体基板と、
   前記半導体基板の上に形成された電極と、
   前記電極にボンディングされたワイヤと、を備え、
   前記電極は、膜薄部と、前記膜薄部の厚みよりも厚い膜厚部とを備え、
   前記ワイヤは、前記膜厚部の上にボンディングされている半導体装置。
2. 電極は、主電流が流れる主電極である、請求項１に記載の半導体装置。
3. 前記電極は、前記半導体基板の上に形成された下層部と、前記下層部の上に形成された上層部とを備え、
   前記膜薄部は、前記下層部によって形成されており、
   前記膜厚部は、前記下層部と前記上層部によって形成されている、請求項１又は２に記載の半導体装置。
4. 前記下層部は、バリアメタル層を備え、
   前記上層部は、前記バリアメタル層の上に形成されている、請求項３に記載の半導体装置。
5. 前記下層部は、前記半導体基板の上に形成された第１バリアメタル層と、前記第１バリアメタル層の上に形成された中間層と、前記中間層の上に形成された第２バリアメタル層を備えており、
   前記上層部は、前記第２バリアメタル層の上に形成されている、請求項３又は４に記載の半導体装置。
6. 前記半導体基板の上に形成された信号電極を更に備え、
   前記信号電極の厚みは、前記膜厚部の厚みより薄い請求項１から５のいずれかに記載の半導体装置。
7. 前記半導体基板の上に電極を形成する電極形成工程と、
   前記電極にワイヤをボンディングするボンディング工程と、を備え、
   前記電極形成工程では、膜薄部と前記膜薄部の厚みよりも厚い膜厚部とを備える前記電極を形成し、
   前記ボンディング工程では、前記膜厚部にワイヤをボンディングする、半導体装置の製造方法。
8. 前記電極形成工程は、金属層を選択的にエッチングすることにより前記膜薄部を形成するエッチング工程を備える、請求項７に記載の半導体装置の製造方法。

Images