DE102011004238B4 - Dichtringstruktur mit Metallpad und Verfahren zu deren Herstellung - Google Patents

Dichtringstruktur mit Metallpad und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102011004238B4
DE102011004238B4 DE102011004238.5A DE102011004238A DE102011004238B4 DE 102011004238 B4 DE102011004238 B4 DE 102011004238B4 DE 102011004238 A DE102011004238 A DE 102011004238A DE 102011004238 B4 DE102011004238 B4 DE 102011004238B4
Authority
DE
Germany
Prior art keywords
sealing ring
ring structure
passivation layer
metal pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011004238.5A
Other languages
English (en)
Other versions
DE102011004238A1 (de
Inventor
Jeng-Shyan Lin
Dun-Nian Yaung
Jen-Cheng Liu
Hsin-Hui Lee
Wen-De Wang
Shu-Ting Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102011004238A1 publication Critical patent/DE102011004238A1/de
Application granted granted Critical
Publication of DE102011004238B4 publication Critical patent/DE102011004238B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

Halbleitervorrichtung, aufweisend: ein Substrat (230) mit einem Dichtringbereich (201) und einem Schaltkreisbereich (202); eine Dichtringstruktur (210), die über dem oder im Dichtringbereich (201) angeordnet ist, wobei die Dichtringstruktur (210) einen äußeren und einen inneren Bereich (210a, 210b) aufweist, die voneinander separiert sind, wobei die Dichtringstruktur (210) einen Stapel von Metallschichten (212) und Durchgangsschichten (214) enthält, die durch dielektrische Schichten (216) hindurch angeordnet sind, eine erste vorderseitige Passivierungsschicht (226), die über der Dichtringstruktur (210) angeordnet ist; ein erstes vorderseitiges Metallpad (224) in der ersten vorderseitigen Passivierungsschicht (226), das sich in die obere dielektrische Schicht (216) der Dichtringstruktur (210) über eine Grenzfläche zwischen Passivierungsschicht (226) und Dichtringstruktur (210) hinaus hinein erstreckt und im äußeren Bereich (210a) der Dichtringstruktur (210) direkt mit einer oberen Metallschicht (212) verbunden ist, um ein Ausbreiten eines Risses entlang einer Grenzfläche zwischen Passivierungsschicht (226) und Dichtringstruktur (210) zu blockieren.

Description

  • Beim Design und Verpacken von integrierten Halbleiterschaltkreisen (integrated circuits, ICs) gibt es einige Problembereiche. Feuchtigkeit muss daran gehindert werden, in die Schaltkreise einzudringen, da: (1) Feuchtigkeit in Oxiden eingefangen werden und deren dielektrische Konstante erhöhen kann; (2) Feuchtigkeit eingefangene Ladungszentren in Gate-Oxiden erzeugen kann, wodurch Verschiebungen einer Schwellenspannung in komplementären Metall-Oxid-Halbleitertransistoren (complementary metal-oxide-semiconductor, CMOS) verursacht werden; (3) Feuchtigkeit Grenzflächenzustände an der Si-Gate-Oxid-Grenzfläche erzeugen kann, wodurch eine Verschlechterung der Transistorlebensdauer durch erhöhte Suszeptibilität für Heißelektronen verursacht wird; (4) Feuchtigkeit Korrosion der Metallverbindung verursachen kann, wodurch die Betriebssicherheit des IC reduziert wird; und (5) Feuchtigkeit die mechanische Stärke des Oxids reduzieren kann, wenn sie im Si-Oxid eingefangen ist, und das Oxid anfälliger für Anbrechen aufgrund von Zugspannung werden kann. Auch ionische Verunreinigungen können dem IC Schaden zufügen, da sie in Siliziumoxid schnell diffundieren können. Beispielsweise können ionische Verunreinigungen eine Instabilität der Schwellenspannung in CMOS-Transistoren verursachen und das Oberflächenpotenzial der Si-Oberfläche in der Nähe der ionischen Verunreinigungen verändern. Schneidverfahren, die benachbarte IC-Chips voneinander trennen, können dem IC ebenfalls möglichen Schaden zufügen.
  • In der Industrie wurde ein Dichtring verwendet, um den IC vor Verschlechterung aufgrund von Feuchtigkeit, ionischer Verschmutzung und Schneidverfahren zu schützen, aber eine Verbesserung war wünschenswert. Insbesondere kann ein Schneidverfahren unter Verwendung einer mechanischen Chipsäge ein Abplatzen von Schichten durch die Chipsägenschneidkräfte verursachen. Von hinten beleuchtete Vorrichtungen, die dielektrische Zwischenmetall- oder Zwischenschichtfilme mit niedrigen dielektrischen Konstanten (niedrig-k) aufweisen, sind besonders anfällig für Abplatzen beim Chipsägen. Dementsprechend sind verbesserte Verfahren für eine Herstellung von Halbleitervorrichtungen und verbesserte durch solche Verfahren hergestellte Vorrichtungen erwünscht.
  • US 2010/0090304 A1 beschreibt ein Verfahren zum Herstellen eines integrierten Schaltkreises, wobei eine Durchkontaktierung durch den Wafer und ein Pad hergestellt wird. Ein oberes Metallpad ist über das Pad mit der Durchkontaktierung verbunden.
  • US 2010/0052106 A1 beschreibt eine Halbleitervorrichtung mit einem Rissverhinderungsmerkmal, die eine Sägerissverhinderungsanordnung und eine Feuchtigkeitssperre aufweist, wobei ein Metallpad in einer Öffnung in einer ersten Passivierungsschicht eingebracht ist und über dem Metallpad ist eine weitere, zweite Passivierungsschicht angeordnet ist, über der ein Gießkomponenten-Rissstoppelement vorhanden ist, um das Auftreten von Rissen zu verhindern.
  • US 2007/0170591 A1 beschreibt eine Halbleitervorrichtung bei der die Ausdehnung von Rissen an Schnittstellen durch Verwendung von Dummy-Mustern verhindert wird, wobei diese Strukturen als Guard-Ringe, Dichtungsringe oder feuchtigkeitsresistente Ringe bezeichnet werden.
  • Aspekte der vorliegenden Erfindung sind am besten aus der folgenden detaillierten Beschreibung verständlich, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es wird betont, dass in Übereinstimmung mit der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert werden.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen werden ein den Unteransprüchen angegeben.
  • 1 ist ein Ablaufdiagramm für ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Dichtringstruktur, die ein Metallpad zum Verhindern von Abplatzen beim Chipsägen aufweist, gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • 2 ist eine Draufsicht eines Integrierter-Schaltkreis-(IC)-Chips mit einer Dichtringstruktur gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • 3A und 3B sind Schnittansichten von alternativen Dichtringschnitten entlang Linie I-I' in 2 gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • 4 ist eine Schnittansicht einer Ausführungsform der Vorrichtung, die blockierte Effekte beim Chipsägen gemäß verschiedenen Aspekten der vorliegenden Offenbarung zeigt.
  • 5 ist eine Schnittansicht einer bisherigen Dichtringstruktur, die Effekte beim Chipsägen auf die bisherige Halbleitervorrichtung zeigt.
  • 6A bis 6F sind Schnittansichten der Halbleitervorrichtung in verschiedenen Fertigungsstufen gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • Es ist offensichtlich, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zum Realisieren verschiedener Merkmale der Erfindung angibt. Spezielle Beispiele von Bestandteilen und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht einschränkend sein. Darüber hinaus kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen einschließen, bei denen das erste und zweite Merkmal in direktem Kontakt miteinander ausgebildet sind, und es kann ebenfalls Ausführungsformen einschließen, bei denen zusätzliche Merkmale ausgebildet sein können, die zwischen dem ersten und zweiten Merkmal liegen, sodass das erste und zweite Merkmal nicht in direktem Kontakt stehen. Verschiedene Merkmale können zur Vereinfachung und Klarstellung beliebig in unterschiedlichen Maßstäben gezeichnet sein.
  • Mit Bezug auf die Figuren zeigt 1 gemäß verschiedenen Aspekten der vorliegenden Offenbarung ein Ablaufdiagramm eines Verfahrens 100 zum Herstellen einer Halbleitervorrichtung mit einer Dichtringstruktur, die ein Metallpad zum Verhindern oder Blockieren von Abplatzeffekten beim Chipsägen auf die Vorrichtung aufweist. 2 ist eine Draufsicht einer Halbleitervorrichtung, die einen Integrierter-Schaltkreis-(IC-)Chip und eine Dichtringstruktur um den IC-Chip gemäß verschiedenen Aspekten der vorliegenden Offenbarung enthält. 3A und 3B sind Schnittansichten von alternativen Ausführungsformen der Dichtringstruktur 210 gemäß verschiedenen Aspekten der vorliegenden Offenbarung. 4 ist eine Schnittansicht einer Ausführungsform der Dichtringstruktur von 3, die blockierte Effekte beim Chipsägen auf die Halbleitervorrichtung gemäß verschiedenen Aspekten der vorliegenden Erfindung zeigt. Dahingegen veranschaulicht 5 eine Schnittansicht einer bisherigen Dichtringstruktur, die Abplatzeffekte beim Chipsägen auf die Vorrichtung zeigt. 6A bis 6F veranschaulichen Schnittansichten der Halbleitervorrichtung in verschiedenen Fertigungsstufen gemäß Aspekten der vorliegenden Offenbarung.
  • Es wird angemerkt, dass ähnliche Merkmale zur Vereinfachung und Klarheit ähnlich nummeriert sind. Es wird ferner angemerkt, dass die Halbleitervorrichtung 200 teilweise in einem CMOS Prozessablauf hergestellt werden kann. Dementsprechend ist es offensichtlich, dass zusätzliche Prozesse vor, während und nach dem Verfahren 100 von 1 vorgesehen sein können, und dass einige andere Prozesse hierin nur kurz beschrieben werden können. Die Halbleitervorrichtung 200 kann so hergestellt sein, dass sie eine von hinten beleuchtete Vorrichtung (backside illuminated, BSI) mit einem Zwischenschichtdielektrikum (interlayer dielectric, ILD) enthält, beispielsweise einem Niedrig-k Zwischenmetall-Dielektrikum (inter-metal dielectric, IMD).
  • Mit Bezug auf 1 beginnt das Verfahren 100 nun mit Block 102, indem ein Halbleitersubstrat mit einem Dichtringbereich und einem Schaltkreisbereich versehen wird. In einer Ausführungsform wird der Dichtringbereich um den Schaltkreisbereich herum ausgebildet und der Dichtringbereich dient dazu, darauf eine Dichtringstruktur auszubilden, und der Schaltkreisbereich dient dazu, darin zumindest eine Transistorvorrichtung auszubilden. Das Verfahren 100 fährt fort mit Block 104, indem ein integrierter Schaltkreis über dem Schaltkreisbereich und eine Dichtringstruktur über dem Dichtringbereich ausgebildet wird. Das Verfahren 100 geht weiter mit Block 106, indem im Dichtringbereich eine erste vorderseitige Passivierungsschicht über der Dichtringstruktur ausgebildet wird, und mit Block 108, indem in die erste vorderseitige Passivierungsschicht eine vorderseitige Öffnung neben einem äußeren Bereich der Dichtringstruktur geätzt wird. Das Verfahren wird mit Block 110 fortgesetzt, indem ein vorderseitiges Metallpad in der vorderseitigen Öffnung der ersten vorderseitigen Passivierungsschicht ausgebildet wird, um das erste Metallpad mit dem äußeren Bereich der Dichtringstruktur zu koppeln. In Block 112 wird eine zweite vorderseitige Passivierungsschicht über dem vorderseitigen Metallpad ausgebildet und in Block 114 wird eine Rückseitenbearbeitung einschließlich Wafer-Bonden der zweiten vorderseitigen Passivierungsschicht auf einen Trägerwafer und Ätzen des Substrats zum Verdünnen des Substrats durchgeführt.
  • Das Verfahren 100 geht mit Block 116 weiter, indem eine erste rückseitige Passivierungsschicht unter der Dichtringstruktur ausgebildet wird, und mit Block 118, indem neben dem äußeren Bereich der Dichtringstruktur eine rückseitige Öffnung in die erste rückseitige Passivierungsschicht geätzt wird. In Block 120 wird ein rückseitiges Metallpad in der rückseitigen Öffnung der ersten rückseitigen Passivierungsschicht ausgebildet, um das rückseitige Metallpad mit dem äußeren Bereich der Dichtringstruktur zu koppeln. In Block 122 wird eine zweite rückseitige Passivierungsschicht unter dem rückseitigen Metallpad ausgebildet. Andere Schichten, Leitungen, Durchkontaktierungen und Strukturen können ebenfalls vor, während oder nach den Schritten des Verfahrens 100 vorgesehen sein. Da die Metallpads mit dem äußeren Bereich der Dichtringstruktur und ihren jeweiligen Passivierungsschichten gekoppelt sind, werden vorteilhafterweise Abplatzeffekte beim Chipsägen abgeblockt, um einen inneren Bereich der Dichtringstruktur nicht zu beeinflussen, und daher ist auch der integrierte Schaltkreis geschützt.
  • Mit Bezug auf 2 wird nun eine Draufsicht einer Vorrichtung 200 veranschaulicht, die gemäß verschiedenen Aspekten der vorliegenden Offenbarung einen Integrierter-Schaltkreis-(IC-)Chip 202, eine Dichtringstruktur 210 um den IC-Chip 202 herum und einen Anordnungsisolierungsbereich 204 dazwischen enthält. Alternative Schnittansichten des Dichtringbereichs entlang Line I-I' sind in 3A und 3B veranschaulicht.
  • Mit Bezug auf 3A in Verbindung mit 2 wird nun eine Schnittansicht einer Ausführungsform der Halbleitervorrichtung 200 in einer Herstellungsstufe gemäß dem Verfahren 100 von 1 veranschaulicht. Die Halbleitervorrichtung kann ein Halbleitersubstrat 230, wie beispielsweise ein Siliziumsubstrat (z. B. ein p-dotiertes Substrat), mit einem Dichtringbereich 201 und einem Anordnungsisolationsbereich 204 enthalten, der den IC-Chip 202 in einem Schaltkreisbereich umgibt. In einer Ausführungsform ist der Dichtringbereich 201 um den Schaltkreisbereich herum ausgebildet und der Dichtringbereich dient dazu, darauf eine Dichtringstruktur auszubilden, und der Schaltkreisbereich dient dazu, darin mindestens eine Transistorvorrichtung auszubilden. Alternativ kann das Substrat 230 Silizium-Germanium, Gallium-Arsen oder andere geeignete Halbleitermaterialien enthalten. Das Substrat 230 kann ferner dotierte Bereiche enthalten, wie beispielsweise eine P-Quelle, eine N-Quelle und/oder einen dotierten aktiven Bereich wie beispielsweise einen P+ dotierten aktiven Bereich. Gemäß einem Aspekt können die dotierten aktiven Bereiche innerhalb anderer Bereiche angeordnet sein. Das Substrat 230 kann ferner andere Merkmale enthalten, wie beispielsweise eine verdeckte Schicht und/oder eine Epitaxie-Schicht. Des Weiteren kann das Substrat 230 ein Halbleiter auf einem Isolator sein, wie beispielsweise Silizium auf Isolator (silicon an insulator, SOI). In anderen Ausführungsformen kann das Halbleitersubstrat 230 ferner eine dotierte Epitaxie-Schicht, eine Gradientenhalbleiterschicht und/oder eine Halbleiterschicht enthalten, die eine andere Halbleiterschicht von einem anderen Typus überlagert, wie beispielsweise eine Siliziumschicht auf einer Silizium-Germaniumschicht. In anderen Beispielen kann ein Mischhalbleitersubstrat eine vielschichtige Siliziumstruktur enthalten oder ein Siliziumsubstrat kann eine vielschichtige Mischhalbleiterstruktur enthalten.
  • Die Vorrichtung 200 kann ferner Isolationsstrukturen enthalten, wie beispielsweise Flachgrabenisolationsmerkmale (shallow trench isolation, STI), die im Substrat 230 ausgebildet sind, um aktive Bereiche von anderen Bereichen des Substrats zu isolieren. Die aktiven Bereiche können beispielsweise als NMOS-Vorrichtung (z. B. nFET) oder PMOS-Vorrichtung (z. B. pFET) gestaltet sein.
  • Außerdem kann die Vorrichtung 200 ein Attrappengate und/oder das Substrat 230 überlagernde Gatestrukturen (nicht gezeigt) enthalten, das bzw. die aus verschiedenen Materialschichten und durch verschiedene Ätz-/Strukturierungstechniken über verschiedenen Bereichen der Vorrichtung 200 ausgebildet sein kann bzw. können.
  • Die Vorrichtung 200 enthält ferner Kontaktstäbe 218, um aktive Bereiche mit der anschließend ausgebildeten Dichtringstruktur 210 (einschließlich eines äußeren Bereichs 210a und eines inneren Bereichs 210b) elektrisch zu koppeln. Es wird darauf hingewiesen, dass andere Schichten im Dichtringbereich vorgesehen sein können, um verschiedene Merkmale über und/oder unter der Dichtringstruktur auszubilden, wie beispielsweise Passivierungsschichten, Nitridschichten und Polyimidschichten, die durch CVD, Spin-on-Techniken oder ähnlichem abgeschieden werden.
  • Das Halbleitersubstrat 230 kann ferner darunterliegende Schichten, darüberliegende Schichten, Vorrichtungen, Anschlüsse und andere Merkmale enthalten, die während vorausgehender Prozessschritte ausgebildet wurden oder die während anschließender Prozessschritte ausgebildet werden können.
  • Die Vorrichtung 200 enthält eine Dichtringstruktur 210, die über dem Substrat 230 im Dichtringbereich 201 angeordnet ist. Die Dichtringstruktur 210 kann verschiedene gestapelte leitende Schichten 212 und Durchgangsschichten 214 enthalten, die durch dielektrische Schichten 216 hindurch angeordnet sind, und sie kann beispielsweise eine Breite zwischen ungefähr 5 μm und ungefähr 15 μm aufweisen. Die Dichtringstruktur 210 enthält ferner einen äußeren Bereich 210a benachbart zum Chiprand und zu einer Ritzlinie und einen inneren Bereich 210b benachbart zum Anordnungsisolationsbereich 204 und dem Schaltkreisbereich.
  • Eine erste vorderseitige Passivierungsschicht 226 ist über der Dichtringstruktur 210 angeordnet. In einem Beispiel kann die erste vorderseitige Passivierungsschicht 226 durch einen Prozess mit hohem Aspektverhältnis (high aspect ratio process, HARP), und/oder einen CVD-Prozess mit einem Plasma von hoher Dichte (high density plasma CVD process, HDP CVD-Prozess) abgeschieden werden. Die erste vorderseitige Passivierungsschicht 226 enthält beispielsweise ein Dielektrikum und ist ein Oxid.
  • Die Vorrichtung 200 enthält ferner ein erstes Metallpad oder ein vorderseitiges Metallpad 224 in der ersten vorderseitigen Passivierungsschicht 226. Das erste Metallpad oder vorderseitige Metallpad 224 ist mit einem äußeren Bereich 210a der Dichtringstruktur 210 gekoppelt. Beispielsweise ist das vorderseitige Metallpad 224 mit einer oberen Metallschicht des äußeren Bereichs 210a der Dichtringstruktur 210 gekoppelt. In einem Beispiel kann das vorderseitige Metallpad 224 Aluminium enthalten und die Metallschichten der Dichtringstruktur können Kupfer enthalten. Andere Metalle können anwendbar sein.
  • Eine zweite vorderseitige Passivierungsschicht 222 kann über dem vorderseitigen Metallpad 224 und der ersten vorderseitigen Passivierungsschicht 226 angeordnet sein. Ein Trägerwafer 220 kann dann auf die zweite vorderseitige Passivierungsschicht 222 gebondet werden.
  • In einer Ausführungsform kann das Substrat 230 eine unten liegende erste rückseitige Passivierungsschicht als eine Grundschicht im Dichtringbereich enthalten. Beispielsweise kann die erste rückseitige Passivierungsschicht durch Abscheiden eines Sauerstoffdotierstoffs oder Abscheiden einer Passivierungsschicht durch einen Prozess mit hohem Aspektverhältnis (HARP) und/oder einem CVD-Prozess mit Plasma von hoher Dichte (HDP CVD-Prozess) ausgebildet werden. In einem Beispiel enthält die erste rückseitige Passivierungsschicht ein Dielektrikum (ILD oder IMD) und ist ein Oxid. Des Weiteren kann das Substrat 230 vor dem Ausbilden der ersten rückseitigen Passivierungsschicht beispielsweise durch einen Ätzvorgang ausgedünnt werden.
  • Die Vorrichtung 200 enthält ferner ein zweites Metallpad oder rückseitiges Metallpad 232 im Substrat 230 (z. B. in einer ersten rückseitigen Passivierungsschicht). In dieser Ausführungsform ist das rückseitige Metallpad 232 direkt mit einem äußeren Bereich 210a der Dichtringstruktur 210 gekoppelt. Beispielsweise ist das rückseitige Metallpad 232 direkt mit einer unteren Metallschicht des äußeren Bereichs 210a der Dichtringstruktur 210 gekoppelt. In einem Beispiel kann das rückseitige Metallpad 232 Aluminium enthalten und die Metallschichten der Dichtringstruktur können Kupfer enthalten. Andere Metalle können anwendbar sein.
  • Eine zweite rückseitige Passivierungsschicht 233, 234 kann über dem zweiten Metallpad oder rückseitigem Metallpad 232 und dem Substrat 230 angeordnet sein. In einem Beispiel kann die rückseitige Passivierungsschicht 233 Siliziumoxid enthalten und die rückseitige Passivierungsschicht 234 kann Siliziumnitrid enthalten. Die Metallpads und die verschiedenen Passivierungsschichten können Strukturierungs- und Ätzschritte erfahren, um die Strukturprofile wie gewünscht auszubilden.
  • Es ist offensichtlich, dass die Halbleitervorrichtung 200 einer weiteren Verarbeitung im Schaltkreisbereich unterzogen werden kann, um verschiedene Merkmale wie beispielsweise Kontakte/Durchkontaktierungen, Verbindungsmetallschichten, Zwischenschichtdielektrika, Passivierungsschichten etc. zur Herstellung von Halbleiterschaltkreisen auszubilden, wie es in der einschlägigen Technik bekannt ist. Es ist ferner offensichtlich, dass in einigen Ausführungsformen die Halbleitervorrichtung 200 nur ein vorderseitiges Metallpad oder nur ein rückseitiges Metallpad und nicht beide Metallpads enthalten kann.
  • Mit Bezug auf 3B wird nun eine alternative Ausführungsform der Dichtringstruktur 210 und der Vorrichtung 200 veranschaulicht. Die verschiedenen Strukturen sind im Wesentlichen ähnlich zu der in 3A offenbarten Ausführungsform und die Beschreibung von gemeinsamen Strukturen wird hier nicht wiederholt, obwohl sie in dieser Ausführungsform ebenfalls uneingeschränkt anwendbar sind. In dieser Ausführungsform ist das zweite Metallpad oder rückseitige Metallpad 232 nicht direkt mit der unteren Metallschicht des äußeren Bereichs 210a der Dichtringstruktur 210 gekoppelt. Stattdessen ist das rückseitige Metallpad 232 mit einem Kontakt 218 gekoppelt, der mit der unteren Metallschicht der Dichtringstruktur gekoppelt ist. Dementsprechend ist das rückseitige Metallpad 232 mit der Dichtringstruktur elektrisch gekoppelt, aber indirekt durch den Kontakt 218.
  • Mit Bezug auf 4 und 5 ist nun 4 eine Schnittansicht einer Ausführungsform der Dichtringstruktur von 3A, die die unterdrückten Effekte beim Chipsägen auf die Halbleitervorrichtung 200 gemäß verschiedenen Aspekten der vorliegenden Erfindung zeigt. Im Gegensatz dazu veranschaulicht 5 eine Schnittansicht einer bisherigen Dichtringstruktur, die Abplatzeffekte beim Chipsägen auf die Vorrichtung zeigt. Effekte beim Chipsägen, wie sie durch die gezackten Linien 240a bis 240c veranschaulicht sind, werden durch die Metallpads 224 und 232 im äußeren Bereich 210a der Dichtringstruktur blockiert, wodurch der innere Bereich 210b der Dichtringstruktur vor Abplatzeffekten beim Chipsägen und die innere Schaltkreisvorrichtung vor Abplatzen von Schichten geschützt wird. Die Metallpads 224 und 232, die mit dem äußeren Bereich der Dichtringstruktur gekoppelt sind und damit in Kontakt stehen und die ferner jeweils mit den vorderseitigen und rückseitigen Passivierungsschichten gekoppelt sind, verhindern, dass die Abplatzeffekte beim Chipsägen zum inneren Bereich der Dichtringstruktur und zur inneren Schaltkreisvorrichtung vordringen.
  • Im Gegensatz dazu veranschaulicht 5 Abplatzeffekte beim Chipsägen, die durch die gezackten Linien 340a bis 340c gezeigt sind, die in Ermangelung von Metallpads 224 und/oder 232 (4) zum inneren Bereich 210b der Dichtringstruktur vordringen. Insbesondere zeigt 5 Abplatzeffekte beim Chipsägen 340a bis 340c entlang der Grenzflächen der Passivierungsschichten 222, 230 und 234, aber 4 zeigt, dass die Abplatzeffekte beim Chipsägen 240a bis 240c durch die Metallpads 224 und 232 blockiert werden. In einer Ausführungsform kann anstelle eines Lasers ein Diamantschneider verwendet werden, um entlang der Ritzlinien einer Vorrichtung mit Dichtringstrukturen einschließlich Metallpads gemäß von Aspekten der vorliegenden Erfindung zu schneiden, wodurch Herstellungskosten reduziert werden.
  • 6A bis 6F veranschaulichen Schnittansichten der Vorrichtung 200 in verschiedenen Herstellungsstufen gemäß Aspekten der vorliegenden Erfindung. 6A veranschaulicht das Ausbilden eines Substrats 230a, einer Dichtringstruktur 210 über dem Dichtringbereich und einer ersten Passivierungsschicht 226 über der Dichtringstruktur 210. In dieser Ausführungsform ist ein Kontakt 218 unter dem äußeren Bereich 210a der Dichtringstruktur 210 entfernt, obwohl der Kontakt 218 in anderen Ausführungsformen unter dem äußeren Bereich 210a der Dichtringstruktur 210 bestehen bleiben kann.
  • 6B veranschaulicht einen Ätzvorgang der ersten Passivierungsschicht 226, um eine vorderseitige Öffnung 252 auszubilden, und dann das Abscheiden und Ätzen eines Metalls in der vorderseitigen Öffnung 252, um ein erstes Metallpad oder vorderseitiges Metallpad 224 auszubilden. Die vorderseitige Öffnung 252 ist benachbart zu einer oberen Metallschicht des äußeren Bereichs 210a der Dichtringstruktur und das vorderseitige Metallpad 224 ist direkt mit der oberen Metallschicht des äußeren Bereichs 210a des Dichtrings gekoppelt.
  • 6C veranschaulicht das Ausbilden einer zweiten vorderseitigen Passivierungsschicht 222 über dem vorderseitigen Metallpad 224 und der ersten vorderseitigen Passivierungsschicht 226.
  • 6D veranschaulicht eine rückseitige Verarbeitung einschließlich des Bondens eines Trägerwafers 220 an die zweite vorderseitige Passivierungsschicht 222 und einschließlich eines Ätzvorgangs des Substrats 230a zum Verdünnen der Substratschicht.
  • 6E veranschaulicht das anschließende Ausbilden einer ersten rückseitigen Passivierungsschicht 230 unter der Dichtringstruktur. In einer Ausführungsform kann die erste rückseitige Passivierungsschicht 230 durch Abscheiden eines Sauerstoffdotierstoffs oder Abscheiden einer Passivierungsschicht durch einen Prozess mit hohem Aspektverhältnis (HARP) und/oder einem CVD-Prozess mit Plasma von hoher Dichte (HDP CVD-Prozess) ausgebildet werden. Beispielsweise enthält die erste rückseitige Passivierungsschicht ein Dielektrikum (ILD oder IMD) und ist ein Oxid.
  • 6F veranschaulicht einen Ätzvorgang der zweiten Passivierungsschicht 230, um eine rückseitige Öffnung 250 auszubilden, und dann das Abscheiden und Ätzen eines Metalls in der zweiten Öffnung 250, um das zweite Metallpad oder rückseitige Metallpad 232 auszubilden. Die zweite Öffnung 250 ist benachbart zu einer unteren Metallschicht des äußeren Bereichs 210a der Dichtringstruktur und das rückseitige Metallpad 232 wird direkt mit der unteren Metallschicht des äußeren Bereichs 210a gekoppelt. 6F zeigt ferner das Ausbilden von Passivierungsschichten 233 und 234 unter dem rückseitigen Metallpad 232 und der zweiten Passivierungsschicht 230.
  • In einem Beispiel werden die Metallpads 224 und 232 in jeweiligen Öffnungen durch CVD, PVD oder andere geeignete Prozesse abgeschieden und anschließend strukturiert, beispielsweise durch Standard-Photolithographiestrukturierung und Ätztechniken. In einem weiteren Beispiel enthalten die Metallpads 224 und 232 Aluminium, obwohl andere Metalle wie beispielsweise Titan, Wolfram oder Kupfer anwendbar sein können.
  • Die vorliegende Offenbarung liefert viele verschiedene Ausführungsformen und die Verfahren, Techniken und Strukturen der vorliegenden Offenbarung können in einem rückseitig beleuchteten (backside illuminated, BSI) CMOS Bildsensor(CIS)-Produkt und in Produkten verwendet werden, die Wafer-Bondingprozesse benötigen, wie beispielsweise in Produkten mit mikroelektromechanischen Systemen (MEMS). Außerdem können Halbleitervorrichtungen ausgebildet werden, die ein mit einer Dichtringstruktur gekoppeltes vorderseitiges Metallpad, ein mit einer Dichtringstruktur gekoppeltes rückseitiges Metallpad oder beide mit einer Dichtringstruktur gekoppelte Metallpads aufweisen.
  • Eine der breiteren Ausführungsformen der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält ein Substrat mit einem Dichtringbereich und einem Schaltkreisbereich, eine Dichtringstruktur, die über dem Dichtringbereich angeordnet ist, eine über der Dichtringstruktur angeordnete erste vorderseitige Passivierungsschicht und ein vorderseitiges Metallpad in der ersten vorderseitigen Passivierungsschicht, wobei das vorderseitige Metallpad mit einem äußeren Bereich der Dichtringstruktur gekoppelt ist. Die Vorrichtung enthält ferner eine zweite über dem vorderseitigen Metallpad angeordnete vorderseitige Passivierungsschicht, einen Trägerwafer, der an die zweite vorderseitige Passivierungsschicht gebondet ist, und eine erste rückseitige Passivierungsschicht, die unter der Dichtringstruktur angeordnet ist. In einer bevorzugten Ausführungsform der Halbleitervorrichtung enthält die Dichtringstruktur einen Stapel von Metallschichten, die um den Schaltkreisbereich herum angeordnet sind. Das vorderseitige Metallpad kann Aluminium enthalten. Darüber hinaus können die erste vorderseitige Passivierungsschicht und/oder die erste rückseitige Passivierungsschicht Siliziumoxid enthalten. Möglicherweise enthält die zweite vorderseitige Passivierungsschicht Siliziumoxid und/oder Siliziumnitrid. Das vorderseitige Metallpad ist direkt mit einer oberen Metallschicht der Dichtringstruktur gekoppelt. Vorzugsweise enthalten die erste und zweite vorderseitige Passivierungsschicht dasselbe Material oder verschiedenes Material. In einer weiteren Ausführungsform enthält die Halbleitervorrichtung ferner ein rückseitiges Metallpad in der ersten rückseitigen Passivierungsschicht, wobei das rückseitige Metallpad mit dem äußeren Bereich der Dichtringstruktur gekoppelt ist, und eine zweite rückseitige Passivierungsschicht, die unter dem rückseitigen Metallpad angeordnet ist.
  • Eine andere der breiteren Ausführungsformen der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung, die ein Substrat mit einem Dichtringbereich und einem Schaltkreisbereich, eine im Dichtringbereich angeordnete Dichtringstruktur, eine über der Dichtringstruktur angeordnete erste vorderseitige Passivierungsschicht, eine unter der Dichtringstruktur angeordnete erste rückseitige Passivierungsschicht und ein rückseitiges Metallpad in der ersten rückseitigen Passivierungsschicht enthält, wobei das rückseitige Metallpad mit dem äußeren Bereich der Dichtringstruktur gekoppelt ist. Die Vorrichtung enthält ferner eine zweite rückseitige Passivierungsschicht, die unter dem rückseitigen Metallpad angeordnet ist. In einer bevorzugten Ausführungsform kann die Dichtringstruktur einen Stapel von Metallschichten enthalten, der um den Schaltkreisbereich herum angeordnet ist. Möglicherweise enthält das rückseitige Metallpad Aluminium. Darüber hinaus kann das rückseitige Metallpad entweder direkt mit einer unteren Metallschicht der Dichtringstruktur gekoppelt sein und/oder es kann mit einem Kontakt gekoppelt sein, der mit der unteren Metallschicht der Dichtringstruktur gekoppelt ist. Des Weiteren kann die erste rückseitige Passivierungsschicht Siliziumoxid und die zweite rückseitige Passivierungsschicht Siliziumnitrid enthalten. Möglicherweise enthalten die erste und zweite rückseitige Passivierungsschicht dasselbe Material oder verschiedenes Material. Die Halbleitervorrichtung umfasst ein vorderseitiges Metallpad in der ersten vorderseitigen Passivierungsschicht, wobei das vorderseitige Metallpad mit dem äußeren Bereich der Dichtringstruktur gekoppelt ist, eine zweite vorderseitige Passivierungsschicht, die über dem vorderseitigen Metallpad und der ersten vorderseitigen Passivierungsschicht angeordnet ist, und einen Trägerwafer, der an die zweite vorderseitige Passivierungsschicht gebondet ist.
  • Eine weitere der breiteren Ausführungsformen der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung, die ein Substrat mit einem Dichtringbereich und einem Schaltkreisbereich, eine über dem Dichtringbereich angeordnete Dichtringstruktur, eine über der Dichtringstruktur angeordnete erste Passivierungsschicht und ein erstes Metallpad in der ersten Passivierungsschicht enthält, wobei das erste Metallpad mit einem äußeren Bereich der Dichtringstruktur gekoppelt ist. Die Vorrichtung enthält ferner eine zweite Passivierungsschicht, die unter der Dichtringstruktur angeordnet ist, und ein zweites Metallpad in der zweiten Passivierungsschicht, wobei das zweite Metallpad mit dem äußeren Bereich der Dichtringstruktur gekoppelt ist.
  • Eine andere der breiteren Ausführungsformen der vorliegenden Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren enthält: Bereitstellen eines Substrats mit einem Dichtringbereich und einem Schaltkreisbereich;Ausbilden einer Dichtringstruktur über dem Dichtringbereich; Ausbilden einer ersten vorderseitigen Passivierungsschicht über der Dichtringstruktur; Ätzen einer vorderseitigen Öffnung in die erste vorderseitige Passivierungsschicht benachbart zu einem äußeren Bereich der Dichtringstruktur; und Ausbilden eines vorderseitigen Metallpads in der vorderseitigen Öffnung, um das vorderseitige Metallpad mit dem äußeren Bereich der Dichtringstruktur zu koppeln. Das Verfahren enthält ferner: Ausbilden einer ersten rückseitigen Passivierungsschicht unter der Dichtringstruktur; Ätzen einer rückseitigen Öffnung in die erste rückseitige Passivierungsschicht benachbart zum äußeren Bereich der Dichtringstruktur; und Ausbilden eines rückseitigen Metallpads in der rückseitigen Öffnung, um das rückseitige Metallpad mit dem äußeren Bereich der Dichtringstruktur zu koppeln. Das vorderseitige Metallpad wird mit einer oberen Metallschicht der Dichtringsstruktur gekoppelt. Vorzugsweise ist das rückseitige Metallpad mit einer unteren Metallschicht der Dichtringstruktur gekoppelt. Darüber hinaus kann das Verfahren ferner umfassen: Ausbilden einer zweiten vorderseitigen Passivierungsschicht über dem vorderseitigen Metallpad und/oder Ausbilden einer zweiten rückseitigen Passivierungsschicht unter dem rückseitigen Metallpad. Gemäß einer anderen Ausführungsform umfasst das Verfahren ferner: Waferbonden eines Trägerwafers an die zweite vorderseitige Passivierungsschicht und rückseitiges Ätzen des Substrats.

Claims (10)

  1. Halbleitervorrichtung, aufweisend: ein Substrat (230) mit einem Dichtringbereich (201) und einem Schaltkreisbereich (202); eine Dichtringstruktur (210), die über dem oder im Dichtringbereich (201) angeordnet ist, wobei die Dichtringstruktur (210) einen äußeren und einen inneren Bereich (210a, 210b) aufweist, die voneinander separiert sind, wobei die Dichtringstruktur (210) einen Stapel von Metallschichten (212) und Durchgangsschichten (214) enthält, die durch dielektrische Schichten (216) hindurch angeordnet sind, eine erste vorderseitige Passivierungsschicht (226), die über der Dichtringstruktur (210) angeordnet ist; ein erstes vorderseitiges Metallpad (224) in der ersten vorderseitigen Passivierungsschicht (226), das sich in die obere dielektrische Schicht (216) der Dichtringstruktur (210) über eine Grenzfläche zwischen Passivierungsschicht (226) und Dichtringstruktur (210) hinaus hinein erstreckt und im äußeren Bereich (210a) der Dichtringstruktur (210) direkt mit einer oberen Metallschicht (212) verbunden ist, um ein Ausbreiten eines Risses entlang einer Grenzfläche zwischen Passivierungsschicht (226) und Dichtringstruktur (210) zu blockieren.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine zweite vorderseitige Passivierungsschicht (222) über dem vorderseitigen Metallpad (224) angeordnet ist; und eine erste rückseitige Passivierungsschicht (233) unter der Dichtringstruktur (210) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Stapel von Metallschichten (212) um den Schaltkreisbereich angeordnet sind.
  4. Halbleitervorrichtung nach Anspruch 2, wobei die erste vorderseitige Passivierungsschicht (226) und die erste rückseitige Passivierungsschicht (233) Siliziumoxid enthalten.
  5. Halbleitervorrichtung nach Anspruch 2, wobei die zweite vorderseitige Passivierungsschicht (222) Siliziumoxid und/oder Siliziumnitrid enthält.
  6. Halbleitervorrichtung gemäß Anspruch 2, wobei ein rückseitiges Metallpad (232) in der ersten rückseitigen Passivierungsschicht (233) mit dem äußeren Bereich (210a) der Dichtringstruktur (210) gekoppelt ist; und eine zweite rückseitige Passivierungsschicht (234) vorgesehen ist, die unter dem rückseitigen Metallpad (232) angeordnet ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei das rückseitige Metallpad (232) entweder direkt mit einer unteren Metallschicht (212) der Dichtringstruktur (210) oder mit einem Kontakt (218) gekoppelt ist, der mit der unteren Metallschicht (212) der Dichtringstruktur (210) gekoppelt ist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Bereitstellen (S102) eines Substrats (230) mit einem Dichtringbereich (201) und einem Schaltkreisbereich (202); Ausbilden (S104) einer Dichtringstruktur (210) über dem Dichtringbereich (201), wobei die Dichtringstruktur (210) einen äußeren und einen inneren Bereich (210a, 210b) aufweist, die voneinander separiert sind, wobei die Dichtringstruktur (210) einen Stapel von Metallschichten (212) und Durchgangsschichten (214) enthält, die durch dielektrische Schichten (216) hindurch angeordnet sind, Ausbilden (S106) einer ersten vorderseitigen Passivierungsschicht (226) über der Dichtringstruktur (210); Ätzen (S108) einer vorderseitigen Öffnung (252) in die erste vorderseitige Passivierungsschicht (226) und teilweise in die obere dielektrische Schicht (216) der Dichtringstruktur (210) benachbart zu dem äußeren Bereich (210a) der Dichtringstruktur (210); Ausbilden (S110) eines vorderseitigen Metallpads (224) in der vorderseitigen Öffnung (252), wobei sich das vorderseitige Metallpad (224) in die obere dielektrische Schicht (216) der Dichtringstruktur (210) über eine Grenzfläche zwischen Passivierungsschicht (226) und Dichtringstruktur (210) hinaus hinein erstreckt und im äußeren Bereich (210a) der Dichtringstruktur (210) direkt mit einer oberen Metallschicht (212) verbunden ist, um ein Ausbreiten eines Risses entlang einer Grenzfläche zwischen Passivierungsschicht (226) und Dichtringstruktur (210) zu blockieren.
  9. Verfahren nach Anspruch 8, ferner aufweisend: Ätzen (S118) einer rückseitigen Öffnung (250) in das Substrat (230) benachbart zum äußeren Bereich (210a) der Dichtringstruktur (210); und Ausbilden (S120) eines rückseitigen Metallpads (232) in der rückseitigen Öffnung (250) im Substrat (230), um das rückseitige Metallpad (232) mit dem äußeren Bereich (210a) der Dichtringstruktur (210) zu koppeln, Ausbilden (116) einer ersten rückseitigen Passivierungsschicht (233) unter der Dichtringstruktur (210).
  10. Verfahren nach Anspruch 9, ferner aufweisend: Ausbilden (S112) einer zweiten vorderseitigen Passivierungsschicht (222) über dem vorderseitigen Metallpad (224) und/oder Ausbilden (S122) einer zweiten rückseitigen Passivierungsschicht (234) unter dem rückseitigen Metallpad (232).
DE102011004238.5A 2010-08-13 2011-02-16 Dichtringstruktur mit Metallpad und Verfahren zu deren Herstellung Active DE102011004238B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US37363410P 2010-08-13 2010-08-13
US61/373,634 2010-08-19
US12/916,789 2010-11-01
US12/916,789 US8283754B2 (en) 2010-08-13 2010-11-01 Seal ring structure with metal pad

Publications (2)

Publication Number Publication Date
DE102011004238A1 DE102011004238A1 (de) 2012-03-22
DE102011004238B4 true DE102011004238B4 (de) 2015-05-28

Family

ID=45564217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011004238.5A Active DE102011004238B4 (de) 2010-08-13 2011-02-16 Dichtringstruktur mit Metallpad und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (3) US8283754B2 (de)
KR (1) KR101194921B1 (de)
CN (1) CN102376683B (de)
DE (1) DE102011004238B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283754B2 (en) 2010-08-13 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with metal pad
US8373243B2 (en) * 2011-01-06 2013-02-12 Omnivision Technologies, Inc. Seal ring support for backside illuminated image sensor
US8912091B2 (en) 2013-01-10 2014-12-16 International Business Machines Corporation Backside metal ground plane with improved metal adhesion and design structures
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US8901714B2 (en) 2013-03-14 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transmission line formed adjacent seal ring
US9728511B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer and semiconductor die
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9543257B2 (en) * 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
CN106910693B (zh) * 2015-12-23 2019-11-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10495373B2 (en) 2016-01-05 2019-12-03 Lg Electronics Inc. Refrigerator
WO2017174608A1 (en) * 2016-04-06 2017-10-12 Abb Schweiz Ag Semiconductor chip with moisture protection layer
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US10283548B1 (en) * 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
CN109830464A (zh) * 2019-02-15 2019-05-31 德淮半导体有限公司 半导体结构及其形成方法
US11201205B2 (en) 2019-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect layout for semiconductor device
US10991667B2 (en) 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11217547B2 (en) * 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
US11222855B2 (en) * 2019-09-05 2022-01-11 Skyworks Solutions, Inc. Moisture barrier for bond pads and integrated circuit having the same
KR20210094329A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088551A1 (en) * 2003-01-16 2005-04-28 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US20060186547A1 (en) * 2005-02-24 2006-08-24 Wen-De Wang Light shield for CMOS imager
US20070170591A1 (en) * 2002-10-30 2007-07-26 Fujitsu Limited Semiconductor device and method for fabricating the same
US20080191296A1 (en) * 2007-02-08 2008-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Optical Transmission Improvement On Multi-Dielectric Structure In Advance CMOS Imager
US20100052106A1 (en) * 2008-08-29 2010-03-04 Chu-Chung Lee Package device having crack arrest feature and method of forming
US20100090304A1 (en) * 2008-09-08 2010-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for cmos image sensor
US20100193928A1 (en) * 2009-02-02 2010-08-05 Infineon Technologies Ag Semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
CN1617312A (zh) * 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
JP2005259829A (ja) 2004-03-10 2005-09-22 Sumitomo Electric Ind Ltd 裏面入射型受光素子アレイ
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
US20070001100A1 (en) 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027324A (ja) 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
US7224069B2 (en) * 2005-07-25 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structures extending from seal ring into active circuit area of integrated circuit chip
US7799654B2 (en) 2005-08-31 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced refractive index and extinction coefficient layer for enhanced photosensitivity
US7638852B2 (en) 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US20080122039A1 (en) * 2006-11-02 2008-05-29 United Microelectronics Corp. Intergrated circuit device, chip, and method of fabricating the same
JP5448304B2 (ja) 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US7656000B2 (en) 2007-05-24 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Photodetector for backside-illuminated sensor
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
KR100870864B1 (ko) * 2007-10-02 2008-11-28 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US8125054B2 (en) * 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8053856B1 (en) 2010-06-11 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated sensor processing
US8283754B2 (en) 2010-08-13 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with metal pad
US8759118B2 (en) * 2011-11-16 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170591A1 (en) * 2002-10-30 2007-07-26 Fujitsu Limited Semiconductor device and method for fabricating the same
US20050088551A1 (en) * 2003-01-16 2005-04-28 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US20060186547A1 (en) * 2005-02-24 2006-08-24 Wen-De Wang Light shield for CMOS imager
US20080191296A1 (en) * 2007-02-08 2008-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Optical Transmission Improvement On Multi-Dielectric Structure In Advance CMOS Imager
US20100052106A1 (en) * 2008-08-29 2010-03-04 Chu-Chung Lee Package device having crack arrest feature and method of forming
US20100090304A1 (en) * 2008-09-08 2010-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for cmos image sensor
US20100193928A1 (en) * 2009-02-02 2010-08-05 Infineon Technologies Ag Semiconductor device

Also Published As

Publication number Publication date
US20150249057A1 (en) 2015-09-03
US9035445B2 (en) 2015-05-19
US8283754B2 (en) 2012-10-09
CN102376683B (zh) 2014-09-10
US9812409B2 (en) 2017-11-07
KR101194921B1 (ko) 2012-10-25
KR20120015988A (ko) 2012-02-22
US20120038020A1 (en) 2012-02-16
CN102376683A (zh) 2012-03-14
US20130082346A1 (en) 2013-04-04
DE102011004238A1 (de) 2012-03-22

Similar Documents

Publication Publication Date Title
DE102011004238B4 (de) Dichtringstruktur mit Metallpad und Verfahren zu deren Herstellung
DE102011080066B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
US8587089B2 (en) Seal ring structure with polyimide layer adhesion
DE102015102579B4 (de) Halbleitervorrichtungen und Verfahren zur Ausbildung davon
DE102016100764B4 (de) Halbleiter-bauelementstruktur
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
US8395239B2 (en) Grounded seal ring structure in semiconductor devices
DE102011054153A1 (de) Rissstoppbarriere und Verfahren zu deren Herstellung
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102010017371A1 (de) Teststrukturen und -verfahren für Halbleiterbauelemente
DE102019126921A1 (de) Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung
DE102015100671B4 (de) Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102013106153A1 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102020109675A1 (de) Halbleiterchip mit Low-k Dielektrikumschicht
DE102018125106B4 (de) Hybridgebondete Struktur und Verfahren zu deren Herstellung
DE112014002026T5 (de) Verbundhalbleitervorrichtung, Verfahren zu ihrer Herstellung und Halbleitervorrichtung vom mit Harz versiegelten Typ
DE102019124181B4 (de) Vereinzelungsverfahren für gestapelte Halbleiter-Bauelemente sowie gestapelte Halbleitervorrichtung
DE102022120326A1 (de) Integrierter isolationskondensator mit verbesserter unterer platte
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023544000

Ipc: H01L0021560000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021560000

Ipc: H01L0023280000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023544000

Ipc: H01L0021560000

Effective date: 20111221

Free format text: PREVIOUS MAIN CLASS: H01L0021560000

Ipc: H01L0023280000

Effective date: 20150211

R020 Patent grant now final