DE102020109675A1 - Halbleiterchip mit Low-k Dielektrikumschicht - Google Patents

Halbleiterchip mit Low-k Dielektrikumschicht Download PDF

Info

Publication number
DE102020109675A1
DE102020109675A1 DE102020109675.5A DE102020109675A DE102020109675A1 DE 102020109675 A1 DE102020109675 A1 DE 102020109675A1 DE 102020109675 A DE102020109675 A DE 102020109675A DE 102020109675 A1 DE102020109675 A1 DE 102020109675A1
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
semiconductor chip
dielectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020109675.5A
Other languages
English (en)
Inventor
Yeonjin Lee
Junyong NOH
Minjung Choi
Junghoon HAN
Yunrae Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020109675A1 publication Critical patent/DE102020109675A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05649—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05676—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

Ein Halbleiterchip umfasst eine Bauelementschicht auf einem Substrat, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt und eine niedrigere Permittivität als Siliziumoxid aufweist; eine obere Zwischenverdrahtungs-Dielektrikumschicht, die auf der unteren Zwischenverdrahtungs-Dielektrikumschicht angeordnet ist; eine Isolationsaussparung, die entlang eines Randes des Substrats angeordnet ist, wobei die Isolationsaussparung an Seitenflächen der unteren und oberen Zwischenverdrahtungs-Dielektrikumschichten ausgebildet ist und eine Unterseite auf einem Niveau aufweist, das nicht höher ist als das einer Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht; und eine dielektrische Deckschicht, die Seitenflächen der unteren und oberen Zwischenverdrahtungs-Dielektrikumschichten und die Unterseite der Isolationsaussparung bedeckt.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität unter 35 U.S.C. § 119 der koreanischen Patentanmeldung Nr. 10-2019-0101872 , eingereicht am 20. August 2019 beim Koreanischen Amt für geistiges Eigentum, deren Offenbarung hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Das erfinderische Konzept betrifft einen Halbleiterchip und betrifft insbesondere einen Halbleiterchip, der eine Low-k Dielektrikumschicht umfasst.
  • Mit der raschen Entwicklung der Elektronikindustrie und der Bedürfnisse der Nutzer werden elektronische Geräte und Ausrüstungen leichter und kompakter als je zuvor. Dementsprechend haben die in elektronischen Geräten verwendeten Halbleiterchips und -Packages eine immer höhere Integrationsdichte als je zuvor, so dass die Designregeln für die Komponenten von Halbleiterchips und -Packages verringert wurden. Daher wurde eine Low-k Dielektrikumschicht eingeführt, um die parasitäre Kapazität in einem Halbleiterchip und insbesondere zwischen Verdrahtungen zu verringern.
  • KURZDARSTELLUNG
  • Das erfinderische Konzept stellt einen Halbleiterchip bereit, der die mechanische Zuverlässigkeit während der Vereinzelung des Halbleiterchips sicherstellt.
  • Gemäß einem Aspekt des erfinderischen Konzepts wird ein Halbleiterchip bereitgestellt. Der Halbleiterchip umfasst eine Bauelementschicht auf einem Substrat, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt und eine niedrigere Permittivität als Siliziumoxid aufweist; eine obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs-Dielektrikumschicht, wobei die obere Zwischenverdrahtungs-Dielektrikumschicht eine Permittivität aufweist, die mindestens so hoch ist wie die Permittivität von Siliziumoxid; eine Isolationsaussparung entlang eines Randes des Substrats, wobei die Isolationsaussparung an einer Seitenfläche der unteren Zwischenverdrahtungs-Dielektrikumschicht und einer Seitenfläche der oberen Zwischenverdrahtungs-Dielektrikumschicht ausgebildet ist und eine Unterseite auf einem Niveau aufweist, das nicht höher ist als ein Niveau einer Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht; und eine dielektrische Deckschicht, welche die Seitenflächen der unteren Zwischenverdrahtungs-Dielektrikumschicht und der oberen Zwischenverdrahtungs-Dielektrikumschicht und die Unterseite der Isolationsaussparung bedeckt.
  • Gemäß einem anderen Aspekt des erfinderischen Konzepts wird ein Halbleiterchip bereitgestellt, der umfasst: eine Bauelementschicht auf einem Substrat, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt; eine obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs-Dielektrikumschicht; eine Isolationsaussparung, die entlang eines gesamten Randes des Substrats angeordnet ist und sich von einer Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht mindestens bis auf das gleiche Niveau wie eine Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht erstreckt; und eine obere dielektrische Deckschicht, welche die Isolationsaussparung ausfüllt, mindestens einen Abschnitt der Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht bedeckt, und einen Stufenabschnitt entlang mindestens eines Abschnitts des Randes des Substrats aufweist.
  • Gemäß einem weiteren Aspekt des erfinderischen Konzepts wird ein Halbleiterchip bereitgestellt, der umfasst: eine Bauelementschicht auf einem Substrat, das vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt; eine obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs-Dielektrikumschicht; eine Isolationsaussparung, die entlang eines gesamten Randes des Substrats angeordnet ist und sich von einer Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht mindestens bis auf das gleiche Niveau wie eine Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht erstreckt; eine Pad-Struktur auf der oberen Zwischenverdrahtungs-Dielektrikumschicht und eine Pad-Durchkontaktierung, die durch die obere Zwischenverdrahtungs-Dielektrikumschicht hindurch verläuft, wobei die Pad-Durchkontaktierung die Pad-Struktur elektrisch mit der Verdrahtungsstruktur verbindet; und eine obere dielektrische Deckschicht, welche die Isolationsaussparung ausfüllt, mindestens einen Abschnitt der Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht bedeckt, und einen Stufenabschnitt entlang mindestens einer der vier Seiten des Substrats auf einem Niveau aufweist, das höher als eine Oberseite der unteren Zwischenverdrahtungs-Dielektrikumschicht und niedriger als die Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht ist.
  • Figurenliste
  • Die Ausführungsformen des erfinderischen Konzepts werden anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden. In den Zeichnungen ist Folgendes dargestellt.
    • 1 bis 7 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen;
    • 8A und 8B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen;
    • 9 ist eine Querschnittsansicht einer Stufe in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen;
    • 10 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt;
    • 11 bis 15 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen;
    • 16 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt;
    • 17 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt;
    • 18A und 18B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen;
    • 19A und 19B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen;
    • 20 ist eine Querschnittsansicht einer Stufe in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen;
    • 21 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt;
    • 22 bis 24 sind Querschnittsansichten, die Hauptelemente von Halbleiterchips gemäß Ausführungsformen zeigen;
    • 25 und 26 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen;
    • 27 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt;
    • 28 bis 30 sind Querschnittsansichten, die Hauptelemente von Halbleiterchips gemäß Ausführungsformen zeigen;
    • 31A und 31B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen;
    • 32 bis 34 sind Querschnittsansichten, die Hauptelemente von Halbleiterchips gemäß Ausführungsformen zeigen;
    • 35 und 36 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen;
    • 37A und 37B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen;
    • 38 ist eine Querschnittsansicht einer Stufe in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen; und
    • 39A und 39B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • 1 bis 7 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 8A und 8B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen.
  • Wie in 1 gezeigt, wird eine Bauelementschicht 130, die mehrere Halbleiterbauelemente 120 umfasst, auf einem Substrat 110 gebildet. Das Substrat 110 kann eine Bauelementregion DR, in der die Halbleiterbauelemente 120 angeordnet sind, und eine Ritzgrabenregion SR umfassen. Die Ritzgrabenregion („scribe lane region“) SR kann in einer Draufsicht jede von mehreren Bauelementregionen DR umgeben. Obgleich in 1 nur zwei Bauelementregionen DR und eine einzelne Ritzgrabenregion SR zwischen zwei Bauelementregionen DR veranschaulicht sind, kann das Substrat 110 mehrere Bauelementregionen DR in einer Matrix und eine Ritzgrabenregion SR umfassen, die zwischen benachbarten Bauelementregionen DR so angeordnet ist, dass sie in einer Draufsicht jede der Bauelementregionen DR umgibt. Die Ritzgrabenregion SR kann ein Region sein, die von einem Wafer entfernt werden kann, in dem die Bauelementregionen DR gebildet wurden, während die Funktionsfähigkeit von Bauelementen (zum Beispiel Bauelementen in integrierten Schaltkreisen), die innerhalb der Bauelementregionen DR gebildet wurden, erhalten bleibt. Die Ritzregion SR zwischen den Bauelementregionen DR kann Bereiche des Wafers umfassen, in denen keine Schaltkreise (zum Beispiel keine Transistoren) gebildet werden und/oder keine Schaltkreise (zum Beispiel keine Transistoren) gebildet werden, die Teil der integrierten Schaltkreise der Bauelemente in integrierten Schaltkreisen innerhalb der Bauelementregionen DR sind.
  • Die Ritzgrabenregion SR kann eine Schneidregion BR und eine verbleibende Ritzregion RR umfassen. In der Ritzgrabenregion SR kann die verbleibende Ritzregion RR ein Abschnitt sein, der eine Bauteilregion DR berührt, und die Schneidregion BR kann ein von der Bauteilregion DR getrennter Abschnitt sein, wobei sich die verbleibende Ritzregion RR zwischen der Schneidregion BR und der Bauteilregion DR befindet.
  • Um einen Halbleiterchip 1 in 8A und 8B durch Trennen der Bauelementregion DR, die mehrere Halbleiterbauelemente 120 umfasst, zu erhalten, kann ein Zerteilungsprozess so ausgeführt werden, dass das Substrat 110 entlang der Ritzgrabenregion SR geschnitten wird, in der die Halbleiterbauelemente 120 nicht angeordnet sind. Während des Zerteilungsprozesses wird die Schneidregion BR entfernt, und die verbleibende Ritzregion RR kann um die Bauelementregion DR herum verbleiben. Dementsprechend können die Bauelementregion DR und die verbleibende Ritzregion RR, die um die Bauelementregion DR herum in Kontakt mit der Bauelementregion DR verbleibt, einen vereinzelten Halbleiterchip bilden und können daher zusammen als Chipregion CR bezeichnet werden.
  • Die Schneidregion BR und die verbleibende Ritzregion RR, die in der Ritzgrabenregion SR enthalten sind, werden im Ergebnis eines Zerteilungsprozesses definiert und können daher vor der Durchführung des Zerteilungsprozesses möglicherweise nicht klar definiert werden. Da die Ritzgrabenregion SR jedoch so ausgebildet ist, dass sie eine größere Fläche als die Schneidregion BR aufweist, um zu verhindern, dass die Bauelementregion DR während des Zerteilungsprozesses beschädigt wird, umfasst der Halbleiterchip 1, der vereinzelt wurde, die Bauelementregion DR und die verbleibende Ritzregion RR, das heißt einen Abschnitt der Ritzgrabenregion SR, der die Bauelementregion DR entlang des Randes der Bauelementregion DR berührt.
  • Das Substrat 110 kann zum Beispiel Silizium (Si) umfassen. Das Substrat 110 kann ein Halbleiterelement, zum Beispiel Germanium (Ge), oder einen Verbundhalbleiter, wie zum Beispiel Siliziumcarbid (SiC), Galliumarsenid (GaAs), Indiumarsenid (InAs) oder Indiumphosphid (InP), umfassen. Das Substrat 110 kann eine Silizium-auf-Isolator-Struktur (SOI-Struktur) aufweisen. Zum Beispiel kann das Substrat 110 eine vergrabene Oxidschicht („buried oxide“, BOX) umfassen. Das Substrat 110 kann eine leitfähige Region umfassen, zum Beispiel eine mit Störatomen dotierte Mulde oder eine mit Störatomen dotierte Struktur. Das Substrat 110 kann verschiedene Isolationsstrukturen aufweisen, einschließlich einer Flachgrabenisolationsstruktur („shallow trench isolation“, STI). Das Substrat 110 kann eine aktive Seite und eine der aktiven Seite gegenüberliegende inaktive Seite aufweisen. Die Bauelementschicht 130, welche die Halbleiterbauelemente 120 umfasst, kann auf der aktiven Seite des Substrats 110 gebildet werden. Zum Beispiel kann die aktive Seite eine Hauptfläche des Substrats 110 sein, auf der Schaltkreise und die Halbleiterbauelemente 120 gebildet werden, und die inaktive Seite kann eine Unterseite des Substrats 110 sein, die der Hauptfläche des Substrats 110 gegenüberliegt.
  • Mindestens einige der Halbleiterbauelemente 120 können Transistoren sein. Zum Beispiel können mindestens einige der Halbleiterbauelemente 120 Bipolartransistoren (BJTs) oder Feldeffekttransistoren (FETs) sein. Zum Beispiel können mindestens einige der Halbleiterbauelemente 120 planare Transistoren oder FinFETs sein. Wenn mindestens einige der Halbleiterbauelemente 120 FinFETs sind, so können mehrere aktive Regionen vom Fin-Typ von dem Substrat 110 vorstehen und sich in horizontaler Richtung parallel zueinander erstrecken.
  • Die Halbleiterbauelemente 120 können eine logische Zelle bilden. Die logische Zelle kann mehrere Schaltkreiselemente, wie zum Beispiel einen Transistor und ein Register, auf verschiedene Art und Weise umfassen. Die logische Zelle kann zum Beispiel ein AND-Gatter, ein NAND-Gatter, ein OR-Gatter, ein NOR-Gatter, ein Exklusiv-OR-Gatter (XOR), ein Exklusiv-NOR-Gatter (XNOR), einen Inverter (INV), einen Addierer (ADD), einen Puffer (BUF), einen Verzögerer (Delay, DLY), ein Filter (FIL), einen Multiplexierer (MXT/MXIT), ein OR/AND/Inverter (OAI)-Gatter, ein AND/OR (AO)-Gatter, ein AND/OR/Inverter (AOI)-Gatter, einen D-Flip-Flop, einen Rücksetzungs-Flip-Flop, einen Master-Slave-Flip-Flop oder einen Zwischenspeicher (Latch) darstellen. Die Logikzelle kann eine Standardzelle, wie zum Beispiel einen Zähler oder einen Puffer, darstellen, die eine gewünschte logische Funktion ausführt.
  • Die Halbleiterbauelemente 120 können zum Beispiel verschiedene Arten einzelner Bauelemente umfassen, die eine zentrale Verarbeitungseinheit (CPU), eine Grafikverarbeitungseinheit (GPU), einen Anwendungsprozessor (AP), eine dynamische Direktzugriffsspeicher (DRAM)-Vorrichtung, eine statische RAM (SRAM)-Vorrichtung, eine Flash-Speicher-Vorrichtung, eine elektrisch löschbare und programmierbare Nurlesespeicher (EEPROM)-Vorrichtung, eine Phasenwechsel-RAM (PRAM)-Vorrichtung, eine magnetische RAM (MRAM)-Vorrichtung oder eine ohmsche RAM (RRAM)-Vorrichtung darstellen.
  • Die Bauelementschicht 130 kann die Halbleiterbauelemente 120, eine leitfähige Leitung und einen leitfähigen Stecker, welche die Halbleiterbauelemente 120 elektrisch verbinden, und eine Zwischenschicht-Dielektrikumschicht zwischen leitfähigen Steckern umfassen und kann verschiedene Arten und Formen von leitfähigen Materialien, Halbleitermaterialien und Isoliermaterialien umfassen. In einigen Ausführungsformen kann die Zwischenschicht-Dielektrikumschicht, die zwischen der leitfähigen Leitung und den leitfähigen Steckern angeordnet ist, Oxid umfassen.
  • Eine Hilfsstruktur 190 kann in der Ritzgrabenregion SR angeordnet werden. Die Hilfsstruktur 190 ist für den Betrieb der Halbleiterbauelemente 120 irrelevant und kann jede Struktur umfassen, die bei der Herstellung der Halbleiterbauelemente 120 als Hilfsstruktur verwendet wird oder zur Bewertung der elektrischen Eigenschaften und/oder physikalischen Eigenschaften der Halbleiterbauelemente 120 dient. Die Hilfsstruktur 190 kann zum Beispiel eine Testelementgruppe (TEG) oder einen Ausrichtungsschlüssel umfassen. Obgleich veranschaulicht ist, dass die Hilfsstruktur 190 in der Bauelementschicht 130 angeordnet ist, ist dies nur ein Beispiel, und die Hilfsstruktur 190 kann auch in dem Substrat 110, der Bauelementschicht 130 oder einem Abschnitt auf einem höheren Niveau als die Bauelementschicht 130 in einer vertikalen Richtung von dem Substrat 110, wie in 2 bis 7 veranschaulicht, in der Ritzgrabenregion SR gebildet werden.
  • In den Unterlagen bezieht sich der Begriff „Niveau“ auf eine Höhe von einer Hauptfläche, zum Beispiel einer Oberseite, des Substrats 110 in der vertikalen Richtung. Zum Beispiel bezieht sich „auf demselben Niveau“ oder „auf einem bestimmten Niveau“ auf „dieselbe Höhe von der Hauptfläche des Substrats 110 in der vertikalen Richtung“ oder „an einer bestimmten Position, die eine bestimmte Distanz von der Hauptfläche des Substrats 110 in der vertikalen Richtung aufweist“, und „auf einem niedrigen/hohen Niveau“ bezieht sich auf „an einer niedrigen/hohen Position in Bezug auf die Hauptfläche des Substrats 110 in der vertikalen Richtung“. Zum Beispiel kann die Höhe/das Niveau eine Distanz von der Oberseite des Substrats 110 in einer senkrechten Richtung in Bezug auf die Oberseite des Substrats 110 sein.
  • Wie in 2 gezeigt, werden eine Verdrahtungsstruktur MS und eine erste Zwischenverdrahtungs-Dielektrikumschicht 210, welche die Verdrahtungsstruktur MS umgibt, auf dem Substrat 110, das die Bauelementschicht 130 aufweist, gebildet. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210 kann ein Isoliermaterial umfassen, das eine niedrigere Permittivität als Siliziumoxid aufweist. In einigen Ausführungsformen kann die erste Zwischenverdrahtungs-Dielektrikumschicht 210 einen ULK-Film (Ultra Low-k) umfassen, der eine ultraniedrige Permittivität von etwa 2,2 bis etwa 2,4 aufweist. Der ULK-Film kann einen SiOC-Film oder einen SiCOH-Film umfassen. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210 kann als eine Low-k Dielektrikumschicht bezeichnet werden. In einigen Ausführungen kann das Niveau einer Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 im Wesentlichen konstant sein. Zum Beispiel kann die Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 flach sein.
  • Begriffe wie „derselbe“, „der gleiche‟, „planar“ oder „koplanar“ meinen im Sinne des vorliegenden Textes bei einem Verweis auf Orientierung, Layout, Position, Formen, Größen, Mengen oder andere Maße nicht unbedingt exakt identische Orientierungen, Layouts, Positionen, Formen, Größen, Mengen oder andere Maße, sondern sollen auch nahezu identische Orientierungen, Layouts, Positionen, Formen, Größen, Mengen oder andere Maße innerhalb akzeptabler Abweichungen umfassen, die zum Beispiel aufgrund von Fertigungsprozessen auftreten können. Der Begriff „im Wesentlichen“ kann im vorliegenden Text dafür verwendet werden, diese Bedeutung zu unterstreichen, sofern nicht der Kontext oder andere Aussagen eine andere Deutung verlangen. Zum Beispiel können Dinge, die als „im Wesentlichen dieselben“, „im Wesentlichen die gleichen“ oder „im Wesentlichen planar“ beschrieben sind, genau dieselben, genau die gleichen oder planar sein, oder können dieselben, die gleichen oder planar innerhalb akzeptabler Abweichungen sein, die zum Beispiel aufgrund von Fertigungsprozessen auftreten können.
  • Die Verdrahtungsstruktur MS kann mehrere Verdrahtungsschichten ML und mehrere elektrisch/direkt mit den Verdrahtungsschichten ML verbundene Durchkontaktierungsstecker MV umfassen. Die Verdrahtungsstruktur MS kann zum Beispiel ein Metall, wie zum Beispiel Aluminium, Kupfer oder Wolfram, umfassen. In einigen Ausführungsformen kann die Verdrahtungsstruktur MS eine Verdrahtungssperrschicht und eine Verdrahtungsmetallschicht umfassen. Die Verdrahtungssperrschicht kann ein Nitrid oder ein Oxid eines Metalls, wie zum Beispiel Ti, Ta, Ru, Mn, Co oder W, oder eine Legierung, wie zum Beispiel Kobalt-Wolfram-Phosphid (CoWP), Kobalt-Wolfram-Bor (CoWB) oder Kobalt-Wolfram-Bor-Phosphid (CoWBP), umfassen. Die Verdrahtungsmetallschicht kann mindestens ein Metall umfassen, das aus W, Al, Ti, Ta, Ru, Mn und Cu ausgewählt ist.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element oder an ein anderes Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element oder an das andere Element verbunden oder gekoppelt sein kann oder dazwischenliegende Elemente vorhanden sein können. Wenn hingegen ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ oder als ein anderes Element „berührend“ oder mit ihm „in Kontakt“ bezeichnet wird, so sind keine dazwischenliegenden Elemente vorhanden. Andere Wörter, die zum Beschreiben der Beziehung zwischen Elementen verwendet werden, sind in ähnlicher Weise zu interpretieren (zum Beispiel, „zwischen“ im Vergleich zu „direkt zwischen“, „neben“ im Vergleich zu „direkt neben“, usw.). Der Begriff „Kontakt“ meint im Sinne des vorliegenden Textes eine direkte Verbindung (das heißt eine Berührung), sofern sich aus dem Kontext nichts anderes ergibt.
  • Die Verdrahtungsschichten ML können eine Mehrschichtstruktur aufweisen, welche die Verdrahtungsschichten ML auf verschiedenen Niveaus aufweist. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210 kann eine Mehrschichtstruktur aufweisen, in der mehrere Low-k Dielektrikumschichten entsprechend der Mehrschichtstruktur der Verdrahtungsschichten ML gestapelt sind. In einigen Ausführungsformen kann die erste Zwischenverdrahtungs-Dielektrikumschicht 210 eine Mehrschichtstruktur aufweisen, in der ein Isoliermaterial, das eine niedrigere Permittivität als Siliziumoxid aufweist, und ein anderes Isoliermaterial, das eine Permittivität aufweist, die mindestens so groß ist wie die von Siliziumoxid, gestapelt sind. Zum Beispiel kann die Mehrschichtstruktur der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 mindestens eine Oxid- oder Nitridschicht umfassen. Zum Beispiel kann die erste Zwischenverdrahtungs-Dielektrikumschicht 210 eine Ätzstoppschicht umfassen, die Nitrid umfasst, das in einem Prozess zum Bilden der Verdrahtungsschichten ML verwendet wird, aber ein Anteil der Ätzstoppschicht, die Nitrid in der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 umfasst, kann relativ sehr gering sein. Zum Beispiel kann die Gesamtdicke der Ätzstoppschicht weniger als ein Zehntel der Gesamtdicke der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 betragen. In bestimmten Ausführungsformen können die Schichten, die eine niedrigere Permittivität aufweisen, und die Schichten, die eine höhere Permittivität als eine Siliziumoxid aufweisen, abwechselnd in der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 gestapelt sein.
  • In einigen Ausführungsformen kann eine Unterseite einer unteren Verdrahtungsschicht ML-L, die sich auf dem niedrigsten Niveau der Verdrahtungsschichten ML befindet, auf demselben Niveau liegen wie eine Unterseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210.
  • Obgleich in 2 veranschaulicht ist, dass eine Oberseite einer Verdrahtungsschicht ML, die sich auf dem höchsten Niveau der Verdrahtungsschichten ML befindet, auf demselben Niveau liegt wie die Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, sind Ausführungsformen nicht darauf beschränkt. In einigen Ausführungsformen kann eine Unterseite der Verdrahtungsschicht ML, die sich auf dem höchsten Niveau der Verdrahtungsschichten ML befindet, auf demselben Niveau wie die Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 liegen.
  • Ein unterer Durchkontaktierungsstecker MV-L, der sich auf dem niedrigsten Niveau der Durchkontaktierungsstecker MV befindet, kann sich von der Unterseite der unteren Verdrahtungsschicht ML-L in Richtung der Bauelementschicht 130 erstrecken. Die Verdrahtungsstruktur MS kann elektrisch mit den Halbleiterbauelementen 120 verbunden werden. Die Durchkontaktierungsstecker MV können sich von der Unterseite jeder der Verdrahtungsschichten ML, die sich in einer Mehrschichtstruktur der Verdrahtungsschichten ML auf verschiedenen Niveaus befinden, in Richtung des Substrats 110 erstrecken.
  • Einige der Durchkontaktierungsstecker MV können die Verdrahtungsschichten ML auf verschiedenen Niveaus elektrisch/direkt miteinander verbinden, und andere der Durchkontaktierungsstecker MV können einige der Verdrahtungsschichten ML elektrisch mit den Halbleiterbauelementen 120 verbinden. Zum Beispiel kann der untere Durchkontaktierungsstecker MV-L die untere Verdrahtungsschicht ML-L elektrisch mit den Halbleiterbauelementen 120 verbinden.
  • Eine zweite Zwischenverdrahtungs-Dielektrikumschicht 220 und eine Subpad-Durchkontaktierung SPV werden auf der Verdrahtungsstruktur MS und der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 gebildet. Die Subpad-Durchkontaktierung SPV verläuft durch die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 und ist elektrisch mit der Verdrahtungsstruktur MS verbunden. Ein Sub-Pad SPD wird auf der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 ausgebildet, um elektrisch mit der Subpad-Durchkontaktierung SPV verbunden zu werden.
  • In einigen Ausführungsformen können die Subpad-Durchkontaktierung SPV und das Sub-Pad SPD eine Sperrschicht und eine Metallschicht umfassen. Die Sperrschicht kann ein Nitrid oder ein Oxid eines Metalls, wie zum Beispiel Ti, Ta, Ru, Mn, Co oder W, oder eine Legierung, wie zum Beispiel CoWP, CoWB oder CoWBP, umfassen. Die Metallschicht kann mindestens ein Metall umfassen, das aus W, Al, Ti, Ta, Ru, Mn und Cu ausgewählt ist.
  • Die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 kann eine Oxidschicht, eine Karbidschicht, ein Polymer oder eine Kombination davon umfassen. Zum Beispiel kann die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 eine Oxidschicht umfassen. In einigen Ausführungsformen kann die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 Tetraethylorthosilikat (TEOS) umfassen. In einigen Ausführungen kann das Niveau einer Oberseite der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 im Wesentlichen konstant sein. Zum Beispiel kann die Oberseite der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 flach sein.
  • Eine dritte Zwischenverdrahtungs-Dielektrikumschicht 230, eine dielektrische Schutzschicht 240 und eine vierte Zwischenverdrahtungs-Dielektrikumschicht 250 werden nacheinander auf dem Sub-Pad SPD und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 gebildet. Die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240 und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 können eine Oxidschicht, eine Karbidschicht, ein Polymer oder eine Kombination davon umfassen.
  • Zum Beispiel kann die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 Oxid umfassen. In einigen Ausführungsformen kann die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 High-Density Plasma (HDP)-Oxid umfassen. Zum Beispiel kann die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 eine Oxidschicht (zum Beispiel eine Siliziumdioxidschicht) umfassen, und die Oxidschicht kann durch einen High-Density Plasma-Abscheidungsprozess gebildet werden. In einigen Ausführungsformen kann sich das Niveau einer Oberseite der dritten Zwischenverdrahtungs-Dielektrikumschicht 230 mit einer Stufe gemäß dem Niveau der Oberseiten des Sub-Pad SPD und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 ändern. Zum Beispiel kann das Sub-Pad SPD von der Oberseite der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 vorstehen, und die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 kann eine unebene Oberseite aufweisen, die Oberseiten des Sub-Pad SPD und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 entspricht.
  • Zum Beispiel kann die dielektrische Schutzschicht 240 Nitrid umfassen. Die dielektrische Schutzschicht 240 kann die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 konform bedecken. In einigen Ausführungen kann sich die dielektrische Schutzschicht 240 mit einer Stufe gemäß dem Niveau der Oberseite der dritten Zwischenverdrahtungs-Dielektrikumschicht 230 ändern.
  • Zum Beispiel kann die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 Oxid umfassen. In einigen Ausführungsformen kann die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 TEOS umfassen. In einigen Ausführungen kann das Niveau einer Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 im Wesentlichen konstant sein. Zum Beispiel kann die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 flach sein.
  • Eine Pad-Durchkontaktierung PV, die durch die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240 und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 verläuft, und eine Pad-Struktur PD, die elektrisch mit der Pad-Durchkontaktierung PV verbunden und auf der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 angeordnet ist, werden gebildet. In einigen Ausführungsformen können die Pad-Durchkontaktierung PV und die Pad-Struktur PD eine Sperrschicht und eine Metallschicht umfassen. Die Sperrschicht kann ein Nitrid oder ein Oxid eines Metalls, wie zum Beispiel Ti, Ta, Ru, Mn, Co oder W, oder eine Legierung, wie zum Beispiel CoWP, CoWB oder CoWBP, umfassen. Die Metallschicht kann mindestens ein Metall umfassen, das aus W, Al, Ti, Ta, Ru, Mn und Cu ausgewählt ist. Die Pad-Durchkontaktierung PV kann das Sub-Pad SPD elektrisch mit der Pad-Struktur PD verbinden. Die Pad-Struktur PD kann eine Umverteilungsstruktur und ein mit der Umverteilungsstruktur verbundenes Chip-Pad umfassen. Zum Beispiel kann die Pad-Struktur PD elektrisch mit der Umverteilungsstruktur und dem Chip-Pad verbunden sein. Die Pad-Struktur PD kann zum Beispiel direkt/integral mit der Umverteilungsstruktur verbunden sein (zum Beispiel können die Pad-Struktur PD und die Umverteilungsstruktur eine Struktur derselben Metallschicht sein).
  • Die zweite Zwischenverdrahtungs-Dielektrikumschicht 220, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240 und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 können ein Material umfassen, das eine größere Permittivität als die erste Zwischenverdrahtungs-Dielektrikumschicht 210 aufweist. Zum Beispiel kann jede der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 240 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 ein Isoliermaterial umfassen, das eine Permittivität aufweist, die mindestens so hoch ist wie die Permittivität von Siliziumoxid.
  • Wie in 3 gezeigt, wird eine Hartmaskenschicht 270 gebildet, welche die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 und das Pad-Struktur PD bedeckt. In einigen Ausführungsformen kann die Hartmaskenschicht 270 eine kohlenstoffbasierte Schicht umfassen. Zum Beispiel kann die kohlenstoffbasierte Schicht eine amorphe Kohlenstoffschicht (Amorphous Carbon Layer, ACL) oder eine kohlenstoffbasierte Aufschleuder-Hartmaskenschicht (Carbon-Based Spin-On Hardmask, C-SOH) umfassen. 3 zeigt einen Querschnitt eines Wafers, in dem fertige Halbleiterbauelemente in jeder der Bauelementregionen DR integral ausgebildet sind. Obgleich nur zwei Bauelementregionen DR gezeigt sind, versteht es sich, dass Bauelementregionen DR in Reihen und Spalten innerhalb des Wafers (in einer zweidimensionalen Anordnung in einer Draufsicht auf den Wafer) gebildet werden können. Die Bauelementregionen DR können durch Ritzgrabenregionen SR voneinander getrennt werden (zum Beispiel durch die Bildung eines Gitters, in dem die Zellen des Gitters den Bauelementregionen DR entsprechen).
  • Wie in 4 gezeigt, wird die Hartmaskenschicht 270 teilweise entfernt, um eine Öffnung OP zu bilden, welche die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 in der Ritzgrabenregion SR freilegt. In einigen Ausführungen können ein Abschnitt der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in der Ritzgrabenregion SR und ein Abschnitt der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in einem Abschnitt der Bauelementregion DR, der an die Ritzgrabenregion SR grenzt, durch die Öffnung OP freigelegt werden. Zum Beispiel kann der Abschnitt der Bauelementregion DR, in dem der Abschnitt der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 durch die Öffnung OP freigelegt wird, eine Breite von etwa 5 µm oder weniger von dem Ritzgrabenregion SR aus aufweisen.
  • Danach werden die vierte Zwischenverdrahtungs-Dielektrikumschicht 250, die dielektrische Schutzschicht 240, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 und die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 unter Verwendung der Hartmaskenschicht 270 als eine Ätzmaske teilweise so entfernt, dass eine Isolationsaussparung SRS entsteht, welche die erste Zwischenverdrahtungs-Dielektrikumschicht 210 freilegt.
  • Zum Beispiel können die vierte Zwischenverdrahtungs-Dielektrikumschicht 250, die dielektrische Schutzschicht 240, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 und die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 teilweise mittels eines Ätz-/Veraschungs-Prozesses entfernt werden.
  • Wie in 5 gezeigt, wird ein Abschnitt der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, die in einer Unterseite der Isolationsaussparung SRS freigelegt ist, entfernt, um die Bauelementschicht 130 freizulegen. Der Abschnitt der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 wird so entfernt, dass sich die Isolationsaussparung SRS in die oder in der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 erstrecken und die Bauelementschicht 130 in ihrer Unterseite freilegen kann. Die Unterseite der Isolationsaussparung SRS kann sich auf demselben Niveau wie die Oberseite der Bauelementschicht 130 befinden.
  • Der Abschnitt der ersten Zwischendraht-Dielektrikumschicht 210 kann durch einen Trockenätzprozess, wie zum Beispiel Sputtern oder reaktives Ionenätzen (RIE), entfernt werden.
  • In einigen Ausführungen kann eine Seitenfläche einer jeden der vierten Zwischenverdrahtungs-Dielektrikumschicht 250, der dielektrischen Schutzschicht 240, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 und der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, die in der Isolationsaussparung SRS freiliegen, im Wesentlichen glatt sein. Zum Beispiel kann die Isolationsaussparung SRS an Seitenflächen der ersten, zweiten, dritten und vierten Zwischenverdrahtungs-Dielektrikumschichten 210, 220, 230 und 250, an der Seitenfläche der dielektrischen Schutzschicht 240 und auf der Oberseite der Bauelementschicht 130 gebildet werden. Zum Beispiel kann eine Querschnittsansicht von Seitenwänden der Isolationsaussparung SRS linear sein, wie in 5 gezeigt.
  • Nachdem der Abschnitt der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 entfernt wurde, kann die verbliebene Hartmaskenschicht 270 (in 4) entfernt werden.
  • Wie in 6 gezeigt, wird eine obere dielektrische Deckschicht 290 gebildet, um mindestens einen Abschnitt der Isolationsaussparung SRS auszufüllen und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 und das Pad-Struktur PD zu bedecken. Die obere dielektrische Deckschicht 290 kann eine Einzelschicht, die eine einzige Art von Isolierschicht umfasst, eine Doppelschicht, die zwei Arten von Isolierschichten umfasst, oder eine Mehrfachschicht, die eine Kombination von mindestens drei Arten von Isolierschichten umfasst, umfassen. Zum Beispiel kann die obere dielektrische Deckschicht 290 Oxid umfassen. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 TEOS umfassen. Zum Beispiel kann die obere dielektrische Deckschicht 290 Oxid, Nitrid oder eine Kombination davon umfassen. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 eine HDP-Oxidschicht, eine TEOS-Schicht, eine Siliziumnitridschicht oder eine Kombination davon umfassen. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 eine Mehrfachschicht aufweisen, in der eine Schicht, die aus HDP gebildet ist, eine Schicht, die aus TEOS gebildet ist, und eine Schicht, die aus Siliziumnitrid gebildet ist, nacheinander gestapelt sind. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 eine Mehrfachschicht aufweisen, in der eine Schicht, die aus TEOS gebildet ist, eine Schicht, die aus HDP gebildet ist, und eine Schicht, die aus Siliziumnitrid gebildet ist, nacheinander gestapelt sind. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 eine Mehrfachschicht aufweisen, in der eine Schicht, die aus HDP gebildet ist, eine Schicht, die aus Siliziumnitrid gebildet ist, und eine Schicht, die aus TEOS gebildet ist, nacheinander gestapelt sind. Die obere dielektrische Deckschicht 290 kann ein Material umfassen, das eine größere Permittivität aufweist als die erste Zwischenverdrahtungs-Dielektrikumschicht 210. Die obere dielektrische Deckschicht 290 kann sowohl eine Innenfläche als auch die Unterseite der Isolationsaussparung SRS bedecken. In einigen Ausführungsformen kann das niedrigste Niveau einer Oberseite der oberen dielektrischen Deckschicht 290 höher sein als das Niveau der Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210. Zum Beispiel kann die obere dielektrische Deckschicht 290 den Raum eines Abschnitts der Isolationsaussparung SRS, die in der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 gebildet wird, vollständig ausfüllen.
  • Die obere dielektrische Deckschicht 290 kann einen Aussparungsabschnitt 290R umfassen, in dem die Oberseite der oberen dielektrischen Deckschicht 290 entsprechend der Isolationsaussparung SRS abfällt. Zum Beispiel kann der Aussparungsabschnitt 290R der Isolationsaussparung SRS entsprechen.
  • Wie in 7 gezeigt, wird ein oberer Abschnitt der oberen dielektrischen Deckschicht 290 so entfernt, dass das Niveau der Oberseite der oberen dielektrischen Deckschicht 290 in der Bauelementregion DR im Wesentlichen konstant ist. Zum Beispiel kann die Oberseite der oberen dielektrischen Deckschicht 290 in der Bauelementregion DR flach sein. In einigen Ausführungsformen kann das Niveau der Oberseite der oberen dielektrischen Deckschicht 290 in einem Abschnitt der verbleibenden Ritzregion RR niedriger sein als in der Bauelementregion DR. Wenn zum Beispiel der obere Abschnitt der oberen dielektrischen Deckschicht 290 entfernt wird, so kann die obere dielektrische Deckschicht 290 den Aussparungsabschnitt 290R umfassen, der der Isolationsaussparung SRS entspricht. Zum Beispiel kann der obere Abschnitt der oberen dielektrischen Deckschicht 290 mit Hilfe eines chemisch-mechanischen Polierprozesses (CMP) entfernt werden.
  • In einigen Ausführungsformen kann sich eine Unterseite des Aussparungsabschnitts 290R auf einem niedrigeren Niveau befinden als die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250.
  • Wie in 7, 8A und 8B gezeigt, wird ein Abschnitt der oberen dielektrischen Deckschicht 290 auf der Pad-Struktur PD so entfernt, dass ein Chip-Pad-Abschnitt CPD der Pad-Struktur PD freigelegt werden kann. Mindestens ein Abschnitt der Pad-Struktur PD, der mit der oberen dielektrischen Deckschicht 290 bedeckt ist, kann eine Umverteilungsstruktur sein. Zum Beispiel kann der Chip-Pad-Abschnitt CPD direkt mit der Umverteilungsstruktur verbunden oder integral mit dieser ausgebildet sein.
  • Danach wird ein Zerteilungsprozess ausgeführt, um das Substrat 110 entlang der Ritzgrabenregion SR zu schneiden, so dass der Halbleiterchip 1 vereinzelt wird. Zum Beispiel kann der Zerteilungsprozess zum Erhalten des Halbleiterchips 1 durch Sägen/Schneiden unter Verwendung eines Säge- oder Schneidblattes ausgeführt werden. Eine Breite der Schneidregion BR in 1 bis 7 kann im Wesentlichen gleich der Schnittfugenbreite eines Säge- oder Schneidblattes sein, die in dem Zerteilungsprozess zum Erhalten des Halbleiterchips 1 verwendet wird. Die Schnittfugenbreite eines Säge- oder Schneidblattes kann kleiner sein als die Breite der Ritzgrabenregion SR (in 1 bis 7), die zwischen zwei benachbarten Bauelementregionen DR definiert ist.
  • Der Halbleiterchip 1 umfasst die Bauelementschicht 130, welche die Halbleiterbauelemente 120 umfasst, auf dem Substrat 110. Das Substrat 110 kann die Bauelementregion DR, in der die Halbleiterbauelemente 120 angeordnet sind, und die verbleibende Ritzregion RR, welche die Bauelementregion DR entlang des Randes des Halbleiterchips 1 umgibt, umfassen. Die verbleibende Ritzregion RR kann die Ritzgrabenregion SR in 1 bis 7 sein, mit Ausnahme der Schneidregion BR, die durch Sägen/Schneiden unter Verwendung eines Säge- oder Schneidblattes entfernt wird.
  • Die Verdrahtungsstruktur MS und die erste Zwischenverdrahtungs-Dielektrikumschicht 210, welche die Verdrahtungsstruktur MS umgibt, sind auf dem Substrat 110 mit der Bauelementschicht 130 angeordnet. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210 kann ein Isoliermaterial umfassen, das eine niedrigere Permittivität als Siliziumoxid aufweist. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210 kann als eine Low-k Dielektrikumschicht bezeichnet werden. In einigen Ausführungen kann das Niveau der Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 im Wesentlichen konstant sein.
  • Die Verdrahtungsstruktur MS kann die Verdrahtungsschichten ML und die mit den Verdrahtungsschichten ML elektrisch verbundenen Durchkontaktierungsstecker MV umfassen. Die Verdrahtungsstruktur MS kann elektrisch mit den Halbleiterbauelementen 120 verbunden werden. Die Verdrahtungsschichten ML können eine Mehrschichtstruktur aufweisen, welche die Verdrahtungsschichten ML auf verschiedenen Niveaus aufweist. Die Durchkontaktierungsstecker MV können sich von der Unterseite jeder der Verdrahtungsschichten ML, die sich in einer Mehrschichtstruktur der Verdrahtungsschichten ML auf verschiedenen Niveaus befinden, in Richtung des Substrats 110 erstrecken. Einige der Durchkontaktierungsstecker MV können die Verdrahtungsschichten ML auf verschiedenen Niveaus elektrisch/direkt miteinander verbinden, und andere der Durchkontaktierungsstecker MV können einige der Verdrahtungsschichten ML elektrisch mit den Halbleiterbauelementen 120 verbinden.
  • In einigen Ausführungsformen kann die Unterseite der unteren Verdrahtungsschicht ML-L, die sich auf dem niedrigsten Niveau der Verdrahtungsschichten ML befindet, auf demselben Niveau liegen wie die Unterseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210. Der untere Durchkontaktierungsstecker MV-L, der sich auf dem niedrigsten Niveau der Durchkontaktierungsstecker MV befindet, kann sich von der Unterseite der unteren Verdrahtungsschicht ML-L in Richtung der Bauelementschicht 130 erstrecken. Zum Beispiel kann der untere Durchkontaktierungsstecker MV-L die untere Verdrahtungsschicht ML-L elektrisch mit den Halbleiterbauelementen 120 verbinden.
  • Die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 und die Subpad-Durchkontaktierung SPV werden auf der Verdrahtungsstruktur MS und der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 angeordnet. Die Subpad-Durchkontaktierung SPV verläuft durch die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 und ist elektrisch mit der Verdrahtungsstruktur MS verbunden. Ein Sub-Pad SPD wird auf der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 angeordnet, um elektrisch mit der Subpad-Durchkontaktierung SPV verbunden zu werden. In einigen Ausführungen kann das Niveau der Oberseite der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 im Wesentlichen konstant sein. In einigen Ausführungen können die Sub-Pad-Durchkontaktierung SPV und das Sub-Pad SPD weggelassen werden.
  • Die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240 und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 werden nacheinander auf dem Sub-Pad SPD und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 gestapelt. In einigen Ausführungsformen kann sich das Niveau der Oberseite der dritten Zwischenverdrahtungs-Dielektrikumschicht 230 mit einer Stufe gemäß dem Niveau der Oberseiten des Sub-Pad SPD und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 ändern. Die dielektrische Schutzschicht 240 kann die dritte Zwischenverdrahtungs-Dielektrikumschicht 230 konform bedecken. In einigen Ausführungsformen kann sich das Niveau der Oberseite der dielektrischen Schutzschicht 240 zum Beispiel mittels einer Stufe gemäß dem Niveau der Oberseite der dritten Zwischenverdrahtungs-Dielektrikumschicht 230 ändern. Die dielektrische Schutzschicht 240 kann als eine Passivierungsschicht dienen, die den Halbleiterchip 1 schützt. In einigen Ausführungsformen kann das Niveau der Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 im Wesentlichen konstant sein.
  • Die Pad-Struktur PD kann auf der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 angeordnet werden, und die Pad-Durchkontaktierung PV kann durch die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240 und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 verlaufen, um das Sub-Pad SPD elektrisch mit der Pad-Struktur PD zu verbinden.
  • Im Interesse einer einfacheren Beschreibung kann die erste Zwischenverdrahtungs-Dielektrikumschicht 210 als eine untere Zwischenverdrahtungs-Dielektrikumschicht 210 bezeichnet werden, und die zweite Zwischenverdrahtungs-Dielektrikumschicht 220, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240 und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 können zusammen als eine obere Zwischenverdrahtungs-Dielektrikumschicht bezeichnet werden. Zum Beispiel kann der Halbleiterchip 1 das Substrat 110, die Bauelementschicht 130, welche die Halbleiterbauelemente 120 umfasst, auf dem Substrat 110, die Verdrahtungsstruktur MS auf der Bauelementschicht 130, die untere Zwischenverdrahtungs-Dielektrikumschicht 210, welche die Verdrahtungsstruktur MS umgibt, die obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs-Dielektrikumschicht 210, die Pad-Struktur PD, die ein Chip-Pad umfasst, auf der oberen Zwischenverdrahtungs-Dielektrikumschicht, und die Pad-Durchkontaktierung PV, welche die Pad-Struktur PD elektrisch mit der Verdrahtungsstruktur MS verbindet, umfassen.
  • Die obere dielektrische Deckschicht 290 kann einen Abschnitt der Pad-Struktur PD und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 bedecken. Ein Abschnitt der Pad-Struktur PD, der nicht mit der oberen dielektrischen Deckschicht 290 bedeckt ist, kann der Chip-Pad-Abschnitt CPD sein, und der Abschnitt der Pad-Struktur PD, der mit der oberen dielektrischen Deckschicht 290 bedeckt ist, kann mindestens teilweise eine Umverteilungsstruktur sein. Zum Beispiel kann die Pad-Struktur PD den Chip-Pad-Abschnitt CPD und die Umverteilungsstruktur umfassen.
  • Die obere dielektrische Deckschicht 290 kann die Seitenflächen der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 240 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in der Isolationsaussparung SRS bedecken. Die obere dielektrische Deckschicht 290 kann die Oberseite der Bauelementschicht 130 an der Unterseite der Isolationsaussparung SRS bedecken. Zum Beispiel kann die obere dielektrische Deckschicht 290 eine Oberseite einer Zwischenschicht-Dielektrikumschicht der Bauelementschicht 130 bedecken.
  • Die obere dielektrische Deckschicht 290 kann einen Stufenabschnitt ST in einem Rand des Halbleiterchips 1 aufweisen. Zum Beispiel kann der Stufenabschnitt ST ein abgestufter Bereich der oberen dielektrischen Deckschicht 290 von der höchsten flachen Fläche der oberen dielektrischen Deckschicht 290 sein. Zum Beispiel kann der Stufenabschnitt ST eine in der oberen dielektrischen Deckschicht 290 gebildete Stufe umfassen. In bestimmten Ausführungsformen kann sich der Stufenabschnitt auf die Stufe selbst beziehen. In einigen Ausführungsformen kann der Stufenabschnitt ST der oberen dielektrischen Deckschicht 290 in der verbleibenden Ritzregion RR ausgebildet werden. In einigen Ausführungsformen kann der Stufenabschnitt ST der oberen dielektrischen Deckschicht 290 über die verbleibende Ritzregion RR und einen Abschnitt der Bauelementregion DR neben der verbleibenden Ritzregion RR hinweg gebildet werden. Zum Beispiel kann die verbleibende Ritzregion RR ein Randabschnitt des Halbleiterchips 1 sein. Zum Beispiel brauchen keine Halbleiterbauelemente im Randabschnitt des Halbleiterchips 1 angeordnet zu werden. Zum Beispiel kann der Abschnitt der Bauelementregion DR, mit dem sich der Stufenabschnitt ST in der vertikalen Richtung überlappt, ein Halbleiterbauelement überlappen, das in der Bauelementregion DR in der vertikalen Richtung ausgebildet ist.
  • Der Stufenabschnitt ST kann die Bauelementregion DR entlang des Randes des Halbleiterchips 1 umgeben. Wenn zum Beispiel der Halbleiterchip 1 vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, so kann der Stufenabschnitt ST so angeordnet werden, dass er die Bauelementregion DR entlang der vier Seiten des Halbleiterchips 1 umgibt. In einigen Ausführungsformen kann sich der Stufenabschnitt ST entlang der vier Seiten des Halbleiterchips 1 mit einer im Wesentlichen gleichmäßigen horizontalen Breite erstrecken. Zum Beispiel kann sich der Stufenabschnitt ST entlang der vier Seiten des Halbleiterchips 1 mit einer horizontalen Breite von etwa 5 µm oder weniger erstrecken. Die Isolationsaussparung SRS kann entlang des Randes des Halbleiterchips 1 angeordnet sein. Die Isolationsaussparung SRS kann sich zum Beispiel entlang der vier Seiten des Halbleiterchips 1 erstrecken.
  • Der Rand oder die vier Seiten des Halbleiterchips 1 können als der Rand oder die vier Seiten des Substrats 110 bezeichnet werden.
  • Der Stufenabschnitt ST, zum Beispiel die Oberseite des Stufenabschnitts ST, kann sich auf einem niedrigeren Niveau befinden als die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250. Der Stufenabschnitt ST, zum Beispiel die Oberseite des Stufenabschnitts ST, kann sich auf einem höheren Niveau befinden als die Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210. Die Seitenfläche der oberen dielektrischen Deckschicht 290 kann sich unterhalb des Stufenabschnitts ST im Wesentlichen in der vertikalen Richtung erstrecken. Zum Beispiel kann sich die Seitenfläche der oberen dielektrischen Deckschicht 290 im Wesentlichen in der vertikalen Richtung in Bezug auf die Hauptfläche des Substrats 110 in einem Abschnitt um die erste Zwischenverdrahtungs-Dielektrikumschicht 210 herum erstrecken, das heißt zwischen den Niveaus der Ober- und der Unterseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210. In einigen Ausführungsformen kann sich die Seitenfläche der oberen dielektrischen Deckschicht 290 oberhalb des Stufenabschnitts ST in einem spitzen Winkel in Bezug auf die Hauptfläche des Substrats 110 erstrecken.
  • Gemäß Ausführungsformen wird die erste Zwischenverdrahtungs-Dielektrikumschicht 210, das heißt eine Low-k Dielektrikumschicht, während eines Zerteilungsprozesses zur Vereinzelung des Halbleiterchips 1 nicht durch ein Säge- oder Schneidblatt abgesplittert. Zum Beispiel kann während des Zerteilungsprozesses zum Erhalten des vereinzelten Halbleiterchips 1 ein Schneidprozess unter Verwendung eines Säge- oder Schneidblattes durch die obere dielektrische Deckschicht 290, die Bauelementschicht 130 und das Substrat 110 hindurch ausgeführt werden. Daher kann das Säge- oder Schneidblatt durch die obere dielektrische Deckschicht 290, die Bauelementschicht 130 und das Substrat 110 hindurch verlaufen und braucht nicht die erste Zwischenverdrahtungs-Dielektrikumschicht 210, die in der Bauelementregion DR des Halbleiterchips 1 angeordnet ist, zu berühren. Dementsprechend kann ein Abplatzen einer Low-k Dielektrikumschicht, das beim Schneiden der Low-k Dielektrikumschicht unter Verwendung eines Säge- oder Schneidblattes auftreten kann, verhindert werden. Zum Beispiel kann ein Abplatzdefekt der Low-k Dielektrikumschicht, der auftritt, wenn das Säge- oder Schneidblatt die Low-k Dielektrikumschicht während des Schneidprozesses berührt/durchdringt, durch die oben beschriebenen Ausführungsformen gemindert werden. Daher kann die Seitenfläche des Halbleiterchips 1 im Wesentlichen glatt sein, und dementsprechend, wenn ein Klebefilm wie ein nicht-leitfähiger Film (NCF) an der Unterseite des Substrats 110 des Halbleiterchips 1 angebracht wird und ein Zerteilungsprozess ausgeführt wird, um den Halbleiterchip 1 zu vereinzeln, oder wenn ein Klebefilm wie ein NCF an der Ober- oder Unterseite des Halbleiterchips 1 angebracht wird, um mehrere Halbleiterchips 1 zu stapeln, wird der Klebefilm wie ein NCF am Rand des Halbleiterchips 1 möglicherweise nicht abgerissen, was durch Abplatzen einer Low-k Dielektrikumschicht und/oder durch Abplatzen einer Low-k Dielektrikumschicht verursacht werden kann.
  • 9 ist eine Querschnittsansicht einer Stufe in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 10 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt. 9 ist die Querschnittsansicht der Stufe, die auf die Stufe von 4 folgt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 8B gegeben wurden, können weggelassen werden. In 1 bis 10 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 9 gezeigt, kann die Bauelementschicht 130 teilweise in einem Prozess entfernt werden, bei dem die erste Zwischenverdrahtungs-Dielektrikumschicht 210 teilweise entfernt wird, um die Bauelementschicht 130 so freizulegen, dass eine Isolationsaussparung SRSa durch die erste Zwischenverdrahtungs-Dielektrikumschicht 210 hindurch verlaufen und sich in die Bauelementschicht 130 erstrecken kann. Eine Unterseite der Isolationsaussparung SRSa kann sich auf einem niedrigeren Niveau als ein oberes Ende der Bauelementschicht 130 befinden.
  • Wie in Fig. 10 gezeigt, wird ein Halbleiterchip 1a gebildet, indem die gleichen Prozesse wie die, die unter Bezug auf 6 bis 8B beschrieben wurden, ausgeführt werden.
  • Der Halbleiterchip 1a umfasst die Bauelementschicht 130, welche die Halbleiterbauelemente 120 umfasst, auf dem Substrat 110. Das Substrat 110 kann die Bauelementregion DR, in der die Halbleiterbauelemente 120 angeordnet sind, und die verbleibende Ritzregion RR, welch die Bauelementregion DR entlang des Randes des Halbleiterchips 1a umgibt, umfassen.
  • Die obere dielektrische Deckschicht 290 kann die Seitenflächen der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 240 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in der Isolationsaussparung SRSa bedecken und eine Seitenfläche eines oberen Abschnitts der Bauelementschicht 130 bedecken. Die obere dielektrische Deckschicht 290 kann sich so in die Bauelementschicht 130 erstrecken, dass die Unterseite der oberen dielektrischen Deckschicht 290 auf einem niedrigeren Niveau liegt als das obere Ende bzw. die Oberseite der Bauelementschicht 130 in der Isolationsaussparung SRSa. Die obere dielektrische Deckschicht 290 kann einen Stufenabschnitt ST in einem Rand des Halbleiterchips 1a aufweisen.
  • 11 bis 15 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 16 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt. 11 ist die Querschnittsansicht einer Stufe, die auf die Stufe von 1 folgt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 8B gegeben wurden, können weggelassen werden. In 1 bis 16 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 11 gezeigt, wird eine Durchgangselektrode 150 gebildet, die durch die Bauelementschicht 130 verläuft und sich in das Substrat 110 erstreckt. Obgleich sich die Durchgangselektrode 150 von der Oberseite zur Unterseite des Substrats 110 erstreckt und durch das Substrat 110 in 11 verläuft, ist dies nur ein Beispiel. Die Durchgangselektrode 150 kann so gebildet werden, dass sie sich in das Substrat 110 erstreckt, und es kann ein Zurückschleifen oder Zurücklappen ausgeführt werden, um einen unteren Abschnitt des Substrats 110 in einem nachfolgenden Prozess teilweise so zu entfernen, dass die Durchgangselektrode 150 an der Unterseite des Substrats 110 freiliegt.
  • Die Durchgangselektrode 150 kann einen leitfähigen Stecker und eine leitfähige Sperrschicht, welche die Oberfläche des leitfähigen Steckers bedeckt, umfassen. Die leitfähige Sperrschicht kann zum Beispiel an der Seitenfläche des leitfähigen Steckers angeordnet werden. Zum Beispiel kann der leitfähige Stecker Cu oder W umfassen. In einigen Ausführungen kann der leitfähige Stecker Cu, CuSn, CuMg, CuNi, CuZn, CuPd, CuAu, CuRe, CuW, W oder eine Legierung aus W umfassen, ist aber nicht darauf beschränkt. In einigen Ausführungsformen kann die leitfähige Sperrschicht mindestens ein Material umfassen, das aus Ti, TiN, Ta, TaN, Ru, Co, Mn, WN, Ni und NiB ausgewählt ist. In einigen Ausführungen kann eine dielektrische Durchkontaktierungsschicht zwischen der Durchgangselektrode 150 und der Bauelementschicht 130 und zwischen der Durchgangselektrode 150 und dem Substrat 110 angeordnet sein. Zum Beispiel kann die dielektrische Durchkontaktierungsschicht eine Oxidschicht, eine Nitridschicht, eine Karbidschicht, ein Polymer oder eine Kombination davon umfassen.
  • Bei einigen Ausführungsformen können die leitfähige Sperrschicht und der leitfähige Stecker durch physikalische Gasphasenabscheidung (PVD) oder chemische Gasphasenabscheidung (CVD) gebildet werden, aber die Ausführungsformen sind nicht darauf beschränkt. In einigen Ausführungen kann die dielektrische Durchkontaktierungsschicht einen High-Aspect-Ratio Process (HARP)-Oxidfilm umfassen, der mittels eines Ozon/Tetraethylorthosilikat (O3/TEOS)-basierten subatmosphärischen CVD-Prozesses gebildet wird.
  • Vor oder nach dem Bilden der Durchgangselektrode 150 kann der untere Durchkontaktierungsstecker MV-L so gebildet werden, dass er sich von der Oberseite der Bauelementschicht 130 in die Bauelementschicht 130 erstreckt.
  • Wie in 12 gezeigt, wird eine dielektrische Abdeckschicht 160 so gebildet, dass sie die Bauelementschicht 130, den unteren Durchkontaktierungsstecker MV-L und die Durchgangselektrode 150 bedeckt. Die dielektrische Abdeckschicht 160 kann zum Beispiel Nitrid umfassen.
  • Wie in 13 gezeigt, wird die dielektrische Abdeckschicht 160 teilweise entfernt, um den unteren Durchkontaktierungsstecker MV-L und mindestens einen Abschnitt einer Oberseite der Durchgangselektrode 150 freizulegen, und dann wird die untere Verdrahtungsschicht ML-L gebildet, um mit dem unteren Durchkontaktierungsstecker MV-L und der Durchgangselektrode 150 verbunden zu werden. Obgleich die dielektrische Abdeckschicht 160 nicht zwischen der unteren Verdrahtungsschicht ML-L und der Bauelementschicht 130 in 13 liegt, sind die Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann sich die dielektrische Abdeckschicht 160 zwischen der unteren Verdrahtungsschicht ML-L und der Bauelementschicht 130 befinden, in welcher der untere Durchkontaktierungsstecker MV-L und die Durchgangselektrode 150 nicht angeordnet sind.
  • Wie in 14 gezeigt, wird eine vergrabene dielektrische Schicht 170 so gebildet, dass sie die Seitenfläche der unteren Verdrahtungsschicht ML-L bedeckt. Zum Beispiel kann die vergrabene dielektrische Schicht 170 Oxid umfassen. In einigen Ausführungsformen kann die vergrabene dielektrische Schicht 170 TEOS umfassen. In einigen Ausführungsformen kann das Niveau einer Oberseite der vergrabenen dielektrischen Schicht 170 im Wesentlichen konstant sein. Zum Beispiel können die Oberseiten der vergrabenen dielektrischen Schicht 170 und der unteren Verdrahtungsschicht ML-L koplanar sein.
  • Die dielektrische Abdeckschicht 160 und die vergrabene dielektrische Schicht 170 können ein Isoliermaterial umfassen, das eine Permittivität aufweist, die mindestens so hoch wie die von Siliziumoxid ist.
  • Wie in 15 gezeigt, werden die Verdrahtungsstruktur MS und eine erste Zwischenverdrahtungs-Dielektrikumschicht 210a, welche die Verdrahtungsstruktur MS umgibt, auf dem Substrat 110 gebildet, das die untere Verdrahtungsschicht ML-L und die vergrabene dielektrische Schicht 170 aufweist. Die Verdrahtungsstruktur MS kann mehrere Verdrahtungsschichten ML und mehrere mit den Verdrahtungsschichten ML verbundene Durchkontaktierungsstecker MV umfassen. Die Verdrahtungsschichten ML umfassen die untere Verdrahtungsschicht ML-L, und die Durchkontaktierungsstecker MV umfassen den unteren Durchkontaktierungsstecker MV-L. Da jedoch der untere Durchkontaktierungsstecker MV-L und die untere Verdrahtungsschicht ML-L bereits, wie mit Bezug auf 12 und 13 beschrieben, gebildet worden sind, kann die Verdrahtungsstruktur MS durch Bilden der Verdrahtungsschichten ML und der Durchkontaktierungsstecker MV gebildet werden, mit Ausnahme der unteren Verdrahtungsschicht ML-L und des unteren Durchkontaktierungssteckers MV-L, nachdem die vergrabene dielektrische Schicht 170 gebildet worden ist.
  • Die erste Zwischenverdrahtungs-Dielektrikumschicht 210a kann ein Isoliermaterial umfassen, das eine niedrigere Permittivität aufweist als die dielektrische Abdeckschicht 160 und die vergrabene dielektrische Schicht 170. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210a kann ein Isoliermaterial umfassen, das eine niedrigere Permittivität als Siliziumoxid aufweist. In einigen Ausführungsformen kann die erste Zwischenverdrahtungs-Dielektrikumschicht 210a einen ULK-Film umfassen, der eine ultraniedrige Permittivität von etwa 2,2 bis etwa 2,4 aufweist. Die erste Zwischenverdrahtungs-Dielektrikumschicht 210a kann als eine Low-k Dielektrikumschicht bezeichnet werden. In einigen Ausführungen kann das Niveau einer Oberseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a im Wesentlichen konstant sein.
  • In einigen Ausführungsformen kann eine Oberseite der unteren Verdrahtungsschicht ML-L, die sich auf dem niedrigsten Niveau der Verdrahtungsschichten ML befindet, auf demselben Niveau liegen wie eine Unterseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a.
  • Wie in 16 gezeigt, werden die zweite Zwischenverdrahtungs-Dielektrikumschicht 220, die Sub-Pad-Durchkontaktierung SPV, das Sub-Pad SPD, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die dielektrische Schutzschicht 240, die vierte Zwischenverdrahtungs-Dielektrikumschicht 250, die Pad-Durchkontaktierung PV und die Pad-Struktur PD durch Ausführen des Prozesses gebildet, der mit Bezug auf 2 beschrieben wurde. Danach werden die mit Bezug auf 3 bis 8A beschriebenen Prozesse ausgeführt, und ein mit der Durchgangselektrode 150 verbundenes unteres Pad 155 wird an der Unterseite des Substrats 110 gebildet, so dass ein Halbleiterchip 2 gebildet wird. Das untere Pad 155 kann zum Beispiel Ti, Cu, Ni, Au, NiV, NiP, TiNi, TiW, TaN, Al, Pd, CuCr oder eine Kombination davon umfassen.
  • Der Halbleiterchip 2 kann sich von dem Halbleiterchip 1 aus 8A dadurch unterscheiden, dass die Oberseite der unteren Verdrahtungsschicht ML-L auf dem untersten Niveau der Verdrahtungsschichten ML auf demselben Niveau liegt wie die Unterseite der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a. Darüber hinaus kann der Halbleiterchip 2 des Weiteren die Durchgangselektrode 150 und das untere Pad 155 umfassen. Obgleich die Durchgangselektrode 150 durch die Bauelementschicht 130 und das Substrat 110 in 16 verläuft, sind die Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann die Durchgangselektrode 150 so gebildet werden, dass sie sich von der Oberseite zur Unterseite des Substrats 110 erstreckt, wobei sie durch das Substrat 110 verläuft, und kann elektrisch mit der unteren Verdrahtungsschicht ML-L durch den unteren Durchkontaktierungsstecker MV-L oder eine andere leitfähige Struktur verbunden sein.
  • Die obere dielektrische Deckschicht 290 kann die Seitenflächen der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 240 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in einer Isolationsaussparung SRS bedecken. Eine Unterseite der Isolationsaussparung SRSb, die der Unterseite der oberen dielektrischen Deckschicht 290 entsprechen kann, kann sich auf demselben Niveau wie die Oberseite der vergrabenen dielektrischen Schicht 170 befinden. Die obere dielektrische Deckschicht 290 kann die Oberseite der vergrabenen dielektrischen Schicht 170 an der Unterseite der Isolationsaussparung SRSb bedecken.
  • 17 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 16 gegeben wurden, können weggelassen werden. In 1 bis 17 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 17 gezeigt, umfasst ein Halbleiterchip 2a eine obere dielektrische Deckschicht 290, die eine Isolationsaussparung SRSc füllt. Die Isolationsaussparung SRSc kann durch die erste Zwischenverdrahtungs-Dielektrikumschicht 210a hindurch verlaufen und sich in die vergrabene Dielektrikumschicht 170 erstrecken. Eine Unterseite der Isolationsaussparung SRSc kann sich auf einem niedrigeren Niveau befinden als die Oberseite der vergrabenen dielektrischen Schicht 170.
  • Die obere dielektrische Deckschicht 290 kann die Seitenflächen der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 240 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 sowie mindestens einen Abschnitt einer Seitenfläche der vergrabenen dielektrischen Schicht 170 in der Isolationsaussparung SRSc bedecken. Die Unterseite der oberen dielektrischen Deckschicht 290 kann sich auf einem niedrigeren Niveau als die Oberseite der vergrabenen dielektrischen Schicht 170 befinden, und die obere dielektrische Deckschicht 290 kann sich in die vergrabene dielektrische Schicht 170 hinein erstrecken.
  • In einigen Ausführungsformen kann die Isolationsaussparung SRSc durch die vergrabene dielektrische Schicht 170 und die dielektrische Abdeckschicht 160 hindurch verlaufen und sich bis in die Bauelementschicht 130 erstrecken. Die Unterseite der Isolationsaussparung SRSc kann sich auf einem niedrigeren Niveau befinden als das obere Ende der Bauelementschicht 130. In diesem Fall kann die obere dielektrische Deckschicht 290 die Seitenflächen der vergrabenen dielektrischen Schicht 170 und der dielektrischen Abdeckschicht 160 sowie eine Seitenfläche eines oberen Abschnitts der Bauelementschicht 130 bedecken.
  • 18A und 18B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 16 gegeben wurden, können weggelassen werden. In 1 bis 18B bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 18A und 18B gezeigt, kann die obere dielektrische Deckschicht 290 eines Halbleiterchips 3 einen Stufenabschnitt ST in einem Randabschnitt des Halbleiterchips 3 aufweisen. In einigen Ausführungsformen kann der Stufenabschnitt ST der oberen dielektrischen Deckschicht 290 in der verbleibenden Ritzregion RR ausgebildet werden.
  • Der Halbleiterchip 3 braucht den Stufenabschnitt ST nur in einem Abschnitt seines Randes zu haben. Der Stufenabschnitt ST kann ein Abschnitt der Unterseite des Aussparungsabschnitts 290R in 7 sein, wobei der Abschnitt nach Durchführung eines Zerteilungsprozesses zum Bilden des Halbleiterchips 3 verbleibt. Obgleich sich der Stufenabschnitt ST entlang zweier Seiten unter den vier Seiten des Halbleiterchips 3, aber nicht entlang der beiden anderen Seiten in 18B erstreckt, sind die Ausführungsformen nicht darauf beschränkt. Zum Beispiel braucht der Stufenabschnitt ST nicht entlang mindestens einer der vier Seiten des Halbleiterchips 3 angeordnet zu sein, sondern kann entlang der anderen ein bis drei Seiten angeordnet sein.
  • Bei einem Zerteilungsprozess zum Erhalten des Halbleiterchips 3 kann ein Sägen mittels eines Sägeblattes entlang der vier Seiten des Halbleiterchips 3 ausgeführt werden. Zu diesem Zeitpunkt ist, wenn der Aussparungsabschnitt 290R (in 7) entlang mindestens einer Seite des Halbleiterchips 3 in einem Sägeprozess unter Verwendung eines Sägeblattes vollständig weggeschnitten ist, der Stufenabschnitt ST nicht an der Seite des Halbleiterchips 3 vorhanden und kann sich entlang seiner anderen Seiten erstrecken. Die Isolationsaussparung SRS kann sich entlang der vier Seiten des Halbleiterchips 3 erstrecken.
  • 19A und 19B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 16 gegeben wurden, können weggelassen werden. In 1 bis 19B bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 19A und 19B gezeigt, umfasst ein Halbleiterchip 3a die obere dielektrische Deckschicht 290, die einen Grabenabschnitt STR neben einem Rand des Halbleiterchips 3a aufweist. In einigen Ausführungsformen kann der Grabenabschnitt STR der oberen dielektrischen Deckschicht 290 in der verbleibenden Ritzregion RR gebildet werden. Der Grabenabschnitt STR kann in einem Abschnitt der oberen dielektrischen Deckschicht 290 angeordnet werden, wobei der Abschnitt eine horizontale Distanz von mehreren µm oder weniger vom Rand des Halbleiterchips 3a aufweist.
  • Der Halbleiterchip 3a braucht den Grabenabschnitt STR nur in einem Abschnitt des Randes aufzuweisen. Der Grabenabschnitt STR kann ein Abschnitt des Aussparungsabschnitts 290R in 7 sein, wobei der Abschnitt nach Durchführung eines Zerteilungsprozesses zum Bilden des Halbleiterchips 3a verbleibt. Obgleich sich der Grabenabschnitt STR entlang zweier Seiten unter den vier Seiten des Halbleiterchips 3a, aber nicht entlang der beiden anderen Seiten in 19B erstreckt, sind die Ausführungsformen nicht darauf beschränkt. Zum Beispiel braucht der Grabenabschnitt STR nicht entlang mindestens einer der vier Seiten des Halbleiterchips 3a angeordnet zu sein, sondern kann entlang der anderen ein bis drei Seiten angeordnet sein. In einigen Ausführungsformen kann sich der Grabenabschnitt STR entlang einiger der vier Seiten des Halbleiterchips 3a mit einer im Wesentlichen gleichmäßigen horizontalen Breite erstrecken. Zum Beispiel kann sich der Grabenabschnitt STR entlang einiger der vier Seiten des Halbleiterchips 3a mit einer horizontalen Breite von etwa 5 µm oder weniger erstrecken. Die Isolationsaussparung SRS kann sich entlang der vier Seiten des Halbleiterchips 3a erstrecken. Zum Beispiel kann der Grabenabschnitt STR entlang einer oder mehrerer der vier Seiten des Halbleiterchips 3a gebildet werden. In bestimmten Ausführungsformen kann der Grabenabschnitt STR entlang eines Abschnitts einer Seite des Halbleiterchips 3a gebildet werden.
  • Bei einem Zerteilungsprozess zum Erhalten des Halbleiterchips 3a kann ein Sägen mittels eines Sägeblattes entlang der vier Seiten des Halbleiterchips 3a ausgeführt werden. Zu diesem Zeitpunkt, wenn der Aussparungsabschnitt 290R (in 7) entlang einiger der vier Seiten des Halbleiterchips 3a verbleibt und entlang der anderen Seiten des Halbleiterchips 3a in einem Sägeprozess unter Verwendung eines Sägeblattes vollständig weggeschnitten wird, kann sich der Grabenabschnitt STR entlang einiger Seiten des Halbleiterchips 3a, aber nicht entlang seiner anderen Seiten erstrecken.
  • Der Stufenabschnitt ST in 8A, 8B, 10, 16, 17, 18A und 18B und der Grabenabschnitt STR in 19A und 19B können gemeinsam als eine Aussparungsstruktur bezeichnet werden.
  • 20 ist eine Querschnittsansicht einer Stufe in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 21 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt. 20 ist eine Querschnittsansicht der Stufe, die auf die Stufe von 5 folgt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 8B gegeben wurden, können weggelassen werden. In 1 bis 21 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 20 gezeigt, wird eine obere dielektrische Deckschicht 290a gebildet, um die Isolationsaussparung SRS vollständig auszufüllen und die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 und die Pad-Struktur PD zu bedecken. Die obere dielektrische Deckschicht 290a kann eine Einzelschicht, die eine einzige Art von Isolierschicht umfasst, eine Doppelschicht, die zwei Arten von Isolierschichten umfasst, oder eine Mehrfachschicht, die eine Kombination von mindestens drei Arten von Isolierschichten umfasst, umfassen. Zum Beispiel kann die obere dielektrische Deckschicht 290a Oxid umfassen. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290a TEOS umfassen. Zum Beispiel kann die obere dielektrische Deckschicht 290a Oxid, Nitrid oder eine Kombination davon umfassen. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290a eine HDP-Oxidschicht, eine TEOS-Schicht, eine Siliziumnitridschicht oder eine Kombination davon umfassen. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290a eine Mehrfachschicht aufweisen, in der eine Schicht, die aus HDP gebildet ist, eine Schicht, die aus TEOS gebildet ist, und eine Schicht, die aus Siliziumnitrid gebildet ist, nacheinander gestapelt sind. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 eine Mehrfachschicht aufweisen, in der eine Schicht, die aus TEOS gebildet ist, eine Schicht, die aus HDP gebildet ist, und eine Schicht, die aus Siliziumnitrid gebildet ist, nacheinander gestapelt sind. In einigen Ausführungsformen kann die obere dielektrische Deckschicht 290 eine Mehrfachschicht aufweisen, in der eine Schicht, die aus HDP gebildet ist, eine Schicht, die aus Siliziumnitrid gebildet ist, und eine Schicht, die aus TEOS gebildet ist, nacheinander gestapelt sind. Die obere dielektrische Deckschicht 290a kann ein Material umfassen, das eine größere Permittivität aufweist als die erste Zwischenverdrahtungs-Dielektrikumschicht 210.
  • Die obere dielektrische Deckschicht 290a kann eine flache Oberseite aufweisen, die ein im Wesentlichen konstantes Niveau aufweist.
  • Wie in 21 gezeigt, wird ein oberer Abschnitt der oberen dielektrischen Deckschicht 290a teilweise entfernt. Zum Beispiel kann der obere Abschnitt der oberen dielektrischen Deckschicht 290a teilweise mittels CMP entfernt werden. Danach kann ein Abschnitt der oberen dielektrischen Deckschicht 290a auf der Pad-Struktur PD entfernt werden, um den Chip-Pad-Abschnitt CPD der Pad-Struktur PD freizulegen. Danach wird ein Zerteilungsprozess ausgeführt, um das Substrat 110 entlang der Ritzgrabenregion SR zu schneiden, wodurch ein Halbleiterchip 4 vereinzelt wird.
  • Der Halbleiterchip 4 kann die obere dielektrische Deckschicht 290a umfassen, welche die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 und einen Abschnitt der Pad-Struktur PD bedeckt. Ein Abschnitt der Pad-Struktur PD, der nicht mit der oberen dielektrischen Deckschicht 290a bedeckt ist, kann der Chip-Pad-Abschnitt CPD sein, und mindestens ein Abschnitt der Pad-Struktur PD, der mit der oberen dielektrischen Deckschicht 290 bedeckt ist, kann eine Umverteilungsstruktur sein.
  • Die obere dielektrische Deckschicht 290a kann die Seitenflächen der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 240 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in der Isolationsaussparung SRS bedecken. Die obere dielektrische Deckschicht 290a kann die Oberseite der Bauelementschicht 130 an der Unterseite der Isolationsaussparung SRS bedecken.
  • Die obere dielektrische Deckschicht 290a kann eine Seitenfläche aufweisen, die sich entlang eines Randes des Halbleiterchips 4 im Wesentlichen in der vertikalen Richtung in Bezug auf das Substrat 110, zum Beispiel in Bezug auf die Oberseite des Substrats 110, erstreckt. Die Seitenfläche der oberen dielektrischen Deckschicht 290a kann sich von der Oberseite der Bauelementschicht 130 bis mindestens zu einem Niveau erstrecken, die höher liegt als die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 in der vertikalen Richtung in Bezug auf das Substrat 110, zum Beispiel in Bezug auf die Oberseite des Substrats 110. Zum Beispiel braucht die obere dielektrische Deckschicht 290a nicht den in 8A und 8B gezeigten Stufenabschnitt ST aufzuweisen.
  • 22 bis 24 sind Querschnittsansichten, die Hauptelemente von Halbleiterchips gemäß Ausführungsformen zeigen. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 20 gegeben wurden, können weggelassen werden. In 1 bis 24 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 22 gezeigt, kann ein Halbleiterchip 4a eine Isolationsaussparung SRSa umfassen, die eine Unterseite auf einem niedrigeren Niveau als ein oberes Ende einer Bauelementschicht 130 aufweist, die sich von der Isolationsaussparung SRS des Halbleiterchips 4 von 21 unterscheidet.
  • Wie in 23 gezeigt, kann ein Halbleiterchip 5 eine obere dielektrische Deckschicht 290a ähnlich der des Halbleiterchips 4 von 21 umfassen, die sich von der oberen dielektrischen Deckschicht 290 mit dem Stufenabschnitt ST in dem Halbleiterchip 2 von 16 unterscheidet.
  • Wie in 24 gezeigt, kann ein Halbleiterchip 5a eine obere dielektrische Deckschicht 290a ähnlich der des Halbleiterchips 4 von 21 umfassen, die sich von der oberen dielektrischen Deckschicht 290 mit dem Stufenabschnitt ST in dem Halbleiterchip 2a von 17 unterscheidet.
  • 25 und 26 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 27 ist eine Querschnittsansicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigt. 25 ist die Querschnittsansicht einer Stufe, die auf die Stufe von 3 folgt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 8B gegeben wurden, können weggelassen werden. In 1 bis 27 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 25 gezeigt, wird die Hartmaskenschicht 270 teilweise entfernt, um die Öffnung OP zu bilden, welche die vierte Zwischenverdrahtungs-Dielektrikumschicht 250 in der Ritzgrabenregion SR freilegt, wie oben mit Bezug auf 4 beschrieben. Danach werden die vierte Zwischenverdrahtungs-Dielektrikumschicht 250, die dielektrische Schutzschicht 240, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 und die erste Zwischenverdrahtungs-Dielektrikumschicht 210 unter Verwendung der Hartmaskenschicht 270 als eine Ätzmaske teilweise so entfernt, dass eine Isolationsaussparung SRSd gebildet wird, welche die Bauelementschicht 130 freilegt.
  • Zum Beispiel können die vierte Zwischenverdrahtungs-Dielektrikumschicht 250, die dielektrische Schutzschicht 240, die dritte Zwischenverdrahtungs-Dielektrikumschicht 230, die zweite Zwischenverdrahtungs-Dielektrikumschicht 220 und die erste Zwischenverdrahtungs-Dielektrikumschicht 210 teilweise durch einen Ashing-/Ätzprozess entfernt werden. Während zum Beispiel die Isolationsaussparung SRS in 5 durch separates Ausführen eines Prozesses zum Entfernen der vierten Zwischenverdrahtungs-Dielektrikumschicht 250, der dielektrischen Schutzschicht 240, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230 und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 und eines Prozesses zum Entfernen der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 gebildet werden kann, kann die Isolationsaussparung SRSd in 25 durch Ausführen eines einzelnen Prozesses zum vollständigen Entfernen der vierten Zwischenverdrahtungs-Dielektrikumschicht 250, der dielektrischen Schutzschicht 240, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220 und der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 gebildet werden.
  • In einigen Ausführungsformen kann die Seitenfläche einer jeden der vierten Zwischenverdrahtungs-Dielektrikumschicht 250, der dielektrischen Schutzschicht 240, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230 und der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, die in der Isolationsaussparung SRSd frei liegt, im Wesentlichen glatt sein, und die Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210, die in der Isolationsaussparung SRSd frei liegt, kann einen groben Abschnitt RGN aufweisen. Zum Beispiel kann der grobe Abschnitt RGN der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 rauer sein als die Seitenflächen der zweiten Zwischenverdrahtungs-Dielektrikumschicht 220, der dritten Zwischenverdrahtungs-Dielektrikumschicht 230, der dielektrischen Schutzschicht 220 und der vierten Zwischenverdrahtungs-Dielektrikumschicht 250.
  • Wie in 26 gezeigt, wird eine untere dielektrische Deckschicht 260 gebildet, um die Innen- und die Unterseite der Isolationsaussparung SRSd und die Oberseiten der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und der Pad-Struktur PD konform zu bedecken. Zum Beispiel kann die untere dielektrische Deckschicht 260 Nitrid umfassen. Die untere dielektrische Deckschicht 260 kann den groben Abschnitt RGN in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 bedecken.
  • Wie in 27 gezeigt, werden die gleichen Prozesse wie die, die mit Bezug auf 6 bis 8B beschrieben wurden, ausgeführt, und ein Abschnitt der unteren dielektrischen Deckschicht 260 auf der Pad-Struktur PD wird ebenfalls entfernt, wenn ein Abschnitt der oberen dielektrischen Deckschicht 290 auf der Pad-Struktur PD entfernt wird, um den Chip-Pad-Abschnitt CPD der Pad-Struktur PD freizulegen, wodurch ein Halbleiterchip 6 gebildet wird. Die untere dielektrische Deckschicht 260 und die obere dielektrische Deckschicht 290 können zusammen als eine dielektrische Deckschicht bezeichnet werden.
  • Im Gegensatz zu dem Halbleiterchip 1 von 8A kann der Halbleiterchip 6 des Weiteren den groben Abschnitt RGN in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 und die untere dielektrische Deckungsschicht 260 umfassen, welche die Innen- und die Unterseite der Isolationsaussparung SRSd, die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und einen Abschnitt der Oberseite und der Seitenfläche der Pad-Struktur PD bedeckt, und die obere dielektrische Deckschicht 290 kann auf der unteren dielektrischen Deckschicht 260 angeordnet werden.
  • Da der grobe Abschnitt RGN in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 mit der unteren dielektrischen Deckschicht 260 und der oberen dielektrischen Deckschicht 290 in dem Halbleiterchip 6 bedeckt ist, verursacht der grobe Abschnitt RGN möglicherweise keine Schäden an der oberen dielektrischen Deckschicht 290 oder Abplatzen eines Klebefilms, zum Beispiel eines NCF.
  • 28 bis 30 sind Querschnittsansichten, die Hauptelemente von Halbleiterchips gemäß Ausführungsformen zeigen. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 27 gegeben wurden, können weggelassen werden. In 1 bis 30 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 28 gezeigt, kann im Gegensatz zu dem Halbleiterchip 1a von 10 ein Halbleiterchip 6a des Weiteren den groben Abschnitt RGN in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 und die untere dielektrische Deckungsschicht 260 umfassen, welche die Innen- und die Unterseite der Isolationsaussparung SRSd, die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und einen Abschnitt der Oberseite und der Seitenfläche der Pad-Struktur PD bedeckt, und die obere dielektrische Deckschicht 290 kann auf der unteren dielektrischen Deckschicht 260 angeordnet werden. Ähnlich der Isolationsaussparung SRSa des Halbleiterchips 1a von 10 kann die Isolationsaussparung SRSe durch die erste Zwischenverdrahtungs-Dielektrikumschicht 210 hindurch verlaufen und sich in die Bauelementschicht 130 erstrecken. Die Unterseite der Isolationsaussparung SRSc kann sich auf einem niedrigeren Niveau befinden als das obere Ende der Bauelementschicht 130.
  • Wie in 29 gezeigt, kann im Gegensatz zu dem Halbleiterchip 2 von 16 ein Halbleiterchip 7 des Weiteren den groben Abschnitt RGN in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a und die untere dielektrische Deckungsschicht 260 umfassen, welche die Innen- und die Unterseite der Isolationsaussparung SRSd, die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und einen Abschnitt der Oberseite und der Seitenfläche der Pad-Struktur PD bedeckt, und die obere dielektrische Deckschicht 290 kann auf der unteren dielektrischen Deckschicht 260 angeordnet werden. Ähnlich der Isolationsaussparung SRSb des Halbleiterchips 2 von 16 kann eine Unterseite der Isolationsaussparung SRSf des Halbleiterchips 7 auf demselben Niveau wie die Oberseite der vergrabenen dielektrischen Schicht 170 liegen. Zum Beispiel kann die Unterseite der Isolationsaussparung SRSf des Halbleiterchips 7 der Oberseite der vergrabenen dielektrischen Schicht 170 in der Isolationsaussparung SRSf entsprechen.
  • Wie in 30 gezeigt, kann im Gegensatz zu dem Halbleiterchip 2a von 17 ein Halbleiterchip 7a des Weiteren den groben Abschnitt RGN in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210a und die untere dielektrische Deckungsschicht 260 umfassen, welche die Innen- und die Unterseite der Isolationsaussparung SRSd, die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und einen Abschnitt der Oberseite und der Seitenfläche der Pad-Struktur PD bedeckt, und die obere dielektrische Deckschicht 290 kann auf der unteren dielektrischen Deckschicht 260 angeordnet werden. Ähnlich der Isolationsaussparung SRSc des Halbleiterchips 2a von 17 kann eine Unterseite der Isolationsaussparung SRSg des Halbleiterchips 7 auf einem niedrigeren Niveau liegen als die Oberseite der vergrabenen dielektrischen Schicht 170.
  • 31A und 31B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 30 gegeben wurden, können weggelassen werden. In 1 bis 31B bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 31A und 31B gezeigt, kann ein Halbleiterchip 8 eine obere dielektrische Deckschicht 295 umfassen, die sich von der oberen dielektrischen Deckschicht 290 unterscheidet, die in dem Halbleiterchip 6 von 27 enthalten ist. Die obere dielektrische Deckschicht 295 braucht die Isolationsaussparung SRSd nicht auszufüllen und braucht nur auf einem Abschnitt der unteren dielektrischen Deckschicht 260 angeordnet zu sein, wobei der Abschnitt der unteren dielektrischen Deckschicht 260 die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und die Seitenfläche und einen Abschnitt der Oberseite der Pad-Struktur PD bedeckt. Zum Beispiel kann die obere dielektrische Deckschicht 295 lichtempfindliches Polyimid (PSPI) umfassen.
  • Die Isolationsaussparung SRSd kann sich entlang vier Seiten des Halbleiterchips 8 erstrecken.
  • Da der grobe RGN-Abschnitt in der Seitenfläche der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 mit der unteren dielektrischen Deckschicht 260 in dem Halbleiterchip 8 bedeckt ist, wird ein Abplatzen eines Klebefilms, zum Beispiel eines NCF, durch den groben RGN-Abschnitt der ersten Zwischenverdrahtungs-Dielektrikumschicht 210 möglicherweise nicht verursacht.
  • 32 bis 34 sind Querschnittsansichten, die Hauptelemente von Halbleiterchips gemäß Ausführungsformen zeigen. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 31B gegeben wurden, können weggelassen werden. In 1 bis 34 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 32 gezeigt, kann ein Halbleiterchip 8a eine obere dielektrische Deckschicht 295 umfassen, die sich von der oberen dielektrischen Deckschicht 290 unterscheidet, die in dem Halbleiterchip 6a von 28 enthalten ist. Die obere dielektrische Deckschicht 295 braucht die Isolationsaussparung SRSe nicht auszufüllen und braucht nur auf einem Abschnitt der unteren dielektrischen Deckschicht 260 angeordnet zu sein, wobei der Abschnitt der unteren dielektrischen Deckschicht 260 die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und die Seitenfläche und einen Abschnitt der Oberseite der Pad-Struktur PD bedeckt.
  • Wie in 33 gezeigt, kann ein Halbleiterchip 9 eine obere dielektrische Deckschicht 295 umfassen, die sich von der oberen dielektrischen Deckschicht 290 unterscheidet, die in dem Halbleiterchip 7 von 29 enthalten ist. Die obere dielektrische Deckschicht 295 braucht die Isolationsaussparung SRSf nicht auszufüllen und braucht nur auf einem Abschnitt der unteren dielektrischen Deckschicht 260 angeordnet zu sein, wobei der Abschnitt der unteren dielektrischen Deckschicht 260 die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und die Seitenfläche und einen Abschnitt der Oberseite der Pad-Struktur PD bedeckt.
  • Wie in 34 gezeigt, kann ein Halbleiterchip 9a eine obere dielektrische Deckschicht 295 umfassen, die sich von der oberen dielektrischen Deckschicht 290 unterscheidet, die in dem Halbleiterchip 7a von 30 enthalten ist. Die obere dielektrische Deckschicht 295 braucht die Isolationsaussparung SRSg nicht auszufüllen und braucht nur auf einem Abschnitt der unteren dielektrischen Deckschicht 260 angeordnet zu sein, wobei der Abschnitt der unteren dielektrischen Deckschicht 260 die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 und die Seitenfläche und einen Abschnitt der Oberseite der Pad-Struktur PD bedeckt.
  • 35 und 36 sind Querschnittsansichten von Stufen in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 37A und 37B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen. 35 ist die Querschnittsansicht einer Stufe, die auf die Stufe von 5 folgt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 8B gegeben wurden, können weggelassen werden. In 1 bis 37B bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 35 gezeigt, wird ähnlich der oberen dielektrischen Deckschicht 290 in 6 und 7 eine obere dielektrische Deckschicht 290 gebildet, um mindestens einen Abschnitt der Isolationsaussparung SRS auszufüllen und eine vierte Zwischenverdrahtungs-Dielektrikumschicht 250 und eine Pad-Struktur PD zu bedecken, und ein oberer Abschnitt der oberen dielektrischen Deckschicht 290 wird teilweise entfernt. Das Niveau der Oberseite der oberen dielektrischen Deckschicht 290 ist in der Bauelementregion DR im Wesentlichen konstant. Die obere dielektrische Deckschicht 290 kann einen Aussparungsabschnitt 290Ra umfassen, der der Isolationsaussparung SRS entspricht.
  • In einigen Ausführungsformen kann sich eine Unterseite des Aussparungsabschnitts 290Ra auf einem höheren Niveau befinden als die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250. In einigen Ausführungsformen kann sich die Unterseite des Aussparungsabschnitts 290Ra auf einem niedrigeren Niveau befinden als die Oberseite der Pad-Struktur PD.
  • Wie in 36 gezeigt, wird ein verlängerter Aussparungsabschnitt 292R gebildet, indem ein Abschnitt der oberen dielektrischen Deckschicht 290 neben dem Aussparungsabschnitt 290Ra entfernt wird. Der erweiterte Aussparungsabschnitt 292R kann durch Entfernen eines Abschnitts der oberen dielektrischen Deckschicht 290 neben dem Aussparungsabschnitt 290Ra mit Hilfe eines Photolithografieprozesses oder Ätzprozesses gebildet werden. Der verlängerte Aussparungsabschnitt 292R kann so gebildet werden, dass er mit dem Aussparungsabschnitt 290Ra in Verbindung steht und zu dem Aussparungsabschnitt 290Ra hin offen ist. Obgleich der Aussparungsabschnitt 290Ra und der verlängerte Aussparungsabschnitt 292R getrennt gebildet und daher individuell benannt werden, kann der Aussparungsabschnitt 290Ra angesichts des Ergebnisses des Bildens des verlängerten Aussparungsabschnitts 292R als zu dem verlängerten Aussparungsabschnitt 292R verlängert angesehen werden. Daher können der Aussparungsabschnitt 290Ra und der verlängerte Aussparungsabschnitt 292R gemeinsam als ein Aussparungsabschnitt bezeichnet werden.
  • Obgleich eine Unterseite des verlängerten Aussparungsabschnitts 292R auf einem höheren Niveau liegt als die Unterseite des Aussparungsabschnitts 290Ra in 36, sind die Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann sich die Unterseite des verlängerten Aussparungsabschnitts 292R auf demselben Niveau wie die Unterseite des Aussparungsabschnitts 290Ra oder auf einem niedrigeren Niveau als diese befinden.
  • In einem Prozess zum Entfernen eines Abschnitts der oberen dielektrischen Deckschicht 290, um den verlängerten Aussparungsabschnitt 292R zu bilden, wird des Weiteren ein Abschnitt der oberen dielektrischen Deckschicht 290 zwischen dem Aussparungsabschnitt 290Ra und dem verlängerten Aussparungsabschnitt 292R, das heißt ein Abschnitt der oberen dielektrischen Deckschicht 290, in dem der Aussparungsabschnitt 290Ra den verlängerten Aussparungsabschnitt 292R überlappt, entfernt, so dass ein Nutabschnitt SLP zwischen dem Aussparungsabschnitt 290Ra und dem verlängerten Aussparungsabschnitt 292R gebildet werden kann. Ein unteres Ende des Nutabschnitts SLP kann sich auf einem niedrigeren Niveau befinden als die Unterseite des Aussparungsabschnitts 290Ra und die Unterseite des verlängerten Aussparungsabschnitts 292R. Zum Beispiel kann der Nutabschnitt SLP eine Nut umfassen, die ein sich erstreckender schmaler Kanal ist, der auf einer Oberfläche der oberen dielektrischen Deckschicht 290 zwischen dem verlängerten Aussparungsabschnitt 292R und dem Aussparungsabschnitt 290Ra ausgebildet ist. In bestimmten Ausführungsformen kann sich der Nutabschnitt SLP auf die Nut selbst beziehen.
  • Wie in 36 bis 37B gezeigt, kann ein Abschnitt der oberen dielektrischen Deckschicht 290 auf der Pad-Struktur PD entfernt werden, um den Chip-Pad-Abschnitt CPD der Pad-Struktur PD freizulegen.
  • Danach wird ein Zerteilungsprozess ausgeführt, um das Substrat 110 entlang der Ritzgrabenregion SR zu schneiden, wodurch ein Halbleiterchip 10 vereinzelt wird.
  • Im Gegensatz zu dem Halbleiterchip 1 von 8A umfasst der Halbleiterchip 10 die obere dielektrische Deckschicht 290, die einen Stufenabschnitt STa über die verbleibende Ritzregion RR hinweg und einen Abschnitt der Bauelementregion DR neben der verbleibenden Ritzregion RR aufweist. In einigen Ausführungsformen kann sich der Stufenabschnitt ST entlang vier Seiten des Halbleiterchips 10 mit einer im Wesentlichen gleichmäßigen horizontalen Breite erstrecken. Zum Beispiel kann sich der Stufenabschnitt ST entlang der vier Seiten des Halbleiterchips 10 mit einer horizontalen Breite von etwa 10 µm oder weniger erstrecken.
  • Der Stufenabschnitt STa kann sich auf einem höheren Niveau als die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 befinden. Der Stufenabschnitt STa kann sich auf einem niedrigeren Niveau als die Oberseite des Chip-Pad-Abschnitts CPD befinden.
  • Der Stufenabschnitt STa kann in seiner Unterseite den Nutabschnitt SLP aufweisen. Der Nutabschnitt SLP kann die Bauelementregion DR entlang eines Randes des Halbleiterchips 10 umgeben. Wenn zum Beispiel der Halbleiterchip 10 vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, so kann der Nutabschnitt SLP so angeordnet werden, dass er die Bauelementregion DR entlang der vier Seiten des Halbleiterchips 10 umgibt.
  • 38 ist eine Querschnittsansicht einer Stufe in einem Verfahren zur Herstellung eines Halbleiterchips gemäß Ausführungsformen. 39A und 39B sind eine Querschnittsansicht bzw. eine Draufsicht, die Hauptelemente eines Halbleiterchips gemäß Ausführungsformen zeigen. 38 ist die Querschnittsansicht der Stufe, die auf die Stufe von 35 folgt. Redundante Beschreibungen, die denen ähneln oder gleichen, die bereits in Bezug auf 1 bis 37B gegeben wurden, können weggelassen werden. In 1 bis 39B bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • Wie in 38 gezeigt, wird ein verlängerter Aussparungsabschnitt 292Ra gebildet, indem ein Abschnitt der oberen dielektrischen Deckschicht 290 neben dem Aussparungsabschnitt 290Ra entfernt wird. Der erweiterte Aussparungsabschnitt 292Ra kann durch Entfernen eines Abschnitts der oberen dielektrischen Deckschicht 290 neben dem Aussparungsabschnitt 290Ra mit Hilfe eines Photolithografieprozesses oder Ätzprozesses gebildet werden. Der verlängerte Aussparungsabschnitt 292Ra kann so gebildet werden, dass er mit dem Aussparungsabschnitt 290Ra in Verbindung steht und zu dem Aussparungsabschnitt 290Ra hin offen ist. Obgleich der Aussparungsabschnitt 290Ra und der verlängerte Aussparungsabschnitt 292Ra getrennt gebildet und daher individuell benannt werden, kann der Aussparungsabschnitt 290Ra angesichts des Ergebnisses des Bildens des verlängerten Aussparungsabschnitts 292Ra als zu dem verlängerten Aussparungsabschnitt 292Ra verlängert angesehen werden. Daher können der Aussparungsabschnitt 290Ra und der verlängerte Aussparungsabschnitt 292Ra gemeinsam als ein Aussparungsabschnitt bezeichnet werden.
  • Obgleich eine Unterseite des verlängerten Aussparungsabschnitts 292Ra auf einem höheren Niveau liegt als die Unterseite des Aussparungsabschnitts 290Ra in 38, sind die Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann sich die Unterseite des verlängerten Aussparungsabschnitts 292Ra auf demselben Niveau wie die Unterseite des Aussparungsabschnitts 290Ra oder auf einem niedrigeren Niveau als diese befinden.
  • In einem Prozess zum Entfernen eines Abschnitts der oberen dielektrischen Deckschicht 290, um den verlängerten Aussparungsabschnitt 292R zu bilden, kann ein Abschnitt der oberen dielektrischen Deckschicht 290 zwischen dem Aussparungsabschnitt 290Ra und dem verlängerten Aussparungsabschnitt 292Ra weniger entfernt werden, dergestalt, dass ein Vorsprungsabschnitt PRP zwischen dem Aussparungsabschnitt 290Ra und dem verlängerten Aussparungsabschnitt 292Ra gebildet werden kann. Ein oberes Ende des Vorsprungsabschnitts PRP kann sich auf einem höheren Niveau befinden als die Unterseite des Aussparungsabschnitts 290Ra und die Unterseite des verlängerten Aussparungsabschnitts 292Ra. Zum Beispiel kann der Vorsprungsabschnitt PRP einen Vorsprung umfassen, der sich entlang und zwischen dem Aussparungsabschnitt 290Ra und dem verlängerten Aussparungsabschnitt 292Ra auf einer Oberfläche der oberen dielektrischen Deckschicht 290 erstreckt. In bestimmten Ausführungsformen kann sich der Vorsprungsabschnitt SLP auf den Vorsprung selbst beziehen.
  • Wie in 38 bis 39B gezeigt, kann ein Abschnitt der oberen dielektrischen Deckschicht 290 auf der Pad-Struktur PD entfernt werden, um den Chip-Pad-Abschnitt CPD der Pad-Struktur PD freizulegen.
  • Danach wird ein Zerteilungsprozess ausgeführt, um das Substrat 110 entlang der Ritzgrabenregion SR zu schneiden, wodurch ein Halbleiterchip 10a vereinzelt wird.
  • Im Gegensatz zu dem Halbleiterchip 10 von 37A umfasst der Halbleiterchip 10a die obere dielektrische Deckschicht 290, die einen Stufenabschnitt STb über die verbleibende Ritzregion RR hinweg und einen Abschnitt der Bauelementregion DR neben der verbleibenden Ritzregion RR aufweist. In einigen Ausführungsformen kann sich der Stufenabschnitt STb entlang vier Seiten des Halbleiterchips 10a mit einer im Wesentlichen gleichmäßigen horizontalen Breite erstrecken. Zum Beispiel kann sich der Stufenabschnitt STb entlang der vier Seiten des Halbleiterchips 10a mit einer horizontalen Breite von etwa 10 µm oder weniger erstrecken.
  • Der Stufenabschnitt STb kann sich auf einem höheren Niveau als die Oberseite der vierten Zwischenverdrahtungs-Dielektrikumschicht 250 befinden. Der Stufenabschnitt STb kann sich auf einem niedrigeren Niveau als die Oberseite des Chip-Pad-Abschnitts CPD befinden.
  • Der Stufenabschnitt STb kann an seiner Unterseite den Vorsprungsabschnitt PRP aufweisen. Der Vorsprungsabschnitt PRP kann die Bauelementregion DR entlang eines Randes des Halbleiterchips 10a umgeben. Wenn zum Beispiel der Halbleiterchip 10a vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, so kann der Vorsprungsabschnitt PRP so angeordnet werden, dass er die Bauelementregion DR entlang der vier Seiten des Halbleiterchips 10a umgibt.
  • Obgleich nicht gezeigt, können, ähnlich dem Halbleiterchip 3 18A und 18B, der Halbleiterchip 10 der 37A und 37B und der Halbleiterchip 10a 39A und 39B jeweils die Stufenabschnitte STa und STb aufweisen, von denen jeder nicht entlang mindestens einer der vier Seiten des Halbleiterchips 10 oder 10a, sondern entlang der anderen ein bis drei Seiten angeordnet ist. Ähnlich dem Halbleiterchip 3a aus 19A und 19B können der Halbleiterchip 10 37A und 37B und der Halbleiterchip 10a aus 39A und 39B anstelle des Stufenabschnitts STa oder STb den Grabenabschnitt STR aufweisen, der nicht entlang mindestens einer der vier Seiten des Halbleiterchips 10 oder 10a, sondem entlang der anderen ein bis drei Seiten angeordnet ist.
  • In einigen Ausführungsformen braucht der Nutabschnitt SLP des Halbleiterchips 10 37A und 37B oder der Vorsprungsabschnitt PRP des Halbleiterchips 10 aus 39A und 39B nicht entlang mindestens einer der vier Seiten des Halbleiterchips 10 oder 10a angeordnet zu sein, sondern kann entlang der anderen ein bis drei Seiten angeordnet sein.
  • Obgleich das erfinderische Konzept speziell mit Bezug auf Ausführungsformen dieses Konzepts gezeigt und beschrieben wurde, versteht es sich, dass verschiedene Änderungen in Form und Detail daran vorgenommen werden können, ohne vom Wesen und Schutzumfang der folgenden Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020190101872 [0001]

Claims (20)

  1. Halbleiterchip, umfassend: eine Bauelementschicht auf einem Substrat, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt und eine niedrigere Permittivität als Siliziumoxid aufweist; eine obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs-Dielektrikumschicht, wobei die obere Zwischenverdrahtungs-Dielektrikumschicht eine Permittivität aufweist, die mindestens so hoch ist wie die Permittivität von Siliziumoxid; eine Isolationsaussparung entlang eines Randes des Substrats, wobei die Isolationsaussparung an einer Seitenfläche der unteren Zwischenverdrahtungs-Dielektrikumschicht und einer Seitenfläche der oberen Zwischenverdrahtungs-Dielektrikumschicht ausgebildet ist, wobei die Isolationsaussparung eine Unterseite auf einem Niveau aufweist, das nicht höher ist als das Niveau einer Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht; und eine dielektrische Deckschicht, welche die Seitenflächen der unteren Zwischenverdrahtungs-Dielektrikumschicht und der oberen Zwischenverdrahtungs-Dielektrikumschicht und die Unterseite der Isolationsaussparung bedeckt.
  2. Halbleiterchip nach Anspruch 1, wobei das Substrat vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, und die dielektrische Deckschicht einen Stufenabschnitt entlang mindestens einer der vier Seiten des Substrats aufweist.
  3. Halbleiterchip nach Anspruch 2, wobei der Stufenabschnitt der dielektrischen Deckschicht sich entlang der vier Seiten des Substrats erstreckt.
  4. Halbleiterchip nach Anspruch 2, wobei der Stufenabschnitt der dielektrischen Deckschicht sich auf einem höheren Niveau als eine Oberseite der unteren Zwischenverdrahtungs-Dielektrikumschicht und auf einem niedrigeren Niveau als eine Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht befindet.
  5. Halbleiterchip nach Anspruch 2, wobei der Stufenabschnitt der dielektrischen Deckschicht sich auf einem höheren Niveau befindet als eine Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht.
  6. Halbleiterchip nach Anspruch 1, wobei das Substrat vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, und die dielektrische Deckschicht einen Grabenabschnitt entlang einiger der vier Seiten des Substrats aufweist.
  7. Halbleiterchip nach Anspruch 1, wobei in der Isolationsaussparung die Seitenfläche der unteren Zwischenverdrahtungs-Dielektrikumschicht einen groben Abschnitt aufweist, und die dielektrische Deckschicht eine untere dielektrische Deckschicht umfasst, die den groben Abschnitt der unteren Zwischenverdrahtungs-Dielektrikumschicht bedeckt und mindestens einen Abschnitt einer Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht sowie eine Innen- und eine Unterseite der Isolationsaussparung konform bedeckt.
  8. Halbleiterchip nach Anspruch 7, wobei die dielektrische Deckschicht des Weiteren eine obere dielektrische Deckschicht umfasst, welche die Isolationsaussparung ausfüllt und die untere dielektrische Deckschicht bedeckt.
  9. Halbleiterchip nach Anspruch 7, wobei die dielektrische Deckschicht des Weiteren eine obere dielektrische Deckschicht umfasst, die einen Abschnitt der unteren dielektrischen Deckschicht auf der Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht bedeckt, wobei die obere dielektrische Deckschicht eine Mehrfachschicht aufweist, in der eine aus hochdichtem Plasma (HDP) gebildete Schicht, eine aus Tetraethylorthosilikat (TEOS) gebildete Schicht und eine aus Siliziumnitrid gebildete Schicht nacheinander gestapelt sind.
  10. Halbleiterchip nach Anspruch 1, wobei die Verdrahtungsstruktur mehrere Verdrahtungsschichten umfasst, die eine untere Verdrahtungsschicht auf dem untersten Niveau der mehreren Verdrahtungsschichten umfassen, und eine Unterseite der unteren Verdrahtungsschicht auf demselben Niveau liegt wie die Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht.
  11. Halbleiterchip nach Anspruch 1, wobei die Verdrahtungsstruktur mehrere Verdrahtungsschichten umfasst, die eine untere Verdrahtungsschicht auf dem untersten Niveau der mehreren Verdrahtungsschichten umfassen, und eine Oberseite der unteren Verdrahtungsschicht auf demselben Niveau liegt wie die Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht.
  12. Halbleiterchip nach Anspruch 11, des Weiteren umfassend: ein unteres Pad an einer Unterseite des Substrats; und eine Durchgangselektrode, die durch die Bauelementschicht und das Substrat verläuft und die untere Verdrahtungsschicht elektrisch mit dem unteren Pad verbindet.
  13. Halbleiterchip, umfassend: eine Bauelementschicht auf einem Substrat, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt; eine obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs- Dielektrikumschicht; eine Isolationsaussparung, die entlang eines gesamten Randes des Substrats angeordnet ist und sich von einer Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht mindestens bis auf das gleiche Niveau wie eine Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht erstreckt; und eine obere dielektrische Deckschicht, welche die Isolationsaussparung ausfüllt, mindestens einen Abschnitt der Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht bedeckt, und einen Stufenabschnitt entlang mindestens eines Abschnitts des Randes des Substrats aufweist.
  14. Halbleiterchip nach Anspruch 13, wobei sich die Isolationsaussparung des Weiteren unter das Niveau der Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht in die Bauelementschicht hinein erstreckt.
  15. Halbleiterchip nach Anspruch 13, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht eine dielektrische Schicht mit niedrigem k-Wert ist, die eine niedrigere Permittivität als Siliziumoxid aufweist, und eine Permittivität der oberen Zwischenverdrahtungs-Dielektrikumschicht größer ist als eine Permittivität der unteren Zwischenverdrahtungs-Dielektrikumschicht.
  16. Halbleiterchip nach Anspruch 13, wobei der Stufenabschnitt der oberen dielektrischen Deckschicht sich auf einem höheren Niveau befindet als eine Oberseite der unteren Zwischenverdrahtungs-Dielektrikumschicht.
  17. Halbleiterchip, umfassend: eine Bauelementschicht auf einem Substrat, das vier Seiten aufweist, die in einer Draufsicht eine rechteckige Form bilden, wobei die Bauelementschicht mehrere Halbleiterbauelemente umfasst; eine Verdrahtungsstruktur und eine untere Zwischenverdrahtungs-Dielektrikumschicht jeweils auf der Bauelementschicht, wobei die untere Zwischenverdrahtungs-Dielektrikumschicht die Verdrahtungsstruktur umgibt; eine obere Zwischenverdrahtungs-Dielektrikumschicht auf der unteren Zwischenverdrahtungs-Dielektrikumschicht; eine Isolationsaussparung, die entlang eines gesamten Randes des Substrats angeordnet ist und sich von einer Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht mindestens bis auf das gleiche Niveau wie eine Unterseite der unteren Zwischenverdrahtungs-Dielektrikumschicht erstreckt; eine Pad-Struktur auf der oberen Zwischenverdrahtungs-Dielektrikumschicht und eine Pad-Durchkontaktierung, die durch die obere Zwischenverdrahtungs-Dielektrikumschicht hindurch verläuft, wobei die Pad-Durchkontaktierung die Pad-Struktur elektrisch mit der Verdrahtungsstruktur verbindet; und eine obere dielektrische Deckschicht, welche die Isolationsaussparung ausfüllt, mindestens einen Abschnitt der Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht bedeckt, und einen Stufenabschnitt entlang mindestens einer der vier Seiten des Substrats auf einem Niveau aufweist, das höher als eine Oberseite der unteren Zwischenverdrahtungs-Dielektrikumschicht und niedriger als die Oberseite der oberen Zwischenverdrahtungs-Dielektrikumschicht ist.
  18. Halbleiterchip nach Anspruch 17, des Weiteren umfassend eine Nut oder einen Vorsprung in einer Unterseite des Stufenabschnitts entlang mindestens einer der vier Seiten des Substrats.
  19. Halbleiterchip nach Anspruch 17, wobei der Stufenabschnitt der oberen dielektrischen Deckschicht sich entlang der vier Seiten des Substrats erstreckt.
  20. Halbleiterchip nach Anspruch 17, wobei die Isolationsaussparung sich entlang der vier Seiten des Substrats erstreckt.
DE102020109675.5A 2019-08-20 2020-04-07 Halbleiterchip mit Low-k Dielektrikumschicht Pending DE102020109675A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190101872A KR20210022402A (ko) 2019-08-20 2019-08-20 저유전율 절연층을 가지는 반도체 칩
KR10-2019-0101872 2019-08-20

Publications (1)

Publication Number Publication Date
DE102020109675A1 true DE102020109675A1 (de) 2021-02-25

Family

ID=74495728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020109675.5A Pending DE102020109675A1 (de) 2019-08-20 2020-04-07 Halbleiterchip mit Low-k Dielektrikumschicht

Country Status (4)

Country Link
US (2) US11776894B2 (de)
KR (1) KR20210022402A (de)
CN (1) CN112420644A (de)
DE (1) DE102020109675A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051401A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20230021211A (ko) * 2021-08-04 2023-02-14 삼성전자주식회사 가장자리 영역에서 매립 절연 패턴을 포함하는 반도체 칩, 이 칩을 포함하는 반도체 패키지 및 이 칩의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235272A1 (en) 2003-05-23 2004-11-25 Howard Gregory E. Scribe street width reduction by deep trench and shallow saw cut
US8680653B2 (en) 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
US8580657B2 (en) 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
JP2010263145A (ja) 2009-05-11 2010-11-18 Panasonic Corp 半導体装置及びその製造方法
US9559005B2 (en) * 2014-01-24 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging and dicing semiconductor devices and structures thereof
JP5819999B2 (ja) 2014-02-05 2015-11-24 ラピスセミコンダクタ株式会社 半導体装置およびその半導体装置の製造方法
JP2016164942A (ja) 2015-03-06 2016-09-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法および半導体積層構造物
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
JP2017041587A (ja) 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの分割方法
KR102399356B1 (ko) * 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자

Also Published As

Publication number Publication date
US11776894B2 (en) 2023-10-03
KR20210022402A (ko) 2021-03-03
CN112420644A (zh) 2021-02-26
US20230230915A1 (en) 2023-07-20
US20210057328A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
DE102017207777B4 (de) Luftspalt über Transistorgate und entsprechender RFSOI-Schalter
DE112012001870B4 (de) Optimierter ringförmiger Kupfer-TSV
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102012219171B4 (de) Verfahren zum Bilden einer dreidimensionalen (3D) integrierten Schaltung und entsprechend gebildete dreidimensionale (3D) integrierte Schaltung
DE102019201354B4 (de) Verfahren für eine Gate-Schnitt-Struktur mit Liner-Abstandshalter
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102016117034A1 (de) Halbleiterstruktur und Verfahren zur Bildung derselben
DE102018101652A1 (de) Integrierte Schaltungsvorrichtung und Verfahren zum Herstellen derselben
DE102011080066A1 (de) Mehrfach-Dichtringstruktur
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102020116884B4 (de) Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht)
DE102020109675A1 (de) Halbleiterchip mit Low-k Dielektrikumschicht
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102018125000B4 (de) Durchkontaktierungsstruktur und Verfahren davon
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102021118126A1 (de) Gestapeltes halbleiterbauelement und verfahren
DE102021102536A1 (de) Dreidimensionales Speicherbauelement und Verfahren
DE102020126234A1 (de) Multi-wafer-abdeckschicht für metalldurchschlagschutz
DE102022100834A1 (de) Gestapelte dummy-strukturen, die tsvs umgeben, und deren herstellungsverfahren
DE102022120326A1 (de) Integrierter isolationskondensator mit verbesserter unterer platte
DE102020127451B4 (de) Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
DE102018124699B4 (de) Halbleiterstruktur und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed