DE102020127451B4 - Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung - Google Patents

Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung Download PDF

Info

Publication number
DE102020127451B4
DE102020127451B4 DE102020127451.3A DE102020127451A DE102020127451B4 DE 102020127451 B4 DE102020127451 B4 DE 102020127451B4 DE 102020127451 A DE102020127451 A DE 102020127451A DE 102020127451 B4 DE102020127451 B4 DE 102020127451B4
Authority
DE
Germany
Prior art keywords
drain
source
forming
epitaxial
epitaxial source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020127451.3A
Other languages
English (en)
Other versions
DE102020127451A1 (de
Inventor
Huan-Chieh Su
Cheng-Chi Chuang
Chih-Hao Wang
Zhi-Chang Lin
Li-Zhen YU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/068,037 external-priority patent/US11581224B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020127451A1 publication Critical patent/DE102020127451A1/de
Application granted granted Critical
Publication of DE102020127451B4 publication Critical patent/DE102020127451B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Bildung eines Halbleitertransistorbauelements (100a, 100b), umfassend:Bilden einer finnenförmigen Kanalstruktur (102) über einem Substrat (140);Bilden einer ersten epitaktischen Source/Drain-Struktur (106) und einer zweiten epitaktischen Source/Drain-Struktur (108) an gegenüberliegenden Enden der finnenförmigen Kanalstruktur (102);Bilden einer Metallgate-Struktur, die die finnenförmige Kanalstruktur (102) umgibt;Entfernen des Substrats (140) teilweise von einer Rückseite des Substrats (140), um einen Rückseitenabdeckgraben zu bilden, während ein unterer Abschnitt des Substrats (140) entlang oberer Seitenwände der ersten epitaktischen Source/Drain-Struktur (106) und der zweiten epitaktischen Source/Drain-Struktur (108) als ein schützender Abstandhalter (246) verbleibt; undBilden einer dielektrischen Rückseitenabdeckung (126) in dem Rückseitenabdeckgraben.

Description

  • STAND DER TECHNIK
  • Die Industrie für Halbleiter-IC (Halbleiter-Integrated-Circuit) hat exponentielles Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und dem Design haben Generationen von ICs hervorgebracht, wo jede Generation kleinere und komplexere Schaltungen als die vorherige Generation aufweist. Im Zuge der IC-Evolution hat sich die funktionale Dichte (d.h. die Zahl verschalteter Bauelemente pro Chipfläche) im Allgemeinen erhöht, während die Geometriegröße (d.h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Fertigungsprozesses erzeugt werden kann) abgenommen hat. Der Herabskalierungsprozess stellt im Allgemeinen Vorteile bereit, indem die Herstellungseffizienz erhöht wird und die zugehörigen Kosten gesenkt werden. Diese Herabskalierung hat auch die Komplexität der Herstellung und Fertigung von ICs erhöht.
  • US 2018 / 0 248 012 A1 beschreibt ein Verfahren zum Ausbilden selbstausgerichteter Kontaktstrukturen für mikroelektronische Vorrichtungen, sowie entsprechende Vorrichtungen. US 2019 / 0 221 649 A1 beschreibt Verfahren für ein rückseitiges Ersetzen von Source-/Drain-Strukturen in Halbleitervorrichtungen, die beidseitig Metallisierungen aufweisen. US 2018 / 0 315 838 A1 beschreibt ein Verfahren zum Ausbilden eines Kontaktbereichs über einer zuvor freigelegten zweiten Vorrichtungsschicht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht eine perspektivische Ansicht mancher Ausführungsformen eines Halbleitertransistorbauelements entlang Linie A-A` von 1.
    • 2 veranschaulicht eine Querschnittansicht mancher zusätzlicher Ausführungsformen eines Halbleitertransistorbauelements entlang Linie A-A` von 1.
    • 3 ist eine Querschnittansicht mancher Ausführungsformen eines Halbleitertransistorbauelements entlang Linie B-B' von 1.
    • 4 ist eine Querschnittansicht mancher Ausführungsformen eines Halbleitertransistorbauelements entlang Linie C-C` von 1.
    • 5 ist eine Querschnittansicht mancher Ausführungsformen eines Halbleitertransistorbauelements entlang Linie D-D` von 1.
    • 6-33B veranschaulichen verschiedene Ansichten mancher Ausführungsformen eines Verfahrens zum Bilden eines Halbleitertransistorbauelements, das ein ausgespartes Source/Drain-Gebiet bei verschiedenen Stufen aufweist.
    • 34 veranschaulicht ein Ablaufdiagramm mancher Ausführungsformen eines Verfahrens entsprechend 6-33B.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, sodass das erste und das zweite Merkmal gegebenenfalls nicht in direktem Kontakt stehen. Zusätzlich können Bezugszeichen in den verschiedenen Beispielen der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und schreibt nicht grundsätzlich eine Beziehung zwischen den verschiedenen hierin erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unten“, „unter“, „abwärts“, „über“, „oben“, „aufwärts“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Zeichnungen veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Zeichnungen abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • Wie hierin verwendet, sollen „annähernd““ „etwa“, „ungefähr“ oder „im Wesentlichen allgemein innerhalb von 20 Prozent, oder innerhalb von 10 Prozent oder innerhalb von 5 Prozent eines vorgegebenen Werts oder einer Spanne bedeuten. Numerische Mengen, die hierin vorgegeben sind, sind approximativ, was meint, dass der Ausdruck „annähernd“, „etwa“, „ungefähr“ oder „im Wesentlichen geschlussfolgert werden kann, sollte er nicht ausdrücklich genannt sein.
  • Gate-All-Around-Transistorstrukturen (GAA-Transistorstrukturen) können durch ein beliebiges geeignetes Verfahren strukturiert sein. Beispielsweise können die Strukturen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert sein, umfassend Doppelstrukturierung oder Mehrfachstrukturierungsprozesse. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, was erlaubt, dass Strukturen erzeugt werden, die zum Beispiel kleinere Abstände aufweisen, als sie ansonsten unter Verwendung eines einzelnen, direkten Fotolithografieprozesses zu erhalten wären. Beispielsweise wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter sind entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die restlichen Abstandhalter können dann verwendet werden, um die GAA-Transistorstrukturen zu strukturieren. Nach Bildung der GAA-Transistorstrukturen kann eine Interconnect-Struktur darüber gebildet werden, die Stromschienen und Signalleitungen innerhalb von Zwischenschichtdielektrikum-Schichten (ILD-Schichten) angeordnet aufweist.
  • Aktuelle Stromschienendesigns leiden an einer komplexen Metallschichtführung im Backend-of-Line (BEOL), wenn der Halbleiterprozess fortschreitet zu schrumpfen, zum Beispiel über 3 nm hinaus. Als ein Resultat komplexer Metallschichtführung werden mehr Masken benötigt und Spannungsabfall (auch als IR-Abfall) leidet, wenn Metalldrähte dünner werden.
  • In Anbetracht des Vorangehenden ist die vorliegende Offenbarung auf ein Halbleitertransistorbauelement, das eine Rückseitenstromschiene aufweist, und Herstellungsverfahren davon bezogen. Indem eine Stromschiene von einer Vorderseite zu einer Rückseite des Halbleitertransistorbauelements verschoben wird, wird die Metallschichtführung im BEOL entspannt. Daher werden weniger Masken benötigt, IR-Abfall wird verbessert und sowohl Stromschienenbereich als auch aktives Gebiet können vergrößert werden.
  • Genauer bezieht sich die vorliegende Offenbarung auf ein Halbleitertransistorbauelement mit einer Rückseitenstromschiene und ausgesparten Source/Drain-Gebieten und ein Herstellungsverfahren davon. In manchen Ausführungsformen weist das Halbleitertransistorbauelement eine Kanalstruktur, eine Gate-Struktur, die die Kanalstruktur umhüllt, eine erste epitaktische Source/Drain-Struktur und eine zweite epitaktische Source/Drain-Struktur an gegenüberliegenden Enden der Kanalstruktur angeordnet, und einen Gate-Kontakt an der Gate-Struktur angeordnet auf. Das Halbleitertransistorbauelement weist weiter eine Rückseiten-Source/Drain-Kontaktauflage an einer ausgesparten Bodenfläche der ersten epitaktischen Source/Drain-Struktur und eine Rückseitenstromschiene unter der Rückseiten-Source/Drain-Kontakt und diesen verbindend auf. Der Rückseiten-Source/Drain-Kontakt und die Rückseitenstromschiene können zum Beispiel Metallmaterialien enthalten. In manchen Ausführungsformen kann eine Bodenfläche der ersten epitaktischen Source/Drain-Struktur zu einer Stelle ausgespart sein, die vertikal tiefer als eine Bodenfläche der Gate-Struktur oder der Kanalstruktur ist.
  • In manchen Ausführungsformen kann eine Bodenfläche der epitaktischen Source/Drain-Struktur auch zu einer Stelle ausgespart sein, die vertikal tiefer als die Bodenfläche der Gate-Struktur oder der Kanalstruktur ist. Die zweite epitaktische Source/Drain-Struktur ist weiter ausgespart und daher weiter von der Rückseitenstromschiene entfernt. Daher kann ein zeitabhängiger dielektrischer Durchschlag zwischen der zweiten epitaktischen Source/Drain-Struktur und der Rückseitenstromschiene beseitigt werden. Außerdem kann eine dielektrische Rückseitenabdeckung ein ursprüngliches Halbleiterkörpermaterial ersetzen und die Bodenflächen der Gate-Struktur und der zweiten epitaktischen Source/Drain-Struktur kontaktieren. Die dielektrische Rückseitenabdeckung kann ein Oxid, Nitrid, Kohlenstoffnitrid oder Low-κ-Dielektrikum-Materialien enthalten. Daher kann Zellkapazität reduziert werden und Stromableitungsprobleme, wie eine Ableitung zwischen der Gate-Struktur und dem Rückseiten-Source/Drain-Kontakt, können beseitigt werden.
  • In manchen weiteren Ausführungsformen involviert das Verfahren zum Bilden des Halbleitertransistorbauelements Nutzung eines schützenden Abstandhalters, wenn die Bodenfläche der zweiten epitaktischen Source/Drain-Struktur ausgespart wird. Wenn Bauelemente unterschiedlicher Größen gleichzeitig gebildet werden müssen, würde es einen Ladeeffekt zwischen Kurzkanaltransistorbauelement und Langkanaltransistorbauelement geben. Als ein Resultat des Ladeeffekts können Source/Drain-Gebiete und/oder andere epitaktische Strukturen mit unterschiedlichen Tiefen gebildet werden. Dieser Tiefenunterschied würde Schwierigkeiten dabei verursachen, Substrat zu entfernen, die Bodenfläche der Source/Drain-Gebiete auszusparen und dann mit der dielektrischen Rückseitenabdeckung für sowohl Kurzkanaltransistorbauelement und Langkanaltransistorbauelement abzudecken: Substratreste überzulassen würde Ableitung einführen, während vollständiges Entfernen die freigelegte epitaktische Struktur des Langkanaltransistorbauelements beschädigen könnte. Der schützende Abstandhalter kann durch teilweises Entfernen des Substrats gebildet werden, um einen Rückseitenabdeckgraben zu bilden, während ein unterer Abschnitt des Substrats entlang von oberen Seitenwänden der ersten epitaktischen Source/Drain-Struktur und der zweiten epitaktischen Source/Drain-Struktur verbleibt. Der schützende Abstandhalter kann nachfolgend entfernt werden, wenn die erste epitaktische Source/Drain-Struktur ausgespart und der Rückseiten-Source/Drain-Kontakt gebildet wird. Diese Merkmale sind unten auch in Verbindung mit FIG. als einige beispielhafte Ausführungsformen veranschaulicht.
  • Die hierin dargestellten Halbleitertransistorbauelemente können ein p-GAA-Bauelement oder ein n-GAA-Bauelement aufweisen. Weiter können die Halbleitertransistorbauelemente ein oder mehr Kanalgebiete aufweisen, wie Halbleiterfinnen, Nanoblätter, Nanodrähte, Nanopunkte usw., die mit einer einzelnen durchgängigen Gate-Struktur oder mehreren Gate-Strukturen verknüpft sind. Ein Durchschnittsfachmann wird andere Beispiele von Halbleitertransistorbauelementen erkennen, die von Aspekten der vorliegenden Offenbarung profitieren können. Die Halbleitertransistorbauelemente können ein Abschnitt einer IC (Integrated Circuit) sein, die statischen Direktzugriffspeicher (SRAM), Logikschaltungen, passive Komponenten, wie Widerstände, Kondensatoren und Induktoren, und/oder aktive Komponenten, wie p-Feldeffekttransistoren (PFETs), n-FETs (NFETs), Multigate-FETs, Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metalloxidhalbleiter-Transistoren (CMOS-Transistoren), bipolare Transistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und Kombinationen davon aufweisen.
  • 1 zeigt eine perspektivische Ansicht eines Halbleitertransistorbauelements 100 gemäß manchen Ausführungsformen. 2 zeigt eine Querschnittansicht entlang Linie A-A` der x-Richtung von 1 gemäß manchen Ausführungsformen. 3-5 zeigen Querschnittansichten entlang Linie B-B', C-C' und D-D' der y-Richtung in einem ersten Source/Drain-Gebiet, einem Gate-Gebiet bzw. einem zweiten Source/Drain-Gebiet von 1 gemäß manchen Ausführungsformen. Alternativ können 2-5 und andere hierin nachfolgende Querschnittfiguren auch für sich alleinstehen, um verschiedene Ausführungsformen zu zeigen. Außerdem sind zu Zwecken der Veranschaulichung manche Komponenten entfernt, durchsichtig gezeigt oder nur mit Umrisslinien gezeigt. Außerdem können in Verbindung mit einer FIG. besprochene Merkmale in einer anderen FIG. ausgelassen werden, aber in die in dieser FIG. gezeigten Ausführungsformen eingegliedert werden, wenn es anwendbar ist. 2 zeigt ein Kurzkanaltransistorbauelement auf der linken Seite und ein Langkanaltransistorbauelement an der rechten Seite, die in einem Substrat integriert sein können. Außer Bauelementabmessungen können Merkmale des Kurzkanaltransistorbauelements und des Langkanaltransistorbauelements ähnlich sein, außer es wird anderes genannt.
  • Wie in 1, 2 und 5 gezeigt, weist das Halbleitertransistorbauelement 100 eine Kanalstruktur 102 und eine Gate-Struktur 104, die die Kanalstruktur 102 umhüllt, auf. Die Kanalstruktur 102 kann einen Stapel von Halbleiterschichten aufweisen, die von einem Stapel von Metallkomponenten der Gate-Struktur 104 getrennt und umgeben sind. Eine erste epitaktische Source/Drain-Struktur 106 und eine zweite epitaktische Source/Drain-Struktur 108 sind an gegenüberliegenden Enden der Kanalstruktur 102 angeordnet. Als ein Beispiel kann die Kanalstruktur 102 reine Siliziumschichten sein, die nicht mit p- und n-Verunreinigungen dotiert sind. Eine Dicke der Kanalstruktur 102 kann in einer Spanne zwischen etwa 3 nm und etwa 15 nm sein. Eine Breite der Kanalstruktur 102 kann in einer Spanne zwischen etwa 6 nm und etwa 40 nm sein. Als ein Beispiel kann die Gate-Struktur 104 ein Gate-Dielektrikum-Material, wie High-κ-Materialien (K ist größer als 7), ein Austrittsarbeitsmetallmaterial und ein Füllmetallmaterial, wie Wolfram oder Aluminium enthalten. Eine Dicke der Gate-Struktur 104 kann in einer Spanne zwischen etwa 2 nm und etwa 10 nm sein. In manchen Ausführungsformen enthalten die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 ein Halbleitermaterial wie Silizium, Germanium oder Siliziumgermanium. Die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 können hexagonal sein oder rautenähnliche Formen haben. Die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 können jeweils ein Source-Gebiet und ein Drain-Gebiet des Halleitertransistorbauelements 100 sein.
  • Wie in 2 gezeigt, kann an einer Vorderseite des Halbleitertransistorbauelements 100, eine Vorderseiten-Interconnect-Struktur 114 über der Gate-Struktur 104 und der ersten und der zweiten epitaktischen Source/Drain-Struktur 106, 108 angeordnet sein. Die Vorderseiten-Interconnect-Struktur 114 können mehrere Vorderseitenmetallschichten 116 innerhalb einer Vorderseiten-Zwischenschichtdielektrikumschicht 112 angeordnet und davon umgeben aufweisen. Die Vorderseitenmetallschichten 116 weisen vertikale Interconnects, wie Durchkontaktierungen oder Kontakte, und horizontale Interconnects, wie Metallleitungen, auf. Die Vorderseiten-Interconnect-Struktur 114 verbindet verschiedene Merkmale oder Strukturen des Halbleitertransistorbauelements elektrisch. Beispielsweise kann ein Gate-Kontakt 110 an der Gate-Struktur 104 angeordnet und mit externen Schaltungen durch die Vorderseitenmetallschichten 116 verbunden sein.
  • An einer Rückseite des Halbleitertransistorbauelements 100 ist in manchen Ausführungsformen ein Rückseiten-Source/Drain-Kontakt 120 unter der ersten epitaktischen Source/Drain-Struktur 106 liegend angeordnet und verbindet die erste epitaktische Source/Drain-Struktur 106 mit einer Rückseitenstromschiene 122, die unter dem Rückseiten-Source/Drain-Kontakt 120 angeordnet ist. Eine Rückseiten-Interconnect-Struktur 124 kann gebildet werden, um elektrisch mit dem Rückseiten-Source/Drain-Kontakt 120 gekoppelt zu sein. Die Rückseiten-Interconnect-Struktur 124 können mehrere Rückseitenmetallleitungen 216 und Metalldurchkontaktierungen 218 innerhalb einer Rückseiten-Zwischenschichtdielektrikumschicht 212 angeordnet und davon umgeben aufweisen. Die Rückseiten-Interconnect-Struktur 124 verbindet elektrisch verschiedene Merkmale oder Strukturen des Halbleitertransistorbauelements. Beispielsweise kann Rückseiten-Interconnect-Struktur 124 eine Rückseitenstromschiene 122 aufweisen, die externe Schaltungen mit dem Rückseiten-Source/Drain-Kontakt 120 verbindet. Der Rückseiten-Source/Drain-Kontakt 120 und die Rückseitenstromschiene 122 können zum Beispiel Metallmaterialien enthalten. Beispielsweise kann der Rückseiten-Source/Drain-Kontakt 120 Metall enthalten, wie Wolfram (W), Kobalt (Co), Ruthenium (Ru), Aluminium (Al), Kupfer (Cu) oder andere geeignete Materialien. Als ein Beispiel kann der Rückseiten-Source/Drain-Kontakt 120 eine Dicke zwischen etwa 5 nm bis etwa 50 nm und eine Breite zwischen etwa 20 nm bis etwa 40 nm aufweisen. Daher kann die erste epitaktische Source/Drain-Struktur 106 mit externen Schaltungen von der Rückseite des Halbleitertransistorbauelements 100 durch den Rückseiten-Source/Drain-Kontakt 120 verbunden sein. Dadurch wird mehr Metallführungsflexibilität bereitgestellt und die Zellkapazität kann reduziert werden. In manchen Ausführungsformen ist eine erste dielektrische Auskleidung 118 entlang einer Seitenwand des Rückseiten-Source/Drain-Kontakts 120 angeordnet. Als ein Beispiel kann die erste dielektrische Auskleidung 118 eine geringere Dicke als etwa 5 nm aufweisen.
  • Wie in 1-3 gezeigt, kann der Rückseiten-Source/Drain-Kontakt 120 an einer ausgesparten Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 aufliegen. In manchen Ausführungsformen kann die Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 als eine konvexe Form ausgespart sein, die eine Stelle erreicht, die vertikal tiefer als eine Bodenfläche 104b der Gate-Struktur 104 ist. In manchen Ausführungsformen kann die Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 eine konvexe Form entlang x-Richtung von der ersten epitaktischen Source/Drain-Struktur 106 zu der zweiten epitaktischen Source/Drain-Struktur 108 aufweisen, wie in 2 gezeigt, und kann auch eine konvexe Form entlang y-Richtung aufweisen, wie in 3 gezeigt. Die y-Richtung kann senkrecht zu der x-Richtung sein. In manchen Ausführungsformen kann die Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 vertikal etwa 5 nm höher bis etwa 20 nm tiefer als die Bodenfläche 104b der Gate-Struktur 104 sein. In manchen Ausführungsformen kann eine epitaktische Niedertemperaturschicht 119 zwischen der ausgesparten Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 und dem Rückseiten-Source/Drain-Kontakt 120 angeordnet sein und eine Metalllegierungsschicht 121 kann an der epitaktischen Niedertemperaturschicht 119 angeordnet sein. Die epitaktische Niedertemperaturschicht 119 kann eine größere Dotierungskonzentration als die der ersten epitaktischen Source/Drain-Struktur 106 aufweisen, sodass eine bessere Metalllegierungsschicht 121 nachfolgend gebildet werden kann, um Arbeitsleistung zu steigern. Als ein Beispiel kann die epitaktische Niedertemperaturschicht 119 eine geringere Dicke als etwa 20 nm aufweisen. Die Metalllegierungsschicht 121 kann auf der ersten epitaktischen Source/Drain-Struktur 106 zur Kontaktauflage gebildet sein. Die Metalllegierungsschicht 121 kann eine Silizidschicht sein, die durch einen selbstausgerichteten Salizidprozess gebildet ist. Die Metalllegierungsschicht 121 kann ein Material enthalten, ausgewählt aus Titansilizid, Kobaltsilizid, Nickelsilizid, Platinsilizid, Nickelplatinsilizid, Erbiumsilizid, Palladiumsilizid, Kombinationen davon oder anderen geeigneten Materialien. In manchen Ausführungsformen kann die Metalllegierungsschicht 121 Germanium enthalten.
  • Wie in 1, 2 und 4 gezeigt, kann eine Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 zu einer Stelle vertikal gleich oder sogar tiefer als die Bodenfläche 104b der Gate-Struktur 104 ausgespart werden. Die Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 kann sogar tiefer zu einer Stelle ausgespart werden, die vertikal eine Bodenfläche 102b der Kanalstruktur 102 übersteigt. In manchen Ausführungsformen kann die Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 eine konvexe Form entlang x-Richtung von der ersten epitaktischen Source/Drain-Struktur 106 zu der zweiten epitaktischen Source/Drain-Struktur 108 aufweisen, wie in 2 gezeigt, und auch eine konvexe Form entlang y-Richtung aufweisen, wie in 4 gezeigt. Die y-Richtung kann senkrecht zu der x-Richtung sein. In manchen Ausführungsformen kann die Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 vertikal etwa 15 nm höher bis etwa 30 nm tiefer als die Bodenfläche 104b der Gate-Struktur 104 sein. Die ausgesparte Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 kann in dem Kurzkanaltransistorbauelement niedriger sein als in dem Langkanaltransistorbauelement. Die Bodenfläche 108b kann zu einer flacheren Stelle in dem Langkanaltransistorbauelement als in dem Kurzkanaltransistorbauelement ausgespart sein. Die Zellkapazität ist verglichen mit den Ausführungsformen, wo die Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 unter dem untersten Punkt der Kanalstruktur 102 ist, weiter reduziert.
  • Wie in 1-2 und 4-5 gezeigt, ist an der Rückseite des Halbleitertransistorbauelements 100 in manchen Ausführungsformen eine dielektrische Rückseitenabdeckung 126 unter der Gate-Struktur 104 angeordnet. Die dielektrische Rückseitenabdeckung 126 kann sich auch unter der zweiten epitaktischen Source/Drain-Struktur 108 erstrecken. Die dielektrische Rückseitenabdeckung 126 kann von der unteren Isolationsstruktur 160 umgeben sein. Die dielektrische Rückseitenabdeckung 126 ersetzt ein ursprüngliches Halbleiterkörpermaterial, hilft die Gate-Struktur 104 und den Rückseiten-Source/Drain-Kontakt 120 zu trennen und zu isolieren und reduziert damit Zellkapazität und beseitigt Stromableitungsprobleme, wie eine Ableitung zwischen der Gate-Struktur 104 und dem Rückseiten-Source/Drain-Kontakt 120. Die dielektrische Rückseitenabdeckung 126 kann ein Oxid, Nitrid, Kohlenstoffnitrid oder Low-κ-Dielektrikum-Materialien enthalten. In manchen Ausführungsformen kleidet eine zweite dielektrische Auskleidung 127 Innenseitenwände der dielektrischen Rückseitenabdeckung 126 aus. Die zweite dielektrische Auskleidung 127 schützt die zweite epitaktische Source/Drain-Struktur 108 vor Oxidation und verhindert auch Metallgate-Schwellenverschiebung während Herstellungsprozessen. Die zweite dielektrische Auskleidung 127 kann ein dielektrisches Material enthalten.
  • Wie in 1-2 gezeigt, kann in manchen Ausführungsformen der Rückseiten-Source/Drain-Kontakt 120 einen Vorsprung (Auskragung) 236 aufweisen, die sich direkt unterhalb der Gate-Struktur 104 erstreckt. Der Rückseiten-Source/Drain-Kontakt 120 kann die zweite dielektrische Auskleidung 127 oder die dielektrische Rückseitenabdeckung 126 kontaktieren, falls die zweite dielektrische Auskleidung 127 ausgelassen wird. In manchen Ausführungsformen kann der Vorsprung 236 ein Resultat von Bildung und Entfernung eines schützenden Abstandhalters sein, wie er zuvor erwähnt oder unten in Verbindung mit 23-32B beschrieben ist. Als ein Beispiel kann der Vorsprung 236 eine kleinere Breite als 5 nm und eine kleinere Höhe als 20 nm aufweisen. Außerdem können Innenabstandhalter 128 an gegenüberliegenden Enden der Metallkomponenten der Gate-Struktur 104 angeordnet sein, um die Gate-Struktur 104 von der ersten und der zweiten epitaktischen Source/Drain-Struktur 106, 108 zu isolieren. Der Vorsprung 236 kann auch die Innenabstandhalter 128 und/oder die Gate-Struktur 104 kontaktieren. In manchen Ausführungsformen sind Gate-Abstandhalter 134 entlang von gegenüberliegenden Seitenwänden eines oberen Abschnitts der Gate-Struktur 104 angeordnet. Die Außenflächen der Innenabstandhalter 128 können im Wesentlichen komplanar mit Außenflächen der Kanalstruktur 102 und/oder den Gate-Abstandhaltern 134 sein. In manchen Ausführungsformen ist eine obere Isolationsstruktur 220 in Gräben zwischen den Gate-Abstandhaltern 134 angeordnet. Die obere Isolationsstruktur 220 stellt elektrische Isolation zwischen den Gate-Strukturen 104 bereit.
  • Wie in 5 gezeigt, weist in manchen Ausführungsformen eine Gate-Struktur 104 eine Gate-Dielektrikum-Schicht 232 und eine Gate-Elektrode 230 auf. Die Gate-Elektrode 230 weist eine oder mehr Austrittsarbeitsmetallschicht(en) und ein Füllmetall auf. Die Gate-Dielektrikum-Schicht 232 kann einheitlich gebildet sein, Außenoberseiten der Gate-Elektrode 230 auskleidend. Die Gate-Dielektrikum-Schicht 232 kann in Kontakt mit der unteren Isolationsstruktur 160 und einer Kanalstruktur 102 sein. In manchen Ausführungsformen enthält die Gate-Dielektrikum-Schicht 232 ein High-κ-Material (κ ist größer als 7), wie Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Lanthanoxid (La2O3), Hafniumaluminiumoxid (HfAlO2), Hafniumsiliziumoxid (HfSiO2), Aluminiumoxid (Al2O3) oder andere geeignete Materialien.
  • Wie in 1 und 3-5 gezeigt, können in manchen Ausführungsformen eine untere Isolationsstruktur 160, eine mittlere Isolationsstruktur 132 und eine Hartmaske 136 gemeinsam als eine isolierende Struktur fungieren, die zwei Halbleitertransistorbauelemente 100a, 100b entlang der y-Richtung trennt. In manchen Ausführungsformen können Luftspalte 192 gebildet sein, die untere Abschnitte der ersten epitaktischen Source/Drain-Struktur 106 und der zweiten epitaktischen Source/Drain-Struktur 108 umgeben.
  • 6-33B veranschaulichen ein Verfahren zur Herstellung eines Halbleitertransistorbauelements bei verschiedenen Stufen in Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung. In manchen Ausführungsformen kann das in 6-33B gezeigte Halbleitertransistorbauelement Zwischenbauelemente sein, die während Verarbeitung einer IC (Integrated Circuit) oder einem Abschnitt davon gefertigt werden, die statischen Direktzugriffspeicher (SRAM), Logikschaltungen, passive Komponenten, wie Widerstände, Kondensatoren und Induktoren, und/oder aktive Komponenten, wie p-Feldeffekttransistoren (PFETs), n-FETs (NFETs), Multigate-FETs, Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metalloxidhalbleitertransistoren (CMOS-Transistoren), bipolare Transistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und Kombinationen davon aufweisen können.
  • Wie in einer perspektivischen Ansicht von 6 gezeigt, ist ein Substrat 140 bereitgestellt. In manchen Ausführungsformen kann das Substrat 140 ein Teil eines Wafers sein und kann Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Galliumarsenid (GaAs) oder andere geeignete Halbleitermaterialien enthalten. In manchen Ausführungsformen ist das Substrat 140 eine Halbleiter-auf-Isolator-Struktur (SOI-Struktur), die ein Bulksubstrat 142, eine Isolatorsubstratschicht 144 auf dem Bulksubstrat 142 und ein Halbleitersubstrat 146 auf der Isolatorsubstratschicht 144 aufweisen kann. In verschiedenen Ausführungsformen kann das Substrat 140 beliebige einer Vielfalt von Substratstrukturen und -materialien aufweisen.
  • Wie in einer perspektivischen Ansicht von 7 gezeigt, ist in manchen Ausführungsformen eine Ätzstoppschicht 148 über dem Substrat 140 gebildet und eine gestapelte Struktur 150 ist über der Ätzstoppschicht 148 gebildet. Die Ätzstoppschicht 148 kann als eine Ätzstoppschicht für einen nachfolgenden Substratentfernungsprozess dienen, wie in 22 gezeigt. Die Ätzstoppschicht 148 ist aus einem Material hergestellt, das eine von der Halbleitersubstratschicht 146 unterschiedliche Ätzrate aufweist, und kann aus Si, einer Si-Verbindung, SiGe, Ge oder einer Ge-Verbindung hergestellt sein. Die gestapelte Struktur 150 weist erste Halbleiterschichten 152 und zweite Halbleiterschichten 154 abwechselnd gestapelt auf. Die ersten Halbleiterschichten 152 werden als Kanalgebiete des Halbleitertransistorbauelements dienen. Die zweiten Halbleiterschichten 154 sind Opferschichten, die nachfolgend entfernt und durch ein Gate-Material ersetzt werden. Die ersten Halbleiterschichten 152 und die zweiten Halbleiterschichten 154 sind aus Materialien hergestellt, die unterschiedliche Gitterkonstanten aufweisen, und können eine oder mehrere Schichten aus Si, Ge, SiGe, GaAs, InSb, GaP, GaSb, InAlAs, InGaAs, GaSbP, GaAsSb oder InP aufweisen. In manchen Ausführungsformen sind die ersten Halbleiterschichten 152 und die zweiten Halbleiterschichten 154 aus Si, einer Si-Verbindung, SiGe, Ge oder einer Ge-Verbindung hergestellt. Die gestapelte Struktur 150 kann auf dem Substrat 140 durch Epitaxie gebildet werden, sodass die gestapelte Struktur 150 kristalline Schichten bildet. Obwohl 7 vier Schichten der ersten Halbleiterschicht 152 und drei Schichten der zweiten Halbleiterschichten 154 zeigt, ist die Zahl der Schichten dahin nicht begrenzt und kann so klein wie 1 für jede Schicht sein. In manchen Ausführungsformen sind 2-10 Schichten sowohl der ersten als auch der zweiten Halbleiterschichten gebildet. Indem die Zahlen der gestapelten Schichten angepasst werden, kann ein Antriebsstrom des Halbleitertransistorbauelements angepasst werden.
  • In manchen Ausführungsformen können die ersten Halbleiterschichten 152 reine Siliziumschichten sein, die frei von Germanium sind. Die ersten Halbleiterschichten 152 können auch im Wesentlichen reine Siliziumschichten sein, zum Beispiel mit einem niedrigeren Germaniumatomprozentsatz als etwa 1 Prozent. Darüber hinaus können die ersten Halbleiterschichten 152 intrinsisch sein, die nicht mit p- und n-Verunreinigungen dotiert sind. In manchen Ausführungsformen ist eine Dicke der ersten Halbleiterschichten 152 in einer Spanne zwischen etwa 3 nm und etwa 15 nm.
  • In manchen Ausführungsformen können die zweiten Halbleiterschichten 154 SiGe-Schichten sein, die einen größeren Germaniumprozentsatz als null haben. In manchen Ausführungsformen ist der Germaniumprozentsatz der zweiten Halbleiterschichten 154 in einer Spanne zwischen etwa 10 Prozent und etwa 50 Prozent. In manchen Ausführungsformen ist eine Dicke der zweiten Halbleiterschichten 154 in einer Spanne zwischen etwa 2 nm und etwa 10 nm.
  • Wie in einer perspektivischen Ansicht von 8 gezeigt, ist in manchen Ausführungsformen die gestapelte Struktur 150 strukturiert(siehe 7), um Finnenstrukturen 156 und Gräben 158 zu bilden, die sich in der X-Richtung erstrecken. In manchen Ausführungsformen ist die gestapelte Struktur 150 durch einen Ätzprozess unter Verwendung einer strukturierten Maskenschicht 157 als eine Ätzmaske strukturiert, sodass Abschnitte der gestapelten Struktur 150, die nicht von der Maskenschicht 157 abgedeckt sind, entfernt werden. Die Halbleitersubstratschicht 146 und die Ätzstoppschicht 148, die nicht von der Maskenschicht 157 abgedeckt sind, können in diesem Prozess auch teilweise oder vollständig entfernt werden. Die Maskenschicht 157 kann eine erste Maskenschicht und eine zweite Maskenschicht aufweisen. Die erste Maskenschicht kann ein eine aus Siliziumoxid hergestellte Kontaktstellenoxidschicht sein, die durch einen Wärmeoxidationsprozess gebildet werden kann. Die zweite Maskenschicht kann aus Siliziumnitrid (SiN) hergestellt sein, das durch chemische Gasphasenabscheidung (CVD) gebildet ist, umfassend Niederdruck-CVD (LPCVD) und plasmaverstärkte CVD (PECVD), physikalische Gasphasenabscheidung (PVD), Atomschichtabscheidung (ALD) oder einen anderen geeigneten Prozess. Die Maskenschicht 157 kann unter Verwendung verschiedener Mehrfachstrukturierungstechniken strukturiert werden, wie selbstausgerichteter Doppelstrukturierung (SADP), selbstausgerichteter Vierfachstrukturierung (SAQP) und dergleichen. 8 zeigt zwei Finnenstrukturen 156, die in der Y-Richtung und parallel zueinander eingerichtet sind, aber die Zahl der Finnenstrukturen ist nicht darauf begrenzt und kann kleiner als eins und drei oder mehr sein. In manchen Ausführungsformen sind eine oder mehrere Dummy-Finnenstrukturen an beiden Seiten der Finnenstrukturen 156 gebildet, um Strukturtreue in den Strukturierungsbetrieben zu verbessern.
  • Wie in einer perspektivischen Ansicht von 9 gezeigt, ist in manchen Ausführungsformen eine untere Isolationsstruktur 160 über der Isolatorsubstratschicht 144 in unteren Abschnitten der Gräben 158 gebildet, die auch als eine Grabenisolationsstruktur (STI-Struktur) bezeichnet wird. Obere Abschnitte der Finnenstrukturen 156 sind von der unteren Isolationsstruktur 160 freigelegt. Die untere Isolationsstruktur 160 kann gebildet werden, indem ein isolierendes Material über der Isolatorsubstratschicht 144 gebildet wird, gefolgt von einem Planarisierungsbetrieb. Das isolierende Material wird dann ausgespart, um die untere Isolationsstruktur 160 zu bilden, sodass die oberen Abschnitte der Finnenstrukturen 156 freigelegt sind. Das isolierende Material kann ein dielektrisches Material enthalten, wie zum Beispiel ein Nitrid (z.B. Siliziumnitrid, Siliziumoxynitrid, Siliziumsauerstoffkohlenstoffnitrid, Siliziumkohlenstoffnitrid), ein Karbid (z.B. Siliziumkarbid, Siliziumsauerstoffkarbid), ein Oxid (z.B. Siliziumoxid), Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Borophosphosilikatglas (BPSG), ein Low-κ-Dielektrikum-Material mit einer niedrigeren Dielektrizitätskonstante als 7 (z.B. ein kohlenstoffdotiertes Oxid, SiCOH) oder dergleichen. In manchen Ausführungsformen sind die unteren Isolationsstrukturen 160 durch verschiedene Schritte gebildet, umfassend einen Wärmeoxidations- oder Abscheidungsprozess (z.B. physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), plasmaverstärkte chemische Gasphasenabscheidung (PECVD), Atomschichtabscheidung (ALD), Sputtern usw.) und Entfernungsprozesse (z.B. Nassätzen, Trockenätzen, chemisch-mechanische Planarisierung (CMP) usw.).
  • Wie in einer perspektivischen Ansicht von 10 gezeigt, ist in manchen Ausführungsformen eine Ummantelungshalbleiterschicht 161 über Außenflächen der Finnenstrukturen 156 gebildet. In manchen Ausführungsformen enthält die Ummantelungshalbleiterschicht 161 ein Halbleitermaterial, wie Germanium, Siliziumgermanium oder dergleichen. In manchen Ausführungsformen enthält die Ummantelungshalbleiterschicht 161 dasselbe Material wie die zweiten Halbleiterschichten 154. Weiter kann in manchen Ausführungsformen die Ummantelungshalbleiterschicht 161 durch einen epitaktischen Wachstumsprozess oder einen Abscheidungsprozess (z.B. PVD, CVD, PECVD, ALD, Sputtern usw.) gebildet werden.
  • Wie in einer perspektivischen Ansicht von 11 gezeigt, ist in manchen Ausführungsformen eine mittlere Isolationsstruktur 132 über der unteren Isolationsstruktur 160 zwischen den Finnenstrukturen 156 gebildet. Eine dielektrische Auskleidung 130 kann zwischen der mittleren Isolationsstruktur 132 und der unteren Isolationsstruktur 160 entlang von Seitenwänden der Ummantelungshalbleiterschicht 161 und der unteren Isolationsstruktur 160 gebildet sein. Eine Hartmaske 136 kann dann auf der mittleren Isolationsstruktur 132 und der dielektrischen Auskleidung 130 gebildet sein. Die mittlere Isolationsstruktur 132 und die dielektrische Auskleidung 130 stellen elektrische Isolation zwischen den Finnenstrukturen 156 bereit und die Hartmaske 136 verhindert Verlust der mittleren Isolationsstruktur 132 während zukünftigen Strukturierungsschritten.
  • In manchen Ausführungsformen sind die dielektrische Auskleidung 130, die mittlere Isolationsstruktur 132 und die Hartmaske 136 durch Abscheidungs- (z.B. PVD, CVD, PECVD, ALD, Sputtern usw.) und Entfernungsprozesse (z.B. Ätzen, chemisch-mechanische Planarisierung (CMP) usw.) gebildet. Die mittlere Isolationsstruktur 132 kann eine Oberseitenfläche unterhalb der der Finnenstrukturen 156 aufweisen. In manchen Ausführungsformen, die nicht in 11 gezeigt sind, kann der Planarisierungsprozess der Hartmaske 136 auch die Ummantelungshalbleiterschicht 161 von oberhalb der Finnenstrukturen 156 entfernen. Die Hartmaske 136 kann eine Oberseitenfläche komplanar mit der der Finnenstrukturen 156 aufweisen. In manchen Ausführungsformen können die mittlere Isolationsstruktur 132 und die unteren Isolationsstrukturen 160 jeweils ein Low-κ-Dielektrikum-Material enthalten, wobei die Dielektrizitätskonstante niedriger als 7 ist, wie zum Beispiel Siliziumoxynitrid, Siliziumkohlenstoffnitrid, Siliziumsauerstoffkarbid, Siliziumsauerstoffkohlenstoffnitrid, Siliziumnitrid oder ein anderes geeignetes Low-κ-Dielektrikum-Material. Die dielektrische Auskleidung 130 kann ein von der mittleren Isolationsstruktur 132 unterschiedliches Material für selektive Entfernungsprozesse enthalten. Die Hartmaske 136 kann ein High-κ-Dielektrikum-Material enthalten, wobei die Dielektrizitätskonstante größer als 7 ist, wie zum Beispiel Hafniumoxid, Zirconiumoxid, Hafniumaluminiumoxid, Hafniumsiliziumoxid, Aluminiumoxid oder ein anderes geeignetes High-κ-Dielektrikum-Material.
  • Wie in der perspektivischen Ansicht von 12 gezeigt, sind in manchen Ausführungsformen die Ummantelungshalbleiterschicht 161 und die Maskenschicht 157 von oberhalb der Finnenstrukturen 156 geätzt. Oberseitenflächen der ersten Halbleiterschicht 152 und die Ummantelungshalbleiterschicht 161 können von dem Entfernungsprozess freigelegt werden. In manchen Ausführungsformen ist die Hartmaske 136 selektiv durch zum Beispiel einen Trockenätzprozess du/oder einen Nassätzprozess geätzt.
  • Wie in der perspektivischen Ansicht von 13 gezeigt, sind in manchen Ausführungsformen Dummy-Gate-Strukturen 170 über den Finnenstrukturen 156 entlang der y-Richtung gebildet, in der x-Richtung voneinander beabstandet. In manchen Ausführungsformen können die Dummy-Gate-Strukturen 170 eine Opfer-Gate-Dielektrikum-Schicht 162, eine Opfer-Gate-Elektrodenschicht 164, eine Kontaktstellenschicht 166 und eine Maskenschicht 168 in der genannten Reihenfolge übereinandergestapelt aufweisen. Obwohl zwei Dummy-Gate-Strukturen 170 in 13 gezeigt sind, ist die Zahl der Dummy-Gate-Strukturen 170 nicht darauf begrenzt und kann mehr oder weniger als zwei sein. In manchen Ausführungsformen kann die Opfer-Gate-Dielektrikum-Schicht 162 zum Beispiel ein dielektrisches Material enthalten, wie ein Nitrid (z.B. Siliziumnitrid, Siliziumoxynitrid), ein Karbid (z.B. Siliziumkarbid), ein Oxid (z.B. Siliziumoxid) oder ein anderes geeignetes Material. Die Opfer-Gate-Elektrodenschicht 164 kann zum Beispiel Polysilizium enthalten. Die Kontaktstellenschicht 166 und die Maskenschicht 168 können Wärmeoxid, Nitrid und/oder andere Hartmaskenmaterialien enthalten und sind mittels Fotolithografieprozessen gebildet.
  • Nachfolgend können Gate-Abstandhalter 134 entlang gegenüberliegender Seitenwände der Dummy-Gate-Strukturen 170 gebildet werden. Beispielsweise ist eine Überzugschicht aus einem isolierenden Material für Seitenwandabstandhalter unter Verwendung von plasmaverstärkter chemischer Gasphasenabscheidung (PECVD), chemischer Niederdruckgasphasenabscheidung (LPCVD), chemischer Unterdruckgasphasenabscheidung (SACVD) oder dergleichen konform gebildet, um die Dummy-Gate-Strukturen 170 abzudecken. Die Deckschicht ist auf eine einheitliche Weise abgeschieden, sodass sie gebildet ist, im Wesentlichen gleiche Dicken an vertikalen Oberflächen aufzuweisen, wie den Seitenwänden, horizontalen Oberflächen und der Oberseite der Dummy-Gate-Strukturen 170. In manchen Ausführungsformen kann das isolierende Material der Deckschicht ein Siliziumnitrid-basiertes Material enthalten. Die Deckschicht wird dann unter Verwendung eines anisotropen Prozesses geätzt, um die Gate-Abstandhalter 134 an gegenüberliegenden Seitenwänden der Dummy-Gate-Strukturen 170 zu bilden.
  • Wie in der perspektivischen Ansicht von 14A, der Querschnittansicht in x-Richtung von 14B, der Querschnittansicht in y-Richtung von 14C in einem Gate-Gebiet und der Querschnittansicht in y-Richtung von 14D in einem Source-Gebiet oder einem Drain-Gebiet gezeigt, wird in manchen Ausführungsformen ein Entfernungsprozess durchgeführt, um Finnenstrukturen 156 von einem ersten Source/Drain-Gebiet 176 und einem zweiten Source/Drain-Gebiet 178 gemäß den Dummy-Gate-Strukturen 170 zu entfernen. Als ein Resultat sind die ersten Halbleiterschichten 152 und die zweiten Halbleiterschichten 154 entlang der x-Richtung gekürzt und können vertikal mit den Gate-Abstandhaltern 134 ausgerichtet sein (siehe 14B). Als ein Beispiel werden die freigelegten Abschnitte der Finnenstrukturen 156 unter Verwendung eines angepassten Source/Drain-Ätzprozesses (SSD-Ätzprozess) entfernt. Der SSD-Ätzprozess kann auf verschiedene Weisen durchgeführt werden. In manchen Ausführungsformen kann der SSD-Ätzprozess durch ein trockenes chemisches Ätzen mit einer Plasmaquelle und einem Reaktionsgas durchgeführt werden. Die Plasmaquelle kann ein induktiv gekoppeltes Plasmaätzen (ICR-Ätzen), ein transformatorgekoppeltes Plasmaätzen (TCP-Ätzen), ein Elektronenzyklotronresonanzätzen (ECR-Ätzen), ein reaktives Ionenätzen (RIE-Ätzen) oder dergleichen sein und das Reaktionsgas kann ein Fluor-basiertes Gas, Chlorid (Cl2), Wasserstoffbromid (HBr), Sauerstoff (O2), dergleichen oder Kombinationen davon sein. In manchen Ausführungsformen kann der SSD-Ätzprozess durch ein nasses chemisches Ätzen durchgeführt werden, wie ein Ammoniumperoxidgemisch (APM), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH), Kombinationen davon oder dergleichen. In noch manchen anderen Ausführungsformen kann der SSD-Ätzschritt durch eine Kombination von einem trockenen chemischen Ätzen und einem nassen chemischen Ätzen durchgeführt werden. Weiter kann in manchen Ausführungsformen der Entfernungsprozess teilweise oder vollständig die unterste erste Halbleiterschicht 152 zwischen den Dummy-Gate-Strukturen 170 entfernen. Die unterste erste Halbleiterschicht 152 kann eine konkave Oberseitenfläche entlang der x-Richtung in dem ersten Source/Drain-Gebiet 176 und dem zweiten Source/Drain-Gebiet 178 aufweisen (siehe 14B). In manchen Ausführungsformen kann die Oberseitenfläche der untersten ersten Halbleiterschicht 152 zwischen der unteren Isolationsstruktur 160 und niedriger als eine Oberseitenfläche der unteren Isolationsstruktur 160 ausgespart sein.
  • Zusätzlich kann der Entfernungsprozess auch ein isotropes Ätzmittel umfassen, um weiter Endabschnitte der zweiten Halbleiterschichten 154 unter den Gate-Abstandhaltern 134 und/oder den Dummy-Gate-Strukturen 170 zu entferne. Daher sind nach dem Entfernungsprozess die ersten Halbleiterschichten 152 breiter als die zweiten Halbleiterschichten 154 in der x-Richtung. Die ersten Halbleiterschichten 152 können nach dem Entfernungsprozess als die Kanalstruktur des Transistorbauelements gebildet werden. Es ist denkbar, dass die Kanalstruktur gestapelte rechteckähnliche Formen vorweisen kann, wie in der Querschnittansicht von 14B und anderen FIG. veranschaulicht, wohingegen in anderen Ausführungsformen die Kanalstruktur andere Formen vorweisen kann, wie Kreise, Achtecke, Ovale, Rauten oder dergleichen.
  • Wie in der perspektivischen Ansicht von 15A und der Querschnittansicht in x-Richtung von 15B gezeigt, sind in manchen Ausführungsformen an den Enden der zweiten Halbleiterschichten 154 in der x-Richtung Innenabstandhalter 128 gebildet. Außenflächen der Innenabstandhalter 128 können im Wesentlichen komplanar mit Außenflächen der ersten Halbleiterschichten 152 und/oder den Gate-Abstandhaltern 134 sein. In manchen Ausführungsformen sind die Innenabstandhalter 128 durch einen Abscheidungsprozess (z.B. CVD, PVD, PECVD, ALD, Sputtern usw.) gefolgt von einem selektiven Entfernungsprozess gebildet. Beispielsweise kann in manchen Ausführungsformen eine fortlaufende Schicht zuerst entlang von Seitenwänden und über den Dummy-Gate-Strukturen 170 gebildet werden. Dann kann ein vertikaler Ätzprozess umgesetzt werden, um Abschnitte der fortlaufenden Schicht zu entfernen, die nicht vertikal von den Gate-Abstandhaltern 134 abgedeckt sind, um die Innenabstandhalter 128 zu bilden. Weiter enthalten die Innenabstandhalter 128 in manchen Ausführungsformen ein dielektrisches Material, wie zum Beispiel Siliziumoxynitrid, Siliziumkohlenstoffnitrid, Siliziumsauerstoffkarbid, Siliziumsauerstoffkohlenstoffnitrid, Siliziumnitrid oder ein anderes geeignetes Material.
  • Wie in der perspektivischen Ansicht von 16A, der Querschnittansicht in x-Richtung von 16B und der Querschnittansicht in y-Richtung von 16C gezeigt, ist in dem ersten Source/Drain-Gebiet in manchen Ausführungsformen ein Opfer-Source/Drain-Kontakt 180 unter dem ersten Source/Drain-Gebiet 176 gebildet, wobei eine Hartmaskenschicht 182 das zweite Source/Drain-Gebiet 178 abdeckt. In manchen Ausführungsformen ist der Opfer-Source/Drain-Kontakt 180 durch die Ätzstoppschicht 148 gebildet und erstreckt sich tief in die Halbleitersubstratschicht 146. Als ein Beispiel kann der Opfer-Source/Drain-Kontakt 180 eine Dicke von etwa 50 nm aufweisen. In manchen Ausführungsformen wird ein Graben zuerst durch Ätzen der untersten ersten Halbleiterschicht 152, der Ätzstoppschicht 148 und/oder mindestens eines Abschnitts der Halbleitersubstratschicht 146 direkt unter dem ersten Source/Drain-Gebiet 176 gebildet. Dann wird ein Opfermaterial in den Graben gefüllt, um den Opfer-Source/Drain-Kontakt 180 zu bilden. In manchen Ausführungsformen kann der Opfer-Source/Drain-Kontakt 180 intrinsisches SiGe-Material mit Germaniumatomprozent größer null aufweisen. In manchen Ausführungsformen ist der Germaniumprozentsatz des Opfer-Source/Drain-Kontakts 180 in einem Bereich zwischen etwa 10 Prozent und etwa 50 Prozent. In manchen Ausführungsformen weist der Opfer-Source/Drain-Kontakt 180 dasselbe Material wie die zweiten Halbleiterschichten 154 auf. Weiter kann der Opfer-Source/Drain-Kontakt 180 in manchen Ausführungsformen durch einen epitaktischen Wachstumsprozess oder einem Abscheidungsprozess (z.B. PVD, CVD, PECVD, ALD, Sputtern usw.) gebildet werden. Indem der Graben und der Opfer-Source/Drain-Kontakt 180 darin gebildet werden, kann ein Source/Drain-Kontakt später selbstausgerichtet gebildet werden, indem der Opfer-Source/Drain-Kontakt 180 ersetzt wird, sodass eine Überlagerungsverschiebung von Kontaktauflage beseitigt wird.
  • Wie in der perspektivischen Ansicht von 17A, der Querschnittansicht in x-Richtung von 17B, der Querschnittansicht in y-Richtung von 17C in dem ersten Source/Drain-Gebiet und der Querschnittansicht in y-Richtung von 17D gezeigt, sind in manchen Ausführungsformen in dem zweiten Source/Drain-Gebiet eine erste epitaktische Source/Drain-Struktur 106 und eine zweite epitaktische Source/Drain-Struktur 108 in dem ersten Source/Drain-Gebiet 176 beziehungsweise dem zweiten Source/Drain-Gebiet 178 an gegenüberliegenden Seiten der Dummy-Gate-Struktur 170 gebildet. In manchen Ausführungsformen kann die erste epitaktische Source/Drain-Struktur 106 auf dem Opfer-Source/Drain-Kontakt 180 gebildet sein. Die zweite epitaktische Source/Drain-Struktur 108 kann auf der untersten ersten Halbleiterschicht 152 oder der Halbleitersubstratschicht 146 gebildet sein. Die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 können eine Source beziehungsweise ein Drain des Halbleitertransistorbauelements sein. IN manchen Ausführungsformen enthalten die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 ein Halbleitermaterial. Beispielsweise können die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 dotiertes Silizium, Germanium oder Siliziumgermanium, wie bordotiertes Siliziumgermanium (SiGeB) enthalten. In manchen Ausführungsformen sind die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 mittels eines epitaktischen Wachstumsprozesses gebildet. Die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 können hexagonale oder rautenähnliche Formen aufweisen. Luftspalte 192 können die unteren Abschnitte der ersten epitaktischen Source/Drain-Struktur 106 und der zweiten epitaktischen Source/Drain-Struktur 108 umgebend gebildet sein. In manchen Ausführungsformen wird eine Zwischen-Source/Drain-Schicht 107 unterhalb der ersten und der zweiten epitaktischen Source/Drain-Struktur 106, 108 gebildet, bevor die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 gebildet werden. Die Zwischen-Source/Drain-Schicht 107 kann bordotiertes Siliziumgermanium (SiGeB) enthalten. Als ein Beispiel kann die Zwischen-Source/Drain-Schicht 107 eine Dicke von etwa 20 nm aufweisen.
  • In manchen Ausführungsformen sind Tiefen der epitaktischen Wachstumsschichten von Ladeeffekt betroffen. Bauelemente mit größeren Abmessungen können dickere epitaktische Schichten bilden als Bauelemente mit kleineren Abmessungen. 17B-17D und manche hierin nachfolgende FIG. zeigen einen Kurzkanaltransistor auf der linken Seite und einen Langkanaltransistor auf der rechten Seite, um diese Problem Seite an Seite zu veranschaulichen. Wie in 17B-17D gezeigt, sind die Zwischen-Source/Drain-Schicht 107 und die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 tiefer in dem Langkanaltransistor als in dem Kurzkanaltransistor gebildet. In manchen Ausführungsformen ist die Zwischen-Source/Drain-Schicht 107 mit ihrer Bodenfläche die Ätzstoppschicht 148 übersteigend, unter sowohl dem ersten Source/Drain-Gebiet 176 als auch dem zweiten Source/Drain-Gebiet 178 in dem Langkanaltransistor gebildet. In manchen Ausführungsformen sind die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 mit Rändern von Bodenflächen eine Bodenfläche 104b der Gate-Struktur 104 übersteigend, in dem Langkanaltransistor gebildet. Beispielsweise können die Zwischen-Source/Drain-Schicht 107 und die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 etwa 5-10 nm tiefer in dem Langkanaltransistor als in dem Kurzkanaltransistor sein. Daher kontaktieren Bodenabschnitte der ersten und der zweiten epitaktischen Source/Drain-Struktur 106, 108 die unterste erste Halbleiterschicht 152. Die unterste erste Halbleiterschicht 152 würde während nachfolgenden Prozessen (siehe zum Beispiel 28A-28D) entfernt werden und die Bodenabschnitte der ersten und der zweiten epitaktischen Source/Drain-Struktur 106, 108 können daher unerwünschten Ätzprozessen ausgesetzt werden und könnten beschädigt werden und Vertiefungen bilden, die Arbeitsleistung beeinflussen würden oder den Langkanaltransistor sogar versagen lassen würden. Deshalb werden manche Ausführungsformen eines Verfahrens zum Bilden eines schützenden Abstandhalters, um den Langkanaltransistor vor der Beschädigung zu schützen, unten in Verbindung mit 22A-28D veranschaulicht.
  • Wie in der perspektivischen Ansicht von 18A, der Querschnittansicht in x-Richtung von 18B, der Querschnittansicht in y-Richtung von 18C in dem ersten Source/Drain-Gebiet und der Querschnittansicht in y-Richtung von 18D in dem zweiten Source/Drain-Gebiet gezeigt, ist in manchen Ausführungsformen eine obere Isolationsstruktur 220 über der Struktur gebildet, die zuvor die erste und die zweite Source/Drain-Struktur 106, 108 abdeckend gebildet wurde. Ein Planarisierungsprozess wird nachfolgend durchgeführt, um die Gate-Abstandhalter 134 zu senken und die Opfer-Gate-Dielektrikum-Schicht 162 und die Opfer-Gate-Elektrodenschicht 164 auf einer selben horizontalen Ebene freizulegen. In manchen Ausführungsformen kann eine Ätzstoppauskleidung 210 konform gebildet sein, die Struktur auskleidend, die zuvor gebildet wurde, bevor die obere Isolationsstruktur 220 gebildet wird. In manchen Ausführungsformen kann die Ätzstoppauskleidung 210 Siliziumnitrid enthalten. In manchen anderen Ausführungsformen kann die Ätzstoppauskleidung 210 andere dielektrische Materialien enthalten, wie Siliziumdioxid, Siliziumoxynitrid oder dergleichen. Die Ätzstoppauskleidung 210 kann unter Verwendung plasmaverstärkter CVD (PECVD) gebildet werden, jedoch können andere geeignete Verfahren, wie Niederdruck-CVD( PLCVD), Atomschichtabscheidung (ALD) und dergleichen, ebenso verwendet werden. Die obere Isolationsstruktur 220 kann durch chemische Gasphasenabscheidung (CVD), Hochdichteplasma-CVD, Spin-on, Sputtern oder andere geeignete Verfahren gebildet werden. IN manchen Ausführungsformen kann die obere Isolationsstruktur 220 Siliziumdioxid enthalten. In manchen anderen Ausführungsformen kann die obere Isolationsstruktur 220 andere dielektrische Materialien enthalten, wie kohlenstoffdotierte Oxiddielektrika, enthaltend Si, O, C und/oder H (SiCOH oder SiOC), ein Low-κ-Material oder organische Materialien (z.B. Polymere). Der Planarisierungsbetrieb kann einen chemisch-mechanischen Prozess (CMP) umfassen.
  • Wie in der perspektivischen Ansicht von 19A, der Querschnittansicht in x-Richtung von 19B, der Querschnittansicht in y-Richtung von 19C in dem Gate-Gebiet gezeigt, wird in manchen Ausführungsformen ein Austausch-Gate-Prozess durchgeführt, um eine Gate-Struktur 104 zu bilden. In manchen Ausführungsformen wird die Gate-Struktur 104 gebildet, indem zuerst die Opfer-Gate-Dielektrikum-Schicht 162 und die Opfer-Gate-Elektrodenschicht 164 entfernt werden, wodurch die erste und die zweite Halbleiterschicht 152,154 freigelegt werden (siehe 18B). Die obere Isolationsstruktur 220 schützt die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 während des Entfernens der Opfer-Gate- Dielektrikum-Schicht 162 und der Opfer-Gate-Elektrodenschicht 164. Die Opfer-Gate-Elektroden-Schicht 164 kann unter Verwendung von Plasmatrockenätzen und/oder Nassätzen entfernt werden. Wenn die Opfer-Gate-Elektrodenschicht 164 Polysilizium ist und die obere Isolationsstruktur 220 Siliziumoxid ist, kann ein Nassätzmittel wie eine TMAH-Lösung verwendet werden, um selektiv die Opfer-Gate-Elektroden-Schicht 164 zu entfernen. Die Opfer-Gate-Elektrodenschicht 164 kann unter Verwendung von Plasmatrockenätzen und/oder Nassätzen entfernt werden. Nachfolgend wird die Opfer-Gate-Dielektrikum-Schicht 162 auch entfernt. Daher sind die erste und die zweite Halbleiterschicht 152, 154 freigelegt.
  • Die zweiten Halbleiterschichten 154 und die Ummantelungshalbleiterschicht 161 werden dann entfernt oder unter Verwendung eine Ätzmittels geätzt, das die zweiten Halbleiterschichten 154 und die Ummantelungshalbleiterschicht 161 bei einer schnelleren Ätzrate als Ätzen der ersten Halbleiterschichten 152, ätzen kann (siehe 14C). Die Innenabstandhalter 18 schützen die erste und die zweite epitaktische Source/Drain-Struktur 106, 108 vor dem Ätzmittel, das beim Ätzen der zweiten Halbleiterschichten 154 und der Ummantelungshalbleiterschicht 161 verwendet wird, da die Innenabstandhalter 128 aus einem Material hergestellt sind, das Ätzselektivität für die zweiten Halbleiterschichten 154 und die Ummantelungshalbleiterschicht 161 aufweist.
  • Eine Gate-Struktur 104 wird dann zwischen den Gate-Abstandhaltern 134 und den Innenabstandhaltern 128 gebildet und/oder gefüllt. Das heißt, die Gate-Struktur 104 umschließt (oder umgibt oder umhüllt) die ersten Halbleiterschichten 152, in denen die ersten Halbleiterschichten 152 als Kanäle des Halbleitertransistorbauelements bezeichnet sind. Die Gate-Abstandhalter 134 sind an gegenüberliegenden Seiten der Gate-Struktur 104 angeordnet. Die Gate-Struktur 104 weist eine Gate-Dielektrikum-Schicht 232 und eine Gate-Elektrode 230 auf. Die Gate-Elektrode 230 weist eine oder mehrere Austrittsarbeitsmetallschicht(en) und ein Füllmetall auf. Die Gate-Dielektrikum-Schicht 232 kann einheitlich gebildet sein. Das heißt, die Gate-Dielektrikum-Schicht 232 ist in Kontakt mit der unteren Isolationsstruktur 160 und den ersten Halbleiterschichten 152 (siehe 19C). In manchen Ausführungsformen enthält die Gate-Dielektrikum-Schicht 232 ein High-x-Material (κ ist größer als 7), wie Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Lanthanoxid (La2O3), Hafniumaluminiumoxid (HfAlO2), Hafniumsiliziumoxid (HfSiO2), Aluminiumoxid (Al2O3) oder andere geeignete Materialien. In manchen Ausführungsformen kann die Gate-Dielektrikum-Schicht 232 gebildet werden, indem ein ALD-Prozess oder ein anderer geeigneter Prozess durchgeführt wird.
  • Die Austrittsarbeitsmetallschicht der Gate-Elektrode 230 ist an der Gate-Dielektrikum-Schicht 232 gebildet und die Austrittsarbeitsmetallschicht umgibt die ersten Halbleiterschichten 152 in manchen Ausführungsformen. Die Austrittsarbeitsmetallschicht kann Materialien enthalten, wie Titannitrid (TiN), Tantal (TaN), Titanaluminiumsilizium (TiAlSi), Titansiliziumnitrid (TiSiN), Titanaluminium (TiAl), Tantalaluminium (TaAl) oder andere geeignete Materialien. In manchen Ausführungsformen kann die Austrittsarbeitsmetallschicht gebildet werden, indem ein ALD-Prozess oder ein anderer geeigneter Prozess durchgeführt wird. Das Füllmetall der Gate-Elektrode 230 füllt den restlichen Raum zwischen den Gate-Abstandhaltern 134 und zwischen den Innenabstandhaltern 128. Das heißt, die Austrittsarbeitsmetallschicht(en) ist/sind in Kontakt mit und zwischen der Gate-Dielektrikum-Schicht 232 und dem Füllmetall. Das Füllmetall kann Material enthalten, wie Wolfram oder Aluminium. Nach der Abscheidung der Gate-Dielektrikum-Schicht 232 und der Gate-Elektrode 230 kann dann ein Planarisierungsprozess, wie ein CMP-Prozess, durchgeführt werden, um überschüssige Abschnitte von der Gate-Dielektrikum-Schicht 232 und der Gate-Elektrode 230 zu entfernen, um die Gate-Struktur 104 zu bilden.
  • In manchen Ausführungsformen wird optional eine Opferschicht (nicht gezeigt) gebildet, bevor die Gate-Struktur 104 gebildet wird, um freigelegte Oberflächen der ersten Halbleiterschichten 152 und freigelegte Oberflächen der Halbleitersubstratschicht 146 zu umgeben (siehe 19B, 19C). In verschiedenen Ausführungsformen kann die Opferschicht ein dielektrisches Material enthalten, wie Siliziumoxid (SiO2) oder Siliziumoxynitrid (SiON) und kann durch chemische Oxidation, Wärmeoxidation, Atomschichtabscheidung (ALD), chemische Gasphasenabscheidung (CVD) und/oder andere geeignete Verfahren gebildet werden.
  • Wie in der perspektivischen Ansicht von 20 gezeigt, ist in manchen Ausführungsformen eine Vorderseiten-Interconnect-Struktur 114 über der Gate-Struktur 104 und der ersten und der zweiten epitaktischen Source/Drain-Struktur 106, 108 gebildet (siehe 22B). Die Vorderseiten-Interconnect-Struktur 114 können mehrere Vorderseitenmetallschichten 116 aufweisen, die innerhalb einer Vorderseitenzwischenschicht-Dielektrikum-Schicht 112 angeordnet und davon umgeben sind. Die Vorderseiten-Interconnect-Struktur 114 verbindet elektrisch verschiedene Merkmale oder Strukturen (z.B. einen Gate-Kontakt 110 und/oder andere Kontakte) des Halbleitertransistorbauelements. Die Vorderseitenmetallschichten 116 weisen vertikale Interconnects, wie Durchkontaktierungen oder Kontakte, und horizontale Interconnects, wie Metallleitungen auf. Die verschiedenen Zwischenverbindungsmerkmale können verschiedene leitfähige Materialien implementieren, umfassend Kupfer, Wolfram und Silizid. In manchen Beispielen wird ein Damaszenerprozess verwendet, um eine Kupfermehrschichtzwischenverbindungsstruktur zu bilden. Nachfolgend wird ein Trägersubstrat 240 über der Vorderseiten-Interconnect-Struktur 114 gebildet. Beispielsweise wird das Trägersubstrat 240 an die Vorderseiten-Interconnect-Struktur 114 gebondet. In manchen Ausführungsformen ist Trägersubstrat 240 Saphir. In manchen anderen Ausführungsformen ist das Trägersubstrat 240 Silizium, ein thermoplastisches Polymer, Oxid, Karbid oder anderes geeignetes Material.
  • Wie in der perspektivischen Ansicht von 21A und der Querschnittansicht in x-Richtung von 21B gezeigt, wird in manchen Ausführungsformen das Werkstück kopfüber „gewendet“ und dann von einer Rückseite aus ausgedünnt. Das Bulksubstrat 142, die Isolatorsubstratschicht 144 und obere Abschnitte der Halbleitersubstratschicht 146 und die untere Isolationsstruktur 160 werden entfernt. Der Opfer-Source/Drain-Kontakt 180 wird weiter unter die Halbleitersubstratschicht 146 geätzt und eine Maskierungsschicht 242 wird an dem Opfer-Source/Drain-Kontakt 180 und zwischen der Halbleitersubstratschicht 146 gebildet. Das Bulksubstrat 142, die Isolatorsubstratschicht 144, die Halbleitersubstratschicht 146 und die untere Isolationsstruktur 160 können in mehreren Prozessbetrieben unter Verwendung von zum Beispiel CMP und/oder TMAH-Ätzen entfernt werden. In manchen Ausführungsformen kann die Maskierungsschicht 242 aus Polymer hergestellt sein. Alternativ kann die Maskierungsschicht 242 aus einem dielektrischen Material hergestellt sein.
  • Wie in der perspektivischen Ansicht von 22A und der Querschnittansicht in x-Richtung von 22B gezeigt, wird in manchen Ausführungsformen die Halbleitersubstratschicht 146 entfernt, um Rückseitenabdeckgräben 238 über der zweiten epitaktischen Source/Drain-Struktur 108 und der Gate-Struktur 104 zu bilden. Die Halbleitersubstratschicht 146 kann durch einen isotropen Ätzprozess entfernt werden und die Ätzstoppschicht 148 kann als eine Stoppschicht des Ätzprozesses agieren.
  • Wie in der Querschnittansicht in x-Richtung von 23 gezeigt, wird in manchen Ausführungsformen die Ätzstoppschicht 148 entfernt, um die unterste erste Halbleiterschicht 152 freizulegen. In manchen Ausführungsformen kann die Maskierungsschicht 242 von oberhalb des Opfer-Source/Drain-Kontakts 180 entfernt werden. Dann wird eine Seitenwandschicht 244 entlang von Oberseiten- und/oder Seitenwandflächen des Opfer-Source/Drain-Kontakts 180 gebildet. In manchen Ausführungsformen wird die Seitenwandschicht 244 durch einen Abscheidungsprozess eines dielektrischen Materials, wie Aluminiumoxid, gefolgt von einem selektiven Entfernungsprozess gebildet. Die Seitenwandschicht 244 kann zum Beispiel eine Dicke von etwa 5-6 nm aufweisen. Die Seitenwandschicht 244 deckt einen Abschnitt der untersten ersten Halbleiterschicht 152 nahe dem Opfer-Source/Drain-Kontakt 180 und der ersten epitaktischen Source/Drain-Struktur 106 ab und schützt daher die erste epitaktische Source/Drain-Struktur 106 davor, während nachfolgendem Entfernen der untersten ersten Halbleiterschicht 152 und Vertiefung der zweiten epitaktischen Source/Drain-Struktur 108 beschädigt zu werden (siehe 26-27). 24-25 zeigen eine alternative Ausführungsform zum Bilden eines schützenden Abstandhalters, um die erste epitaktische Source/Drain-Struktur 106 zu schützen. Herstellungsschritte von 23 setzen bei 26 fort.
  • Wie in der Querschnittansicht in x-Richtung von 24 gezeigt, wird in manchen zu 23 alternativen Ausführungsformen die Ätzstoppschicht 148 entfernt und die unterste erste Halbleiterschicht 152 wird teilweise entfernt, während ein Eckabschnitt der untersten ersten Halbleiterschicht 152 entlang oberer Seitenwände der ersten epitaktischen Source/Drain-Struktur 106, der zweiten epitaktischen Source/Drain-Struktur 108 und/oder der Zwischen-Source/Drain-Schicht 107 als ein schützender Abstandhalter 246 verbleibt. In manchen Ausführungsformen wird die unterste erste Halbleiterschicht 152 teilweise durch einen isotropen Nassätzprozess entfernt. Der Ätzprozess kann Oberseiten- und/oder Seitenwandflächen des Opfer-Source/Drain-Kontakts 180 freilegen.
  • Wie in der Querschnittansicht in x-Richtung von 25A, der Querschnittansicht in y-Richtung von 25B in dem ersten Source/Drain-Gebiet und der Querschnittansicht in y-Richtung von 25C in dem zweiten Source/Drain-Gebiet gezeigt, ist in manchen Ausführungsformen eine Seitenwandauskleidung 248 entlang des Opfer-Source/Drain-Kontakts 180 gebildet. Die Seitenwandauskleidung 248 kann gebildet werden, indem eine konforme dielektrische Auskleidung entlang freigelegter Oberflächen des Arbeitsstücks abgeschieden wird, gefolgt von einem anisotropen Ätzprozess. Die Seitenwandauskleidung 248 kann zum Beispiel eine Dicke von etwa 2-3 nm aufweisen.
  • Wie in den Querschnittansichten in x-Richtung von 26, 27 und 28B, der perspektivischen Ansicht von 28A, der Querschnittansicht in y-Richtung von 28C in dem zweiten Source/Drain-Gebiet und der Querschnittansicht in y-Richtung von 28D in dem Gate-Gebiet gezeigt, ist die zweite epitaktische Source/Drain-Struktur 108 in manchen Ausführungsformen von oberhalb ausgespart. Wie in 26 gezeigt, wird die Zwischen-Source/Drain-Schicht 107 zuerst entfernt. Die Seitenwandschicht 244 und der unterliegende Abschnitt der untersten ersten Halbleiterschicht 152 (wie in 23 gezeigt) oder die Seitenwandauskleidung 248 und der schützende Abstandhalter 246 (wie in 25A gezeigt) schützen die erste epitaktische Source/Drain-Struktur 106 vor Beschädigung während des Entfernens der Zwischen-Source/Drain-Schicht 107. Dann wird, wie in 27 gezeigt, die zweite epitaktische Source/Drain-Struktur 108 ausgespart. Dann wird, wie in 28B gezeigt, die Seitenwandschicht 244 (wie in 23 gezeigt) oder die Seitenwandauskleidung 248 (wie in 25A gezeigt) entfernt. Die unterste erste Halbleiterschicht 152 oder der schützende Abstandhalter 246 kann teilweise entfernt werden, wenn die zweite epitaktische Source/Drain-Struktur 108 ausgespart wird und die Seitenwandschicht 244 oder die Seitenwandauskleidung 248 entfernt wird und eine Eckablagerung 152' der untersten ersten Halbleiterschicht 152 oder der schützende Abstandhalter 246 noch entlang der oberen Seitenwand der zweiten epitaktischen Source/Drain-Struktur 108 übrig sein kann. In manchen Ausführungsformen ist die zweite epitaktische Source/Drain-Struktur 108 durch ein isotropes Ätzen oder eine Kombination von isotropen und anisotropen Ätzen ausgespart. Die ausgesparte Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 kann in dem Kurzkanaltransistorbauelement niedriger als in dem Langkanaltransistorbauelement sein. Die Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 kann als eine konvexe Form sowohl entlang der x-Richtung, die eine vertikal tiefere Position als die Bodenfläche 104b der Gate-Struktur 104 (siehe 28B) erreicht, als auch entlang der y-Richtung (siehe 28D) in dem Kurzkanaltransistorbauelement ausgespart sein. In manchen Ausführungsformen ist die Bodenfläche 108b der zweiten epitaktischen Source/Drain-Struktur 108 vertikal etwa 10 nm bis 20 nm tiefer als die Bodenfläche 104b der Gate-Struktur 104 in dem Kurzkanaltransistorbauelement. Die Bodenfläche 108b kann zu einer Position vertikal gleich oder tiefer als die Bodenfläche 104b der Gate-Struktur 104 in dem Langkanaltransistorbauelement ausgespart sein.
  • Wie in der perspektivischen Ansicht von 29A, der Querschnittansicht in x-Richtung von 29B, der Querschnittansicht in y-Richtung von 29C in dem Gate-Gebiet und der Querschnittansicht in y-Richtung von 29D in dem zweiten Source/Drain-Gebiet gezeigt, sind in manchen Ausführungsformen eine zweite dielektrische Auskleidung 127 und eine Rückseiten-Dielektrikumabdeckung 126 in den Rückseitenabdeckgräben 238 gebildet (siehe 28A). Die zweite dielektrische Auskleidung 127 und die Rückseiten-Dielektrikumabdeckung 126 können direkt über der zweiten epitaktischen Source/Drain-Struktur 108 und der Gate-Struktur 104 gebildet sein. Die zweite dielektrische Auskleidung 127 schützt die zweite epitaktische Source/Drain-Struktur 108 vor Oxidation und verhindert auch Metallgate-Schwellenverschiebung während nachfolgenden Herstellungsprozessen. Die zweite dielektrische Auskleidung 127 kann durch zum Beispiel einen konformen Abscheidungsprozess gebildet werden, um ein dielektrisches Material in den Rückseitenabdeckgräben 238 zu bilden und die Rückseiten-Dielektrikumabdeckung 126 kann durch zum Beispiel einen Abscheidungsprozess gebildet werden, um ein dielektrisches Material an der zweiten dielektrischen Auskleidung 127 abzuscheiden, gefolgt von einem CMP-Prozess, um überschüssige dielektrische Materialien außerhalb der Rückseitenabdeckgräben 238 zu entfernen. Als ein Beispiel kann die zweite dielektrische Auskleidung 127 aus Low-κ-Material (κ<7) hergestellt sein, wie SiO2, Si3N4, Siliziumcarbonitrid (SiCN), Siliziumoxykarbid (CiOC), Siliziumoxycarbonitrid (SiOCN) und dergleichen, oder High-κ-Material (κ>7) sein, wie HfO2, ZrO2, ZrAlOx, HfAlOx, HfSiOx, AlOx und dergleichen. In manchen Ausführungsformen weist die Rückseiten-Dielektrikumabdeckung 126 eine konvexe Oberseitenfläche 126s auf, die die zweite epitaktische Source/Drain-Struktur 108 kontaktiert. Als ein Beispiel kann die Rückseiten-Dielektrikumabdeckung 126 mit einer Dicke T von etwa 40 nm von der Bodenfläche 108b zu einer Oberseitenfläche der Rückseiten-Dielektrikumabdeckung 126 nach dem CMP-Prozess gebildet werden. Als ein Beispiel kann die zweite dielektrische Auskleidung 127 eine geringere Dicke als etwa 5 nm aufweisen.
  • Wie in der perspektivischen Ansicht von 30A, der Querschnittansicht von 30B und der Querschnittansicht in y-Richtung von 30C in dem ersten Source/Drain-Gebiet gezeigt, wird in manchen Ausführungsformen der Opfer-Source/Drain-Kontakt 180 entfernt und die unterliegende erste epitaktische Source/Drain-Struktur 106 von der Rückseite davon ausgespart, um einen Rückseiten-Source/Drain-Kontaktgraben 234 zu bilden, der in einen oberen Abschnitt der ersten epitaktischen Source/Drain-Struktur 106 ausgespart ist. Die erste epitaktische Source/Drain-Struktur 106 kann ausgespart oder unter Verwendung eines Ätzmittels geätzt werden, das die erste epitaktische Source/Drain-Struktur 106 selektiv bei einer schnelleren Ätzrate ätzen kann als Ätzen umliegender dielektrischer Materialien. In manchen Ausführungsformen ist der Ätzprozess isotrop oder umfasst einen isotropen Ätzprozess und eine Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 kann als eine konvexe Form sowohl entlang der x-Richtung (siehe 30B) als auch entlang der y-Richtung (siehe 30C) ausgespart werden, eine Position vertikal tiefer als eine Bodenfläche 104b der Gate-Struktur 104 erreichend (siehe 30B). In manchen Ausführungsformen ist die Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 vertikal etwa 10 nm bis 20 nm tiefer als die Bodenfläche 104b der Gate-Struktur 104. In manchen Ausführungsformen wird die Eckablagerung 152' entfernt, wenn der Opfer-Source/Drain-Kontakt 180 entfernt wird und die erste epitaktische Source/Drain-Struktur 106 ausgespart wird, was eine Hohlkante in dem Rückseiten-Source/Drain-Kontaktgraben 234 zurücklässt.
  • Wie in der perspektivischen Ansicht von 31A, der Querschnittansicht in x-Richtung von 31B und der Querschnittansicht in y-Richtung von 31C gezeigt, wird in dem ersten Source/Drain-Gebiet in manchen Ausführungsformen eine Öffnung des Rückseiten-Source/Drain-Kontaktgrabens 234 für bessere Füllung in nachfolgenden Verarbeitungsschritten vergrößert und abgerundet. Eine epitaktische Niedertemperaturschicht 119 kann an der ausgesparten Bodenfläche 106b der ersten epitaktischen Source/Drain-Struktur 106 in dem vergrößerten Rückseiten-Source/Drain-Kontaktgraben 234 gebildet werden. Die epitaktische Niedertemperaturschicht 119 ist mit einer größeren Dotierungskonzentration als jene der ersten epitaktischen Source/Drain-Struktur 106 gebildet, sodass eine bessere Metalllegierungsschicht nachfolgend gebildet werden kann, um Arbeitsleistung zu steigern. Als ein Beispiel kann die epitaktische Niedertemperaturschicht 119 mit einer Dicke von etwa 5 nm gebildet sein. In manchen Ausführungsformen kann eine Metalllegierungsschicht 121 an der epitaktischen Niedertemperaturschicht 119 oder der ersten epitaktischen Source/Drain-Struktur 106 gebildet sein, falls die epitaktische Niedertemperaturschicht 119 nicht gebildet wurde. Die Metalllegierungsschicht 121 kann eine Silizidschicht sein, die durch einen selbstausgerichteten Salicidprozess gebildet ist. Die Metalllegierungsschicht 121 kann ein Material enthalten, ausgewählt aus Titansilizid, Kobaltsilizid, Nickelsilizid, Platinsilizid, Nickelplatinsilizid, Erbiumsilizid, Palladiumsilizid, Kombinationen davon oder andere geeignete Materialien. In manchen Ausführungsformen kann die Metalllegierungsschicht 121 Germanium enthalten. Eine erste dielektrische Auskleidung 118 kann entlang einer Seitenwand des Rückseiten-Source/Drain-Kontaktgrabens 234 gebildet sein und kann die zweite dielektrische Auskleidung 127 kontaktieren.
  • Wie in der perspektivischen Ansicht von 32A, der Querschnittansicht in x-Richtung von 32B und der Querschnittansicht in y-Richtung von 32C gezeigt, wird in dem ersten Source/Drain-Gebiet in manchen Ausführungsformen ein Rückseiten-Source/Drain-Kontakt 120 an der epitaktischen Niedertemperaturschicht 119 in dem vergrößerten Rückseiten-Source/Drain-Kontaktgraben 234 gebildet. In manchen Ausführungsformen kann der Rückseiten-Source/Drain-Kontakt 120 mit einem Vorsprung 236 gebildet sein, die in der Position der Eckablagerung 152' von 29 liegt. Der Rückseiten-Source/Drain-Kontakt 120 kann Seitenwände aufweisen, die Innenseitenwände der ersten dielektrischen Auskleidung 118 kontaktieren. In manchen Ausführungsformen kann sich der Vorsprung 236 des Rückseiten-Source/Drain-Kontakts 120 direkt über den Innenabstandhaltern 128 oder der Gate-Struktur 104 erstrecken. In manchen Ausführungsformen kann der Rückseiten-Source/Drain-Kontakt 120 aus Metall hergestellt sein, wie W, Co, Ru, Al, Cu oder anderen geeigneten Materialien. Als ein Beispiel kann die Metalllegierungsschicht 121 mit einer Dicke von etwa 5 nm gebildet sein. Nach der Abscheidung des Rückseiten-Source/Drain-Kontakts 120 kann dann ein Planarisierungsprozess, wie ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess), durchgeführt werden.
  • Wie in der perspektivischen Ansicht von 33A und der Querschnittansicht in x-Richtung von 33B gezeigt, sind in manchen Ausführungsformen eine Rückseitenstromschiene 122 und eine Rückseiten-Interconnect-Struktur 124 gebildet, um elektrisch mit dem Rückseiten-Source/Drain-Kontakt 120 gekoppelt zu sein. Die Rückseiten-Interconnect-Struktur 124 können mehrere Rückseitenmetallleitungen 216 und Metalldurchkontaktierungen 218 innerhalb einer Rückseiten-Zwischenschichtdielektrikumschicht 212 angeordnet und davon umgeben aufweisen. Die Rückseiten-Interconnect-Struktur 124 verbindet elektrisch verschiedene Merkmale oder Strukturen des Halbleitertransistorbauelements. Beispielsweise kann Rückseiten-Interconnect-Struktur 124 an der Rückseitenstromschiene 122 angeordnet sein und externe Schaltungen mit dem Rückseiten-Source/Drain-Kontakt 120 verbinden.
  • 34 veranschaulicht ein Ablaufdiagramm mancher Ausführungsformen eines Verfahrens 3400 zum Bilden eines integrierten Chips, der mehrere Transistorbauelemente mit einer hohen Bauelementdichte aufgrund von Luftabstandhalterstrukturen und High-κ-Dielektrikum-Abstandhalterstrukturen aufweist.
  • Während Verfahren 3400 unten als eine Abfolge von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, ist es denkbar, dass die veranschaulichte Reihenfolge solcher Vorgänge oder Ereignisse nicht in einem begrenzenden Sinn auszulegen ist. Beispielsweise können manche Vorgänge in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen nebst den hierin veranschaulichten und/oder beschriebenen stattfinden. Zusätzlich können nicht alle veranschaulichten Vorgänge benötigt werden, um eine(n) oder mehrere Aspekte oder Ausführungsformen der Beschreibung hierin zu implementieren. Weiter können eine oder mehrere der hierin abgebildeten Vorgänge in einer oder mehreren separaten Vorgängen und/oder Phasen umgesetzt werden.
  • Bei Vorgang 3402 werden mehrere Finnenstrukturen gestapelter erster und zweiter Halbleiterschichten auf einem Substrat gebildet. Eine Isolationsstruktur kann zwischen den Finnenstrukturen gebildet werden. 6-12 veranschaulichen die perspektivischen Ansichten mancher Ausführungsformen entsprechend Vorgang 3402.
  • Bei Vorgang 3404 werden mehrere Dummy-Gate-Strukturen über den Finnenstrukturen liegend gebildet. 13 veranschaulicht die perspektivische Ansicht mancher Ausführungsformen entsprechend Vorgang 3404.
  • Bei Vorgang 3406 werden Abschnitte der Finnenstrukturen, die nicht von den Dummy-Gate-Strukturen abgedeckt sind, geätzt und von gegenüberliegenden Seiten von Dummy-Gate-Strukturen entfernt. Die zweiten Halbleiterschichten können horizontal von den ersten Halbleiterschichten ausgespart werden und Innenabstandhalter können an gegenüberliegenden Enden der zweiten Halbleiterschichten gebildet werden. 14A-15B veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3406.
  • Bei Vorgang 3408 wird ein erster Dummy-Rückseitenkontakt in dem Substrat gebildet. 16A-16C veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3408.
  • Bei Vorgang 3410 werden eine erste und eine zweite epitaktische Source/Drain-Struktur an gegenüberliegenden Seiten der ausgesparten Finnenstruktur gebildet. 17A-17D veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3410.
  • Bei Vorgang 3412 werden die zweiten Halbleiterschichten durch eine Metallgate-Struktur ersetzt. Dann werden ein Gate-Kontakt und eine Vorderseiten-Interconnect-Struktur gebildet. 18A-20 veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3412.
  • Bei Vorgang 3414 wird das Substrat von hinten ausgedünnt und eine Maskierungsschicht kann an dem Opfer-Source/Drain-Kontakt gebildet werden. 21A-21B veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3414.
  • Bei Vorgang 3416 wird das Substrat weiter zu einer niedrigeren Position als eine Oberseitenfläche des Opfer-Source/Drain-Kontakts gesenkt und ein Rückseitenabdeckgraben wird über der Gate-Struktur und der zweiten epitaktischen Source/Drain-Struktur gebildet. Das Substrat kann durch einen Ätzprozess gesenkt werden, der an einer Ätzstoppschicht stoppt. 22A-22B veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3416.
  • Bei Vorgang 3417 wird die Ätzstoppschicht entfernt, um die unterste erste Halbleiterschicht freizulegen und eine dicke Seitenwandschicht wird entlang des Opfer-Source/Drain-Kontakts gebildet. Die dicke Seitenwandschicht deckt einen Abschnitt der untersten ersten Halbleiterschicht nahe dem Opfer-Source/Drain-Kontakt und der ersten epitaktischen Source/Drain-Struktur ab und schützt daher die erste epitaktische Source/Drain-Struktur davor, während nachfolgendem Entfernen der untersten ersten Halbleiterschicht und Vertiefen der zweiten epitaktischen Source/Drain-Struktur beschädigt zu werden. 23 veranschaulicht die Querschnittansicht mancher Ausführungsformen entsprechend Vorgang 3417.
  • Bei Vorgang 3418 und 3420 wird in manchen zu Vorgang 3417 alternativen Ausführungsformen ein schützender Abstandhalter bei einer Ecke von epitaktischen S/D-Strukturen bei Vorgang 3418 gebildet und eine Seitenwandauskleidung wird entlang des Opfer-Source/Drain-Kontakts bei Vorgang 3420 gebildet. Der schützende Abstandhalter und die Seitenwandauskleidung schützen die erste epitaktische Source/Drain-Struktur davor, während nachfolgendem Entfernen der untersten ersten Halbleiterschicht und Vertiefen der zweiten epitaktischen Source/Drain-Struktur beschädigt zu werden. 24 veranschaulicht die Querschnittansicht mancher Ausführungsformen entsprechend Vorgang 3418. 25A-25D veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3420.
  • Bei Vorgang 3422 wird eine Bodenfläche der zweiten epitaktischen Source/Drain-Struktur ausgespart, wobei der untere Abschnitt der untersten ersten Halbleiterschicht oder der schützende Abstandhalter die Seitenwand der ersten epitaktischen Source/Drain-Struktur schützt. 26-28D veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3422.
  • Bei Vorgang 3424 wird eine dielektrische Rückseitenabdeckung an der Bodenfläche der zweiten epitaktischen Source/Drain-Struktur gebildet. 29A-29D veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3424.
  • Bei Vorgang 3426 wird ein Kontaktgraben gebildet und eine Bodenfläche der ersten epitaktischen Source/Drain-Struktur ausgespart. 30A-31C veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3426.
  • Bei Vorgang 3428 wird ein Rückseiten-Source/Drain-Kontakt gebildet, der eine Bodenfläche der ersten epitaktischen Source/Drain-Struktur erreicht. 28A-28C veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3428.
  • Bei Vorgang 3430 werden eine Rückseitenstromschiene und eine Rückseiten-Interconnect-Struktur gebildet. 29A-29B veranschaulichen die verschiedenen Ansichten mancher Ausführungsformen entsprechend Vorgang 3430.
  • Dementsprechend bezieht sich in manchen Ausführungsformen die Erfindung auf ein Verfahren zum Bilden eines Halbleitertransistorbauelements. Das Verfahren umfasst Bilden einer finnenförmigen Kanalstruktur über einem Substrat und Bilden einer ersten epitaktischen Source/Drain-Struktur und einer zweiten epitaktischen Source/Drain-Struktur an gegenüberliegenden Enden der Finnenstruktur. Das Verfahren umfasst weiter Bilden einer Metallgate-Struktur, die die Finnenstruktur umgibt. Das Verfahren umfasst weiter Wenden und teilweises Entfernen des Substrats, um einen Rückseitenabdeckgraben zu entfernen, während ein unterer Abschnitt des Substrats entlang von oberen Seitenwänden der ersten epitaktischen Source/Drain-Struktur und der zweiten epitaktischen Source/Drain-Struktur als ein schützender Abstandhalter verbleibt. Das Verfahren umfasst weiter Bilden einer dielektrischen Rückseitenabdeckung in dem Rückseitenabdeckgraben.
  • In anderen Ausführungsformen bezieht sich die vorliegende Offenbarung auf ein Herstellungsverfahren eines Halbleitertransistorbauelements. Das Verfahren umfasst Bilden einer finnenförmigen Kanalstruktur über einem Substrat und Bilden eines Opfer-Source/Drain-Kontakts in dem Substrat an einer Seite der finnenförmigen Kanalstruktur. Das Verfahren umfasst weiter Bilden einer ersten epitaktischen Source/Drain-Struktur und einer zweiten epitaktischen Source/Drain-Struktur an gegenüberliegenden Enden der Finnenstruktur. Die erste epitaktische Source/Drain-Struktur liegt über dem Opfer-Source/Drain-Kontakt. Das Verfahren umfasst weiter Bilden einer Metallgate-Struktur, die die Finnenstruktur umgibt, und Wenden und Ausdünnen des Substrats. Das Verfahren umfasst weiter Bilden eines schützenden Abstandhalters entlang von oberen Seitenwänden der ersten epitaktischen Source/Drain-Struktur und der zweiten epitaktischen Source/Drain-Struktur und Bilden eines Rückseitenabdeckgrabens, um eine Bodenfläche der Metallgate-Struktur und eine Bodenfläche der zweiten epitaktischen Source/Drain-Struktur freizulegen. Die Bodenfläche der zweiten epitaktischen Source/Drain-Struktur wird ausgespart. Das Verfahren umfasst weiter Bilden einer dielektrischen Rückseitenabdeckung in dem Rückseitenabdeckgraben.
  • In noch anderen Ausführungsformen bezieht sich die Erfindung auf ein Halbleiterbauelement. Das Halbleiterbauelement weist eine Kanalstruktur und eine Gate-Struktur auf, die die Kanalstruktur umhüllt. Das Halbleiterbauelement weist weiter eine erste epitaktische Source/Drain-Struktur und eine zweite epitaktische Source/Drain-Struktur an gegenüberliegenden Enden der Kanalstruktur angeordnet und einen Rückseiten-Source/Drain-Kontakt unter der ersten epitaktischen Source/Drain-Struktur und diese kontaktierend auf. Das Halbleiterbauelement weist weiter einen Gate-Kontakt an der Gate-Struktur angeordnet und einen Rückseiten-Source/Drain-Kontakt unter der ersten epitaktischen Source/Drain-Struktur angeordnet und diese kontaktierend auf. Das Halbleiterbauelement weist weiter eine dielektrische Rückseitenabdeckung unter der zweiten epitaktischen Source/Drain-Struktur und der Gate-Struktur angeordnet und sich entlang derer erstreckend auf. Die erste epitaktische Source/Drain-Struktur weist eine Bodenfläche mit einer konkaven Form auf.

Claims (20)

  1. Verfahren zur Bildung eines Halbleitertransistorbauelements (100a, 100b), umfassend: Bilden einer finnenförmigen Kanalstruktur (102) über einem Substrat (140); Bilden einer ersten epitaktischen Source/Drain-Struktur (106) und einer zweiten epitaktischen Source/Drain-Struktur (108) an gegenüberliegenden Enden der finnenförmigen Kanalstruktur (102); Bilden einer Metallgate-Struktur, die die finnenförmige Kanalstruktur (102) umgibt; Entfernen des Substrats (140) teilweise von einer Rückseite des Substrats (140), um einen Rückseitenabdeckgraben zu bilden, während ein unterer Abschnitt des Substrats (140) entlang oberer Seitenwände der ersten epitaktischen Source/Drain-Struktur (106) und der zweiten epitaktischen Source/Drain-Struktur (108) als ein schützender Abstandhalter (246) verbleibt; und Bilden einer dielektrischen Rückseitenabdeckung (126) in dem Rückseitenabdeckgraben.
  2. Verfahren nach Anspruch 1, wobei der Rückseitenabdeckgraben gebildet ist, um eine Bodenfläche der Metallgate-Struktur und eine Bodenfläche (108b) der zweiten epitaktischen Source/Drain-Struktur (108) freizulegen, wobei die Bodenfläche (108b) der zweiten epitaktischen Source/Drain-Struktur (108) ausgespart wird.
  3. Verfahren nach Anspruch 2, ferner umfassend: Bilden einer Ätzstoppschicht (148) auf dem Substrat (140), vor dem Bilden der finnenförmigen Kanalstruktur (102).
  4. Verfahren nach Anspruch 3, ferner umfassend: Bilden eines Opfer-Source/Drain-Kontakts (180) durch die Ätzstoppschicht (148) in dem Substrat (140) auf einer Seite der finnenförmigen Kanalstruktur (102), vor dem Bilden der ersten epitaktischen Source/Drain-Struktur (106) und der zweiten epitaktischen Source/Drain Struktur (108).
  5. Verfahren nach Anspruch 4, wobei der schützende Abstandhalter (246) so gebildet wird, dass er eine untere Seitenwand der ersten epitaktischen Source/Drain-Struktur (106) abdeckt, die den Opfer-Source/Drain-Kontakt (180) verbindet.
  6. Verfahren nach Anspruch 4, ferner umfassend: Entfernen des Opfer-Source/Drain-Kontakts (180) von dem Rückseitenkontaktgraben und Aussparen der ersten epitaktischen Source/Drain-Struktur (106), die zu dem Rückseitenkontaktgraben freigelegt ist, nach dem Bilden der dielektrischen Rückseitenabdeckung (126); und Füllen eines Rückseiten-Source/Drain-Kontakts (120) in den Rückseitenkontaktgraben der die erste epitaktische Source/Drain-Struktur (106) kontaktiert; wobei der schützende Abstandhalter (246) entfernt wird, wenn die erste epitaktische Source/Drain-Struktur (106) ausgespart wird.
  7. Verfahren nach Anspruch 4, ferner umfassend: Bilden einer Hartmaske, die eine Oberseitenfläche des Opfer-Source/Drain-Kontakts (180) abdeckt, nachdem das Substrats (140) gewendet wird, wobei das Substrat (140) teilweise mit der vorhandenen Hartmaske entfernt wird.
  8. Verfahren nach Anspruch 7, ferner umfassend: Bilden einer Seitenwandauskleidung (248) entlang einer Seitenwand des Opfer-Source/Drain-Kontakts (180), wobei die Bodenfläche der zweiten epitaktischen Source/Drain-Struktur (108) mit der Seitenwandauskleidung (248) und dem vorhandenen schützenden Abstandhalter (246) ausgespart wird.
  9. Verfahren nach Anspruch 1, wobei der schützende Abstandhalter (246) so gebildet wird, dass er sich entlang einer Bodenfläche der Metallgate-Struktur erstreckt.
  10. Verfahren nach Anspruch 1, wobei Bilden der finnenförmigen Kanalstruktur (102) umfasst: Bilden einer Finnenstruktur (156), indem erste Halbleiterschichten (152) und zweite Halbleiterschichten (154) abwechselnd über dem Substrat (140) gestapelt werden; Bilden einer Dummy-Gate-Struktur (170) über der Finnenstruktur (156); Entfernen eines Abschnitts der Finnenstruktur (156), der von der Dummy-Gate-Struktur (170) unbedeckt ist; und Ersetzen der Dummy-Gate-Struktur (170) und der ersten Halbleiterschichten (152) durch die Metallgate-Struktur.
  11. Verfahren zur Bildung eines Halbleitertransistorbauelements (100a, 100b), umfassend: Bilden einer finnenförmigen Kanalstruktur (102) über einem Substrat (140); Bilden eines Opfer-Source/Drain-Kontakts (180) in dem Substrat (140) auf einer Seite der finnenförmigen Kanalstruktur (102); Bilden einer ersten epitaktischen Source/Drain-Struktur (106) und einer zweiten epitaktischen Source/Drain-Struktur (108) an gegenüberliegenden Enden der finnenförmigen Kanalstruktur (102), wobei die erste epitaktische Source/Drain-Struktur (106) über dem Opfer-Source/Drain-Kontakt (180) liegt; Bilden einer Metallgate-Struktur, die die finnenförmige Kanalstruktur (102) umgibt; Wenden und Verdünnen des Substrats (140); Bilden eines schützenden Abstandhalters (246) entlang von oberen Seitenwänden der ersten epitaktischen Source/Drain-Struktur (106) und der zweiten epitaktischen Source/Drain-Struktur (108); Bilden eines Rückseitenabdeckgrabens, um eine Bodenfläche der Metallgate-Struktur und eine Bodenfläche der zweiten epitaktischen Source/Drain-Struktur (108) freizulegen, wobei die Bodenfläche der zweiten epitaktischen Source/Drain-Struktur (108) ausgespart wird; und Bilden einer dielektrischen Rückseitenabdeckung (126) in dem Rückseitenabdeckgraben.
  12. Verfahren nach Anspruch 11, wobei der schützende Abstandhalter (246) gebildet wird, indem das Substrat (140) teilweise entfernt wird, um eine Oberseitenfläche und eine Seitenwandfläche des Opfer-Source/Drain-Kontakts (180) freizulegen, während ein unterer Abschnitt des Substrats (140) entlang oberer Seitenwände der ersten epitaktischen Source/Drain-Struktur (106) und der zweiten epitaktischen Source/Drain-Struktur (108) als der schützende Abstandhalter (246) verbleibt.
  13. Verfahren nach Anspruch 12, wobei das Substrat (140) durch einen isotropen Ätzprozess entfernt wird, der die Bodenfläche der Metallgate-Struktur freilegt, während der schützende Abstandhalter (246) an einer Ecke der ersten epitaktischen Source/Drain-Struktur (106) verbleibt.
  14. Verfahren nach Anspruch 12, ferner umfassend: Bilden einer Seitenwandauskleidung (248), die die Seitenwandfläche des Opfer-Source/Drain-Kontakts (180) bedeckt, wobei der Rückseitenabdeckgraben mit der vorhandenen Seitenwandauskleidung (248) gebildet wird.
  15. Verfahren nach Anspruch 11, ferner umfassend: Ersetzen des Opfer-Source/Drain-Kontakts (180) durch einen Rückseiten-Source/Drain-Kontakt (120) unter und in Kontakt mit der ersten epitaktischen Source/Drain-Struktur (106), nach dem Bilden der dielektrischen Rückseitenabdeckung (126).
  16. Verfahren nach Anspruch 11, wobei Bilden der finnenförmigen Kanalstruktur (102) umfasst: Bilden einer Finnenstruktur (156), indem erste Halbleiterschichten (152) und zweite Halbleiterschichten (154) abwechselnd über dem Substrat (140) gestapelt werden; Bilden einer Dummy-Gate-Struktur (170) über der Finnenstruktur (156); Entfernen eines Abschnitts der Finnenstruktur (156), der von der Dummy-Gate-Struktur (170) unbedeckt ist; Bilden von Innenabstandhaltern (128) an gegenüberliegenden Seiten verbleibender Abschnitte der ersten Halbleiterschichten (152); und Ersetzen der Dummy-Gate-Struktur (170) und der ersten Halbleiterschichten (152) durch die Metallgate-Struktur.
  17. Halbleiterbauelement aufweisend: eine Kanalstruktur (102); eine Gate-Struktur, die die Kanalstruktur (102) umwickelt; eine erste epitaktische Source/Drain-Struktur (106) und eine zweite epitaktische Source/Drain-Struktur (108), die an gegenüberliegenden Enden der Kanalstruktur (102) angeordnet sind; einen Gate-Kontakt (110), der auf der Gate-Struktur angeordnet ist; einen Rückseiten-Source/Drain-Kontakt (120), der unter und in Kontakt mit der ersten epitaktischen Source/Drain-Struktur (106) angeordnet ist; und eine dielektrische Rückseitenabdeckung (126), die unter der zweiten epitaktischen Source/Drain-Struktur (108) und der Gate-Struktur angeordnet ist und sich entlang dieser erstreckt, wobei die erste epitaktische Source/Drain-Struktur (106) eine Bodenfläche mit einer konkaven Form aufweist.
  18. Halbleiterbauelement nach Anspruch 17, wobei der Rückseiten-Source/Drain-Kontakt (120) einen Vorsprung (236) aufweist, der sich unter die Gate-Struktur erstreckt.
  19. Halbleiterbauelement nach Anspruch 17, wobei eine Bodenfläche der zweiten epitaktischen Source/Drain-Struktur (108) eine konkave Form aufweist.
  20. Halbleiterbauelement nach Anspruch 17, wobei der Rückseiten-Source/Drain-Kontakt (120) eine Oberseitenfläche aufweist, die höher als eine Bodenfläche der Gate-Struktur liegt.
DE102020127451.3A 2020-05-08 2020-10-19 Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung Active DE102020127451B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063021740P 2020-05-08 2020-05-08
US63/021,740 2020-05-08
US17/068,037 US11581224B2 (en) 2020-05-08 2020-10-12 Method for forming long channel back-side power rail device
US17/068,037 2020-10-12

Publications (2)

Publication Number Publication Date
DE102020127451A1 DE102020127451A1 (de) 2021-11-11
DE102020127451B4 true DE102020127451B4 (de) 2023-12-28

Family

ID=78061245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020127451.3A Active DE102020127451B4 (de) 2020-05-08 2020-10-19 Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung

Country Status (2)

Country Link
CN (1) CN113517227B (de)
DE (1) DE102020127451B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787787B (zh) * 2020-04-24 2022-12-21 台灣積體電路製造股份有限公司 半導體電晶體裝置及形成半導體電晶體裝置的方法
US20230290844A1 (en) * 2022-03-14 2023-09-14 Intel Corporation Integrated circuit structures with backside self-aligned penetrating conductive source or drain contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180248012A1 (en) 2015-09-24 2018-08-30 Intel Corporation Methods of forming backside self-aligned vias and structures formed thereby
US20180315838A1 (en) 2015-12-18 2018-11-01 Intel Corporation Stacked transistors
US20190221649A1 (en) 2016-09-30 2019-07-18 Intel Corporation Backside source/drain replacement for semiconductor devices with metallization on both sides

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US9812569B2 (en) * 2014-01-15 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US9660083B2 (en) * 2014-12-04 2017-05-23 Stmicroelectronics, Inc. LDMOS finFET device and method of manufacture using a trench confined epitaxial growth process
US9627514B1 (en) * 2015-12-28 2017-04-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10038094B2 (en) * 2016-05-31 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure and methods thereof
US9805989B1 (en) * 2016-09-22 2017-10-31 International Business Machines Corporation Sacrificial cap for forming semiconductor contact
US9721848B1 (en) * 2016-10-28 2017-08-01 International Business Machines Corporation Cutting fins and gates in CMOS devices
US10177151B1 (en) * 2017-06-26 2019-01-08 Globalfoundries Inc. Single-diffusion break structure for fin-type field effect transistors
US10580770B2 (en) * 2017-11-14 2020-03-03 International Business Machines Corporation Vertical transistors with different gate lengths
US11374126B2 (en) * 2018-09-27 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure with fin top hard mask and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180248012A1 (en) 2015-09-24 2018-08-30 Intel Corporation Methods of forming backside self-aligned vias and structures formed thereby
US20180315838A1 (en) 2015-12-18 2018-11-01 Intel Corporation Stacked transistors
US20190221649A1 (en) 2016-09-30 2019-07-18 Intel Corporation Backside source/drain replacement for semiconductor devices with metallization on both sides

Also Published As

Publication number Publication date
CN113517227B (zh) 2024-03-26
CN113517227A (zh) 2021-10-19
DE102020127451A1 (de) 2021-11-11

Similar Documents

Publication Publication Date Title
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102020118388B4 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102020135005A1 (de) Drainseitige vertiefung für vorrichtung mit rückseitiger stromschiene
US11935794B2 (en) Method for forming long channel back-side power rail device
DE102019124526B4 (de) Designprozess für ein Herstellungsverfahren eines Halbleiterbauelements
US11195930B1 (en) Semiconductor devices with backside power rail and methods of fabrication thereof
DE102020109494B3 (de) Geschnittene metallgate-befüllung mit lücke
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
US20220384589A1 (en) Drain side recess for back-side power rail device
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102020129257B4 (de) Abstandhalter für Halbleitervorrichtungen, die rückseitige Stromschienen aufweisen
DE102020127451B4 (de) Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102022100241A1 (de) Rückseitige source/drain-kontakte und verfahren zum bilden derselben
DE102020122139B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020130171B4 (de) Abstandselemente für Halbleitervorrichtungen, welche rückseitige Stromschienen aufweisen
DE102016114724A1 (de) Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102021110539A1 (de) Selfausrichtendes metall-gate für eine multi-gate-vorrichtung und verfahren zu dessen herstellung
DE102020122823A1 (de) Halbleitervorrichtungen mit entkopplungskondensatoren
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102021100042B4 (de) Middle-of-Line-Verbindungsstruktur und Herstellungsverfahren
US11621332B2 (en) Wraparound contact to a buried power rail
DE102022104650A1 (de) Herstellen von nähten mit erwünschten abmessungen in isolationsbereichen
DE102022100570A1 (de) Halbleitervorrichtungen mit parasitären kanalstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division