DE102018125000B4

DE102018125000B4 - Durchkontaktierungsstruktur und Verfahren davon

Info

Publication number: DE102018125000B4
Application number: DE102018125000.2A
Authority: DE
Inventors: Che-Cheng Chang; Chih-Han Lin
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2017-11-14
Filing date: 2018-10-10
Publication date: 2023-11-09
Anticipated expiration: 2038-10-11
Also published as: CN115274616A; DE102018125000A1

Abstract

Vorrichtung, umfassend:ein Substrat (204, 402);eine erste Dielektrikumslage (208,406) über dem Substrat (204, 402);eine zweite Dielektrikumslage (210, 410) über der ersten Dielektrikumslage (208, 406), wobei die erste und zweite Dielektrikumslage unterschiedliche Materialzusammensetzungen aufweisen; undeine Durchkontaktierung (202), die sich durch die zweite und die erste Dielektrikumslage erstreckt, wobei die Durchkontaktierung (202) einen oberen Abschnitt (214) aufweist, der durch die zweite Dielektrikumslage umgeben ist, und einen unteren Abschnitt (216), der durch die erste Dielektrikumslage (208, 406) umgeben ist, wobei der untere Abschnitt (216) der Durchkontaktierung (202) einen Bodenflächenbereich aufweist, der größer ist als der kleinste Querschnittsbereich des oberen Abschnitts (214) der Durchkontaktierung, wobei der obere Abschnitt (214) Seitenwände aufweist, die nach innen zu einer Mitte der Durchkontaktierung (202) hin kegelförmig verlaufen, und der untere Abschnitt (214) Seitenwände aufweist, die sich nach außen kegelförmig erstrecken.

Description

ALLGEMEINER STAND DER TECHNIK
Die Industrie der halbleiterintegrierten Schaltungen (IC) ist exponentiell gewachsen. Technische Fortschritte bei IC-Materialien und Designs haben Generationen von ICs hervorgebracht, bei denen jede Generation immer kleinere und komplexere Schaltungen aufweist als die vorherige. Im Verlauf der IC-Evolution ist die funktionale Dichte (d. h. die Anzahl der verbundenen Vorrichtungen pro Chipbereich) allgemein angestiegen, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsverfahrens erzeugt werden kann) gesunken ist. Dieser Verkleinerungsprozess führt allgemein zu Vorteilen durch Erhöhung der Produktionseffizienz und Verringerung der assoziierten Kosten. Eine solche Verkleinerung hat außerdem die Komplexität der Verarbeitung und Herstellung von ICs erhöht und ähnliche Entwicklungen sind für die umzusetzenden Fortschritte in der IC-Verarbeitung und Herstellung notwendig.
Während eine integrierte Schaltung immer kleiner wird und die Dichte der Vorrichtungen auf integrierten Schaltchips zunimmt, hat sich gezeigt, dass das Layout einer integrierten Schaltung als dreidimensionale Strukturen die Kommunikationspfadlänge zwischen Komponenten auf dem Chip wesentlich verringert, sofern die vertikalen Distanzen zwischen den Lagen viel geringer sind, als die Chipbreite der einzelnen Lagen. Durchkontaktierungen wurden weithin in der Halbleiterherstellung verwendet, um eine vertikale elektrischen Verbindung zwischen den Lagen bereitzustellen. Die Größe der Durchkontaktierungen verkleinert sich üblicherweise, um zu der Verkleinerung anderer Komponenten und Vorrichtungen auf integrierten Schaltchips zu passen. Der minimale Querschnittsbereich einer Durchkontaktierung ist wichtig, um sicherzustellen, dass die Durchkontaktierung nicht zu viel Widerstand gegen den Stromfluss aufweist. Unter Verwendung konventioneller Verfahren der Durchkontaktierungsbildung können Seitenwände einer Durchkontaktierung ein glattes Schrägprofil aufweisen, sodass der Querschnittsbereich einer Durchkontaktierung am Boden am kleinsten ist. Der verringerte Querschnittsbereich führt zu erhöhtem elektrischem Widerstand durch eine Durchkontaktierung. Ferner kann der verringerte Querschnittsbereich dazu führen, dass eine untere kritische Abmessung einer Durchkontaktierung auf eine nicht akzeptable Größe schrumpft, was sogar zu einem offenen Schaltkreis führen kann. Solche Probleme können auch katastrophal für den Produktionsertrag sein. Ähnliche Probleme können sich bei anderen Verbindungsstrukturen finden, nicht beschränkt auf Durchkontaktierungen, wie etwa leitende Eigenschaften, die in Gräben gebildet sind. Daher sind zwar bestehende Ansätze in Durchkontaktierungs- oder Grabenbildung allgemein angemessen für ihren vorgesehenen Zweck, sie sind nicht in allen Aspekten zufriedenstellend.
Eine Vorrichtung und ein Verfahren ist aus der US 2011/0201197 A1 bekannt. Ein integrierte Schaltstruktur und ein Verfahren ist aus der KR 10 2005 0 014 316 A und der US 2007/0040188 A1 bekannt. Ein weiteres Verfahren ist aus der US 2017/02787,42 A1 bekannt.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird betont, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.

1 illustriert eine Ausführungsform verschiedener Metalllagen, die in einer integrierten Schaltung (IC) geformt sind.
2A, 2B und 2C illustrieren Durchkontaktierungsstrukturen mit vergrößertem Bodenfußprofil nach einigen Ausführungsformen der vorliegenden Offenbarung.
3 zeigt ein Ablaufdiagramm eines Verfahrens der Bildung von Durchkontaktierungen mit vergrößertem Bodenfußprofil nach verschiedenen Aspekten der vorliegenden Offenbarung.
4, 5, 6, 7, 8A, 8B, 8C, 9, 10, 11, 12 und 13 illustrieren einen Abschnitt einer Halbleitervorrichtung bei einem Herstellungsprozess nach dem Verfahren aus 3 nach einigen Ausführungsformen der vorliegenden Offenbarung.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bestandteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann die Bildung eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden. Noch weiter soll der Begriff, wenn eine Zahl oder ein Zahlenbereich mit „etwa“, „ungefähr“ und ähnlichem bezeichnet wird, Zahlen umfassen, die in einem Bereich von +/- 10 % um die beschriebene Zahl liegen, wenn nicht anders vorgegeben. Beispielsweise umfasst der Begriff „etwa 5 nm“ den Abmessungsbereich von 4,5 nm bis 5,5 nm.
Die vorliegende Offenbarung bezieht sich allgemein auf Halbleitervorrichtungen und Verfahren für deren Bildung. Genauer gesagt, bezieht sich die vorliegende Offenbarung auf die Bereitstellung von Durchkontaktierungsstrukturen oder Grabenstrukturen mit vergrößertem Bodenfußprofil und Verfahren davon. Das vergrößerte Bodenfußprofil von leitenden Elementen, die in Durchkontaktierungslöcher oder Gräben gefüllt sind, stellt sicher, dass die leitenden Elemente nicht zu viel Widerstand gegen einen Stromfluss aufweisen, und stärkt außerdem die Verbindung der leitenden Elemente mit dem unteren Metall mit größeren unteren Kontaktflächen.
Eine Durchkontaktierung oder ein Graben einer Ausführungsform der vorliegenden Offenbarung kann in einer Draufsicht jede geeignete Form aufweisen. In einer beispielhaften Draufsicht kann ein Graben eine allgemein rechteckige Form aufweisen und eine Durchkontaktierung kann eine allgemein elliptische Form aufweisen, aber sie können andere geeignete Formen aufweisen, wie etwa eine runde Form, eine Rhombusform, eine L-Form oder eine rechteckige Form. Hierein wird der Begriff „Durchkontaktierung“ breit gefasst verwendet, um einen Durchkontaktierungsstecker, Draht oder eine Tracestruktur, einen Kontaktstecker sowie jede leitende Struktur einzuschließen, die unter Verwendung von Damascene- und/oder Dual-Prozessen gebildet wird.
1 ist eine illustrative integrierte Schaltung (IC) 100, die einzelne Vorrichtungen, wie Transistoren, Kondensatoren oder ähnliches, umfasst, die auf einer Substratlage 102 gebildet sind. Eine oder mehrere Dielektrikumslagen 110, 120, 130, 140 und 150 sind dann über der Substratlage 102 gebildet, um Verbindungen unter den einzelnen Vorrichtungen bereitzustellen und Verbindungen mit externen Vorrichtungen bereitzustellen. Die Dielektrikumslage 110 enthält leitende Elemente 111, die darin eingebettet sind. Auf der Substratlage 102 befindet sich eine Lage 103, die eine Zwischenlagen-Dielektrikums- (ILD) Lage zwischen den leitenden Elementen 111 und der Substratlage 102 ist. Die leitenden Elemente 111 sind mit den Vorrichtungen innerhalb der Substratlage 102 durch Durchkontaktierungen 160 durch die ILD-Lage 103 verbunden. Ähnlich werden weitere Dielektrikumslagen 120, 130, 140 und 150 aufeinander gebildet und durch Dielektrikumslagen 104, 105, 106 bzw. 107 getrennt. Die Dielektrikumslagen 120, 130, 140 und 150 enthalten leitende Elemente 121, 131, 141 bzw. 151. Die Dielektrikumslagen 104, 105, 106, 107 enthalten Durchkontaktierungen 162, 164, 166 bzw. 168, die die leitenden Elementen 111, 121, 131, 141 und 151 elektrisch verbinden. Die leitenden Elementen 111, 121, 131, 141 und 151 können als Metalllagen M_x (x=1, 2, 3...) bezeichnet werden. Die Dielektrikumslagen 104, 105, 106, 107, 110, 120, 130, 140 und 150 werden auch als Metallzwischendielektrikums- (IMD) Lagen bezeichnet. Die Anzahl der IMD-Lagen dient nur illustrativen Zwecken und ist nicht einschränkend.
Die Substratlage 102 ist die untere Lage, wo mehrere Drain- und Source-Regionen von Transistoren gebildet werden können. Die Substratlage 102 kann beispielsweise Bulk-Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolierer- (SOI) Substrats enthalten. Allgemein umfasst ein SOI-Substrat eine Lage eines Halbleitermaterials, wie Silizium, gebildet an einer Isolierungslage. Die Isolierungslage kann beispielsweise eine verdeckte Oxid- (BOX) Lage oder eine Silizium-Oxidlage sein. Die Isolierungslage wird an einem Substrat bereitgestellt, üblicherweise an Silizium oder einem Glassubstrat. Andere Substrate, wie etwa ein mehrlagiges oder Gefällesubstrat, können ebenfalls verwendet werden.
Die Substratlage 102 kann elektrische Vorrichtungen umfassen, wie verschiedene N-Typ-Metalloxidhalbleiter- (NMOS) und/oder P-Typ-Metalloxidhalbleiter- (PMOS) Vorrichtungen, planare Transistoren, Multigate-Transistoren wie FinFET-Vorrichtungen, Gate-All-Around-(GAA) Vorrichtungen, Omega-Gate- (Ω-Gate) Vorrichtungen oder Pi-Gate- (Π-Gate) Vorrichtungen, andere Transistoren, Kondensatoren, Widerstände, Dioden, Photodioden, Sicherungen und ähnliches, die verbunden sind, um eine oder mehrere Funktonen auszuführen. Eine Shallow-Trench-Isolierung (STI) oder andere Isolierungsstrukturen können ebenfalls in dem Substrat 102 gebildet werden, um Vorrichtungsregionen zu isolieren. STI kann durch Ätzen der Substratlage 102 unter Verwendung von Photolithographietechniken gebildet werden, um Ausschnitte zu bilden. Die Ausschnitte werden dann mit einem Dielektrikum wie einer Oxidlage gefüllt. Ein chemisch-mechanischer Polier- (CMP) Prozess kann durchgeführt werden, um die Fläche der Substratlage 102 zu planarisieren.
Die ILD-Lage 103 ist über der Substratlage 102 gebildet. Die ILD-Lage 103 kann ein Nieder- oder Niedrig-k-Dielektrikum (Low-k dielectric) umfassen (z. B. k-Wert von weniger als etwa 3,0). Beispielweise kann die ILD-Lage 103 ein Oxid, SiO₂, Borophosphosilikatglas (BPSG), TEOS, Spin-On-Glas (SOG), undotiertes Silikatglas (USG), fluoriniertes Silikatglas (FSG), hochdichtes Plasma- (HDP) Oxid oder plasmaverbessertes TEOS (PETEOS) umfassen.
Die IMD-Lagen 110 bis 150, wie illustriert in 1, können leitende Elemente enthalten, die leitende Materialzusammensetzungen enthalten, wie etwa hochleitendes Metall, niederohmiges Metall, elementares Metall, Übergangsmetall oder ähnliches. In einer Ausführungsform können die leitenden Elemente in jeder IMD-Lage aus Kupfer gebildet sein, wenn auch andere Materialien wie Wolfram, Aluminium, Gold oder ähnliches alternativ verwendet werden können. Kupfer hat eine wünschenswertere Wärmeleitfähigkeit und ist in einem hochreinen Zustand verfügbar. In einer Ausführungsform, in der die leitenden Elemente aus Kupfer gebildet sind, können die leitenden Elemente mit Galvaniktechniken abgelagert werden, wenn auch jedes verfahren der Bildung alternativ verwendet werden kann.
Es ist schwer, Kupfer zu ätzen und eine genaue Struktur zu erreichen. Wenn das leitende Material Kupfer ist, können die leitenden Elemente unter Verwendung eines Plattierungs- und Ätzprozesses durch einen Damascene- oder Dual-Damascene-Prozess gebildet werden, wobei Öffnungen in die jeweilige Dielektrikumslage geätzt werden und die Öffnungen nachfolgend mit Kupfer gefüllt werden. Der Damascene-Prozess bedeutet die Bildung einer strukturierten Lage, die auf und in einer anderen Lage eingebettet ist, sodass die oberen Flächen der beiden Lagen koplanar sind. Eine IMD-Lage wird entweder direkt auf einem Substrat oder auf einer bestehenden Metalllage abgeschieden. Wenn die IMD-Lage abgeschieden wird, können Abschnitte des IMD weggeätzt werden, um Ausschnitte wie Gräben und Durchkontaktierungslöcher zu bilden, die verschiedene Regionen des IC verbinden und die leitenden Leitungen aufnehmen können. Ein Damascene-Prozess, der entweder Drähte oder Durchkontaktierungen (aber nicht beides) erzeugt, ist als ein Einzel-Damascene-Prozess bekannt. Ein Damascene-Prozess, der Gräben und Durchkontaktierungen erzeugt, ist als Dual-Damascene-Prozess bekannt. Damascene- und Dual-Damascene-Prozesse verwenden Metalle mit geringerem Widerstand, wie etwa Kupfer, zur Bildung zahlreicher Metallelemente (z. B. Leitungen, Verbindungen und ähnliches), statt des konventionell verwendeten Aluminiums.
Bei Verwendung konventioneller Verfahren zur Bildung eines Durchkontaktierungslochs wird oft eine anisotrope Ätzung der ILD-Lage durchgeführt, um eine glatte Schräge für das Profil des Durchkontaktierungslochs zu erzeugen. Auch, wenn diese glatte Schräge aus anderen Verarbeitungsgründen vorteilhaft sein kann, beispielsweise um kritische Abmessungen für den oberen Abschnitt des Durchkontaktierungslochs zu erhalten und/oder für einheitlichere Deckung der Lochflächen durch die Barrierelage unter Verwendung der physischen Gasphasenabscheidung (PVD) usw., führt der verringerte Querschnittsbereich nahe des Bodens der Durchkontaktierung zu einem erhöhten elektrischen Widerstand durch die Durchkontaktierung. Aufgrund dessen ist der Querschnittsbereich der Durchkontaktierung durch das kegelförmige Profil der Seitenwand der Durchkontaktierung dort am kleinsten, wo er mit der Substratlage verbunden ist (in diesem Fall das Substrat dort, wo die Source-/Drain-Anschlüsse gebildet sind). Der Aufsetzbereich eines Kontakts ist oft kritisch für die Steuerung des Widerstands über eine Verbindung hinweg am Boden des Kontakts. Wenn ein Leiter auf einer Ebene nicht ausreichend zu einem Leiter auf einer Ebene darunter passt, kann der Verbindungspunkt kleiner werden, was zu einem höheren Widerstand am Verbindungspunkt führt, oder die Verbindung wird möglicherweise gar nicht hergestellt, was zu einem offenen Kreislauf führt und sich auf den Waferabnahmetest (WAT) auswirkt. Zum Vergleich werden, noch immer mit Verweis auf 1, die Verbindungen zwischen verschiedenen leitenden Elementen 111, 121, 131, 141 und 151 und zwischen dem leitenden Element 111 und der Substratlage 102 durch Durchkontaktierungen hergestellt, wie die Durchkontaktierungen 160, 162, 164, 166 und 168, die im Wesentlichen gleich wie die Durchkontaktierungsstrukturen sind, die später in 2A beschrieben sind. Diese Durchkontaktierungen weisen ein vergrößertes Bodenfußprofil auf und erlauben die elektrische Verbindung zwischen Verbindungen von Metalllagen (oder direkt mit den Halbleitervorrichtungen in dem Substrat) mit besseren Kontakten und geringerem Widerstand.
2A illustriert einen Abschnitt einer Halbleitervorrichtung 200 mit einer Durchkontaktierung 202, die nach einer illustrativen Ausführungsform der vorliegenden Offenbarung gebildet ist. In einer Ausführungsform kann die zugrundeliegende Lage 204 eine IMD-Lage sein, in der ein leitendes Element 206 (z. B. eine Kupferleitung) gebildet ist. In einer anderen Ausführungsform kann die zugrundliegende Lage 204 im Wesentlichen ähnlich wie die Halbleiterlage 102 in 1 sein und das leitende Element 206 kann Teil eines Transistors sein, wie etwa eines Gate-Anschlusses, eines Source-Anschlusses oder eines Gate-Anschlusses. Eine Pufferlage 208 wird auf der zugrundliegenden Lage 204 gebildet. Wie später ausführlicher gezeigt wird, funktioniert die Pufferlage 208 während der Halbleiterherstellung als Ätzstopplage. Daher kann die Pufferlage 208 auch als eine Ätzstopplage 208 bezeichnet werden. In einer Ausführungsform kann die Pufferlage 208 eine einzelne Lage mit fortlaufender Materialzusammensetzung sein, wie etwa Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, Titannitrid, andere geeignete Materialien oder eine Kombination davon. In einigen Ausführungsformen enthält die Pufferlage 208 eine aluminiumhaltige Lage, wie etwa Aluminiumnitrid, Aluminiumoxid, andre geeignete Materialien oder Kombinationen davon. In einer anderen Ausführungsform kann die Pufferlage 208 eine Anzahl von Zwischenlagen enthalten, wie etwa zwei Zwischenlagen einschließlich einer Aluminiumnitridlage und einer Aluminiumoxidlage, oder einer Aluminiumnitridlage und einer Aluminumoxynitrid- (Al_xO_yN_z,) Lage, oder drei Zwischenlagen einschließlich einer Aluminiumnitrid-Lage, einer sauerstoffdotierten Siliziumkarbid- (ODC) Lage in der Mitte und einer Aluminiumoxidlage. Eine Dielektrikumslage 210 ist über der Pufferlage 208 gebildet. Die Dielektrikumslage 210 kann eine Nieder-k-Dielektrikumslage sein, die Dielektrikum mit einem k-Wert von weniger als etwa 3,0 enthält, wie SiO₂, SOG, BPSG, TEOS, HDP-Oxid, USG, dotiertes Oxid, FSG mit k in einem Bereich von etwa 1,2 bis etwa 3,0, jedes geeignete niedrige dielektrische konstante Material oder Kombinationen davon.
Ein Durchkontaktierungsloch 212 wird in der Dielektrikumslage 210 und der Pufferlage 208 gebildet und erstreckt sich durch diese hindurch. Das Durchkontaktierungsloch 212 legt das leitende Element 206 der zugrundliegenden Lage 204 frei. Das Durchkontaktierungsloch 212 enthält einen oberen Abschnitt 214, der durch die Dielektrikumslage 210 umgeben ist, und einen unteren Abschnitt 216, der durch die Pufferlage 208 umgeben ist. In verschiedenen Ausführungsformen reicht in einer spezifischen Ausführungsform ein Verhältnis zwischen einer Höhe des unteren Abschnitts 216 und einer Höhe des oberen Abschnitts 214 von etwa 5% bis etwa 10%, wie etwa ungefähr 8%. Beispielsweise kann der untere Abschnitt 216 eine Höhe H1 aufweisen, die von etwa 1 nm bis etwa 10 nm reicht; und das Durchkontaktierungsloch 212 kann eine Höhe H2 aufweisen, die von etwa 15 nm bis etwa 200 nm reicht.
Der obere Abschnitt 214 weist ein kegelförmiges Profil mit einem Winkel β auf, der zwischen seiner Seitenwand und einer oberen Fläche 218 der Pufferlage 208 gebildet ist. In einigen Ausführungsformen befindet sich der Winkel β in einem Bereich von etwa 75 Grad bis etwa 85 Grad. In einigen Ausführungsformen ist der Winkel β größer als 85 Grad oder etwa 90 Grad, sodass die Seitenwand als im Wesentlichen rechtwinklig zu der oberen Fläche 218 der Pufferlage 208 betrachtet werden kann. Der untere Abschnitt 214 weist eine Seitenwand auf, die das anderweitig glatte Zulaufen des oberen Abschnitts 214 unterbricht und sich nach außen erstreckt. Mindestens ein Teil des unteren Abschnitts 216 des Durchkontaktierungslochs 212 weist einen größeren Querschnittsbereich auf, als der kleinste Querschnittsbereich des oberen Abschnitts 214 des Durchkontaktierungslochs 212. In dieser Ausführungsform ist die Querschnittsebene der dem Diskontinuitätspunkt die Stelle, an der das Durchkontaktierungsloch 212 den kleinsten Querschnittsbereich aufweist, bezeichnet als Querschnittsebene 220, die auch als die Stelle betrachtet werden kann, an der der obere Abschnitt 214 den unteren 216 berührt. In der illustrierten Ausführungsform aus 2A ist die Querschnittsebene 220 im Wesentlichen koplanar mit der oberen Fläche 218 der Pufferlage 208.
Die Breite W1 der unteren Öffnung des Durchkontaktierungslochs 212 kann von etwa 10 nm bis etwa 100 nm reichen; die Breite W2 der Querschnittsebene 220 kann von etwa 8 nm bis etwa 90 nm reichen; die Breite W3 der oberen Öffnung des Durchkontaktierungslochs 212 kann von etwa 12 nm bis etwa 250 nm reichen. In einer Ausführungsform ist das Verhältnis zwischen W3:W2:W1 etwa 1,5:1:1,25. In einer anderen Ausführungsform ist das Verhältnis zwischen W3:W2:W1 etwa 2,5:1:1,5. In einer spezifischen Ausführungsform kann W1 noch größer sein als W3 und das Verhältnis zwischen W3:W2:W1 kann etwa 1,2:1:1,3 sein.
In einigen Ausführungsformen weist der untere Abschnitt 216 eine abgerundete Ecke auf, sodass der untere Abschnitt 216 seinen größten Querschnittsbereich an einer Querschnittsebene 222 über der unteren Öffnung des Durchkontaktierungslochs 212 aufweist. In einigen Ausführungsformen beträgt die Distanz H₃ von der Querschnittsebene 222 zur unteren Öffnung des Durchkontaktierungslochs 212 etwa 10 % bis etwa 30 % von H1, wie etwa 20 % von H1. In einem Beispiel befindet sich H3 im Bereich von etwa 2 nm bis etwa 5 nm. In einigen Ausführungsformen beträgt die Breite W4 der Querschnittsebene 222 etwa 5 % bis etwa 10 % mehr als W1, wie etwa ungefähr 6 % mehr als W 1. In einem Beispiel ist W4 etwa 1 nm bis etwa 5 nm größer als W1.
In der vorliegenden Ausführungsform deckt eine leitende und im Wesentlichen konforme Barrierelage 230 im Wesentlichen alle Flächen der Dielektrikumslage 210 und der Pufferlage 208 in dem Durchkontaktierungsloch 212 ab. Die Barrierelage 230 kann jedes geeignete Barrierelagenmaterial enthalten, wie etwa Ti, Ta, TIN, TaN, Legierungen davon oder Kombinationen davon. Wenn auch nicht dargestellt, kann jede Anzahl von dazwischenliegenden Lagen zwischen der Barrierelage 230 und der Dielektrikumslage 210 und/oder der Pufferlage 208 gebildet werden. Ein leitendes Material 232 wird in dem Durchkontaktierungsloch 212 über der Barrierelage 230 gebildet. Das leitende Material 232 kann jedes geeignete leitende Material sein, einschließlich Wolfram, Kupfer, Aluminium, Titan, Tantal, Gold, Legierungen davon, Verbindungen davon, oder Kombinationen davon. Wenn auch nicht dargestellt, kann eine beliebige Anzahl von dazwischenliegenden Lagen zwischen der Barrierelage 230 und dem leitenden Material 232 gebildet werden.
2B und 2C illustrieren verschiedene andere Ausführungsformen der Durchkontaktierung 202. In 2B befindet sich die Querschnittsebene 220, in der sich der kleinste Querschnittsbereich des Durchkontaktierungslochs 212 befindet, unter der oberen Fläche 218 der Pufferlage 208. Daher erstreckt sich die kegelförmige Schräge des oberen Abschnitts 214 in die Pufferlage 208. In einigen Ausführungsformen befindet sich die Querschnittsebene 220 um etwa 10 % bis etwa 60 % von H1, wie etwa ungefähr 30 % von H1, unter der oberen Fläche 218. Die Bildung der kegelförmigen Schräge des oberen Abschnitts 214 in die Pufferlage 208 kann durch anisotropes Ätzen teilweise in die Pufferlage 208, gefolgt von einem isotropen Ätzen oder lateralen Ätzen zum Vergrößern des Bodenfußprofils umgesetzt werden. In 2C weist der untere Abschnitt 216 erfindungsgemäß eine kegelförmige Schräge auf, die sich nach außen erstreckt. Der größte Querschnittsbereich des unteren Abschnitts 216 befindet sich an der unteren Öffnung des Durchkontaktierungslochs 212. Die Querschnittsebene 220 kann im Wesentlichen koplanar mit der oberen Fläche 218 oder unter der oberen Fläche 218 sein in der Ausführungsform, die ist in 2C dargestellt.
3 illustriert ein Ablaufdiagramm eines Verfahrens 300 zur Bildung von Halbleitervorrichtungen nach der vorliegenden Offenbarung. Das Verfahren 300 ist ein Beispiel und nicht vorgesehen, die vorliegende Offenbarung über das ausdrücklich in den Ansprüchen genannte einzuschränken. Weitere Funktionen können vor, während und nach dem Verfahren 300 bereitgestellt werden, und einige beschriebenen Funktionen können für weitere Ausführungsformen des Verfahrens ersetzt, eliminiert oder verschoben werden. Verfahren 300 ist nachfolgend in Zusammenhang mit 4 bis 11 beschrieben, die Querschnittsansichten einer Vorrichtung 400 während verschiedener Herstellungsschritte nach einigen Ausführungsformen dieses Verfahrens 300 illustrieren.
Die Vorrichtung 400 kann eine Zwischenvorrichtung sein, die während der Verarbeitung einer integrierten Schaltung (IC) hergestellt wird, oder ein Abschnitt davon, der statischen Direktzugriffsspeicher (SRAM) und/oder Logikschaltkreise, passive Komponenten wie Widerstände, Kondensatoren und Induktoren und aktive Komponenten wie p-Typ-FETs (pFETs), n-Typ-FETs (nFETs), FinFETs, Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), und komplementäre Metalloxidhalbleiter- (CMOS) Transistoren, bipolare Transistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und Kombinationen davon umfassen kann. Weiterhin werden die verschiedenen Elemente, einschließlich Transistoren, Gate-Stacks, aktive Regionen, Isolierungsstrukturen und andere Elemente in verschiedenen Ausführungsformen der vorliegenden Offenbarung zur Vereinfachung und für einfacheres Verständnis bereitgestellt und schränken nicht notwendigerweise die Ausführungsformen auf bestimmte Typen von Vorrichtungen, eine Anzahl von Vorrichtungen, eine Anzahl von Regionen oder eine Konfiguration von Strukturen oder Regionen ein.
Bei Funktion 302 stellt das Verfahren 300 (3) eine Vorrichtung 400 bereit (4). Die Vorrichtung 400 kann enthalten eine zugrundliegende Lage 402 und verschiedene darin gebildete Elemente enthalten. In einer Ausführungsform kann die zugrundliegende Lage 402 eine IMP-Lage sein, die im Wesentlichen ähnlich wie eine der IMD-Lagen 110, 120, 130, 140 und 150 ist, die in 1 illustriert sind. Alternativ kann die zugrundliegende Lage 402 im Wesentlichen ähnlich wie die Halbleiterlage 102 in 1 sein und enthält mindestens ein leitendes Element, wie etwa einen Abschnitt eines Transistors, wie einen Gate-Anschluss, einen Source-Anschluss oder einen Gate-Anschluss. In einer Ausführungsform ist die zugrundliegende Lage 402 ein Siliziumsubstrat. Die zugrundeliegende Lage 402 kann einen anderen elementaren Halbleiter, wie etwa Germanium; einen Verbundhalbleiter, einschließlich Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlinAs, AIGaAs, GaInAs, GaInP, und/oder GaInAsP; oder Kombinationen daraus umfassen. In noch einer weiteren Alternative ist die zugrundliegende Lage 402 ein Halbleiter auf einem Isolator (SOI).
Eine Ätzstopplage 406 kann auf der zugrundliegenden Lage 402 gebildet werden, neben der Signalisierung des Anschlusspunkts eines Ätzprozesses schützt die Ätzstopplage 406 die zugrundliegende Lage(n) während des Ätzprozesses. Materialien für die Ätzstopplage 406 können Aluminiumnitrid, Aluminiumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, Titannitrid, andere geeignete Materialien oder Kombinationen davon enthalten. Alternativ kann die Ätzstopplage 406 durch Abscheidung und Glühen eines Metalloxidmaterials gebildet werden, das Hafnium, Hafniumoxid (HfO₂) oder Aluminium enthalten. Die Ätzstopplage 406 kann mehrere Lagen umfassen. In einigen Ausführungsformen enthält die Ätzstopplage 406 zwei Zwischenlagen, wie etwa eine Aluminiumoxidlage, die über einer Aluminiumnitridlage gestapelt ist, oder alternativ einer Aluminiumnitridlage, die über einer Aluminiumoxidlage gestapelt ist. Die Aluminiumoxidlage kann dicker als die Aluminiumnitridlage sein, wie etwa um 50 % dicker. In einem bestimmten Beispiel ist die Aluminiumnitridlage etwa 2 nm dick und die Aluminiumoxidlage ist etwa 3 nm dick. In der illustrierten Ausführungsform weist die Ätzstopplage 406 drei Zwischenlagen auf, namentlich die Zwischenlagen 406a, 406b und 406c. Die mittlere Zwischenlage 406b kann sauerstoffdotiertes Siliziumkarbid (ODC) enthalten. Die Zwischenlage 406a kann eine Aluminiumoxidlage sein und die Zwischenlage 406c kann eine Aluminiumnitridlage sein. Alternativ kann die Zwischenlage 406a eine Aluminiumnitridlage sein und die Zwischenlage 406b kann eine Aluminiumoxidlage sein. Die Ätzstopplage 406 kann durch jeden geeigneten Prozess gebildet werden, einschließlich chemischer Dampfphasenabscheidung (CVD), Niederdruck-CVD (LPCVD), Hochdichte-Plasma CVD (HDP-CVD), physische Dampfphasenabscheidung (PVD), Atomlagenabscheidung (ALD) und/oder andere geeignete Abscheidungsprozesse. Die Ätzstopplage 406 kann mit einer Dicke von etwa 1 nm bis etwa 10 nm gebildet werden, wie etwa ungefähr 5 nm.
Eine Nieder-K-Dielektrikumslage 410 kann auf der Ätzstopplage 406 gebildet werden. Die Nieder-K-Dielektrikumslage 410 kann ein Material wie etwa ein Oxid, SiO₂, Borophosphosilikatglas (BPSG), TEOS, Spin-On-Glas (SOG), undotiertes Silikatglas (USG), fluoriniertes Silikatglas (FSG), hochdichtes Plasma- (HDP) Oxid oder plasmaverbessertes TEOS (PETEOS) umfassen. Das Nieder-K-Dielektrikum kann ein SiOC-basiertes Spin-on-Material umfassen, das durch ein Spin-on-Verfahren wie Spinbeschichtung aufgetragen oder abgeschieden werden kann. Alternativ kann das Nieder-K-Dielektrikum durch eine chemische Dampfphasenabscheidung (CVD) abgelagert werden. Die Nieder-K-Dielektrikumslage 410 kann mit einer Dicke von etwa 15 nm bis etwa 200 nm gebildet werden, wie etwa ungefähr 52 nm.
In der vorliegenden Ausführungsform wird eine stickstofffreie Antireflexionslage (NFARL) 414, die auch als Antireflexionsbeschichtungs- (ARC) Lage 414 bezeichnet werden kann, über der Nieder-K-Dielektrikumslage 410 gebildet. Die ARC-Lage 414 wirkt zur Unterstützung von Strahlungsreflexionen durch die zugrundliegende Lage(n) während der Photolithographie. Die ARC-Lage 414 kann mit jeder geeigneten Dicke gebildet werden (z. B. etwa 30 nm) und durch jeden geeigneten Prozess, einschließlich CVD, LPCVD, HDP-CVD, PVD, ALD und/oder andere geeignete Abscheidungsprozesse. Wenn auch nicht dargestellt, kann eine beliebige Anzahl von dazwischenliegenden Lagen zwischen der Dielektrikumslage 410 und der ARC-Lage 414 gebildet werden.
Eine Hartmaskenlage 418 kann auf der ARC-Lage 414 gebildet werden. In der illustrierten Ausführungsform ist die Hartmaskenlage 418 eine Metallhartmaske- (MHM) Lage. Die MHM-Lage 418 kann TiN-Material umfassen. Die MHM-Lage 418 kann anderes Material umfassen, wie Ti, Ta, W, TaN oder WN. Die MHM-Lage kann verwendet werden, um die Größe des Grabens oder der Durchkontaktierungsöffnungen zu steuern. Die MHM-Lage 418 kann bis zu einer Dicke von etwa 18 nm bis etwa 36 nm gebildet werden. Die MHM-Lage 418 kann durch jeden geeigneten Prozess, einschließlich CVD, LPCVD, HDP-CVD, PVD, ALD und/oder andere geeignete Abscheidungsprozesse.
Bei Funktion 304 bildet das Verfahren 300 (3) eine Photoresistlage 422 über der Hartmaskenlage 418 und strukturiert die Photoresistlage 422 (5). In einer Ausführungsform ist die Photoresistlage 422 auf die Hartmaskenlage 418 spinbeschichtet und wird dann durch Kontakt, Brennen, Entwicklung und/oder photolithographische Verfahren strukturiert, um eine Öffnung 450 in der Photoresistlage 422 bereitzustellen, die die Hartmaskenlage 418 offenlegt. In einer spezifischen Ausführungsform enthält ein beispielhafter Photoresist ein photosensitives Material, das empfindlich gegen Strahlung wie UV-Licht, tiefultraviolette (DUV) Strahlung und/oder EUV-Strahlung ist. Lithographischer Kontakt erfolgt an der Vorrichtung 400 und setzt ausgewählte Regionen des Photoresist 422 der Strahlung aus. Nach dem Kontakt wird ein Entwickler auf den Photoresist 422 aufgetragen. Der Entwickler löst oder entfernt anderweitig entweder die ausgesetzten Regionen (im Fall eines positiven Resistentwicklungsprozesses) oder nicht ausgesetzten Regionen (im Fall eines negativen Resistentwicklungsprozesses) des Photoresists 422. Geeignete positive Entwickler enthalten TMAH (Tetramethylammoniumhydroxid), KOH und NaOH und geeinigte negative Entwickler enthalten Lösungsmittel wie such n-Butylacetat, Ethanol, Hexan, Benzol und Toluol.
Bei Funktion 306 fährt das Verfahren 300 (3) mit der Strukturierung der Hartmaskenlage 418 und der ARC-Lage 414 fort (6). Die Abschnitte der Hartmaskenlage 418, die in der Öffnung 450 offengelegt sind, können durch einen Ätzprozess entfernt werden, wie etwa Nassätzen, Trockenätzen, reaktives Ionenätzen (RIE), Aschen und/oder andere geeignete Ätzverfahren. Dann wird die strukturierte Hartmaskenlage 418 als Ätzmaske verwendet, um die ARC-Lage 414 zu ätzen. In einer Ausführungsform wird die ARC-Lage 414 unter Verwendung eines RIE-Verfahrens geätzt. Die Öffnung 450 erstreckt sich nach unten, um die Nieder-K-Dielektrikumslage 410 offenzulegen. In einigen anderen Ausführungsformen kann die Hartmaskenlage 418 und die ARC-Lage 414 unter Verwendung eines oder mehrerer Photolithographieprozesse strukturiert werden, einschließlich Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Anstellwinkel aufweisen, die kleiner sind, als sonst unter Verwendung eines einzelnen direkten Photolithographieprozesses möglich wäre. Beispielsweise wird in einer Ausführungsform eine Opferlage über der Hartmaskenlage 418 gebildet und unter Verwendung eines Photolithographieprozesses strukturiert. Abstandhalter werden zusammen mit der strukturierten Opferlage unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferlage wird dann entfernt und die verbleibenden Abstandhalter oder Dorne können dann verwendet werden, um die Hartmaskenlage 418 zu strukturieren, um Öffnungen zu bilden. Optional können nach dem Ätzen der ARC-Lage 414, die Photoresistlage 422 und die Hartmaskenlage 418 entfernt werden.
Bei Funktion 308 ätzt das Verfahren 300 (3) die Nieder-K-Dielektrikumslage 410 zur Bildung des oberen Abschnitts des Durchkontaktierungslochs 450 (7). Der obere Abschnitt des Durchkontaktierungslochs 450 wird durch Abwärtserstreckung der in der strukturierten ARC-Lage 414 definierten Öffnung in die Nieder-K-Dielektrikumslage 410 geätzt. In verschiedenen Ausführungsformen ist das Ätzen der Nieder-K-Dielektrikumslage 410 ein anisotropes Ätzen (z. B. Trockenätzen oder RIE-Ätzen), um eine glatte kegelförmige Schräge oder im Wesentlichen vertikale Seitenwände für das Durchkontaktierungsloch 450 bereitzustellen. Beispielsweise kann ein anisotroper Ätzprozess ein sauerstoffhaltiges Gas, ein fluorinhaltiges Gas (z. B. CF₄, SF₆, NF₃, CH₂F₂, CHF₃ und/oder C₂F₆), ein chlorhaltiges Gas (z. B. Cl2, CHCl3, CCl4 und/oder BCl3), ein bromhaltiges Gas (z. B. HBr und/oder CHBR3), ein iodhaltiges Gas, andere geeignete Gase und/oder Plasmas und/oder Kombinationen davon umsetzen. In einigen Ausführungsformen verwendet der Ätzprozess eine Einstellung mit einem Druck von etwa 5 mtorr bis etwa 80 mtorr, eine Temperatur in einem Bereich von etwa 20 Grad bis etwa 100 Grad, eine Leistung in einem Bereich von etwa 100 W bis etwa 1500 W und eine Vorbeaufschlagungsleistung von etwa 5 W bis etwa 500 W. Die Lage 406 funktioniert als eine Ätzstopplage für die Funktion 308. Daher ätzt die Ätzchemikalie oder der Ätzprozess, die/der für das Ätzen der Nieder-K-Dielektrikumslage 410 verwendet wird nicht (oder nur unwesentlich) die Materialzusammensetzungen in der Ätzstopplage 406. In einigen Ausführungsformen kann die Ätzstopplage 406 leicht durch die Funktion 308 geätzt werden, um sicherzustellen, dass die Dielektrikumslage 410 vollständig durchgeätzt wird.
Bei Funktion 310 ätzt das Verfahren 300 (3) Ätzstopplage 406, um den unteren Abschnitt des Durchkontaktierungslochs 450 zu bilden (8A, 8B und 8C). Mit Verweis auf 8A wird die Ätzstopplage 406 durch Abwärtserstrecken des teilweise gebildeten Durchkontaktierungslochs 450 in die Nieder-K-Dielektrikumslage 410 geätzt. Die Ätzung kann eine isotrope Ätzung oder eine laterale Ätzung sein, sodass ein Querschnittsbereich des unteren Abschnitts des Durchkontaktierungslochs 450 in der Ätzstopplage 406 größer ist, als der kleinste Querschnittsbereich des oberen Abschnitts des Durchkontaktierungslochs 450 in der Nieder-K-Dielektrikumslage 410. In der illustrierten Ausführungsform enthält Funktion 310 einen Nassätzprozess, der durch Timing gesteuert wird, um das Bodenfußprofil des Durchkontaktierungslochs 450 zu vergrößerten. Die Nassätzprozesse können mehrere Nassätzschritte mit verschiedenen Ätzchemikalien enthalten, die jeweils auf eine bestimmte Zwischenlage in der Ätzstopplage 406 abzielen. Eine Ätzchemikalie zum Ätzen der Ätzstopplage 406 kann verdünnte Flusssäure (DHF); Kaliumhydroxid- (KOH) Lösung; Ammoniak; eine Lösung, die Flusssäure (HF), Salpetersäure (HNO3) und/oder Essigsäure (CH3COOH); oder ein anderes geeignetes Nassätzmittel enthält. Als ein weiteres Beispiel können eine nasschemische Reinigungslösung, einschließlich einer Schwefelperoxidmischung (SPM), ozonisiertem DI-Wasser (DI-O3), Ammoniakperoxidmischung (APM) oder Kombinationen davon verwendet werden, beispielsweise, um die Ätzstopplage 406 zu ätzen. Wie in 8A, dargestellt, kann die Querschnittsebene 220 dort, wo das Durchkontaktierungsloch 450 den kleinsten Querschnittsbereich aufweist, um im Wesentlichen koplanar mit der oberen Fläche der Ätzstopplage 406 sein.
Wie in 8B und 8C dargestellt, kann alternativ die Funktion 310 eine anisotrope Ätzung enthalten, die auf eine oder zwei obersten Zwischenlagen der Ätzstopplage 406 abzielt, gefolgt von einer isotropen oder lateralen Ätzung, um das Bodenfußprofil des Durchkontaktierungslochs 450 zu vergrößern. Aufgrund der anisotropen Ätzung erstreckt sich das kegelförmige Schrägenprofil in der Nieder-K-Dielektrikumslage 410 ständig in die Zwischenlage 406a (8B) oder die Zwischenlagen 406a und 406b (8C). Die Querschnittsebene 220, auf der das Durchkontaktierungsloch 450 den kleinsten Querschnittsbereich aufweist, kann tiefer liegen, als die Ausführungsform, die in 8A dargestellt ist. In 8B ist die Querschnittsebene 220 im Wesentlichen koplanar mit der oberen Fläche der Zwischenlage 406b. In 8C ist die Querschnittsebene 220 im Wesentlichen koplanar mit der oberen Fläche der Zwischenlage 406c.
Bei Funktion 312 bildet das Verfahren 300 (3) eine Durchkontaktierung in dem Durchkontaktierungsloch 450. Nun wird mit Verweis auf 9 (die der Ausführungsform folgt, die in 8C dargestellt ist), wird eine Barrierelage 460 in dem Durchkontaktierungsloch 450 gebildet. Die Barrierelage 460 deckt im Wesentlichen die Nieder-K-Dielektrikumslage 410 und die Ätzstopplage 406 ab, die in dem Durchkontaktierungsloch 450 offengelegt ist. Die Barrierelage 460 kann mit einem CVD-, PVD- oder ALD-Prozess abgelagert werden. In einigen Ausführungsformen kann die Barrierelage 460 unter Verwendung eines oder mehrerer PVD-Schnitte in Kombination mit einem oder mehreren Ätzschritten gebildet werden. Die Barrierelage 460 kann jedes geeignete Barrierelagenmaterial enthalten, wie etwa Ti, Ta, TiN, TaN, Legierungen davon oder Kombinationen davon. Eine Seed-Lage (nicht dargestellt) nach nachfolgend auf der Barrierelage 450 abgeschieden werden. Wie in 10 dargestellt, wird ein leitendes Material 470 in dem Durchkontaktierungsloch 450 über der Barrierelage 460 gebildet. Die Bildung des leitenden Materials 470 kann die Verwendung von Damascene- und/oder Dual-Damascene-Prozessen enthalten. Dieses leitende Material 470 kann jedes geeignete leitende Material sein, einschließlich Wolfram, Kupfer, Aluminium, dotiertes Polysilizium, Titan, Tantal, Gold, Legierungen davon, Verbindungen davon, oder Kombinationen davon. Als nächstes können, wie in 11 dargestellt, ein chemisch-mechanischer Politur- (CMP) und/oder ein elektrochemisch-mechanischer Politur (ECMP) Prozess verwendet werden, um die Vorrichtung 400 zu planarisieren, überschüssiges leitendes Material 470 zu entfernen, überschüssige Abschnitte der Barrierelage 460 zu entfernen und die ARC-Lagen 414 zu entfernen. Die entstehende Struktur enthält die Durchkontaktierung 480 wie in 11 dargestellt, die im Wesentlichen dieselbe sein kann wie die Durchkontaktierung 202, die in 2 dargestellt ist. 12 und 13 illustrieren Ausführungsformen der Vorrichtung 400, die denen folgen, die in 8A bzw. 8B dargestellt sind, und nachdem die Funktion 312 darauf ausgeführt wurde.
Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung stellen zahlreiche Vorteile einer Halbleitervorrichtung und deren Bildung bereit, einschließlich Durchkontaktierungs- oder Grabenstrukturen. Beispielsweise wurde das Bodenfußprofil einer Durchkontaktierungsstruktur vergrößert, um den Durchkontaktierungswiederstand zu verringern, wenn ein Strom hindurchfließt. Ferner hilft das vergrößerte Bodenfußprofil, die mechanische Stärke der Durchkontaktierungsaufsetzfläche durch eine größere Bodenkontaktfläche zu erhöhen. Weiterhin hilft das vergrößerte Bodenfußprofil, unerwünschtes verursachen eines offenen Kreislaufs zwischen einer Durchkontaktierung und anderen leitenden Elementen, auf denen sie aufsetzen soll, zu verringern. Außerdem können die offenbarten Verfahren leicht in bestehende Halbleiterherstellungsprozesse integriert werden.
Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims

Vorrichtung, umfassend: ein Substrat (204, 402); eine erste Dielektrikumslage (208,406) über dem Substrat (204, 402); eine zweite Dielektrikumslage (210, 410) über der ersten Dielektrikumslage (208, 406), wobei die erste und zweite Dielektrikumslage unterschiedliche Materialzusammensetzungen aufweisen; und eine Durchkontaktierung (202), die sich durch die zweite und die erste Dielektrikumslage erstreckt, wobei die Durchkontaktierung (202) einen oberen Abschnitt (214) aufweist, der durch die zweite Dielektrikumslage umgeben ist, und einen unteren Abschnitt (216), der durch die erste Dielektrikumslage (208, 406) umgeben ist, wobei der untere Abschnitt (216) der Durchkontaktierung (202) einen Bodenflächenbereich aufweist, der größer ist als der kleinste Querschnittsbereich des oberen Abschnitts (214) der Durchkontaktierung, wobei der obere Abschnitt (214) Seitenwände aufweist, die nach innen zu einer Mitte der Durchkontaktierung (202) hin kegelförmig verlaufen, und der untere Abschnitt (214) Seitenwände aufweist, die sich nach außen kegelförmig erstrecken.
Vorrichtung nach Anspruch 1, wobei die erste Dielektrikumslage (406) eine erste Zwischenlage (406c) enthält, die ein erstes Aluminiumbeschichtungsmaterial aufweist, und eine Zwischenlage (406a), die ein zweites Aluminiumbeschichtungsmaterial aufweist, wobei sich das erste und das zweite Aluminiumbeschichtungsmaterial unterscheiden.
Vorrichtung nach Anspruch 2, wobei die erste Dielektrikumslage (208, 406) ferner eine dritte Zwischenlage (406b) enthält, die sauerstoffdotiertes Siliziumkarbid aufweist, und wobei die dritte Zwischenlage (406b) zwischen der ersten und der zweiten Zwischenlage (406a; 406c) eingesetzt ist.
Vorrichtung nach Anspruch 2 oder 3, wobei das erste Aluminiumbeschichtungsmaterial Aluminiumnitrid enthält und das zweite Aluminiumbeschichtungsmaterial Aluminiumoxid enthält.
Vorrichtung nach Anspruch 4, wobei die erste Zwischenlage (406c) dünner als die zweite Zwischenlage (406a) ist.
Vorrichtung nach Anspruch 4 oder 5, wobei die erste Zwischenlage (406c) sich in physischem Kontakt mit dem Substrat (204,402) befindet.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der untere Abschnitt (216) der Durchkontaktierung (202) eine abgerundete Ecke aufweist.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Durchkontaktierung (202) einen kleinsten Querschnittsbereich aufweist, der sich unter einer oberen Fläche der ersten Dielektrikumslage (208, 406) befindet.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei mindestens ein Teil des unteren Abschnitts (216) der Durchkontaktierung (202) einen größeren Querschnittsbereich als der Bodenflächenbereich des unteren Abschnitts (216) der Durchkontaktierung (202) aufweist.
Vorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Verhältnis zwischen einer Höhe (H1) des unteren Abschnitts (216) der Durchkontaktierung (202) und einer Höhe des oberen Abschnitts (214) der Durchkontaktierung von etwa 5 % bis etwa 10 % reicht.
Vorrichtung nach Anspruch 1, wobei die Durchkontaktierung (202) eine Höhe (H2) aufweist, die von etwa 15 nm bis etwa 200 nm reicht.
Integrierte Schaltungsstruktur, umfassend: ein Substrat (204, 402); eine Ätzstopplage (208,406) über dem Substrat (204, 402); eine Niedrig-K-Dielektrikumslage (210,410) über der Ätzstopplage (208, 406); und ein leitendes Element (470), das sich durch die Niedrig-K-Dielektrikumslage (210, 410) und die Ätzstopplage (208, 406) erstreckt, wobei das leitende Element (470) einen oberen Abschnitt (214) in der Niedrig-K-Dielektrikumslage (210, 410) und einen unteren Abschnitt (216) in der Ätzstopplage (208,406) aufweist, wobei der untere Abschnitt (216) einen größten Querschnittsbereich aufweist, der sich unter einer oberen Fläche der Ätzstopplage (208, 406) befindet, und wobei der untere Abschnitt (216) einen kleinsten Querschnittsbereich an einer Stelle unter der oberen Fläche der Ätzstopplage (208, 406) und über der Stelle, an der sich der größte Querschnittsbereich befindet, aufweist.
Integrierte Schaltstruktur nach Anspruch 12, wobei der obere Abschnitt (214) des leitenden Elements (470) eine kegelförmige Seitenwand und der untere Abschnitt (216) des leitenden Elements (470) eine abgerundete Ecke aufweist.
Integrierte Schaltstruktur nach Anspruch 12 oder 13, wobei das Substrat (204, 402) eine Metalltrace enthält, wobei sich das leitende Element (470) in physischem Kontakt mit der Metalltrace befindet.
Integrierte Schaltstruktur nach einem der vorhergehenden Ansprüche 12 bis 14, wobei das Substrat (204, 402) einen Transistor enthält, wobei sich das leitende Element (470) in physischem Kontakt mit einem der Source-, Drain- und Gate-Anschlüsse (206) des Transistors befindet.
Integrierte Schaltstruktur nach einem der vorhergehenden Ansprüche 12 bis 15, wobei die Ätzstopplage (208, 406) eines oder mehrere der folgenden Materialien enthält: Aluminiumnitrid, Aluminiumoxid und Siliziumkarbid.
Verfahren zur Herstellung einer integrierten Schaltung, umfassend: Abscheidung einer Pufferlage (208, 406) über einem Substrat (204, 402); Abscheidung einer Dielektrikumslage (210,410) über der Pufferlage (208, 406); Entfernen eines Abschnitts der Dielektrikumslage (210, 410) zum Bilden eines oberen Abschnitts (214) einer Öffnung (212,450) durch Ätzen mit einem ersten Ätzprozess, wobei eine Oberfläche der Pufferlage (208, 406) freigelegt wird; Ätzen der Pufferlage (208,406) durch den oberen Abschnitt (214) der Öffnung (212,450) und Bilden eines unteren Abschnitts (216) der Öffnung (212, 450) in der Pufferlage (208, 406) mit einem zweiten Ätzprozess, dadurch Erstrecken der Öffnung (212, 450) durch die Pufferlage (208, 406) und Offenlegen einer Fläche des Substrats (204, 402) in der Öffnung (212, 450), wobei das Ätzen der Pufferlage (208, 406) ein isotropes Ätzen oder ein laterales Ätzen enthält; wobei das Durchführen des ersten Ätzprozesses Seitenwände des oberen Abschnitts (214) bildet, die nach innen zu einer Mitte der Öffnung hin kegelförmig verlaufen, und das Durchführen des zweiten Ätzprozesses Seitenwände des unteren Abschnitts (214) bildet, die sich nach außen kegelförmig erstrecken; und Füllen der Öffnung (212, 450) mit einem leitenden Element (470).
Verfahren nach Anspruch 17, wobei nach dem Ätzen der Pufferlage (208, 410) die Öffnung (212, 450) eine Bodenfläche aufweist, die größer als ein Querschnittsbereich eines Abschnitts der Öffnung (212, 450) ist, die durch die Dielektrikumslage (210, 410) umgeben ist.
Verfahren nach Anspruch 17 oder 18, wobei das leitende Element (470) eine Barrierelage (230, 460), die die Seitenwände der Öffnung (212, 450) abdeckt, und eine leitende Lage über der Barrierelage (230, 460) enthält.