DE102011054153A1 - Rissstoppbarriere und Verfahren zu deren Herstellung - Google Patents

Rissstoppbarriere und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102011054153A1
DE102011054153A1 DE102011054153A DE102011054153A DE102011054153A1 DE 102011054153 A1 DE102011054153 A1 DE 102011054153A1 DE 102011054153 A DE102011054153 A DE 102011054153A DE 102011054153 A DE102011054153 A DE 102011054153A DE 102011054153 A1 DE102011054153 A1 DE 102011054153A1
Authority
DE
Germany
Prior art keywords
trench
crack
barrier
stop barrier
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011054153A
Other languages
English (en)
Inventor
Sylvia Winter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011054153A1 publication Critical patent/DE102011054153A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Es wird ein Wafer offenbart. Der Wafer umfasst mehrere Chips (230, 240, 250, 260) und mehrere Schnittgräben (320, 330). Ein Schnittgraben (320) der mehreren Schnittgräben (320, 330) trennt einen Chip (230, 240) von einem anderen Chip (250, 260). Der Schnittgraben (320) weist eine Rissstoppbarriere (610) auf.

Description

  • Die vorliegende Erfindung betrifft im Allgemein die Herstellung von Halbleiterbauelementen und insbesondere die Herstellung von Chips durch Zertrennen von Halbleiterwafern und Halbleiterwafer mit Rissstoppbarrieren.
  • Auf einem einzelnen Halbleiterwafer werden in der Regel dutzende oder hunderte von integrierten Schaltungen hergestellt. Der Halbleiterwafer weist Chips oder Dies auf, in denen sich die integrierten Schaltungen befinden, und Schnittgraben oder Ritzlinien, die die individuellen Chips trennen. Die individuellen Chips werden durch Sägen des Wafers entlang des Schnittgrabens zerlegt. Die individuellen Chips werden dann in der Regel entweder getrennt oder in einem Mehrfachchipmodul gekapselt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Wafer offenbart. Der Wafer weist mehrere Chips und mehrere Schnittgräben auf. Ein Schnittgraben der mehreren Schnittgräben trennt einen Chip von einem anderen Chip. Der Schnittgraben weist eine Rissstoppbarriere auf.
  • In einer Weiterbildung bilden die mehreren Schnittgräben an ihren Schnittpunkten mehrere Schnittgrabenkreuzungen, wobei eine Schnittgrabenkreuzung der mehreren Schnittgrabenkreuzungen die erste Rissstoppbarriere aufweist.
  • In einer Weiterbildung weist die Schnittgrabenkreuzung weiterhin eine zweite Rissstoppbarriere auf.
  • In einer Weiterbildung sind die erste und die zweite Rissstoppbarriere auf gegenüber-liegenden Seiten der Schnittgrabenkreuzung angeordnet.
  • In einer Weiterbildung sind die erste und die zweite Rissstoppbarriere entlang einer Peripherie der Schnittgrabenkreuzung angeordnet.
  • In einer Weiterbildung weist die Schnittgrabenkreuzung weiterhin eine dritte und eine vierte Rissstoppbarriere auf, wobei die erste, die zweite, die dritte und die vierte Rissstoppbarriere entlang einer Peripherie der Schnittgrabenkreuzung angeordnet sind.
  • In einer Weiterbildung weist der Schnittgraben weiterhin ein Testmerkmal auf, wobei die erste Rissstoppbarriere parallel zu dem Testmerkmal angeordnet ist.
  • In einer Weiterbildung schneidet das Testmerkmal die Schnittgrabenkreuzung.
  • In einer Weiterbildung weist die Rissstoppbarriere eine Struktur vom Pyramiden oder Kubustyp auf.
  • Weiter offenbart die Erfindung ein Verfahren zum Herstellen von Chips, wobei das Verfahren umfasst: Aufbringen eines Chipdesigns auf Chips eines Wafers; Aufbringen eines Schnittgrabendesigns auf Schnittgräben des Wafers, wobei das Schnittgrabendesign eine Rissstoppbarriere aufweist; und Zersägen des Wafers, um die Chips zu trennen.
  • In einer Weiterbildung weist das Schnittgrabendesign die Rissstoppbarriere in einer Schnittgrabenkreuzung auf.
  • In einer Weiterbildung weist das Schnittgrabendesign ein in einem Schnittgraben befindliches Testmerkmal auf, wobei das Testmerkmal die Schnittgrabenkreuzung schneidet, und wobei die Rissstoppbarriere in der Schnittgrabenkreuzung parallel zu dem Testmerkmal angeordnet ist.
  • In einer Weiterbildung befindet sich die Rissstoppbarriere in einem peripheren Gebiet der Schnittgrabenkreuzung.
  • Weiter wird ein Verfahren zum Herstellen von Halbleiterchips offenbart, wobei das Verfahren umfasst: Ausbilden eines ersten Schnittgrabens auf einem Halbleiterwafer; Ausbilden eines zweiten Schnittgrabens auf dem Halbleiterwafer, wobei der erste Schnittgraben und der zweite Schnittgraben eine Schnittgrabenkreuzung bilden, wobei die Schnittgrabenkreuzung eine Rissstoppbarriere aufweist; und Trennen der Halbleiterchips durch Zersägen des Halbleiterwafers.
  • In einer Weiterbildung weist die Rissstoppbarriere zwei Rissstoppbarrieren auf, wobei die beiden Rissstoppbarrieren auf gegenüberliegenden Seiten der Schnittgrabenkreuzung angeordnet sind.
  • In einer Weiterbildung weist die Rissstoppbarriere vier Rissstoppbarrieren auf, wobei die vier Rissstoppbarrieren entlang eines Umfangs der Schnittgrabenkreuzung angeordnet sind.
  • In einer Weiterbildung umfasst das Verfahren weiter das Ausbilden einer Teststruktur in der Schnittgrabenkreuzung.
  • In einer Weiterbildung sind die Teststruktur und die Rissstoppbarriere parallel zueinander angeordnet.
  • In einer Weiterbildung weist der Halbleiterwafer Chips neben der Schnittgrabenkreuzung auf, wobei die Rissstoppbarriere physisch mit einer ersten Ecke eines ersten Chips verbunden ist und physisch mit einer zweiten Ecke eines zweiten Chips verbunden ist.
  • In einer Weiterbildung weist der Halbleiterwafer Chips neben der Schnittgrabenkreuzung auf, wobei die Rissstoppbarriere auf einer Linie mit einer ersten Seite eines ersten Chips und auf einer Linie mit einer zweiten Seite eines zweiten Chips liegt.
  • Das oben Gesagte hat die Merkmale und technischen Vorteile von Ausführungsformen der vorliegenden Erfindung recht allgemein umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden möge. Im Folgenden werden zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann versteht, dass die Konzeption und spezifischen Ausführungsformen, die offenbart sind, ohne Weiteres als Basis zum Modifizieren oder Ausbilden anderer Strukturen oder Prozesse zum Ausführen des gleichen Zwecks der vorliegenden Erfindung genutzt werden können. Der Fachmann ist sich bewusst, dass solche äquivalenten Konstruktionen nicht von dem Gedanken und Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abweichen.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Es zeigen:
  • 1 einen Wafer;
  • 2 eine herkömmliche Schnittgrabenkreuzung;
  • 3 eine Draufsicht auf eine Ausführungsform einer Schnittgrabenkreuzung;
  • 4 eine Draufsicht auf eine Ausführungsform einer Schnittgrabenkreuzung;
  • 5 eine Draufsicht auf eine Ausführungsform einer Schnittgrabenkreuzung;
  • 6 eine Draufsicht auf eine Ausführungsform einer Schnittgrabenkreuzung;
  • 7 eine Draufsicht auf eine Ausführungsform einer Schnittgrabenkreuzung; und
  • 8 eine Querschnittsansicht einer Rissstoppbarriere.
  • Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden unten ausführlicher erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte liefert, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
  • Die vorliegende Erfindung wird bezüglich Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich einer Rissstoppbarriere in einem Schnittgraben oder auf einem Halbleitersubstrat.
  • 1 zeigt einen Wafer 100, der mehrere Chips oder Dies 200 und mehrere Schnittgräben oder Ritzlinien 300 aufweist. Jeder Chip 200 kann durch Schnittgräben oder Ritzlinien 300 von anderen Chips 200 getrennt sein. Die Schnittpunkte der Schnittgräben 300 können Schnittgrabenkreuzungen 400 bilden.
  • Die Schnittgräben 300 können Testmerkmale wie etwa optische Ausrichtungsstrukturen, Prozesssteuerüberwachungsstrukturen und/oder Zuverlässigkeitssteuerüberwachungsstrukturen aufweisen. Die Testmerkmale können kurze Merkmale mit einer Struktur sein, die kürzer ist als eine Chiplänge, oder lange Merkmale mit Strukturen, die länger sind als eine Chiplänge. Die langen Testmerkmale können sich in oder jenseits einer Schnittgrabenkreuzung 400 oder mehreren Schnittgrabenkreuzungen 400 erstrecken. Die Testmerkmale können sich über mehrere Kreuzungen 400 erstrecken und können entlang einer langen oder kurzen Seite von mehreren Chips angeordnet sein.
  • 2 zeigt ein Detail eines herkömmlichen Wafers 100. Es sind vier Chips 210213 gezeigt. Die Chips 210213 sind durch Schnittgräben 310 und 311 getrennt. Die Schnittgräben 310 und 311 bilden eine Schnittgrabenkreuzung 410. Jeder Chip 210213 kann ein inneres Gebiet 214217 innerhalb des jeweiligen Chips 210213 aufweisen. Das innere Gebiet 214217 kann ein Gebiet von integrierten Schaltungen sein. Das Gebiet 214217 der integrierten Schaltungen kann von einer Dichtung oder einem Rissstoppring eingeschlossen oder umgeben sein, der sich in einem peripheren Gebiet 218221 des Chips 210213 befindet. Der Rissstoppring soll verhindern, dass, während die Chips 210213 durch Sägen des Schnittgrabens getrennt werden, sich Risse oder eine Delaminierung zu der integrierten Schaltung 214217 der Chips 210213 ausbreiten. Die Schnittgrabenkreuzung 410 kann ein Quadrat oder ein Rechteck sein.
  • 2 zeigt ein schattiertes Gebiet 510. Das schattierte Gebiet 510 zeigt die Ausbreitung von Rissen beim Trennen der Chips 210213. Wie aus 2 ersichtlich ist, können die Rissstoppringe der peripheren Gebiete 218221 eine Delaminierung oder Ausbreitung der Risse zu dem Gebiet 214217 der integrierten Schaltungen zum Beispiel entlang einer langen Seite 225 und entlang einer kurzen Seite 226 des Chips 210 verhindern. Die Rissstoppringe der peripheren Gebiete 218221 sind jedoch möglicherweise nicht in der Lage, eine Delaminierung oder Ausbreitung von Rissen an einer Ecke 227 des Chips 210 zu verhindern. Die Ecke 227 des Chips 210 ist möglicherweise für eine Delaminierung und Risse anfälliger, weil die Ecke 227 für Trennkräfte stärker exponiert sein kann als die lange Seite 225 und/oder die kurze Seite 226 des Chips 210. Bei einem besonderen Beispiel ist die Ecke 227 möglicherweise Trennkräften nicht nur aus einer Richtung, sondern aus zwei Richtungen ausgesetzt.
  • Es kann sich ein Problem ergeben, wenn die Ecke 227 die Ausbreitungen von Rissen nicht stoppen kann. Risse können in die inneren Gebiete 214217 der Chips 210213 eindringen, wobei sie die Gebiete 214217 der integrierten Schaltungen beschädigen und zu Bauelementausfällen führen. Die Risse können Leiterbahnen unterbrechen, wodurch die integrierten Schaltungen 214217 betriebsunfähig werden. Die Risse können auch das Eindringen von Feuchtigkeit und anderen Verunreinigungen in das Gebiet 214217 der integrierten Schaltungen der Chips 210-213 gestatten, was Korrosion und andere Probleme verursacht.
  • Was somit in der Technik benötigt wird, ist eine Anordnung, die verhindert, dass sich Risse in die Gebiete 214-217 der integrierten Schaltungen der Chips 210-213 ausbreiten, während die Chips 210-213 zertrennt werden.
  • 3 zeigt eine Draufsicht auf eine Ausführungsform eines Details eines Wafers 100. 3 zeigt vier Chips, d. h. einen ersten Chip 230, einen zweiten Chip 240, einen dritten Chips 250 und einen vierten Chip 260. Die Chips 230260 können Speicherchips oder Logikchips sein. Beispielsweise können die Chips 230260 DRAM-Chips, nichtflüchtige Speicherchips, Mikrocontrollerchips und dergleichen sein. 3 zeigt weiterhin zwei senkrechte Ritzlinien 320, 330. Die beiden Ritzlinien 320, 330 bilden eine Schnittgraben- oder Ritzlinienkreuzung 420. Zwei Rissstoppbarrieren 610, 620 sind in der Ritzlinienkreuzung 420 angeordnet. Die Rissstoppbarrieren 610, 620 sind parallel zu der Richtung des ersten Schnittgrabens 320 und orthogonal zu der Richtung eines zweiten Schnittgrabens 330 angeordnet. Die Rissstoppbarrieren 610, 620 sind auf gegenüberliegenden Seiten der Schnittgrabenkreuzung 420 angeordnet. Die Rissstoppbarrieren 610, 620 können eine Ausbreitung von Rissen entlang der Richtung des zweiten Schnittgrabens 330 blockieren. Die Rissstoppbarrieren 610, 620 blockieren eine Ausbreitung von Rissen möglicherweise nicht entlang der Richtung des ersten Schnittgrabens 320.
  • Die erste Rissstoppbarriere 610 ist zwischen dem ersten Chip 230 und einem zweiten Chip 240 angeordnet, und die zweite Rissstoppbarriere 620 ist zwischen dem dritten Chips 250 und dem vierten Chip 260 angeordnet. Die erste Rissstoppbarriere 610 kann auf einer Linie mit einer langen Seite 231 des ersten Chips 230 und einer langen Seite 241 des zweiten Chips 240 liegen, und die zweite Rissstoppbarriere 620 liegt auf einer Linie mit einer langen Seite 251 des dritten Chips 250 und einer langen Seite 261 des vierten Chips 260. Die erste Rissstoppbarriere 610 ist eine Verlängerung der Ecken 233, 243 eines ersten Chips 230 und eines zweiten Chips 240. Die zweite Rissstoppbarriere 620 ist eine Verlängerung der Ecken 253, 263 eines dritten Chips 250 und eines vierten Chips 260. Die erste Rissstoppbarriere 610 verlauft orthogonal zu einer kurzen Seite 232 des ersten Chips 230 und einer kurzen Seite 242 des zweiten Chips 240, und die zweite Rissstoppbarriere 620 verläuft orthogonal zu einer kurzen Seite 252 des dritten Chips 250 und einer kurzen Seite 262 des vierten Chips 260. Bei einer Ausführungsform kann die Rissstoppbarriere 610, 620 auf einer Linie mit einer kurzen Seite 232262 des Chips 230260 liegen und orthogonal zu einer langen Seite 231251 des Chips 230260 angeordnet sein.
  • Bei einer Ausführungsform kann sich die Rissstoppbarriere 610, 620 auf einer Linie mit Merkmalen 270, die sich in und entlang des ersten Schnittgrabens 320 oder des zweiten Schnittgrabens 330 befinden, liegen oder parallel dazu befinden. Die Merkmale 270 können Testmerkmale wie etwa optische Ausrichtstrukturen, Prozesssteuerüberwachungsstrukturen (PCM- process control monitoring) und/oder Zuverlässigkeitssteuerüberwachungsstrukturen (RCM- reliability control monitoring) sein. Falls sich die Merkmale 270 in und entlang des ersten Schnittgrabens 320 befinden, können sich die Rissstoppbarrieren 610, 620 dann auf einer Linie mit dem ersten Schnittgraben 320 befinden. Falls sich die Merkmale 270 in dem zweiten Schnittgraben 320 und entlang von diesem befinden, können sich die Rissstoppbarrieren 610, 620 auf einer Linie mit dem zweiten Schnittgraben 330 liegen. Bei einer Ausführungsform sind die Rissstoppbarrieren 610, 620 möglicherweise nur auf einer Linie mit den Schnittgräben 320, 330 angeordnet, die Merkmale 270 aufweisen, die länger sind als eine Länge eines Chips, oder Merkmale 270, die die Kreuzung 420 kreuzen.
  • Die Rissstoppbarriere 610 kann physisch mit den Rissstoppbarrieren 235, 245 der Chips 230, 240 verbunden sein, und die Rissstoppbarriere 620 kann physisch mit den Rissstoppbarrieren 255, 265 der Chips 250, 260 verbunden sein. Bei einer Ausführungsform können die Rissstoppbarrieren 610, 620 die ganze Breite des zweiten Schnittgrabens 330 durchkreuzen.
  • Die Rissstoppbarrieren 610, 620 können durchgehende Linien sein. Alternativ können die Rissstoppbarrieren 610, 620 versetzte diskrete Linien oder gezackte Linien sein. Die Rissstoppbarrieren 610, 620 können Sägezahn- oder Zickzacklinien sein. Die Rissstoppbarrieren 610, 620 können aus einem festen Material hergestellt werden. Ein festes Material kann ein leitendes oder halbleitendes Material wie etwa ein Metall, Silizium oder Polysilizium oder alternativ ein dielektrisches Material wie etwa Siliziumdioxid oder ein High-k-Dielektrikum sein.
  • Bei den Rissstoppbarrieren 610, 620 kann es sich um eine einzelne Barrierenlinie oder um mehrere Barrierenlinien handeln. Beispielsweise kann es sich bei den Rissstoppbarrieren 610, 620 jeweils um zwei Barrierenlinien handeln. Die Rissstoppbarriere 610 kann die gleiche Anzahl von Barrierenlinien wie die Rissstoppbarriere 620 aufweisen. Alternativ kann die Rissstoppbarriere 610 andere Anzahlen von Barrierenlinien wie die Rissstoppbarriere 620 aufweisen. Beispielsweise kann die Rissstoppbarriere 610 eine einzelne Barrierenlinie aufweisen, während die Rissstoppbarriere 620 eine doppelte Barrierenlinie aufweisen kann.
  • Die Rissstoppbarrieren 610, 620 können eine Breite von etwa 3 μm bis etwa 12 μm aufweisen. Die Rissstoppbarrierenlinien der Rissstoppbarrieren 610, 620 können eine Breite von etwa 0,5 μm bis etwa 4 μm aufweisen. Die Rissbarrierenlinien können eine Breite von etwa 1 μm bis etwa 3 μm aufweisen.
  • 4 zeigt eine Draufsicht auf eine weitere Ausführungsform der Rissstoppbarrieren 610, 620. Die Rissstoppbarrieren 610, 620 durchkreuzen möglicherweise nur Teile der ganzen Breite des zweiten Schnittgrabens 330, Die Rissstoppbarriere 610 ist möglicherweise nicht physisch mit den Rissstoppbarrieren 235, 245 der Chips 230, 240 verbunden und kann mit einem Abstand oder einem Spalt zu den Rissstoppbarrieren 235, 245 der Chips 230, 240 angeordnet sein. Beispielsweise kann der Abstand zwischen der Rissstoppbarriere 235, 245 der Chips 230, 240 und der Rissstoppbarrieren 610 etwa 1 μm bis etwa 3 μm betragen. Alternativ kann der Spalt etwa 1,5 μm bis etwa 2 μm betragen. Die Rissstoppbarriere 620 kann mit einem gleichen oder einem ähnlichen Abstand zu den Rissstoppbarrieren 255, 265 der Chips 250, 260 platziert werden wie die Rissstoppbarriere 610 von den Rissstoppbarrieren 235, 245. Alternativ kann die Rissstoppbarriere 620 mit einem anderen Abstand zu den Rissstoppbarrieren 255, 265 der Chips 250, 260 platziert werden als die Rissstoppbarriere 610 von den Rissstoppbarrieren 235, 245.
  • 5 zeigt eine Draufsicht auf eine weitere Ausführungsform der Rissstoppbarrieren 610, 620. Die Rissstoppbarrieren 610, 620 befinden sich mindestens teilweise innerhalb der Schnittgrabenkreuzung 420. Die Rissstoppbarrieren 610, 620 können sich bei einem peripheren Gebiet des Quadrats oder des Rechtecks der Schnittgrabenkreuzung 420 befinden. Die Rissstoppbarrieren 610, 620 können sich in dem ersten Schnittgraben 320 und in dem zweiten Schnittgraben 330 befinden.
  • Die Rissstoppbarriere 610 kann in einem ersten Abstand d1 von einer Kante 233 des ersten Chips 230 und in einem zweiten Abstand d2 von der Kante 243 des ersten Chips 240 platziert sein. Der Abstand d1 und der Abstand d2 können gleich oder verschieden sein. Beispielsweise kann der Abstand d1 etwa 2 μm bis etwa 5 μm betragen. Die Rissstoppbarriere 620 kann in einem dritten Abstand d3 von einer Kante 253 des dritten Chips 250 und einem vierten Abstand d4 von der Kante 263 des vierten Chips 260 platziert sein. Der Abstand d3 und der Abstand d4 können gleich oder verschieden sein. Der Abstand d1 und der Abstand d3 können gleich oder verschieden sein, und der Abstand d2 und der Abstand d4 können gleich oder verschieden sein. Alle Abstände d1–d4 können gleich oder verschieden sein. [0033] Die Längen der Rissstoppbarrieren 610, 620 können kürzer als, so groß wie oder größer als die Breite des Schnittgrabens 330 sein. Die Längen der Rissstoppbarrieren 610, 620 können gleich oder verschieden sein.
  • 6 zeigt eine Draufsicht auf eine Ausführungsform der Rissstoppbarrieren 610640. Die Rissstoppbarrieren 610640 sind entlang einem Umfang der Schnittgrabenkreuzung 420 angeordnet. Die Rissstoppbarriere 610 kann physisch mit den Rissstoppbarrieren 235, 245 der Chips 230, 240 verbunden sein, und die Rissstoppbarriere 620 kann physisch mit den Rissstoppbarrieren 255, 265 der Chips 250, 260 verbunden sein. Die Rissstoppbarriere 630 kann physisch mit den Rissstoppbarrieren 236, 256 der Chips 230, 250 verbunden sein, und die Rissstoppbarriere 640 kann physisch mit den Rissstoppbarrieren 246, 266 der Chips 240, 260 verbunden sein. Bei einer Ausführungsform können die Rissstoppbarrieren 610, 640 die ganzen Breiten der Schnittgräben 320, 330 durchkreuzen.
  • Bei einer weiteren Ausführungsform durchkreuzen die Rissstoppbarrieren 610640 möglicherweise nur Teile der ganzen Breite der Schnittgräben 320, 330. Die Rissstoppbarrieren 610640 sind möglicherweise nicht physisch mit den Rissstoppbarrieren 235266 der Chips 230260 verbunden und können mit einem Abstand oder einem Spalt von den Rissstoppbarrieren 235266 der Chips 230260 angeordnet sein. Bei einer Ausführungsform sind einige der Rissstoppbarrieren 610640 möglicherweise physisch mit den Rissstoppbarrieren 235265 der Chips 230260 verbunden, und einige der Rissstoppbarrieren 610640 sind möglicherweise nicht physisch mit den Rissstoppbarrieren 235265 der Chips 230260 verbunden.
  • 7 zeigt eine Draufsicht auf eine Ausführungsform der Rissstoppbarrieren 610640. Die Rissstoppbarrieren 610640 befinden sich mindestens teilweise innerhalb der Schnittgrabenkreuzung 420. Die Rissstoppbarrieren 610-640 können sich an einem peripheren Gebiet des Quadrats oder des Rechtecks der Schnittgrabenkreuzung 420 befinden. Die Rissstoppbarrieren 610640 können sich in dem ersten Schnittgraben 320 und in dem zweiten Schnittgraben 330 befinden. Die Rissstoppbarrieren 610, 620 können parallel zu der Richtung des ersten Schnittgrabens 320 angeordnet sein, und die Rissstoppbarrieren 630, 640 können orthogonal zu der Richtung des ersten Schnittgrabens 320 angeordnet sein. Die Rissstoppbarrieren 630, 640 können parallel zu der Richtung des zweiten Schnittgrabens 330 angeordnet sein, und die Rissstoppbarrieren 610, 620 können orthogonal zu der Richtung des zweiten Schnittgrabens 330 angeordnet sein. Ähnlich zu der Erörterung oben unter Bezugnahme auf 5 können die Rissstoppbarrieren 610640 die gleichen Abstände von den Kanten 233263 der Chips 230260 oder andere Abstände von den Kanten 233263 der Chips 230260 aufweisen.
  • Bei dem besonderen Beispiel von 7 sind die Längen der Barrieren 610, 620 größer als die Breite des Schnittgrabens 330 und die Längen der Barrieren 630, 640 sind kürzer als die Breite des Schnittgrabens 320. Bei einer Ausführungsform können alle Längen der Rissstoppbarrieren 610640 kürzer sein als die Breiten der Schnittgräben 320, 330. Bei einer Ausführungsform sind die Längen der Rissstoppbarrieren 610, 620 und die Längen der Rissstoppbarrieren 630, 640 gleich. Bei einer anderen Ausführungsform ist das Verhältnis (Länge der Rissstoppbarriere 610640 relativ zu der Breite des Schnittgrabens 320, 330) das Gleiche, doch die Längen der Rissstoppbarrieren 610640 sind verschieden. Bei noch einer weiteren Ausführungsform können die Längen der Rissstoppbarrieren 610640 kürzer als, so groß wie oder größer als die Breite der Schnittgräben 320, 330 sein.
  • Die Rissstoppbarrieren 610640 können das gleiche Material, die gleichen Designs, Breiten und Abstände aufweisen wie für die Rissstoppbarrieren bezüglich 3 beschrieben.
  • 8 zeigt eine Querschnittsansicht einer Ausführungsform einer Rissstoppbarriere 600 in einer Schnittgraben- oder Ritzlinie 300. Die Rissstoppbarriere 600 kann aus mehreren Isolationsschichten 650660 bestehen. Jede Isolationsschicht kann ein Isolationsmaterial und ein Rissstoppmaterial oder festes Material aufweisen. Das Isolationsmaterial kann beispielsweise Siliziumdioxid oder ein Low-k-Dielektrikum sein. Das Rissstoppmaterial kann ein leitendes Material wie etwa ein Metall, zum Beispiel Aluminium (Al), Kupfer (Cu), Wolfram (W) oder Polysilizium, sein. Alternativ kann das Rissstoppmaterial ein dielektrisches Material wie Siliziumdioxid, Siliziumnitrid oder ein High-k-Dielektrikum sein.
  • 8 zeigt ein Substrat 640. Das Substrat 640 kann monokristallines Silizium, Galliumarsenid (GaAs), Germanium (Ge), Silizium-auf-Isolator (SOI) oder irgendein anderes Substratmaterial enthalten. Das Substrat 640 ist ein Wafer und kann Schnittgrabengebiete aufweisen.
  • Eine erste Isolationsschicht 650 wird durch bekannte Verfahren über dem Substrat 640 ausgebildet. Die erste Isolationsschicht 650 wird strukturiert, um Kontaktlöcher oder Gräben auszubilden. Die Kontaktlöcher oder Gräben können mit einem festen Material befüllt werden, um Kontakte oder Plugs 651 auszubilden.
  • Eine zweite Isolationsschicht 652 wird abgeschieden und strukturiert, um Gräben für das Abscheiden von festen Materialleitungen 653 auszubilden. Die festen Materialleitungen 653 der zweiten Isolationsschicht 652 erstrecken sich in die Ebene der Seite und aus dieser heraus. Eine dritte Isolationsschicht 654 wird ausgebildet und strukturiert, um Vias oder Gräben herzustellen, die dann mit einem festen Material befüllt werden, um Plugs oder Kontakte 655 auszubilden. Eine vierte Isolationsschicht 656 wird abgeschieden und strukturiert, um Gräben zum Abscheiden von festen Materialleitungen 657 auszubilden. Die festen Materialleitungen 657 der vierten Isolationsschicht 656 erstrecken sich in die Ebene der Seite hinein und aus dieser heraus. Die Plugs oder Kontakte 655 verbinden die festen Materialleitungen 657 der vierten Isolationsschicht 656 physisch mit den festen Materialleitungen 653 der zweiten Isolationsschicht 652.
  • Vorteilhafterweise können mehrere Ebenen von Isolationsschichten 650658 abgeschieden werden, um die Rissstoppbarriere 600 auszubilden. Die Rissstoppbarriere 600 kann durch abwechselndes Ausbilden von Isolationsschichten 652656 mit festen Materialleitungen 653657 und Isolationsschichten 650656 mit Plugs, Kontakten oder Gräben 651659, die das feste Material aufweisen, hergestellt werden. Die Rissstoppbarriere 600 kann durch eine Passivierungsschicht 660 passiviert werden.
  • 8 zeigt nur eine Reihe von Plugs oder Kontakten 655, die die feste Materialleitung 653 physisch mit der festen Materialleitung 657 verbinden. Bei einer Ausführungsform können zwei oder mehr parallele Reihen aus Plugs oder Kontakten 655 ausgebildet werden, um die feste Materialleitung 653 physisch mit der nicht gezeigten festen Materialleitung 657 zu verbinden. Bei einer Ausführungsform kann die Rissstoppbarriere 600 eine doppelte Barrierenlinie sein. Bei einer Ausführungsform kann jede Barrierenlinie der Rissstoppbarriere 600 mit doppelter Barrierenlinie das gleiche Material, die gleiche Breite und das gleiche Design wie die Rissstoppbarriere mit einzelner Linie aufweisen. Bei einer weiteren Ausführungsform kann jede Linie der doppelten Barrierenlinie der Rissstoppbarriere 600 verschiedene Materialien, Breiten und/oder Designs aufweisen, Alternativ kann die Rissstoppbarriere 600 eine einzelne Barrierenlinie oder eine Mehrfachbarrierenlinie sein.
  • Die Rissstoppbarriere 600 kann eine Struktur vom Pyramidentyp aufweisen, wobei eine Breite der festen Materialleitungen 653657 in den oberen Ebenen kleiner ist als in den unteren Ebenen. Beispielsweise können die ersten festen Materialleitungen 653 eine erste Dicke und die zweiten festen Materialleitungen 657 eine zweite Dicke aufweisen. Die zweite Dicke ist gleich oder kleiner als die erste Dicke. Die Rissstoppbarriere 600 kann eine Struktur vom kubischen Typ aufweisen, wobei eine Breite der festen Materialleitungen 653657 in allen Schichten gleich ist.
  • Die Rissstoppbarriere 600 wird auf einem Wafer ausgebildet. Der Halbleiterwafer 640 kann Schnittgrabengebiete 300 und Chip- oder Diegebiete 200 aufweisen. Ein Chipdesign kann durch einen BEOL-Herstellungsprozess (Back End Of Line) auf die Chipgebiete 200 aufgebracht oder auf diesen verarbeitet werden. Ein Schnittgrabendesign kann durch einen BEOL-Herstellungsprozess auf die Schnittgrabengebiete 300 aufgebracht oder auf diesen verarbeitet werden. Das Chipdesign und das Schnittgrabendesign können zwei unterschiedlich hergestellte Designs sein.
  • Das Chipdesign kann Rissstoppbarrieren aufweisen und das Schnittgrabendesign kann Rissstoppbarrieren aufweisen. Die gemäß dem Chipdesign verarbeiteten Chips können eine Rissstoppbarriere entlang eines Außenrands des Chips aufweisen. Die Rissstoppbarrieren der Chips können einen Ring um eine integrierte Schaltung herum bilden. Die Rissstoppbarriere kann den Chip abdichten, wodurch er vor Rissen und Feuchtigkeit geschützt wird.
  • Das Schnittgrabendesign kann Rissstoppbarrieren in einem Schnittgraben 300, in einer Schnittgrabenkreuzung 400 oder in der Nähe einer Schnittgrabenkreuzung 400 aufweisen. Bei einer Ausführungsform kann die Rissstoppbarriere orthogonal zu einer ersten Schnittgrabenrichtung und parallel zu einer zweiten Schnittgrabenrichtung angeordnet sein. Bei einer Ausführungsform können die Rissstoppbarrieren orthogonal zu einer ersten Schnittgrabenrichtung und orthogonal zu einer zweiten Schnittgrabenrichtung angeordnet sein. Die Rissstoppbarrieren können entlang gegenüberliegender Seiten einer Schnittgrabenkreuzung angeordnet sein. Die Rissstoppbarriere kann entlang eines Umfangs der Schnittgrabenkreuzung 400 angeordnet sein. Die Rissstoppbarriere kann in einem Abstand innerhalb des Umfangs der Schnittgrabenkreuzung 400 angeordnet sein oder kann in einem Abstand außerhalb des Umfangs der Schnittgrabenkreuzung 400 angeordnet sein.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben wurden, versteht sich, dass hieran verschiedene Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen. Beispielsweise können viele der oben erörterten Merkmale und Funktionen in einem Kondensatorherstellungsprozess mit einer unteren Elektrode, einem Dielektrikum und einer oberen Elektrode implementiert werden. Als weiteres Beispiel ist für den Fachmann ohne weiteres zu verstehen, dass neuartige Prozessschritte auf eine beliebige Struktur angewendet werden können, die zwei leitende Schichten nebeneinander aufweist, und dass die Prozessschritte variiert werden können, während sie innerhalb des Schutzbereichs der vorliegenden Erfindung bleiben.
  • Zudem soll der Schutzbereich der vorliegenden Anmeldung nicht auf die besonderen Ausführungsformen des Prozesses, der Maschine, Herstellung, Materialzusammensetzung, Mittel, Verfahren und Schritte, die in der Spezifikation beschrieben sind, beschränkt sein. Wie der Durchschnittsfachmann anhand der Offenbarung der vorliegenden Erfindung ohne weiteres versteht, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später zu entwickeln sein werden, die im Wesentlichen die gleiche Funktion durchführen oder im Wesentlichen das gleiche Ergebnis erzielen wie die hierin beschriebenen entsprechenden Ausführungsformen, genutzt werden. Dementsprechend sollen die beigefügten Ansprüche innerhalb ihres Schutzbereichs solche Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.

Claims (20)

  1. Wafer, umfassend: mehrere Chips (230, 240, 250, 260) und mehrere Schnittgräben (320, 330), wobei ein Schnittgraben (320) der mehreren Schnittgräben (320, 330) einen Chip (230, 240) von einem anderen Chip (250, 260) trennt und wobei der Schnittgraben (320) eine erste Rissstoppbarriere (610) aufweist.
  2. Wafer nach Anspruch 1, wobei die mehreren Schnittgräben (320, 330) an ihren Schnittpunkten mehrere Schnittgrabenkreuzungen (420) bilden und wobei eine Schnittgrabenkreuzung (420) der mehreren Schnittgrabenkreuzungen (420) die erste Rissstoppbarriere (610) aufweist.
  3. Wafer nach Anspruch 2, wobei die Schnittgrabenkreuzung (420) weiterhin eine zweite Rissstoppbarriere (620) aufweist.
  4. Wafer nach Anspruch 3, wobei die erste und die zweite Rissstoppbarriere (610, 620) auf gegenüber-liegenden Seiten der Schnittgrabenkreuzung (420) angeordnet sind.
  5. Wafer nach Anspruch 3, wobei die erste und die zweite Rissstoppbarriere (610, 620) entlang einer Peripherie der Schnittgrabenkreuzung (420) angeordnet sind.
  6. Wafer nach Anspruch 3, wobei die Schnittgrabenkreuzung (420) weiterhin eine dritte und eine vierte Rissstoppbarriere (630. 640) aufweist und wobei die erste, die zweite, die dritte und die vierte Rissstoppbarriere (610, 620, 630, 640) entlang einer Peripherie der Schnittgrabenkreuzung (420) angeordnet sind.
  7. Wafer nach Anspruch 2, wobei der Schnittgraben (320) weiterhin ein Testmerkmal (270) aufweist und wobei die erste Rissstoppbarriere (610) parallel zu dem Testmerkmal (270) angeordnet ist.
  8. Wafer nach Anspruch 7, wobei das Testmerkmal (270) die Schnittgrabenkreuzung (420) schneidet.
  9. Wafer nach Anspruch 1, wobei die Rissstoppbarriere (610, 620) eine Struktur vom Pyramiden- oder Kubustyp aufweist.
  10. Verfahren zum Herstellen von Chips, wobei das Verfahren Folgendes umfasst: – Aufbringen eines Chipdesigns auf Chips (230, 240, 250, 260) eines Wafers; – Aufbringen eines Schnittgrabendesigns auf Schnittgräben (320, 330) des Wafers, wobei das Schnittgrabendesign eine Rissstoppbarriere (610) aufweist; und – Zersägen des Wafers, um die Chips (230, 240, 250, 260) zu trennen.
  11. Verfahren nach Anspruch 10, wobei das Schnittgrabendesign die Rissstoppbarriere (610, 620) in einer Schnittgrabenkreuzung (420) aufweist.
  12. Verfahren nach Anspruch 11, wobei das Schnittgrabendesign ein in einem Schnittgraben (320) befindliches Testmerkmal (270) aufweist, wobei das Testmerkmal (270) die Schnittgrabenkreuzung (420) schneidet, und wobei die Rissstoppbarriere (610) in der Schnittgrabenkreuzung (420) parallel zu dem Testmerkmal (270) angeordnet ist.
  13. Verfahren nach Anspruch 12, wobei sich die Rissstoppbarriere in (610) einem peripheren Gebiet der Schnittgrabenkreuzung (420) befindet.
  14. Verfahren zum Herstellen von Halbleiterchips, wobei das Verfahren Folgendes umfasst: – Ausbilden eines ersten Schnittgrabens (320) auf einem Halbleiterwafer; – Ausbilden eines zweiten Schnittgrabens (330) auf dem Halbleiterwafer, wobei der erste Schnittgraben (320) und der zweite Schnittgraben (330) eine Schnittgrabenkreuzung (420) bilden, wobei die Schnittgrabenkreuzung (420) eine Rissstoppbarriere (610, 620) aufweist; und – Trennen der Halbleiterchips (230, 240, 250, 260) durch Zersägen des Halbleiterwafers.
  15. Verfahren nach Anspruch 14, wobei die Rissstoppbarriere (610, 620) zwei Rissstoppbarrieren (610, 620) aufweist, wobei die beiden Rissstoppbarrieren (610, 620) auf gegenüberliegenden Seiten der Schnittgrabenkreuzung (420) angeordnet sind.
  16. Verfahren nach Anspruch 14, wobei die Rissstoppbarriere vier Rissstoppbarrieren (610, 620, 630, 640) aufweist, wobei die vier Rissstoppbarrieren (610, 620, 630, 640) entlang eines Umfangs der Schnittgrabenkreuzung (420) angeordnet sind.
  17. Verfahren nach Anspruch 14, weiterhin umfassend das Ausbilden einer Teststruktur (270) in der Schnittgrabenkreuzung (420).
  18. Verfahren nach Anspruch 17, wobei die Teststruktur (270) und die Rissstoppbarriere (610, 620) parallel zueinander angeordnet sind.
  19. Verfahren nach Anspruch 14, wobei der Halbleiterwafer Chips neben der Schnittgrabenkreuzung aufweist und wobei die Rissstoppbarriere physisch mit einer ersten Ecke (233) eines ersten Chips (230) verbunden ist und physisch mit einer zweiten Ecke (243) eines zweiten Chips (240) verbunden ist.
  20. Verfahren nach Anspruch 14, wobei der Halbleiterwafer Chips (230, 240, 250, 260) neben der Schnittgrabenkreuzung (420) aufweist und wobei die Rissstoppbarriere (610) auf einer Linie mit einer ersten Seite (231) eines ersten Chips (230) und auf einer Linie mit einer zweiten Seite (241) eines zweiten Chips liegt (240).
DE102011054153A 2010-10-05 2011-10-04 Rissstoppbarriere und Verfahren zu deren Herstellung Withdrawn DE102011054153A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/898,468 US8692392B2 (en) 2010-10-05 2010-10-05 Crack stop barrier and method of manufacturing thereof
US12/898,468 2010-10-05

Publications (1)

Publication Number Publication Date
DE102011054153A1 true DE102011054153A1 (de) 2012-04-05

Family

ID=45832677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011054153A Withdrawn DE102011054153A1 (de) 2010-10-05 2011-10-04 Rissstoppbarriere und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (4) US8692392B2 (de)
CN (3) CN106129002A (de)
DE (1) DE102011054153A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692392B2 (en) 2010-10-05 2014-04-08 Infineon Technologies Ag Crack stop barrier and method of manufacturing thereof
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US20150325531A1 (en) * 2014-05-09 2015-11-12 International Business Machines Corporation Through crack stop via
CN105336711B (zh) * 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
KR102646901B1 (ko) 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP7193920B2 (ja) * 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法
KR102599050B1 (ko) * 2018-08-20 2023-11-06 삼성전자주식회사 반도체 칩의 제조 방법
JP6978697B2 (ja) * 2018-11-15 2021-12-08 日亜化学工業株式会社 発光装置の製造方法
KR102600963B1 (ko) 2019-01-07 2023-11-13 삼성전자주식회사 디스플레이 장치
US11215661B2 (en) * 2020-05-12 2022-01-04 Globalfoundries U.S. Inc. Cascaded sensing circuits for detecting and monitoring cracks in an integrated circuit
JP6851557B1 (ja) * 2020-05-25 2021-03-31 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
US11335657B2 (en) * 2020-09-16 2022-05-17 International Business Machines Corporation Wafer scale supercomputer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046840A (en) * 1995-06-19 2000-04-04 Reflectivity, Inc. Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6972444B1 (en) * 2003-08-06 2005-12-06 National Semiconductor Corporation Wafer with saw street guide
US7129566B2 (en) * 2004-06-30 2006-10-31 Freescale Semiconductor, Inc. Scribe street structure for backend interconnect semiconductor wafer integration
US7741715B2 (en) 2005-03-14 2010-06-22 Infineon Technologies Ag Crack stop and moisture barrier
CN101714562B (zh) * 2005-11-24 2014-06-25 株式会社理光 半导体晶片
KR100756788B1 (ko) * 2006-07-28 2007-09-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US7960814B2 (en) 2007-08-08 2011-06-14 Freescale Semiconductor, Inc. Stress relief of a semiconductor device
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
US8373254B2 (en) * 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
JP2010074106A (ja) 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
US8022509B2 (en) * 2008-11-28 2011-09-20 United Microelectronics Corp. Crack stopping structure and method for fabricating the same
US8692392B2 (en) 2010-10-05 2014-04-08 Infineon Technologies Ag Crack stop barrier and method of manufacturing thereof

Also Published As

Publication number Publication date
US8692392B2 (en) 2014-04-08
CN102446865B (zh) 2016-10-05
US20120080673A1 (en) 2012-04-05
US10438903B2 (en) 2019-10-08
US9245801B2 (en) 2016-01-26
CN106298740A (zh) 2017-01-04
CN106129002A (zh) 2016-11-16
US9793224B2 (en) 2017-10-17
US20140167225A1 (en) 2014-06-19
CN102446865A (zh) 2012-05-09
US20180012848A1 (en) 2018-01-11
US20160104682A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
DE102011054153A1 (de) Rissstoppbarriere und Verfahren zu deren Herstellung
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102011080066B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008049059B4 (de) Ein Wafer und ein Verfahren zum Vereinzeln eines Wafers
DE102014204600B4 (de) Wafer, integrierter schaltungschip und verfahren zur herstellung eines integrierten schaltungschips
DE102011004238B4 (de) Dichtringstruktur mit Metallpad und Verfahren zu deren Herstellung
DE102009006580B4 (de) Verfahren zur Herstellung integrierter Schaltungen und Verfahren zum Vereinzeln eines Halbleiterwafers
DE102009044597B4 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102011055091B4 (de) Verfahren zur Herstellung eines Chips, Wafer und Abschnitt eines Wafers
DE102013105635B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102013211553A1 (de) Monitorstrukturen und verfahren zu ihrer bildung
DE102010017371A1 (de) Teststrukturen und -verfahren für Halbleiterbauelemente
DE102016118062A1 (de) Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102020113935A1 (de) Dreidimensionale Speichervorrichtung mit einer String-Auswahlleitungs-Gate-Elektrode, die eine Silizidschicht aufweist
DE102016104796A1 (de) Halbleitervorrichtung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4239457A1 (en) Semiconductor wafer structure forming peripheral structure of semiconductor device chip - has insulating layer on surface of substrate with mutually insulated openings which respectively surround device areas on substrate
DE102020119491A1 (de) Halbleitervorrichtungen
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102020110521A1 (de) Vertikale speicherbauelemente und verfahren zu deren herstellung
DE102020118844A1 (de) Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned