DE102014204600B4

DE102014204600B4 - Wafer, integrierter schaltungschip und verfahren zur herstellung eines integrierten schaltungschips

Info

Publication number: DE102014204600B4
Application number: DE102014204600.9A
Authority: DE
Inventors: Achim Gratz; Thimo Schindelar
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-03-14
Filing date: 2014-03-12
Publication date: 2022-06-02
Anticipated expiration: 2034-03-13
Also published as: US20140264767A1; DE102014204600A1; US8970008B2

Abstract

Wafer (100), der Folgendes umfasst:ein Substrat (114);eine Verbindungsschicht (120), die auf dem Substrat (114) ausgebildet ist;eine Passivierungsschicht (122), die auf der Verbindungsschicht (120) ausgebildet ist;mehrere IC-Bereiche (102); undeinen Schnittbereich (104), der zwischen den mehreren IC-Bereichen (102) angeordnet ist,wobei der Schnittbereich (104) einen Zertrennbereich (106), eine Rissstoppstruktur (108, 108a-b), die in der Verbindungsschicht (120) und zwischen einem IC-Bereich (102) und dem Zertrennbereich (106) angeordnet ist, und einen Graben (110, 110a-b), der in der Passivierungsschicht (122) ausgebildet ist und zwischen der Rissstoppstruktur (108, 108a-b) und dem Zertrennbereich (106) angeordnet ist, umfasst, undwobei die Rissstoppstruktur (108, 108a-b) eine erweiterte Metallschicht (112, 112a) umfasst, die sich unter dem Graben (110, 110a-b) und in Richtung des Zertrennbereichs (106) erstreckt.

Description

Technisches Gebiet
Ausführungsformen der Erfindung beziehen sich auf Wafer, integrierte Schaltungschips und Verfahren zur Herstellung derselben, insbesondere auf das Gebiet von mechanischen Zertrennprozessen zum Zertrennen von Wafern, um integrierte Schaltungschips auszubilden.
Hintergrund
Integrierte Schaltungschips können auf der Basis von Wafern hergestellt werden, die bearbeitet werden, um gleichzeitig mehrere integrierte Schaltungen herzustellen. Der Wafer muss zum Erhalten der individuellen integrierten Schaltungschips, die weiteren Bearbeitungsschritten unterzogen werden können, z. B. Kapseln, getrennt oder zertrennt werden. Das Trennen des Wafers in integrierte Schaltungschips kann durch mechanische Zertrennprozesse, beispielsweise durch Sägen des Wafers entlang vordefinierter Sägebahnen, durchgeführt werden. Dies kann entweder das vollständige Durchsägen des Wafers oder das Sägen eines Grabens in eine Oberfläche des Wafers und Brechen des Wafers umfassen.
Die US 2011 / 0 140 245 A1 bezieht sich auf eine Struktur zum Verhindern einer Beschädigung während eines Back-End-Of-Line-Vereinzelungsprozesses und um Verhindern von Fehlern, die auf eine Chipunterbringungswechselwirkung zurückzuführen sind. Ein Halbleiterprodukt umfasst ein Halbleitersubstrat mit einer oberen Oberfläche und einer unteren Oberfläche mit einem Halbleiterchip. Das Halbleitersubstrat hat eine obere Oberfläche und einen Umfang. In dem Chip ist innerhalb des Umfangs eine Barriere ausgebildet. Ein ultra-tiefer Trennungsgraben (UDIT = Ultra Deep Isolation Trench) ist in die Oberseite des Chips geschnitten, der sich zwischen dem Umfang und der Barriere nach unten erstreckt. Eine ILD-Struktur mit Dielektrikum- und Hartmaskenschichten wird vor dem Bilden der Barriere und des UDIT über dem Substrat gebildet. Die ILD-Struktur-Verbindungsstrukturen können neben dem UDIT bis auf das Substrat versenkt sein.
Die EP 1 316 112 B1 bezieht sich auf einen verbesserten Rissunterbrecher für Halbleiterchips. Ein Halbleiterchip umfasst ein Substrat und eine Rissstoppstruktur. Die Rissstruktur umfasst eine erste Leiterbahn, die über dem Substrat angeordnet ist, und mindestens zwei erste Kontakte, die mit dem Substrat und der ersten Leiterbahn verbunden sind. Die mindestens zwei ersten Kontakte sind voneinander beabstandet und erstrecken sich in Längsrichtung entlang einer Länge der ersten Leiterbahn. Eine zweite Leiterbahn ist über einem Teil der ersten Leiterbahn angeordnet, und mindestens zwei zweite Kontakte sind mit der ersten Leiterbahn und der zweiten Leiterbahn verbunden. Die mindestens zwei zweiten Kontakte sind voneinander beabstandet und erstrecken sich in Längsrichtung entlang einer Länge der zweiten Leiterbahn.
Es besteht somit ein Bedarf nach einem verbesserten Wafer, einem verbesserten integrierter Schaltungschip und einem entsprechenden Herstellungsverfahren, um verbesserte Eigenschaften gegenüber Rissbildungen im Substratmaterial zu erhalten.
Ein solcher Bedarf kann durch den Gegenstand der unabhängigen Patentansprüche erfüllt werden. Weiterbildungen des vorliegenden Konzepts sind in den Unteransprüchen definiert.
Zusammenfassung der Erfindung
Ein Wafer umfasst mehrere Bereiche von integrierten Schaltungen (IC) und einen Schnittbereich, der zwischen den mehreren IC-Bereichen angeordnet ist. Der Schnitt umfasst einen Zertrennbereich, eine Rissstoppstruktur, die zwischen einem IC-Bereich und dem Zertrennbereich angeordnet ist, und einen Graben, der zwischen der Rissstoppstruktur und dem Zertrennbereich angeordnet ist, wobei die Rissstoppstruktur eine erweiterte Metallschicht umfasst, die sich über die Rissstoppstruktur hinaus in Richtung des Zertrennbereichs erstreckt.
Figurenliste

1 zeigt eine erste Ausführungsform eines Wafers mit der verbesserten Rissstoppstruktur;
2 zeigt eine weitere Ausführungsform eines Wafers mit der erfindungsgemäßen Splitterstoppstruktur;
3 zeigt eine weitere Ausführungsform eines Wafers gemäß Ausführungsformen der Erfindung;
4(a) zeigt einen linken Abschnitt des Wafers von 3;
4(b) zeigt eine Draufsicht der in 4(a) gezeigten Struktur;
5(a) zeigt denselben Abschnitt des Wafers von 3 wie in 4(a);
5(b) ist eine photographische Darstellung der tatsächlichen Struktur eines Wafers, der die erfindungsgemäße Splitterstoppstruktur beinhaltet;
5(c) zeigt eine weitere photographische Darstellung der Struktur von 5(a) entlang einer Linie von 5(b), die sich grundsätzlich in der Mitte des Splitterbereichs befindet;
6 zeigt noch eine weitere Ausführungsform der Erfindung mit einer zusätzlichen Rissstoppstruktur;
7 zeigt eine weitere Ausführungsform eines Wafers mit der erfindungsgemäßen Struktur zum Stoppen von Rissen und Vermeiden von Splittern;
8 ist eine Draufsicht eines Wafers mit der erfindungsgemäßen Struktur;
9 zeigt einen integrierten Schaltungschip, der durch Trennen eines Wafers erhalten wird, wie er in 8 dargestellt ist;
10 zeigt eine vergrößerte Ansicht eines Eckenabschnitts des in 8 gezeigten Wafers;
11 zeigt eine noch mehr vergrößerte Ansicht des Eckenabschnitts von 10, jedoch mit Konzentration auf eine unterste Metallschicht;
12 zeigt eine noch mehr vergrößerte Ansicht des Eckenabschnitts von 10 jedoch mit Konzentration auf die nächsthöhere Metallschicht; und
13 zeigt eine noch mehr vergrößerte Ansicht des Eckenabschnitts von 10, wobei in einer Überlagerung allgemein die unterste und nächsthöhere Metallschicht gezeigt sind.

Detaillierte Beschreibung von bevorzugten Ausführungsformen
Im Folgenden werden Ausführungsformen der Erfindung im Hinblick auf die begleitenden Zeichnungen beschrieben. Vor dem Beschreiben von Ausführungsformen in weiterem Detail, wird eine Beschreibung über Risse und die Rissausbreitung in Massesilizium und BEOL-Stapeln (BEOL = Back End of Line, hinteres Ende der Produktionslinie) gegeben.
CMOS-Technologien haben herkömmlich eine Dichtungsringstruktur verwendet, die aus zwei konzentrischen Dichtungsringen mit identischer Struktur besteht. Der innere Dichtungsring dient hauptsächlich als Ionen- und Feuchtigkeitsbarriere, während der äußere Dichtungsring als Rissstopp fungiert. Folglich war es gewöhnlich in Ordnung, wenn der andere Dichtungsring während des Zertrennens oder Kapselns beschädigt wurde, solange der innere Dichtungsring intakt blieb.
Der Anstoß für eine Qualität mit „null Defekt“ hat jedoch die Anforderung erzeugt, sicherzustellen, dass sich keine Risse durch den äußeren Dichtungsring während der Lebensdauer des Produkts ausbreiten sollten. Dies wurde wiederum als Anforderung für ein „rissfreies“ Zertrennen interpretiert, was mit anderen Anforderungen für Durchsatz und Zertrennkosten im Widerspruch steht. Da es physikalisch unmöglich ist, einen wirklich rissfreien Prozess mit mechanischem Zertrennen zu haben, bestand die nächste Verteidigungslinie darin, eine Untersuchung anzuordnen und anzufordern, dass der äußere Umfang des Rissstopps vollständig rissfrei ist. Dies macht natürlich den eigentlichen Zweck, in erster Linie einen Rissstopp zu haben, zunichte und wurde bisher nicht mit viel Erfolg erfüllt. Bedeutender wurde nicht bestätigt, dass die optische Untersuchung tatsächlich alle Defekte detektiert, die sich zum inneren Dichtungsring oder zum aktiven Chipbereich ausbreiten können, und ist daher abgesehen von katastrophalen Zertrennergebnissen nicht wirksam.
Diese Situation hat zu vielen fehlgeleiteten Versuchen, Schnittstrukturen über die letzten paar Jahre zu optimieren, mit wenig bis keiner messbaren Verbesserung in der tatsächlichen Zertrennqualität, jedoch mit sehr beträchtlichen Kosten bei verlorener Produktivität und potentieller Ausbeute geführt.
Mechanisches Zertrennen erzeugt immer Risse, da dies der Hauptmechanismus ist, der die Entfernung von Material einleitet. Die grundsätzliche Frage besteht daher nicht darin, wie Risse zu verhindern sind, sondern wie deren Ausbreitung an bestimmten Grenzen vorbei durch Steuern der Risslängenverteilung oder der Rissausbreitungsrichtung gestoppt werden kann. Es ist auch wichtig, zwischen verschiedenen Mechanismen des Reißens zu unterscheiden, da sich jeder Mechanismus durch unterschiedliche Rissinduktions- und Rissausbreitungseigenschaften auszeichnet.
Die Rissinduktion ist mit Mikrohohlräumen verbunden, die sich ansammeln, bis eine Rissspitze und schließlich ein Mikroriss gebildet wird. Bereits existierende Defekte und Inhomogenitäten im Material wirken häufig als Keimbildungszentren für solche Mikrohohlräume und werden daher zu einer Quelle für Mikrorisse.
Die Entwicklung von Mikrorissen zu makroskopischen Rissen wird durch die Rissausbreitung erleichtert. Risse breiten sich in der senkrechten Ebene in Bezug auf den aufgebrachten Spannungsvektor aus. Da während der Ausbreitung des Risses Energie nacheinander freigesetzt wird und das Material geschwächt wird, ändert der Spannungsvektor im Allgemeinen ebenso die Richtung.
Risse, die durch externe Lasten induziert und ausgebreitet werden, können im Prinzip unendlich groß werden, wenn ihre Energie nicht begrenzt werden kann.
Risse in Massesilizium sind am gefährlichsten, da die Ausbreitung entlang Spaltungsebenen (wobei <111 > die vorherrschende Richtung bei Abwesenheit von Versetzungen und Spannungsgradienten ist) mit sehr niedriger Energie stattfindet und daher in Extremfällen aktive Strukturen im Chip erreichen kann. Ein Massesiliziumriss (ein zweidimensionaler Kristalldefekt) ist anfänglich elektrisch inaktiv, bis entweder eine makroskopische Trennung der Rissoberfläche passiert oder der Riss mit elektrischen Ladungen oder Dotierungsmaterialien versehen wird.
Die Mikrorissausbreitungskinetik in kristallinem Silizium ist ein gut untersuchtes Thema, und dennoch immer noch unter aktiver Forschung. Die Schwere dieses Ausbreitungsphänomens nimmt mit der Defektdichte und der Größe von bereits existierenden Rissen zu, aber nicht mit Umgebungsbedingungen wie z. B. Feuchtigkeit (in merklichem Unterschied beispielsweise zu Glas). Es besteht keine Ermüdung in Massesilizium (eine dynamische Ermüdung in sowohl Einkristall- als auch Polykristallsilizium wurde kürzlich berichtet, scheint jedoch mit bereits existierenden Defekten in Beziehung zu stehen), obwohl ermüdungsartige Effekte durch Grenzflächenschichten in Dünnfilmstrukturen eingeführt werden können. Die Ausbreitung von Siliziumrissen ist durch die Tatsache kompliziert, dass Instabilitäten in Abhängigkeit von der Rissausbreitungsgeschwindigkeit existieren, die zu einer Änderung der Spaltungsebene bzw. Ausbreitungsrichtung führen können.
Daher ist es wichtig, sowohl die Dichte als auch die Größe von Mikrorissen zu verringern, um das Potential für die Rissausbreitung in elektrisch aktive Strukturen zu verringern. Dies impliziert, dass sowohl die Rückseite des Chips als auch die Seitenwände so glatt wie möglich und splitterfrei sein sollten.
Risse in BEOL (BEOL = Back End of Line) können in mehreren grundsätzlich unterschiedlichen Weisen passieren. Das Dielektrikum zwischen Metall und die Auskleidungsmaterialien sind sowohl für Masse- als auch Dünnfilmrissmechanismen anfällig. Ferner kann das Verdrahtungsmetall unter der aufgebrachten Spannung sowohl reißen als auch sich plastisch verformen. Alle Grenzflächen zwischen verschiedenen Materialien können schließlich delaminieren. Das Vorkommen von verschiedenen Materialien schafft auch eine reiche Quelle für durch Korrosion induzierte Rissphänomene. Alle diese Mechanismen können Ermüdungsausfälle (durch nicht konstante Last, am häufigsten aufgrund eines thermomechanischen Zyklus induziert) aufzeigen.
Jede Kombination von Anordnungs-, Vorderend- und Hinterendprozessen weist eine unterschiedliche Mischung von Riss- und Delaminierungsprozessen auf, gegen die in irgendeiner Weise geschützt werden muss. Im Allgemeinen impliziert das Implementieren von Gegenmaßnahmen gegen die Rissausbreitung einen inkrementalen Kostenzusatz zum Chip. Daher ist es zwingend, die dominanten Mechanismen der konkreten Technologie oder sogar des Produkts zu bestimmen, um sicherzustellen, dass irgendwelche Milderungsmaßnahmen auf einen relevanten Rissmechanismus mit der richtigen Menge an Toleranz gegen Anordnungs- oder Prozessvariabilität abzielen.
Rissmilderungsstrategien können grob wie folgt kategorisiert werden:

- Die Rissvermeidung bestimmt die maximale Risslänge und hält alle empfindlichen Strukturen weiter als diese Länge (plus einer gewissen Toleranz) von irgendeiner Rissquelle fern.
- Die Rissablenkung ändert die bevorzugte Ausbreitungsrichtung von Rissen, um empfindliche Strukturen zu meiden.
- Die Rissbeendung schafft Strukturen, die genügend Rissenergie freisetzen, um eine weitere Ausbreitung zu stoppen.

Dies impliziert im Allgemeinen Diskontinuitäten (zusätzliche Strukturen) in der Richtung der Rissausbreitung.
Wenn sehr niedrige Ausfallraten angestrebt werden, wird die Rissvermeidung sehr kostspielig aufgrund der Tatsache, dass Risslängenverteilungen typischerweise multimodal und stark endlastig sind. Die Rissablenkung ist häufig durch Funktionsparameter eingeschränkt, die nicht geändert werden können. Erfolgreiche Rissmilderungsmaßnahmen sind eine Kombination dieser drei Strategien. Sowohl die Rissablenkung als auch die Rissbeendung minimieren beispielsweise auch die Risslänge oder Verringern das Ende der Risslängenverteilung.
Aufgrund der mehrlagigen und Mehrmaterialbeschaffenheit der BEOL besteht eine reiche Quelle an Grenzflächen und internen Oberflächen, die die Energie eines Risses freisetzen und daher seine weitere Ausbreitung stoppen können. Die effektivsten Strukturen sind aussparungsartige Anordnungen von mindestens drei verschiedenen Schichten oder Materialien. Dies ist in Kombination mit Anordnungsstrukturen am wirksamsten, die auch Risse vom Chip weg ablenken, indem sie eine bevorzugte Richtung entlang der Sägebahn aufweisen.
Aufgrund der typischen Risslängenverteilung (in Bezug auf die Rissenergie), ist es nützlich, kleine, nicht miteinander verbundene Opferstrukturen am nächsten zu einer Rissquelle vorzusehen, um die meisten (typischen Risse) freizusetzen. Die restlichen Risse mit höherer Energie sollten dann (nachdem sie bereits einige Energie freigesetzt haben) nacheinander Strukturen mit zunehmender Stärke (beispielsweise miteinander verbundene und verflochtene Metallformen) finden, um fortschreitend mehr Energie zu verlieren oder sie entlang der Sägebahn oder in Richtung der Oberfläche abzulenken. Die letzte Verteidigungslinie sollte irgendwelche restlichen Risse beenden, so dass eine Ausbreitung während oder nach dem Kapseln ausgeschlossen werden kann. Dazu müssen diese Strukturen ausreichend verflochten und miteinander verbunden sein, so dass irgendein sich ausbreitender Riss die Richtung mindestens zweimal ändern müsste, um am Rissstopp vorbei zu gelangen.
Folglich können mechanische Zertrennprozesse, wie sie bekannt sind, ein signifikantes Splittern in den Schnittbereichen verursachen, wo beispielsweise elektrische Testmodule angeordnet sein können. Eine Struktur kann beispielsweise eine Polyimidschicht und eine Rissstoppstruktur, die unter der Polyimidschicht angeordnet ist und die als Ablösestopper arbeitet, umfassen. Diese Struktur kann jedoch insofern nachteilig sein, als es nicht möglich ist, die Wirksamkeit der Struktur gegen Splittern zu bewerten. Folglich existieren immer noch Probleme hinsichtlich einer Verringerung der Qualität nach einer Vormontage von integrierten Leiterplatten.
Daher besteht ein Bedarf, eine Methode zu schaffen, die das Erhöhen der Qualität von integrierten Schaltungsvorrichtungen nach dem Vollenden von deren Vormontage ermöglicht. Ferner existiert ein Bedarf, die Schnittkonstruktion und/oder die Chipdichtungsringkonstruktion im Hinblick auf das vorstehend erwähnt Splitterproblem weiter zu optimieren.
Gemäß Ausführungsformen schafft die vorliegende Erfindung eine Methode, die die Beständigkeit gegen Splittern verbessert und dadurch die Qualität der Vorrichtungen nach dem Trennen derselben in integrierte Schaltungschips verbessert durch Schaffen eines Grabens zusätzlich zur Rissstoppstruktur, beispielsweise eines Passivierungsgrabens, der zwischen der Rissstoppstruktur und dem Zertrennbereich des Wafers angeordnet ist. Außerdem ist eine Metallschicht der Rissstoppstruktur so ausgebildet, dass sie sich über die Rissstoppstruktur hinaus in Richtung des Grabens erstreckt. Gemäß Ausführungsformen kann sich die Metallschicht derart erstrecken, dass ihre erweiterte Kante vertikal mit dem Graben zusammenfällt.
Gemäß Ausführungsformen ist die Metallschicht durch Kontakte an die darunterliegende Struktur, beispielsweise an das darunterliegende Substrat, genagelt, um ein Abheben der Metallschicht vom Substrat während eines Zertrennprozesses zu verhindern.
Ein Wafer, der mit der erweiterten Metallschicht und dem zusätzlichen Graben versehen ist, schafft eine Struktur, die die strukturelle Integrität am jeweiligen Abschnitt schwächt, so dass sich seitlich ausbreitende Risse im Wesentlichen senkrecht zur Oberfläche des Substrats abgelenkt werden, so dass das Splittern stoppt, bevor der Polyimidbereich oder die Polyimidkante erreicht ist. Folglich werden elektrische integrierte Schaltungen, die unter der Polyimidschicht angeordnet sein können, vor Defekten aufgrund von Splittern im Schnittbereich geschützt. Ferner kann der Bereich zwischen der Kante der Polyimidschicht und dem Graben als Untersuchungs-/Ausmusterungsbereich verwendet werden, und auf der Basis einer Untersuchung dieses Bereichs kann festgestellt werden, ob der getrennte Chip Beschädigungen ausgesetzt wurde, die sich über die Rissstoppstruktur und die Dichtungsringstruktur hinaus in Richtung des Inneren der Chipstruktur erstrecken.
Gemäß weiteren Ausführungsformen kann ein weiteres Rissstoppmuster oder eine weitere Rissstoppstruktur unter dem Graben vorgesehen werden. Dies ermöglicht es, Risse mit hoher Energie noch zuverlässiger zu stoppen, ohne mehr Fläche zu verbrauchen, da die Breite der Rissstoppstruktur so ausgelegt ist, dass sie im Wesentlichen dieselbe wie die Breite des Grabens ist.
1 zeigt eine erste Ausführungsform eines Wafers mit der vorstehend beschriebenen verbesserten Rissstoppstruktur. Ein Abschnitt eines Wafers 100 ist dargestellt, insbesondere eine Querschnittsansicht durch den Wafer 100 in einer Position zwischen zwei benachbarten Bereichen 102 von integrierten Schaltungen (IC). Zwischen den integrierten Schaltungsbereichen 102 ist ein Schnittbereich 104 angeordnet. Der Schnittbereich 104 umfasst einen Zertrennbereich 106, der der Bereich ist, in dem ein Trennwerkzeug, beispielsweise eine Zertrennklinge oder ein Laserstrahl, auf den Wafer 100 zum Trennen des Wafers 100 gerichtet wird, wodurch die IC-Chips mit den jeweiligen IC-Bereichen 102 erzeugt werden. Der Schnittbereich umfasst ferner Rissstoppstrukturen 108a, 108b, die zwischen den IC-Bereichen 102 und dem Zertrennbereich 106 angeordnet sind. Ferner umfasst der Schnittbereich 104 einen Graben 110a, 110b, der zwischen dem Zertrennbereich 106 und der Rissstoppstruktur 108a, 108b angeordnet ist. Die Rissstoppstruktur 108a, 108b umfasst eine Metallschicht 112, die sich über die Rissstoppstruktur 108a, 108b hinaus in Richtung des Zertrennbereichs 106 erstreckt. Die Metallschicht 112 umfasst eine Erweiterung 112a, die sich über die Struktur 108a, 108b hinaus in Richtung des Zertrennbereichs 106 erstreckt.
Der Graben 110a, 110b ist in der Passivierungsschicht 122 ausgebildet und kann auch als „Passivierungsgraben“ bezeichnet werden. Die Gräben 110a, 110b können durch Ätzen einer Nut unter Verwendung von bekannten Lithographieprozessen oder durch andere bekannte Prozesse ausgebildet werden. Der Graben 110a, 110b erstreckt sich durch die ganze Dicke der Passivierungsschicht 122, wodurch eine obere Oberfläche der Verbindungsschicht 120 freigelegt ist. Der erweiterte Abschnitt 112a der Metallschicht 112 erstreckt sich unter dem Graben 110a, 110b. Er kann sich derart erstrecken, dass eine Kante der Erweiterung 112a der Metallschicht 112, die dem Zertrennbereich 106 zugewandt ist, vertikal mit einer inneren Grabenwand des Grabens 110a, 110b, die auch dem Zertrennbereich zugewandt ist, übereinstimmt.
Der Wafer umfasst ein Halbleitersubstrat 114, beispielsweise ein Siliziumsubstrat, mit einer ersten oder vorderen Oberfläche 116 und einer zweiten oder hinteren Oberfläche 118, die zur vorderen Oberfläche 116 entgegengesetzt ist. Der Wafer 100 umfasst ferner eine Verbindungsschicht 120. In den IC-Bereichen 102 sind Elemente von integrierten Schaltungen ausgebildet. Im Substrat 114 können beispielsweise Diffusionsbereiche oder dergleichen zum Definieren von integrierten Schaltungselementen oder eines Teils davon ausgebildet sein, wohingegen weitere Elemente wie Metallisierungsstrukturen und dergleichen in der Verbindungsschicht ausgebildet sein können.
Auf einer Oberfläche der Vorrichtungsschicht 102, die vom Substrat 114 abgewandt ist, ist eine Passivierungsschicht 122 ausgebildet. Eine Metallschicht 124 ist auf der Passivierungsschicht angeordnet. Obwohl als kontinuierlich über den IC-Bereich ausgebildet gezeigt, kann die Metallschicht innerhalb des IC-Bereichs diskontinuierlich ausgebildet sein. Die Metallschicht 124 ist von einer Polyimidschicht 126 bedeckt. Die Passivierungsschicht 126 ist auf dem Wafer 100 in den IC-Bereichen 102 und auch im Schnittbereich 104 vorgesehen. Die Metallschicht 124 ist nur in den IC-Bereichen 102 vorgesehen. Die Polyimidschicht 126 erstreckt sich von den IC-Bereichen 102 in den Schnittbereich 106. Die Polyimidschicht 126 kann in einem Abstand von den Gräben 110a, 110b enden, so dass der Abstand zwischen der Polyimidschichtkante 126a und dem Graben 110a, 110b kleiner ist als der Abstand zwischen der Polyimidschichtkante 126a und dem Beginn des IC-Bereichs 102 oder der Metallschichtkante 124a. In dem Bereich zwischen der Metallschicht 124 und der Polyimidschichtkante 126a können gemäß Ausführungsformen elektrische Testmodule zum Testen der im IC-Bereich 102 vorgesehenen IC angeordnet sein.
Die Rissstoppstrukturen 108a und 108b sind in der Verbindungsschicht 120 ausgebildet. Jede der Rissstoppstrukturen 108a, 108b ist durch eine gestapelte Metallschichtstruktur 128a, 128b ausgebildet, wobei jede Struktur zwei Spalten von vier gestapelten Metallschichten umfasst, die durch jeweilige Kontaktlöcher (nicht dargestellt) miteinander verbunden sind. Die Metallschichten umfassen die Metallschicht 112 und zusätzliche Metallschichten 130a bis 130c. Die unterste Schicht 112 ist an der Oberfläche 116 des Substrats 114 durch jeweilige Kontakte 132 befestigt. Der erweiterte Abschnitt 112a ist zum Verhindern eines Abhebens dieser Schichten von der Substratoberfläche 116 auch durch die Kontakte 132 am Substrat 114 befestigt oder an dieses genagelt.
Mittels der vorstehend beschriebenen Konstruktion des Schnittbereichs 104 mit den erweiterten Abschnitten 112a und den Gräben 110a, 110b wird die strukturelle Integrität in diesem Teil der Vorrichtungsschicht 102 geschwächt, so dass sich seitlich ausbreitende Risse, die während des Zertrennens erzeugt werden können, im Wesentlichen senkrecht zur Oberfläche 116 des Substrats abgelenkt werden und das Splittern vor der Polyimidschichtkante 126a stoppt.
Ferner umfasst der Wafer 100 Dichtungsringstrukturen 134, die unter den Metallschichten 124 benachbart zu den jeweiligen Rissstoppstrukturen 108a, 108b angeordnet sind. Die Dichtungsringe 134 können herkömmlich sein und sind aus mehreren gestapelten Metallringen ausgebildet, die den mittleren Bereich des IC-Bereichs 102 umgeben. Die Dichtungsringstrukturen 134 umfassen vier Metallschichten 136a bis 136d und die untersten Schichten 136a sind am Substrat 114 durch jeweilige Kontakte 138 befestigt. Ferner kann im Schnittbereich 104 eine PCM-Kontaktstelle 140 (PCM; Prozesssteuer-Überwachungseinrichtung) angeordnet sein.
In der Ausführungsform von 1 kann die Abmessung des Schnittbereichs 104 zwischen 20 µm und 200 µm Mikrometer oder insbesondere zwischen 80 µm und 100 µm, wie beispielsweise 90 µm sein. Der Abstand zwischen den zwei Gräben 110a, 110b kann zwischen 10 µm und 170 µm und insbesondere zwischen 45 µm und 75 µm oder noch bevorzugter zwischen 55 µm und 65 µm liegen. Der Abstand von der Metallschichtkante 124a, die dem Zertrennbereich zugewandt ist, zur Grabenwand, die dem Zertrennbereich 106 zugewandt ist, kann zwischen 5 µm und 40 µm und bevorzugter zwischen 21 µm und 17 µm liegen. Der Abstand zwischen der Metallschichtkante 124a und der Polyimidschichtkante 126a kann zwischen 4 µm und 38 µm und bevorzugter zwischen 8 µm und 12 µm liegen. Der Bereich, in dem der Dichtungsring 134 angeordnet ist, kann zwischen 15 µm und 20 µm liegen.
2 zeigt eine weitere Ausführungsform eines Wafers mit der erfindungsgemäßen Splitterstoppstruktur. Die Struktur des Wafers 100 ist ähnlich zu jener von 1, insbesondere im Hinblick auf die Rissstoppstruktur 108 und den Graben 110. Im Vergleich zu 1 ist der Schnittbereich 104 breiter und umfasst einen Zertrennbereich 106, der in einen Sägebereich 106a und einen PCM-Bereich 106b aufgetrennt ist. Die Abmessungen können abgesehen vom breiteren Schnittbereich 104 zu denjenigen von 1 ähnlich sein.
3 zeigt eine weitere Ausführungsform eines Wafers 100 gemäß Ausführungsformen der Erfindung. Der in 3 dargestellte Wafer ist zu jenem von 2 ähnlich, außer dass die Gräben 110a, 110b sich durch die Passivierungsschicht 122 in die obere Oberfläche der Verbindungsschicht 120 erstrecken. Unter der PCM-Kontaktstelle 140 ist außerdem eine gestapelte Metallschichtstruktur 142 vorgesehen. Im Sägebereich 106a ist eine Sägebahn 144 schematisch dargestellt, wodurch in der Figur angegeben ist, wo die Trennung, z. B. mittels eines Sägeblatts, stattfindet.
Im Hinblick auf 4 und 6 werden die Effekte der erfindungsgemäßen Splitterstoppstruktur genauer beschrieben. Die Schwächung der strukturellen Integrität der Verbindungsschicht und das Umlenken eines sich seitlich ausbreitenden Risses, so dass er im Wesentlichen senkrecht zur Oberfläche des Substrats abgelenkt wird, werden so beschrieben, dass das Splittern stoppt, bevor die Polyimidschichtkante erreicht ist.
4(a) zeigt einen linken Abschnitt des Wafers 100 von 3. Die Sägebahn 144 ist auch dargestellt. Die untere Metallschicht 112 der Rissstoppstruktur 108a kann an der Oberfläche 116 des Substrats 114 mittels der Kontakte 132 montiert sein, so dass die Schicht 112 im Gegensatz zu der in 3 gezeigten Ausführungsform in einem Abstand von der oberen Oberfläche 116 des Substrats 114 angeordnet ist. In 4(a) ist das Trennen des Wafers entlang der Sägebahn 144 gezeigt, das zu einem Riss führen kann, der schematisch durch die gestrichelte Linie 146 dargestellt ist. Aufgrund der erfindungsgemäßen Struktur mit dem Graben 110a und der erweiterten Metallschicht 112 ist die strukturelle Integrität in diesem Teil des Wafers geschwächt, so dass der Riss 146 sich am Beginn seitlich ausbreitet, wie durch den Pfeil 148 dargestellt ist, jedoch der Riss dann beginnt, sich in einer zur Oberfläche 116 des Substrats im Wesentlichen senkrechten Richtung auszubreiten, wie durch den Pfeil 150gezeigt ist, und schließlich am Graben 110a endet. Der Riss 146 führt zu einem Splittern im Bereich 152 der Verbindungsschicht 120, die während des Trennens des Wafers weggesplittert wird.
4(b) zeigt eine Draufsicht der in 4(a) gezeigten Struktur und es ist zu sehen, dass ein Riss, der sich von der Sägebahn 144 erstreckt, zu einem Splitter-/Ablösebereich 154 führt, der aufgrund der erfindungsgemäßen Struktur von der rechten Kante der in 4(a) gezeigten Struktur nach oben zum Graben 110a ansteigt und am Graben 110 endet, so dass der Splitterbereich 154 stoppt, bevor die Polyimidschichtkante 126a erreicht ist.
5(a) zeigt denselben Abschnitt des Wafers 100 von 3 wie in 4(a). 5(b) ist eine photographische Darstellung der tatsächlichen Struktur eines Wafers mit der erfindungsgemäßen Splitterstoppstruktur. 5(c) zeigt eine weitere photographische Darstellung der Struktur von 5(a) entlang einer Linie von 5(b), die sich grundsätzlich in der Mitte des Splitterbereichs 154 befindet. Aus 5(b) und 5(c) ist zu sehen, dass das Splittern 154 angesichts der erfindungsgemäßen Struktur am Graben 110a stoppt und die Polyimidschichtkante 126a nicht erreicht.
6 zeigt noch eine weitere Ausführungsform der Erfindung. 6 zeigt einen Wafer 100 ähnlich zu jenem von 3, außer dass der Zertrennbereich nun zusätzlich zum Sägebereich 106a und zum PCM/RCM-Bereich 106b einen zusätzlichen RCM/PCM-Bereich 106c umfasst. Beide Bereiche 106b und 106c umfassen PCM-Kontaktstellen 140a und 140b und zusätzliche Metallschichtstrukturen 142a und 142b unter den PCM-Kontaktstellen sind in der Verbindungsschicht 120 ausgebildet. Im Gegensatz zu der Ausführungsform von 3 erstreckt sich die Schicht 112 der jeweiligen Rissstoppstrukturen 108a und 108b über die Rissstoppstruktur hinaus in Richtung des Zertrennbereichs 106a, so dass ihre Kante, die dem Zertrennbereich 106a zugewandt ist, den Bereich unter dem Graben 110a und 110b nicht erreicht.
Gemäß der in 6 gezeigten Ausführungsform ist eine zusätzliche Rissstoppstruktur oder ein zusätzliches Rissstoppmuster 160a und 160b in der Verbindungsschicht 120 unter den jeweiligen Gräben 110a und 110b ausgebildet. Jede der zusätzlichen Rissstoppstruktur 160 ist durch eine gestapelte Schichtstruktur mit den Metallschichten 162a bis 162c ausgebildet. Die unterste Schicht 162a ist an der Oberfläche des Substrats 114 durch Kontakte befestigt. Ferner sind die Metallschichten 160a bis 160c der zusätzlichen Rissstoppstruktur 160 wie die Metallschichten der anderen gestapelten Metallschichtstrukturen z. B. durch Kontaktlöcher elektrisch verbunden. Es wird angemerkt, dass auch die gestapelten Metallschichtstrukturen, die in der vorangehenden Figur dargestellt sind, elektrisch miteinander verbunden sein können, z. B. auch durch Kontaktlöcher. In 6 erstreckt sich der Graben 110a, 110b durch die Passivierungsschicht 120 in die Verbindungsschicht. Ferner kontaktiert die Metallschicht 124 eine oberste Schicht der jeweiligen Dichtungsringstruktur.
Die Bereitstellung des zusätzlichen Rissstoppmusters 160 unter dem Passivierungsgraben 110 ermöglicht es, Risse mit höherer Energie, d. h. Risse, die wahrscheinlicher gerade am Graben 110 vorbei laufen, noch zuverlässiger zu stoppen, ohne mehr Fläche zu verbrauchen, da die Breite der Rissstoppstruktur so ausgelegt ist, dass sie im Wesentlichen dieselbe wie die Breite des Passivierungsgrabens ist.
7 zeigt eine weitere Ausführungsform eines Wafers mit der erfindungsgemäßen Struktur zum Stoppen von Rissen und Vermeiden von Splittern. Der in 7 gezeigte Wafer weist grundsätzlich dieselbe Struktur wie jene von 6 auf, außer dass andere Typen von PCM/RCM-Bereichen als im Schnittbereich 104 angeordnet gezeigt sind. Hier sind die PCM-Strukturen beispielhaft unter der Passivierungsschicht 122 verborgen und sind durch lithographisch ausgebildete Metallstapel 170a, 170b ausgebildet. Sie bilden beispielsweise optische PCM-Strukturen. Die Sägebahn 144 im Zertrennbereich 106 ist in dem Bereich zwischen den lithographisch ausgebildeten Metallstapeln 170a, 170b definiert oder sie kreuzen dieselbe.
8 ist eine Draufsicht eines Wafers 100, die mehrere IC-Bereiche 102 darstellt, die durch jeweilige Schnittbereiche 104 voneinander getrennt sind, einschließlich der jeweiligen Gräben 110, die die IC-Bereiche 102 umgeben. Ferner sind die Dichtungsringe 134 und die Zertrennbereiche 106 angegeben.
9 zeigt einen integrierten Schaltungschip 200, der durch Trennen eines Wafers, wie er in 8 dargestellt ist, im Zertrennbereich 106 erhalten wird. Die integrierte Schaltung IC ist schematisch innerhalb des Dichtungsrings 134 angeordnet dargestellt. Der IC-Chip 200 umfasst die Merkmale, die vorstehend im Einzelnen beschrieben wurden, und der Zertrennprozess führt an den Ecken eines Umfangs des IC-Chips 200 zu weggesplitterten Bereichen 152. Aufgrund der Bereitstellung der erfindungsgemäßen Struktur zum Stoppen von Splitterbereichen wird jedoch vermieden, dass der Splitterbereich die Kante 126a der Polyimidschicht 126 erreicht.
Im Obigen wurden Ausführungsformen beschrieben, gemäß denen sich die Schicht 112 unter einem Graben in einer solchen Weise erstreckt, dass die Kante der Schicht, die dem Zertrennbereich zugewandt ist, und die Grabenwand, die dem Zertrennbereich zugewandt ist, vertikal übereinstimmen. Die Erfindung ist jedoch nicht auf solche Ausführungsformen begrenzt, vielmehr kann sich die Schicht 112 in einer solchen Weise erstrecken, dass sie nur teilweise mit dem Graben überlappt oder sich geringfügig über den Graben in Richtung des Zertrennbereichs erstreckt.
In der Ausführungsform, die die Bereitstellung der zusätzlichen Rissstoppstruktur beschreibt, wurden ferner die Metallschicht der zusätzlichen Rissstoppstruktur und die Metallschicht der Rissstoppstruktur als separate Metallschichten beschrieben, gemäß Ausführungsformen können jedoch die Rissstoppstruktur und die zusätzliche Rissstoppstruktur eine gemeinsame untere Metallschicht umfassen, so dass die Metallschicht 112 der Rissstoppstruktur sich in einer solchen Weise erstreckt, dass sie auch einen Teil der zusätzlichen Rissstoppstruktur bildet.
Gemäß Ausführungsformen der Erfindung wird ein Verfahren zur Herstellung eines integrierten Schaltungschips, wie er in 9 dargestellt ist, gelehrt. Gemäß dem Herstellungsverfahren wird ein Wafer, wie in einer der vorstehend beschriebenen Ausführungsformen beschrieben, bereitgestellt und in einem Zertrennbereich zertrennt, um die jeweiligen IC-Bereiche in separate IC-Chips zu trennen, beispielsweise wie in 9 dargestellt, und das Zertrennen kann durch Sägen des Wafers entlang einer Sägebahn durchgeführt werden.
10 zeigt eine vergrößerte Ansicht eines Eckenabschnitts des beispielsweise in 8 gezeigten Wafers.
11 bis 13 zeigen eine noch mehr vergrößerte Ansicht des Eckenabschnitts von 10. Insbesondere ist in 11 nur ein Unterabschnitt von 10 gezeigt. Dieser Unterabschnitt konzentriert sich darauf, eine beispielhafte Implementierung der zusätzlichen Rissstoppstruktur 160 zu zeigen. In der Ausführungsform von 11 bis 13 ist die zusätzliche Rissstoppstruktur 160 entlang der Breitenrichtung, d. h. einer Richtung quer zur Längsrichtung der zusätzlichen Rissstoppstruktur 160 und Krümmungslinien und so weiter, in drei Unterstrukturen aufgeteilt: beginnend von der Seitenkante der zusätzlichen Rissstoppstruktur 160, die dem Zertrennbereich zugewandt ist, eine erste Unterstruktur 180, eine zweite Unterstruktur 182 und eine dritte Unterstruktur 184. Die erste Unterstruktur 180 liegt am nächsten zum Zertrennbereich 106 (in 10 bis 13 nicht gezeigt) und umfasst eine oder mehrere diskontinuierliche (gestrichelte) Metallleitungsstapel 186a und 186b, wobei in 13 zwei solche Metallleitungsstapel 186a und 186b beispielhaft sich parallel zueinander entlang des Zertrennbereichs erstreckend gezeigt sind. Jeder Metallleitungsstapel 186a, b umfasst eine diskontinuierliche (gestrichelte) Metallleitung pro Metallschicht, d. h. der Metallleitungsstapel 186a umfasst eine diskontinuierliche Metallleitung 188a in der Metallschicht 162a und darüber eine diskontinuierliche Metallleitung 188b in der Metallschicht 162b, und ebenso umfasst der Metallleitungsstapel 186b eine diskontinuierliche Metallleitung 190a in der Metallschicht 162a und eine diskontinuierliche Metallleitung 190b in der Metallschicht 162b. Jede Metallleitung 188a, b und 190a, b besteht aus Metallstreifen 192, die durch jeweilige Spalte 194 voneinander beabstandet sind. Innerhalb jeder Metallschicht 162a und 162b sind die Streifen 192 und Spalte 194 der parallelen Metallleitungen 188 und 190 relativ zueinander verlagert angeordnet, d. h. der Spalt einer Metallleitung ist in der Längsrichtung neben einem Metallstreifen der benachbarten Metallleitung angeordnet und umgekehrt. Dasselbe gilt in der Schichtstapelrichtung, d. h. in der senkrechten Schichtrichtung: innerhalb eines Metallleitungsstapels 186a und 186b sind die Spalte 194 einer Metallleitung wie z. B. 188a in der Längsrichtung neben einem Metallstreifen 192 der Metallleitung desselben Metallleitungsstapels in der benachbarten Metallschicht angeordnet und umgekehrt. Mit anderen Worten, die Streifen 192 von benachbarten, hinsichtlich der Metallschichten oder seitlich, diskontinuierlichen Metallleitungen sind relativ zueinander phasenverschoben angeordnet.
Innerhalb der ersten Unterstruktur 180 sind die Metallleitungen innerhalb der verschiedenen Metallschichten nicht über Kontaktlöcher miteinander verbunden. Sie sind voneinander isoliert. Im Unterschied dazu besteht die zweite Unterstruktur 182 aus einem oder mehreren Metallleitungsstapeln 196 (nur einer ist in 11 bis 13 als Beispiel gezeigt), deren diskontinuierliche Metallleitungen 198a und 198b innerhalb eines Metallleitungsstapels 198b über Kontaktlöcher 200 miteinander verbunden sind. Genauer sind innerhalb eines Metallleitungsstapels 196 die Streifen 192 einer diskontinuierlichen Metallleitung 198b in der Längsrichtung relativ zu den Metallstreifen der diskontinuierlichen Metallleitung 198a, die innerhalb der benachbarten Metallschicht 162a angeordnet ist, phasenverschoben oder verlagert angeordnet, so dass jedoch die Metallstreifen 192 dieser Metallleitungen 198a, b in der Schichtstapelrichtung übereinander liegen, so dass sie über Kontaktlöcher in jeder Hinter- und Vorderendposition jedes Metallstreifens 192 miteinander verbunden sind.
Obwohl die Metallstreifen 192 innerhalb der ersten Unterstruktur 180 in beiden Dimensionen, d. h. seitlich sowie vertikal, getrennt sind und die Metallstreifen der zweiten Unterstruktur 182 lediglich vertikal miteinander verbunden sind, d. h. innerhalb eines Metallleitungsstapels 196, existieren in der dritten Unterstruktur 184 folglich Verbindungen zwischen seitlich benachbarten Metallleitungsstapeln 202a, 202b, 202c und 202d in beiden Dimensionen, d. h. seitlich sowie vertikal. 11 bis 13 zeigen beispielhaft die dritte Unterstruktur 184 als aus vier Metallleitungsstapeln 202a bis 202d bestehend, die sich parallel zueinander entlang des Zertrennbereichs auf einer Seite der zusätzlichen Rissstoppstruktur 160 erstrecken, die vom Zertrennbereich abgewandt ist. Irgendeine andere Anzahl könnte jedoch ebenso verwendet werden. Wiederum umfasst jeder Metallleitungsstapel 202a bis 202d eine diskontinuierliche Metallleitung pro Metallschicht 162a und 162b. Im Fall der dritten Unterstruktur 184 sind jedoch die Streifen 192 einer diskontinuierlichen Metallleitung wie z. B. 204a durch einen Spalt 194 einer benachbarten diskontinuierlichen Metallleitung 204b, die innerhalb derselben Metallschicht 162a angeordnet ist, aber zu einem seitlich benachbarten Metallleitungsstapel 202b gehört, mit den Metallstreifen 192 der übernächsten diskontinuierlichen Metallleitung 204c des übernächsten Metallleitungsstapels 202c verbunden. Dazu verbinden innerhalb jeder Metallschicht 162a und 162b sich quer erstreckende Metallleisten 206 innerhalb der jeweiligen Metallschicht Metallstreifen 192 von diskontinuierlichen Metallleitungen von Metallleitungsstapeln über Spalte 194 von Metallleitungen derselben Metallschicht, die zu einem Metallleitungsstapel gehört, der dazwischen angeordnet ist. Von einer Metallschicht zur nächsten sind wieder die Positionen von Metallleisten 206 und entsprechenden Spalten relativ zueinander entlang der Längsrichtung verlagert. Kontaktlöcher 200 verbinden die Metallstreifen 192 und die Metallleisten 206 der dritten Unterstruktur 186 über die Metallschichten miteinander. Wie in 11 bis 13 gezeigt, können die Kontaktlöcher derart angeordnet sein, dass jeder einfach verbundene Bereich, der aus zwei Metallstreifen 192 von verschiedenen Metallleitungsstapeln besteht, aber innerhalb derselben Metallschicht angeordnet ist, und die Metallleiste 206, die dieselben verbindet (in 11 und 12 als I-förmige Bereiche sichtbar), mit drei einfach verbundenen Metallbereichen der dritten Unterstruktur einer benachbarten Metallschicht verbunden ist.
Es sollte beachtet werden, dass, obwohl 11 bis 13 sich nur auf zwei Metallschichten 162a und 162b konzentriert haben, die zusätzliche Rissstoppstruktur 160 innerhalb einer höheren Anzahl von Metallschichten ausgebildet sein kann, wie bereits beispielsweise in 6 dargestellt. Überdies zeigten 11 bis 13 lediglich beispielhaft die untersten Metallschichten als beim Ausbilden der zusätzlichen Rissstoppstruktur 160 beteiligt, aber natürlich kann eine andere Teilmenge der Metallschichten auch verwendet werden.
Die zusätzliche Rissstoppstruktur 160, wie in der Ausführungsform von 11 bis 13 dargestellt, ist beim Verhindern, dass Risse, die zufällig nicht abbiegen, um den Graben 110 zu erreichen, beispielsweise die Rissstoppstruktur 108 erreichen, sehr effektiv. Insbesondere kann der Bereich 208, der sich unmittelbar benachbart zur zusätzlichen Rissstoppstruktur 160 auf der Seite erstreckt, die dem IC-Bereich 102 zugewandt ist, beispielsweise als Bereich dienen, der beispielsweise eine optische Prüfung ermöglicht, ob es irgendeinem Riss gelungen ist, die zusätzliche Rissstoppstruktur zu passieren, und das Ergebnis dieser Prüfung kann verwendet werden, um zu entscheiden, ob der jeweilige Chip verworfen werden muss oder nicht.
Obwohl einige Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog stellen im Zusammenhang mit einem Verfahrensschritt beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Elements oder Merkmals einer entsprechenden Vorrichtung dar.

Claims

Wafer (100), der Folgendes umfasst: ein Substrat (114); eine Verbindungsschicht (120), die auf dem Substrat (114) ausgebildet ist; eine Passivierungsschicht (122), die auf der Verbindungsschicht (120) ausgebildet ist; mehrere IC-Bereiche (102); und einen Schnittbereich (104), der zwischen den mehreren IC-Bereichen (102) angeordnet ist, wobei der Schnittbereich (104) einen Zertrennbereich (106), eine Rissstoppstruktur (108, 108a-b), die in der Verbindungsschicht (120) und zwischen einem IC-Bereich (102) und dem Zertrennbereich (106) angeordnet ist, und einen Graben (110, 110a-b), der in der Passivierungsschicht (122) ausgebildet ist und zwischen der Rissstoppstruktur (108, 108a-b) und dem Zertrennbereich (106) angeordnet ist, umfasst, und wobei die Rissstoppstruktur (108, 108a-b) eine erweiterte Metallschicht (112, 112a) umfasst, die sich unter dem Graben (110, 110a-b) und in Richtung des Zertrennbereichs (106) erstreckt.
Wafer (100) nach Anspruch 1, wobei sich die erweiterte Metallschicht (112, 112a) in einen Bereich zwischen der Rissstoppstruktur (108, 108a-b) und dem Graben (110, 110a-b) erstreckt.
Wafer (100) nach Anspruch 2, der ferner eine weitere Rissstoppstruktur (160, 160a-b) umfasst, die unter dem Graben (110, 110a-b) angeordnet ist.
Wafer (100) nach Anspruch 3, wobei die Rissstoppstruktur (108, 108a-b) mindestens eine Metallschicht (112, 130) umfasst und wobei die Metallschichten (112, 130) der Rissstoppstruktur (108, 108a-b) und der weiteren Rissstoppstruktur (160, 160a-b) kontinuierlich oder diskontinuierlich sind.
Wafer (100) nach Anspruch 4, wobei die weitere Rissstoppstruktur (160, 160a-b) in einer Richtung, die vom Zertrennbereich (106) zum IC-Bereich (102) zeigt, in eine erste, eine zweite und eine dritte Unterstruktur (180, 182, 184) aufgeteilt ist, von denen die erste Unterstruktur (180) in der Reihe aus diskontinuierlichen Metallleitungen (186a-b) besteht, die aus Metallstreifen bestehen, die zwischen den Metallschichten und innerhalb der Metallschichten isoliert sind, wobei die zweite Unterstruktur (182) in der Reihe aus Metallstreifen besteht, die über Kontaktlöcher über Metallschichten hinweg miteinander verbunden sind, und die dritte Unterstruktur (184) in der Reihe aus Metallstreifen besteht, die sowohl über Kontaktlöcher, über Metallschichten hinweg als auch über sich seitlich erstreckende Metallleisten innerhalb Metallschichten miteinander verbunden sind.
Wafer (100) nach einem der vorhergehenden Ansprüche, wobei die erweiterte Metallschicht (112, 112a) der Rissstoppstruktur (108, 108a-b) und der Graben (110, 11 0a-b) derart angeordnet sind, dass ein Grabenwandabschnitt, der dem Zertrennbereich (106) zugewandt ist, vertikal mit einer Kante der erweiterten Metallschicht (112, 112a), die dem Zertrennbereich (106) zugewandt ist, übereinstimmt.
Wafer (100) nach Anspruch 6, der eine weitere Rissstoppstruktur (160) mit einem Teil der erweiterten Metallschicht (162a-c) umfasst, der unter dem Graben (110, 11 0a-b) angeordnet ist.
Wafer (100) nach einem der Ansprüche 1 bis 7, wobei die erweiterte Metallschicht (162a-c) befestigt ist, um ein Abheben derselben zu verhindern.
Wafer (100) nach einem der Ansprüche 1 bis 8, wobei die erweiterte Metallschicht (112, 112a) am Substrat (114) durch einen Kontakt (132) befestigt ist, um zu verhindern, dass die erweiterte Metallschicht (112, 112a) vom Substrat (114) abgehoben wird.
Wafer (100) nach einem der vorhergehenden Ansprüche, wobei sich der Graben (110, 110a-b) nicht zum Substrat (114) erstreckt.
Wafer (100) nach Anspruch 9 oder 10, wobei die Verbindungsschicht (120) eine Passivierungsschicht (122) umfasst und wobei der Graben (110, 110a-b) nur in der Passivierungsschicht (122) ausgebildet ist oder sich durch die Passivierungsschicht (122) in Richtung des Substrats (114) erstreckt.
Wafer (100) nach einem der Ansprüche 1 bis 11, wobei die Rissstoppstruktur (108, 108a-b) mehrere gestapelte Metallschichten (130a-c) umfasst, die durch jeweilige Kontaktlöcher verbunden sind.
Wafer (100) nach einem der Ansprüche 1 bis 12, der einen Dichtungsring (134) umfasst, der um einen IC-Bereich (102) angeordnet ist.
Wafer (100) nach einem der Ansprüche 1 bis 13, wobei die Rissstoppstruktur (108, 108a-b) strukturiert ist, um eine strukturelle Integrität eines Bereichs zwischen der Rissstoppstruktur (108, 108a-b) und dem Zertrennbereich (106) zu schwächen, so dass sich seitlich ausbreitende Risse im Wesentlichen senkrecht zu einer Oberfläche des Wafers (100) abgelenkt werden.
Wafer (100), der Folgendes umfasst: ein Substrat (114); eine Verbindungsschicht (120), die auf dem Substrat (114) ausgebildet ist; eine Passivierungsschicht (122), die auf der Verbindungsschicht (120) ausgebildet ist; mehrere IC-Bereiche (102); und einen Schnittbereich (104), der zwischen den mehreren IC-Bereichen (102) angeordnet ist, wobei der Schnittbereich (104) einen Zertrennbereich (106), eine Rissstoppstruktur (108, 108a-b), die in der Verbindungsschicht (120) und zwischen einem IC-Bereich (102) und dem Zertrennbereich (106) angeordnet ist, und einen Graben (110, 110a-b), der sich durch die Passivierungsschicht (122) erstreckt und zwischen der Rissstoppstruktur (108, 108a-b) und dem IC-Bereich (102) angeordnet ist, umfasst, wobei die Rissstoppstruktur (108, 108a-b) mehrere gestapelte Metallschichten (112, 130a-c) umfasst, die durch jeweilige Kontaktlöcher miteinander verbunden sind, und wobei eine unterste der gestapelten Metallschichten (112) durch Kontakte (132) am Substrat (114) befestigt ist und sich über die Rissstoppstruktur (108, 108a-b) hinaus in Richtung des Zertrennbereichs (106) erstreckt.
Integrierter Schaltungschip (200), der Folgendes umfasst: ein Substrat (114); eine Verbindungsschicht (120), die auf dem Substrat (114) ausgebildet ist; eine Passivierungsschicht (122), die auf der Verbindungsschicht (120) ausgebildet ist; einen IC-Bereich (102); eine Rissstoppstruktur (108, 108a-b), die in der Verbindungsschicht (120) und zwischen dem IC-Bereich (102) und einem Umfang des Integrierte-Schaltung-Chips (200) angeordnet ist; und einen Graben (108, 108a-b), der in der Passivierungsschicht (122) ausgebildet ist und der zwischen der Rissstoppstruktur (108, 108a-b) und dem Integrierte-Schaltung-Chip-Umfang angeordnet ist, wobei die Rissstoppstruktur (108, 108a-b) eine erweiterte Metallschicht (112, 112a) umfasst, die sich unter dem Graben (110, 110a-b) und in Richtung des Integrierte-Schaltung-Chip-Umfangs erstreckt.
Verfahren zur Herstellung eines integrierten Schaltungschips (200), wobei das Verfahren Folgendes umfasst: Vorsehen eines Wafers (100), wobei der Wafer (100) ein Substrat (114), eine Verbindungsschicht (120), die auf dem Substrat (114) ausgebildet ist, eine Passivierungsschicht (122), die auf der Verbindungsschicht (120) ausgebildet ist, mehrere IC-Bereiche (102) und einen Schnittbereich (104), der zwischen den mehreren IC-Bereichen (102) angeordnet ist, umfasst, wobei der Schnittbereich (104) einen Zertrennbereich (106), eine Rissstoppstruktur (108, 108a-b), die sich durch die Verbindungsschicht (122) erstreckt und zwischen einem IC-Bereich (102) und dem Zertrennbereich (106) angeordnet ist, und einen Graben (110, 110a-b), der in der Passivierungsschicht (122) ausgebildet ist und zwischen der Rissstoppstruktur (108, 108a-b) und dem Zertrennbereich (106) angeordnet ist, umfasst, und wobei die Rissstoppstruktur (108, 108a-b) eine erweiterte Metallschicht (112, 112a) umfasst, die sich unter dem Graben (110, 110a-b) in Richtung des Zertrennbereichs (106) erstreckt; und Zertrennen des Wafers (100) in dem Zertrennbereich (106).
Verfahren nach Anspruch 17, wobei das Zertrennen des Wafers (100) das Sägen des Wafers (100) entlang einer Sägebahn (144) im Zertrennbereich (106) umfasst.
Wafer (100), der Folgendes umfasst: ein Substrat (114); eine Verbindungsschicht (120), die auf dem Substrat (114) ausgebildet ist; eine Passivierungsschicht (122), die auf der Verbindungsschicht (120) ausgebildet ist; mehrere IC-Bereiche (102); und einen Schnittbereich (104), der zwischen den mehreren IC-Bereichen (102) angeordnet ist, wobei der Schnittbereich (104) einen Zertrennbereich (106), eine Rissstoppstruktur (108, 108a-b), die in der Verbindungsschicht (120) und zwischen einem IC-Bereich (102) und dem Zertrennbereich (106) angeordnet ist, und einen Graben (110, 110a-b), der in der Passivierungsschicht (122) ausgebildet ist und zwischen der Rissstoppstruktur (108, 108a-b) und dem Zertrennbereich (106) angeordnet ist, umfasst; und eine weitere Rissstoppstruktur (160, 160a-b), die unter dem Graben (110, 110a-b) angeordnet ist.
Wafer nach Anspruch 19, wobei die Rissstoppstruktur (108, 108a-b) mindestens eine Metallschicht (112, 130) umfasst und wobei die Metallschichten (112, 130) der Rissstoppstruktur (108, 108a-b) und der weiteren Rissstoppstruktur (160, 160a-b) kontinuierlich oder diskontinuierlich sind.
Wafer (100) nach Anspruch 19 oder 20, wobei die weitere Rissstoppstruktur (160, 160a-b) in einer Richtung, die vom Zertrennbereich (106) zum IC-Bereich (102) zeigt, in eine erste, eine zweite und eine dritte Unterstruktur (180, 182, 184) aufgeteilt ist, von denen die erste Unterstruktur (180) in der Reihe aus diskontinuierlichen Metallleitungen (186a-b) besteht, die aus Metallstreifen bestehen, die zwischen den Metallschichten und innerhalb der Metallschichten isoliert sind, wobei die zweite Unterstruktur (182) in der Reihe aus Metallstreifen besteht, die über Kontaktlöcher über Metallschichten hinweg miteinander verbunden sind, und die dritte Unterstruktur (184) in der Reihe aus Metallstreifen besteht, die sowohl über Kontaktlöcher, über Metallschichten hinweg als auch über sich seitlich erstreckende Metallleisten innerhalb Metallschichten miteinander verbunden sind.