CN117174660B - 半导体器件及其制作方法 - Google Patents

Abstract

本申请实施例提供一种半导体器件及其制作方法，所述半导体器件包括器件区以及合围所述器件区的密封环；所述密封环包括：多层链状金属环；所述链状金属环包括间隔交替排布的第一金属图案和第二金属图案；在所述链状金属环的任意一条边上，所述第一金属图案与所述第二金属图案均沿第一方向延伸，且所述第二金属图案沿所述第一方向延伸至所述第一金属图案的内部；所述第一金属图案与相邻的所述第二金属图案在垂直于所述第一方向的第二方向上的投影部分重叠；所述第一方向以及所述第二方向垂直于厚度方向；多个金属过孔，连接于相邻两层所述链状金属环之间。

Description

半导体器件及其制作方法

技术领域

本申请涉及半导体技术领域，涉及但不限于一种半导体器件及其制作方法。

背景技术

在半导体的制作工艺中，晶圆完成制程之后，需要对晶圆按照预先设定好的切割道(scribe line)或者切割线进行切割，将大尺寸的晶圆切割、分解成多个具有电性功能的半导体器件或者半导体结构，这些器件或者结构可定义为Die，再将这些Die经过封装制作成芯片，应用于集成电路。

在切割的过程中为了降低芯片受到切割工艺的损害，会在芯片和切割道之间引入密封环。然而相关技术中的密封环难以阻挡晶圆切割过程由切割界面萌发、扩展侵入芯片电路区的微裂纹，这样，不仅会对芯片中的电子电路造成影响，还对已键合的界面引入机械损伤，造成断连。

发明内容

有鉴于此，本申请实施例提供一种半导体器件及其制作方法。

第一方面，本申请实施例提供一种半导体器件，包括器件区以及合围所述器件区的密封环；所述密封环包括：多层链状金属环；所述链状金属环包括间隔交替排布的第一金属图案和第二金属图案；在所述链状金属环的任意一条边上，所述第一金属图案与所述第二金属图案均沿第一方向延伸，且所述第二金属图案沿所述第一方向延伸至所述第一金属图案的内部；所述第一金属图案与相邻的所述第二金属图案在垂直于所述第一方向的第二方向上的投影部分重叠；所述第一方向以及所述第二方向垂直于厚度方向；多个金属过孔，连接于相邻两层所述链状金属环之间。

在一些实施例中，所述半导体器件还包括：位于器件区的第一半导体结构、第二半导体结构以及第三半导体结构；

所述第一半导体结构包括，具有多个第一键合触点的第一键合层；

所述第二半导体结构包括，在所述厚度方向上相对设置的第二键合层以及第三键合层，所述第二键合层具有多个第二键合触点，所述第三键合层具有多个第三键合触点；

所述第三半导体结构包括，具有多个第四键合触点的第四键合层；

所述金属过孔包括：贯穿所述第一键合层的第一金属过孔，贯穿所述第二键合层的第二金属过孔，第二金属过孔贯穿所述第三键合层的第三金属过孔，贯穿所述第四键合层的第四金属过孔；

所述第一键合层与所述第二键合层键合，所述第三键合层与所述第四键合层键合；

所述第一金属过孔与所述第二金属过孔键合，所述第三金属过孔与所述第四金属过孔键合。

在一些实施例中，所述第一金属图案包括间隔设置的第一子图案和第二子图案；

所述第一子图案和所述第二子图案均沿所述第一方向延伸，且所述第一子图案和所述第二子图案在所述第二方向上的投影完全重叠或部分重叠；

所述第二金属图案延伸至所述第一子图案和所述第二子图案之间。

在一些实施例中，所述第一子图案、所述第二子图案和所述第二金属图案均为一字形。

在一些实施例中，所述第一金属图案还包括连接于所述第一子图案和所述第二子图案之间的第三子图案；

所述第三子图案与所述第二金属图案间隔设置。

在一些实施例中，所述第一子图案、所述第二子图案和所述第三子图案构成的第一金属图案呈工字形。

在一些实施例中，所述链状金属环的形状包括：由多个直线段围成的闭合图形，连接相邻两个直线段的转角处具有所述第一金属图案或所述第二金属图案；

位于所述转角处的所述第一金属图案或者位于所述转角处的所述第二金属图案均包括第一部分和第二部分；所述第一部分和所述第二部分分别位于所述链状金属环的相邻的两条边中。

在一些实施例中，多个所述金属过孔连接于相邻两层所述第一金属图案之间，或者，连接于相邻两层所述第二金属图案之间。

在一些实施例中，多个所述金属过孔连接于相邻两层所述链状金属环的所述第一子图案之间，或者，

多个所述金属过孔连接于相邻两层所述链状金属环的所述第二子图案之间，或者，

多个所述金属过孔连接于相邻两层所述链状金属环的所述第三子图案之间。

在一些实施例中，所述密封环还包括：第一隔离层和第二隔离层；

所述链状金属环位于所述第一隔离层中；

所述金属过孔位于部分所述第一隔离层和所述第二隔离层中。

第二方面，本申请实施例提供一种半导体器的制作方法，形成合围所述半导体器件的器件区的密封环，所述密封环的制作方法包括：

形成多层链状金属环；所述链状金属环包括间隔交替排布的第一金属图案和第二金属图案；在所述链状金属环的任意一条边上，所述第一金属图案与所述第二金属图案均沿第一方向延伸，且所述第二金属图案沿所述第一方向延伸至所述第一金属图案的内部；所述第一金属图案与相邻的所述第二金属图案在垂直于所述第一方向的第二方向上的投影部分重叠；所述第一方向以及所述第二方向垂直于厚度方向；

形成多个金属过孔；所述金属过孔连接于相邻两层所述链状金属环之间。

在一些实施例中，所述形成多层链状金属环，包括：

提供第一隔离层；

刻蚀部分厚度的所述第一隔离层，形成第一沟槽；所述第一沟槽包括间隔交替排布的第一子沟槽和第二子沟槽；

在所述第一子沟槽中形成所述第一金属图案，在所述第二子沟槽形成所述第二金属图案。

在一些实施例中，所述形成多个金属过孔包括：

形成位于相邻两层所述第一隔离层之间的第二隔离层，形成贯穿所述第二隔离层的金属过孔，所述金属过孔连接于相邻两层所述链状金属环之间。

在一些实施例中，所述制作方法包括：

提供第一半导体结构；所述第一半导体结构包括：具有多个第一键合触点的第一键合层，贯穿所述第一键合层的第一金属过孔；

提供第二半导体结构；所述第二半导体结构包括：具有多个第二键合触点的第二键合层，具有多个第三键合触点的第三键合层，所述第二键合层与所述第三键合层在厚度方向上相对设置；贯穿所述第二键合层的第二金属过孔，贯穿所述第三键合层的第三金属过孔；

将所述第二键合层与所述第一键合层键合，所述第二金属过孔321与所述第一金属过孔键合；

提供第三半导体结构；所述第三半导体结构包括：具有多个第四键合触点的第四键合层，贯穿所述第四键合层的第三金属过孔；

将所述第四键合层与所述第三键合层键合，所述第三金属过孔与所述第三金属过孔键合。

在一些实施例中，所述第一半导体结构的制作方法包括：

提供第一预设结构，在所述第一预设结构的一侧表面形成第一介电层；

形成贯穿所述第一介电层的第一开孔，形成贯穿所述第一介电层的第二开孔；

在所述第一开孔中形成所述第一键合触点，在所述第二开孔中形成所述第一金属过孔。

本申请实施例提供了一种半导体器件及其制作方法，其中，半导体器件包括器件区以及合围所述器件区的密封环；所述密封环包括：多层链状金属环；所述链状金属环包括间隔交替排布的第一金属图案和第二金属图案；在所述链状金属环的任意一条边上，所述第一金属图案与所述第二金属图案均沿第一方向延伸，且所述第二金属图案沿所述第一方向延伸至所述第一金属图案的内部；所述第一金属图案与相邻的所述第二金属图案在垂直于所述第一方向的第二方向上的投影部分重叠；所述第一方向以及所述第二方向垂直于厚度方向；多个金属过孔，连接于相邻两层所述链状金属环之间。本申请实施例中的链状金属环包括间隔交替排布的第一金属图案和第二金属图案，第二金属图案延伸至相邻的第一金属图案的内部，且第一金属图案和第二金属图案在垂直于第一方向上的投影部分重叠，第一金属图案和第二金属图案之可间具有绝缘间隔，在对晶圆进行切割时，相较于块状的金属条，第一金属图案和第二金属图案在径向应力的作用下可利用两者之间的间隙进行滑移和位错，以塑性功和表面能等形式吸收消耗切割过程引入的机械能，减弱切割对半导体器件内部结构的机械损伤，吸收切割应力、抵抗裂纹的入侵，还可通过另一部分第一金属图案进一步对透过第一金属图案和第二金属图案的残留应力进行吸收，从而提高晶圆在切割过程中对裂纹侵入的抗性，提高切割后芯片的良率。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1至图11为本申请实施例提供的密封环的结构示意图；

图12为本申请实施例提供的密封环制作方法的流程示意图；

图13至图20为本申请实施例提供的密封环形成过程中的结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

相关技术中的密封环晶圆键合结构在切割过程由切割界面萌发、扩展侵入芯片电路区的微裂纹，这样，不仅会对芯片中的电子电路造成影响，还对已键合的界面引入机械损伤，造成断连。

基于此，本申请实施例提供了一种半导体器件及其制作方法，本申请实施例的密封环可应用于晶圆键合结构也可应用于非键合结构，用以提高晶圆在切割过程中对裂纹侵入的抗性，提高晶圆切割制程的良率，也降低键合结构在切割制程中解键合的风险。

下面，结合附图对本申请实施例中的半导体器件及其制作方法进行详细说明。

图1至图9为本申请实施例提供的密封环100的结构示意图，其中，图1为密封环100的俯视图，图2为图1在aa'和bb'的剖视图，图3至图9为图1中的部分密封环100结构的俯视图。如图1所示，密封环100设置于器件区周围以合围器件区，器件区上可设置半导体器件200(或者芯片200)，密封环100包括：

多层链状金属环10；链状金属环10包括间隔交替排布的第一金属图案11和第二金属图案12；在链状金属环10的任意一条边上，第一金属图案11与第二金属图案12均沿第一方向延伸，且第二金属图案12沿第一方向延伸至第一金属图案11的内部；第一金属图案11与相邻的第二金属图案12在垂直于第一方向的第二方向上的投影部分重叠。

多个金属过孔20，连接于相邻两层链状金属环10之间。

本申请实施例中，参考图1所示，密封环100可位于晶圆上的半导体器件200与切割道(未示出)之间，器件区上可设置具有器件功能的芯片、或者半导体器件、或者半导体结构，密封环100用于在切割晶圆的过程中保护半导体器件200上的结构不受损伤。这里，半导体可以包括但不限于：动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、相变存储器(Phase-ChangeMemory，PCM)、NAND存储器或者Nor Flash存储器等。

在一些实施例中，密封环100为包围器件区的闭合图形，可以包括由多条直线段围成的闭合图形，实际结构为具有八边形的环状结构，具体地，链状金属环10可以呈正八边形，也可以是具有八条边的任意形状，例如可以是通过在矩形四角去掉一个三角形而形成的八边形，三角形可以包括等腰三角形在内的任意三角形。密封环100的每一条边包括多层链状金属环10以及形成于隔离层中、且连接相邻两层链状金属环10的多个金属过孔20，链状金属环10与金属过孔20在厚度方向(Z方向)上层叠设置，每一层链状金属环10可与位于半导体器件200上的芯片中的金属层位于同一层。示例性的，金属过孔20可包括但不限于：导电插塞、键合触点、耦接触点或者焊盘等结构。金属层可以包括但不限于：互联层、布线层等结构。金属过孔可在半导体器件的厚度方向上延伸，金属层、链状金属环10在垂直于半导体器件的厚度方向上延伸，即在水平方向上延伸，金属过孔的延伸方向垂直于金属层以及链状金属环10的延伸方向。

在一些实施例中，图2中以链状金属环10的层数为3层举例进行说明，实际上，链状金属环10的层数可以根据实际需要进行设置，例如，链状金属环10的层数可以1层、2层、4层或者更多层；当链状金属环10的层数为1层时，可以不设置金属过孔20。密封环100中的链状金属环10与芯片200中的金属层(例如为M0、M1或者M2等互联层)位于同一层，金属过孔20与器件区上的半导体器件200中的接触插塞(Via)或者键合触点位于同一层。链状金属环10的材料可以与金属层的材料可相同，金属环10与金属层可采取同一制作工艺同时制作形成；金属过孔20的材料与接触插塞的金属材料可相同，金属过孔20与接触插塞可采取同一制作工艺同时制作形成，从而可以简化制作工程中的光刻、蚀刻等工艺，有利于制程整合和减少制造成本。

本申请实施例中，可以定义第一方向为X轴方向。参考图1所示，X轴方向并不是在链状金属环10所在的平面内固定的一个方向，而是链状金属环10中每一条边对应的延伸方向，例如，对于链状金属环10中最右侧一条边来说，X轴方向为垂直方向；又如，对于链状金属环10中最下侧一条边来说，X轴方向可以为水平方向，第二方向为垂直于X方向的Y方向，Y方向的角度可随X方向的改变而改变，X、Y方向都垂直于图2所示的Z方向，或者X、Y方向可都平行于水平面，Z方向为半导体器件的厚度方向。

在一些实施例中，链状金属环10包括间隔交替排布的第一金属图案11和第二金属图案12。在链状金属环10的任意一条边上，参考图3至图6，第一金属图案11和第二金属图案12均沿X轴方向延伸。例如，在链状金属环10的任意一条边上，参考图3和图4，第一金属图案11可以为沿X轴方向延伸的工字形图案，第二金属图案12可以为沿X轴方向延伸的一字形图案；又如，在链状金属环10的任意一条边上，参考图5和图6，第一金属图案11可以为沿X轴方向延伸的双一字形图案，第二金属图案12可以为沿X轴方向延伸的一字形图案。

在其它实施例中，第一金属图案11和第二金属图案12还可以为任意可以构成链状结构的图案，本公开实施例对第一金属图案11和第二金属图案12的具体形状不进行限制。

本公开实施例中，第一金属图案11和第二金属图案12交替排列，第一金属图案11与第二金属图案12之间具有绝缘间隔，相较于块状金属条更易发生塑性形变产生滑移和位错，以塑性功和表面能等形式吸收消耗切割过程引入的机械能，减弱切割对芯片内部的机械损伤。间隔包括但不限于：氧化硅、氮化硅或者其他介质材料。

本申请实施例中，链状金属环10和金属过孔20的材料包括：钨(W)、钴(Co)、铜(Cu)、铝(Al)、氮化钛(TiN)、多晶硅或其任何组合。其中，链状金属环10和金属过孔20的材料可以相同，也可以不同，例如，链状金属环10和金属过孔20的材料均可以为铜，这样，可以使得密封环100具有良好的延展性和导热性。

本申请实施例中的密封环包括链状金属环，链状金属环包括间隔交替排布的第一金属图案和第二金属图案，第二金属图案延伸至相邻的第一金属图案的内部，且第一金属图案和第二金属图案在垂直于第一方向上的投影部分重叠，第一金属图案和第二金属图案之可间具有绝缘间隔。在对晶圆进行切割时，相较于块状的金属条，第一金属图案和第二金属图案在径向应力的作用下可利用两者之间的间隙进行滑移和位错，以塑性功和表面能等形式吸收消耗切割过程引入的机械能，减弱切割对半导体器件内部结构的机械损伤，利于吸收切割应力、抵抗裂纹的入侵，还可通过另一部分第一金属图案进一步对透过第一金属图案和第二金属图案的残留应力进行吸收，从而提高晶圆在切割过程中对裂纹侵入的抗性，提高切割后芯片的良率。

在一些实施例中，参照图3至图6所示，第一金属图案11包括间隔设置的第一子图案111和第二子图案112；第一子图案111和第二子图案112均沿X轴方向延伸，且第一子图案111和第二子图案112在垂直于X方向的Y方向上的投影完全重叠(如图3至图5所示)或部分重叠(如图6所示)；第二金属图案12延伸至第一子图案111和第二子图案112之间。

第一子图案111、第二子图案112和第二金属图案12均沿X轴方向延伸是指：在链状金属环10的任意一条边上，第一子图案111、第二子图案112和第二金属图案12可以为任意沿X轴方向延伸的图案，例如，一字形、梯形或者波浪形等等。其中，第一子图案111、第二子图案112和第二金属图案12这三者的图案可以相同，也可以不同，例如，第一子图案111第二子图案112和第二金属图案12为一字形(如图5和图6所示)；又如，第一子图案111和第二子图案112为一字形，第二金属图案12为波浪形。

在对晶圆进行切割时，可以通过第一子图案111(或者第二子图案112)和第二金属图案12之间的滑移吸收切割应力、抵抗裂纹的入侵，还可以通过第二子图案112(或者第一子图案111)的形变进一步对透过的残留应力进行吸收，提高晶圆在切割过程中对裂纹侵入的抗性，提高半导体器件的良率。

在一些实施例中，参考图5和图6，第一子图案111、第二子图案112和第二金属图案12为一字形，以使密封环100的受力更加均匀，更容易吸收、消耗切割过程引入的机械能，减弱切割对芯片内部的机械损伤。

在一些实施例中，参考图3和图4，第一金属图案11还包括连接于第一子图案111和第二子图案112之间的第三子图案113；第三子图案113与第二金属图案12间隔设置。

第三子图案113与第二金属图案12之间可具有一定的间隔，间隔可以包括氧化硅、氮化硅的绝缘结构以隔开第三子图案113与第二金属图案12，以增加金属图案发生塑性形变产生滑移和位错的空间，提高吸收消耗切割过程引入的机械能的能力，减弱切割对芯片内部的机械损伤。第三子图案113连接于第一子图案111和第二子图案112之间，第三子图案113可以对扩展的微裂纹进行Y向(与X轴垂直的方向)阻挡，进一步提高晶圆在切割过程中对裂纹侵入的抗性，提高半导体器件的良率。

在一些实施例中，参考图3和图4，第一子图案111、第二子图案112和第三子图案113构成的第一金属图案11呈工字形。

第三子图案113可以与第一子图案111和/或第二子图案112垂直，也可以与第一子图案111和/或第二子图案112具有一定的转角。第三子图案113连接第一子图案111、第二子图案112，以提高第一金属图案11的稳定性，利于提高密封环100的稳定性，减少密封环100破裂风险，利于减少水汽例如含酸物质、含碱物质或污染源的渗透对芯片造成的化学损害，提高器件良率。

在一些实施例中，参见图3至图6，多个金属过孔20连接于相邻两层第一金属图案11(如图3所示)之间，或者，连接于相邻两层第二金属图案12(如图4至图6所示)之间。

需要说明的是，图3至图6为透视图，其示出的金属过孔20位于第一金属图案11的表面下方，用于连接相连两层第一金属图案11；或者位于第二金属图案12的表面下方，用于连接相连两层第二金属图案12。

在一些实施例中，多个金属过孔20连接于相邻两层链状金属环10的第一子图案111之间，或者，多个金属过孔20连接于相邻两层链状金属环10的第二子图案112之间，或者，多个金属过孔20连接于相邻两层链状金属环10的第三子图案113(如图3所示)之间。

在一些实施例中，参考图7和图8，链状金属环10的形状，或者链状金属环10在厚度方向的正投影轮廓包括：由多个直线段围成的闭合图形，连接相邻两个直线段的转角处具有第一金属图案11(如图8所示)或第二金属图案12(如图7所示)；位于转角处的第一金属图案11或者位于转角处的第二金属图案12均包括第一部分110和第二部分120；第一部分110和第二部分120分别位于链状金属环10的相邻的两条边中。

位于转角处的第一金属图案11和第二金属图案12部分弯折，这样可以实现在转角处的第一金属图案11两侧为第二金属图案12(如图8所示)，以及在第二金属图案12两侧为第一金属图案11(如图7所示)，从而使得第一金属图案11和第二金属图案12能够交替排布。本公开实施例的链状金属环10的形状或者其在厚度方向的正投影轮廓，可以包括正八边形或者其他八边形。八边形的密封环具有更多转角，转角相对于平面可以承受更大的径向拉应力。在密封环受到径向应力时，直角或锐角边容易产生应力集中点，从而容易产生碎裂缺陷；钝角具有更好的应力分散性能，受到应力时将应力分散到密封环各处，减少应力集中导致的碎裂缺陷，有利于提高密封环的稳定性，提高器件的机械性能，减少切割制程引起的碎裂，提高器件良率。

本申请实施例中，链状金属环10的第一金属图案11和第二金属图案12之间具有间隔，相比于块状金属条，链状金属环10整体的金属面积较小，可减少金属和隔离层热膨胀性不同而导致的金属与绝缘材料之间发生的界面剥离的现象，有利于提高界面连接强度，有利于提高器件稳定性。

在一些实施例中，链状金属环10的转角可作圆弧倒角处理，减少转角尖端的应力集中，减少转角的碎裂现象。参照图9所示，位于转角处的第一金属图案11或者位于转角处的第二金属图案12均包括第一部分110和第二部分120，第一部分110与第二部分120可互相垂直，通过类三角形的第三部分130在转角处连接，第三部分130位于链状金属环10外侧的两个尖角做圆弧倒角处理，以减少转角尖端的应力集中而导致的碎裂现象。

在一些实施例中，参考图2，密封环100还包括：第一隔离层13和第二隔离层14；链状金属环10位于第一隔离层13中；金属过孔20位于部分第一隔离层13和第二隔离层14中。

第一隔离层13用于隔离相邻的链状金属环10，以及相邻的金属过孔20；第二隔离层14用于隔离相邻的金属过孔20减少漏电流的产生。第一隔离层13和第二隔离层14的材料可以是氧化硅、氮化硅或者氮氧化硅等。第一隔离层13和第二隔离层14的材料可以相同，也可以不同，例如，第一隔离层13的材料可以是氧化硅，第二隔离层14的材料可以是氮化硅。

晶圆混合键合技术逐渐成为了一种实现高性能、高集成封装的解决方案。通过混合键合技术可以将两片晶圆键合界面处的金属之间、以及隔离层之间直接键合链接起来，使得信号可在不同层芯片间进行传输，降低了信号延迟、增加了带宽。同时该技术还是实现多片晶圆垂直堆叠的关键。

混合键合可采用两个键合层进行键合，键合层可包括介电层以及键合触点，键合触点贯穿介电层或者部分贯穿介电层，键合触点将待键合结构的电信号引出至键合层表面，两个键合层经过高温以及压力作用接触完成键合；其中，介电层提供较平整的键合表面增加键合面积以提高键合力，键合触点除了提供键合力外还实现两个待键合结构的电信号互联。

然而，在晶圆键合过程中容易出现键合空洞，引起金属连接不良、介质间裂纹等影响产品良率的问题。另外，多片晶圆在堆叠过程中的循环热载荷容易在其连接界面处造成力学损伤，特别是在退火冷却阶段，由于连接界面处的金属热膨胀性远高于隔离层，因此金属与隔离层之间容易发生界面剥离，从而减弱界面连接强度。晶圆切割过程中非常容易发生由切割界面萌发、扩展侵入芯片电路区的微裂纹，不仅会对芯片中的电子电路造成影响，还对已键合的界面引入机械损伤，降低键合强度，甚至出现解键合以及键合触点耦接失效的情形。

上述键合可包括但不限于：芯片与芯片(Die to Die)键合，晶圆与晶圆(Wafer toWafer)键合，芯片与晶圆(Die to Wafer)键合，上述键合可应用于半导体器件的制作或者先进封装工艺中。

本申请设计一种工型链状结构来提高应力隔离强度，以提高键合界面强度，减少切割时键合界面碎裂和解键合的风险。请参考图1和图10，图10为图1沿aa'和bb'切割的剖面图，图10示出了由3片晶圆W1、晶圆W2、晶圆W3形成的堆叠结构中的密封环100的截面示意图，其中，图10中bb'切割的剖面图中仅示出了芯片200的剖视图，未示出密封环100的剖视图。

在一些实施例中，参考图10所示，在给晶圆W1、晶圆W2和晶圆W3电镀用于连接的铜柱(对应上述实施例中的金属过孔20)时，也在芯片200周围进行相同的制程，经过晶圆连接(bonding)制程，最终在半导体器件200外围处形成一圈工型交错的金属(对应上述实施例中的链状金属环10)与介质层(对应上述实施例中的隔离结构)叠加的密封环100。也就是说，密封环100中的链状金属环10与芯片200中的金属层(例如图10中的M0、M1和M2)位于同一层，金属过孔20与芯片200中的接触插塞Via1或者键合触点位于同一层。

在一些实施例中，参照图10所示，半导体器件还包括：位于器件区的第一半导体结构、第二半导体结构以及第三半导体结构；

所述第一半导体结构包括，具有多个第一键合触点312的第一键合层；

所述第二半导体结构包括，在厚度方向(Z方向)上相对设置的第二键合层以及第三键合层，第二键合层具有多个第二键合触点322，第三键合层具有多个第三键合触点332；

第三半导体结构包括，具有多个第四键合触点342的第四键合层；

金属过孔20包括：贯穿第一键合层的第一金属过孔311，贯穿第二键合层的第二金属过孔321，贯穿第三键合层的第三金属过孔331，贯穿第四键合层的第三金属过孔341；

第一键合层与第二键合层键合，第三键合层与第四键合层键合；

第一金属过孔311与第二金属过孔321键合，所述第三金属过孔331与所述第三金属过孔341键合。

在图10中，第一半导体结构可以包括晶圆W1的至少一部分，第二半导体结构可以包括晶圆W2的至少一部分，第三半导体结构可以包括晶圆W3的至少一部分。第一键合触点312可与第二键合触点322键合、耦接，第三键合触点332可与第四键合触点342键合、耦接，三个半导体结构可通过键合触点实现相互电信号交互。第一金属过孔311可与第一键合触点312同为与第一键合层，第二金属过孔321可与第二键合触点322同位于第二键合层，第三金属过孔331可与第三键合触点332同位于第三键合层，第三金属过孔341可与第四键合触点342同位于第四键合层。第一键合层与第二键合层相互键合后形成第一键合界面31，第三键合层与第四键合层键合后形成第二键合界面32。本公开实施例对键合触点的数量以及排列方式不作限制。

密封环100在键合界面的金属连接分布与半导体器件200内的键合工艺相同。另外，在晶圆W1和晶圆W2采用面对背进行键合时，密封环100内的键合工艺也与晶圆W1和晶圆W2之间的键合工艺相同；同样，在晶圆W2和晶圆W3采用面对面进行键合时，密封环100内的键合工艺也与晶圆W2和晶圆W3之间的键合工艺相同。

本申请实施例的密封环100可应用于晶圆键合结构中，在每一个键合层处设置密封环100的金属过孔合围多个键合触点，密封环100可提供指向半导体器件内部的径向约束力，抵消键合触点由于热胀冷缩不匹配引起的层间剥离趋势产生的过大拉应力，改善键合触点等导电结构与介质的接触，提高键合良率。在切割过程中，密封环优先通过塑性变形以及界面断连，以塑性功和表面能等形式吸收消耗切割过程引入的机械能，减弱切割对半导体器件内部的机械损伤。

在一些实施例中，当待键合的半导体结构或者晶圆厚度较薄时或者器件集成度较少时，切割应力损伤较较轻，键合界面处可不设置金属过孔；或者不采取混合键合时也可不设置金属过孔，只需在易发生碎裂的结构位置设置金属过孔。例如图11所示的，未设置第一金属过孔311以及第二金属过孔321。

需要说明的是，本公开实施例示出的密封环100包括的各个链状金属环以及各个金属过孔的具体膜层位置仅为示例，在半导体器件或者半导体结构的其他区域也可设置本示例的链状金属环以及金属过孔，本公开实施例对链状金属环以及金属过孔的层数以、堆叠、排布方式不作限制。

除此之外，本申请实施例还提供一种半导体器件的制作方法，制作方法包括形成合围半导体器件的器件区的密封环，图12为本申请实施例提供的密封环制作方法的流程示意图，图13至图20为本申请实施例提供的密封环形成过程中的结构示意图；其中，图13至图15为密封环形成过程中的俯视图，图16至图18为密封环形成过程中cc'面的剖视图。如图12所示，密封环100的制作方法包括：步骤S110和步骤S120。

步骤S110，形成多层链状金属环10；链状金属环10包括间隔交替排布的第一金属图案11和第二金属图案12；在链状金属环10的任意一条边上，第一金属图案11与第二金属图案12均沿第一方向延伸，且第二金属图案12沿第一方向延伸至第一金属图案11的内部；第一金属图案11与相邻的第二金属图案12在垂直于第一方向的第二方向上的投影部分重叠；

步骤S120，形成多个金属过孔20；金属过孔20连接于相邻两层链状金属环10之间。

在一些实施例中，链状金属环10的形状或者在厚度方向上的正投影轮廓形状包括：由多个直线段围成的闭合图形，两个相邻直线段连接处具有转角。例如，链状金属环10可以包括正八边形或者其他八边形，链状金属环10可与与半导体器件200中的金属层位于同一层，金属层可包括M0、M1或者M2等互联层或者其他布线层。金属过孔可与接触插塞(Via)或者键合触点位于同一层。

在一些实施例中，请参考图13至图18，步骤S110，形成多层链状金属环10，包括：

步骤S111，提供第一隔离层13。

需要说明的是，第一隔离层13位于衬底(未示出)或者其他预设器件结构的表面，其中，衬底可以是硅衬底，也可以包括其它半导体元素，例如：锗(Ge)，或包括半导体化合物，例如：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)或锑化铟(InSb)，或包括其它半导体合金，例如：硅锗(SiGe)、磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、和/或磷砷化铟镓(GaInAsP)或其组合。

步骤S112，刻蚀部分厚度的第一隔离层13，形成第一沟槽131；第一沟槽131包括间隔交替排布的第一子沟槽131a和第二子沟槽131b；第一子沟槽131a的图案可与第一金属图案11相同，第二子沟槽131b的图案可与第二金属图案12相同；在所述第一子沟槽131a中形成第一金属图案11，在第二子沟槽131b形成第二金属图案12。

实施时，在第一隔离层13的表面形成如图13所示的具有第一预设图案G的掩模15，通过具有第一预设图案G的掩模15，刻蚀部分厚度的第一隔离层13，形成如图14所示的第一沟槽131；第一预设图案G可呈八边形，且第一预设图案G与图3所示的链状金属环10的图案相同。在其他实施例中，第一预设图案G可以与上述实施例中任意一种链状金属环10的图案相同。

本申请实施例中，具有第一预设图案G的掩模15采用的材料可以是氧化硅、氮化硅、碳化硅、氮氧化硅中的一种或几种；具有第一预设图案G的掩模15可以通过任意一种合适的沉积工艺形成。

进一步地，可以通过干法刻蚀工艺(例如等离子体刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)刻蚀部分厚度的第一隔离层13，形成第一沟槽131。

步骤S113，在第一沟槽中形成一层链状金属环10。

实施时，在第一沟槽中沉积第一金属材料，形成如图15所示的一层链状金属环10；第一金属材料可以是钨、钴、铜、铝、氮化钛、多晶硅或其任何组合。

本申请实施例中，第一沟槽131包括间隔交替排布的第一子沟槽131a和第二子沟槽131b；第一子沟槽131a的图案与第一金属图案11相同，第二子沟槽131b的图案与第二金属图案12相同，因此在第一沟槽131中形成的链状金属环10包括第一金属图案11和第二金属图案12。第一金属图案11和第二金属图案12之间的是间隔排布的，不是一个整体，为第一金属图案11和第二金属图案12提供形变的空间。第一金属图案11与相邻的第二金属图案12在垂直于X轴方向上的投影部分重叠，当切割带来的应力作用至第一金属图案11或第二金属图案12上之后，在通过第一金属图案11吸收部分切割应力的同时，还可通过第二金属图案12吸收一部分应力。

在一些实施例中，第二金属图案12还沿X轴方向延伸至第一金属图案11的内部，当切割应力通过部分第一金属图案11和部分第二金属图案12吸收之后，可通过另外一部分第一金属图案11进行吸收。相较于连续的块状金属条结构，本申请实施例中的密封环具有更好的隔离应力的效果，提高对切割应力更的吸收性能。

需要说明的是，本申请实施例提供的第一金属图案11和第二金属图案12与上述实施例中的第一金属图案11和第二金属图案12相同，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。

本申请实施例中，链状金属环10可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成链状金属环10。

在一些实施例中，在形成一层链状金属环10之后，密封环100中的金属过孔的制作方法还包括：步骤S113a，参照图16所示，在第一隔离层13的一侧表面形成第二隔离层14；参照图17所示，形成贯穿第二隔离层14的金属过孔20。参照图18所示，可重复循环形成链状金属环10和金属过孔20的工艺步骤，形成多层交替堆叠的金属环10以及金属过孔20，金属过孔20连接于相邻两层链状金属环10之间，用以支撑链状金属环10以提高密封环100的机械稳定性，提高抗应力性能。需要说明的是，图18中示出的3层链状金属环10仅为说明示例，在其他实施例中，链状金属环10还可以是1层、2层、4层或者更多层。

在一些实施例中，在第一隔离层13和链状金属环10的表面沉积第二隔离材料，形成如图16所示的第二隔离层14。第二隔离材料可以是氧化硅、氮化硅或者氮氧化硅等，例如，第二隔离材料可以是氮化硅。隔离材料隔离相邻的两层链状金属环10，减少相互之间的漏电流，提高对链状金属环10的支撑。本申请实施例中，第二隔离层14可以通过物理气相沉积工艺、化学气相沉积工艺、溅射、电镀或化学镀中的任一种工艺形成。可以通过干法刻蚀工艺(例如等离子体刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)刻蚀第一隔离层13和第二隔离层14，形成第一沟槽131。第二金属材料可以是钨、钴、铜、铝、氮化钛、多晶硅或其任何组合。属过孔20可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺填充开孔形成金属过孔20。

在一些实施例中，该制作方法包括：提供第一半导体结构；第一半导体结构包括：具有多个第一键合触点312的第一键合层，贯穿第一键合层的第一金属过孔311；

提供第二半导体结构；第二半导体结构包括：具有多个第二键合触点322的第二键合层，具有多个第三键合触点332的第三键合层，第二键合层与第三键合层在厚度方向上相对设置；贯穿第二键合层的第二金属过孔321，贯穿第三键合层的第三金属过孔331；

将第二键合层与第一键合层键合，第二金属过孔321与第一金属过孔311键合；

提供第三半导体结构；第三半导体结构包括：具有多个第四键合触点342的第四键合层，贯穿第四键合层的第三金属过孔341；

将第四键合层与第三键合层键合，第三金属过孔341与第三金属过孔331键合。

键合可包括混合键合。键合层可包括介电层以及键合触点，键合触点贯穿介电层或者部分贯穿介电层，键合触点将待键合结构的电信号引出至键合层表面，两个键合层经过高温以及压力作用接触完成键合；其中，介电层提供较平整的键合表面增加键合面积以提高键合力，键合触点除了提供键合力外还实现两个待键合结构的电信号互联。第一键合层与第二键合层相互键合后形成第一键合界面31，第三键合层与第四键合层键合后形成第二键合界面32。

在一些实施例中，第一半导体结构的制作方法包括：

参照图19所示，提供第一预设结构，在第一预设结构的一侧表面形成第一介电层；第一预设结构的第一介电层211与第一衬底210之间还具有未展示的各种器件结构，包括但不限于：CMOS逻辑控制电路、各种存储器件、射频器件、光电转换器件、传感器件、供电网络或者布线层等；第一开孔213处于第一预设结构的器件区，第二开孔214处于合围器件区的区域；

参照图20所示，形成贯穿第一介电层的第一开孔213，形成贯穿第一介电层的第二开孔214；在第一开孔213中形成第一键合触点312，在第二开孔214中形成第一金属过孔311。第一键合触点312以及剩余的第一介电层构成第一键合层。

本申请所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。

以上，仅为本申请的一些实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种半导体器件，其特征在于，包括：

器件区以及合围所述器件区的密封环；所述密封环包括：

多层链状金属环；所述链状金属环包括间隔交替排布的第一金属图案和第二金属图案；在所述链状金属环的任意一条边上，所述第一金属图案与所述第二金属图案均沿第一方向延伸，且所述第二金属图案沿所述第一方向延伸至所述第一金属图案的内部；所述第一金属图案与相邻的所述第二金属图案在垂直于所述第一方向的第二方向上的投影部分重叠；所述第一方向以及所述第二方向垂直于厚度方向；

所述链状金属环相邻的两条边在转角处通过类三角形部分连接，所述类三角形部分位于所述链状金属环外侧的两个角为圆弧倒角；多个金属过孔，连接于相邻两层所述链状金属环之间。

2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：位于器件区的第一半导体结构、第二半导体结构以及第三半导体结构；

所述第一半导体结构包括，具有多个第一键合触点的第一键合层；

所述第二半导体结构包括，在所述厚度方向上相对设置的第二键合层以及第三键合层，所述第二键合层具有多个第二键合触点，所述第三键合层具有多个第三键合触点；

所述第三半导体结构包括，具有多个第四键合触点的第四键合层；

所述金属过孔包括：贯穿所述第一键合层的第一金属过孔，贯穿所述第二键合层的第二金属过孔，贯穿所述第三键合层的第三金属过孔，贯穿所述第四键合层的第四金属过孔；

所述第一键合层与所述第二键合层键合，所述第三键合层与所述第四键合层键合；

所述第一金属过孔与所述第二金属过孔键合，所述第三金属过孔与所述第四金属过孔键合。

3.根据权利要求1所述的半导体器件，其特征在于，所述第一金属图案包括间隔设置的第一子图案和第二子图案；

所述第一子图案和所述第二子图案均沿所述第一方向延伸，且所述第一子图案和所述第二子图案在所述第二方向上的投影完全重叠或部分重叠；

所述第二金属图案延伸至所述第一子图案和所述第二子图案之间。

4.根据权利要求3所述的半导体器件，其特征在于，所述第一子图案、所述第二子图案和所述第二金属图案均为一字形。

5.根据权利要求3或4所述的半导体器件，其特征在于，所述第一金属图案还包括连接于所述第一子图案和所述第二子图案之间的第三子图案；

所述第三子图案与所述第二金属图案间隔设置。

6.根据权利要求5所述的半导体器件，其特征在于，所述第一子图案、所述第二子图案和所述第三子图案构成的第一金属图案呈工字形。

7.根据权利要求1所述的半导体器件，其特征在于，所述链状金属环的形状包括：由多个直线段围成的闭合图形，连接相邻两个直线段的转角处具有所述第一金属图案或所述第二金属图案；

位于所述转角处的所述第一金属图案或者位于所述转角处的所述第二金属图案均包括第一部分和第二部分；所述第一部分和所述第二部分分别位于所述链状金属环的相邻的两条边中。

8.根据权利要求5所述的半导体器件，其特征在于，

多个所述金属过孔连接于相邻两层所述第一金属图案之间，或者，连接于相邻两层所述第二金属图案之间。

9.根据权利要求8所述的半导体器件，其特征在于，

多个所述金属过孔连接于相邻两层所述链状金属环的所述第一子图案之间，或者，

多个所述金属过孔连接于相邻两层所述链状金属环的所述第二子图案之间，或者，

多个所述金属过孔连接于相邻两层所述链状金属环的所述第三子图案之间。

10.根据权利要求1所述的半导体器件，其特征在于，所述密封环还包括：第一隔离层和第二隔离层；

所述链状金属环位于所述第一隔离层中；

所述金属过孔位于部分所述第一隔离层和所述第二隔离层中。

11.一种半导体器件的制作方法，其特征在于，形成合围所述半导体器件的器件区的密封环，所述密封环的制作方法包括：

形成多层链状金属环；所述链状金属环包括间隔交替排布的第一金属图案和第二金属图案；在所述链状金属环的任意一条边上，所述第一金属图案与所述第二金属图案均沿第一方向延伸，且所述第二金属图案沿所述第一方向延伸至所述第一金属图案的内部；所述第一金属图案与相邻的所述第二金属图案在垂直于所述第一方向的第二方向上的投影部分重叠；所述第一方向以及所述第二方向垂直于厚度方向；所述链状金属环相邻的两条边在转角处通过类三角形部分连接，所述类三角形部分位于所述链状金属环外侧的两个角为圆弧倒角；

形成多个金属过孔；所述金属过孔连接于相邻两层所述链状金属环之间。

12.根据权利要求11所述的制作方法，其特征在于，所述形成多层链状金属环，包括：

提供第一隔离层；

刻蚀部分厚度的所述第一隔离层，形成第一沟槽；所述第一沟槽包括间隔交替排布的第一子沟槽和第二子沟槽；

在所述第一子沟槽中形成所述第一金属图案，在所述第二子沟槽形成所述第二金属图案。

13.根据权利要求12所述的制作方法，其特征在于，所述形成金属过孔包括：

在所述第一隔离层的一侧表面上形成第二隔离层，形成贯穿所述第二隔离层的金属过孔。

14.根据权利要求11所述的制作方法，其特征在于，所述制作方法包括：

提供第一半导体结构；所述第一半导体结构包括：具有多个第一键合触点的第一键合层，贯穿所述第一键合层的第一金属过孔；

提供第二半导体结构；所述第二半导体结构包括：具有多个第二键合触点的第二键合层，具有多个第三键合触点的第三键合层，所述第二键合层与所述第三键合层在厚度方向上相对设置；贯穿所述第二键合层的第二金属过孔，贯穿所述第三键合层的第三金属过孔；

将所述第二键合层与所述第一键合层键合，所述第二金属过孔与所述第一金属过孔键合；

提供第三半导体结构；所述第三半导体结构包括：具有多个第四键合触点的第四键合层，贯穿所述第四键合层的第四金属过孔；

将所述第四键合层与所述第三键合层键合，所述第四金属过孔与所述第三金属过孔键合。

15.根据权利要求14所述的制作方法，其特征在于，所述第一半导体结构的制作方法包括：

提供第一预设结构，在所述第一预设结构的一侧表面形成第一介电层；

形成贯穿所述第一介电层的第一开孔，形成贯穿所述第一介电层的第二开孔；

在所述第一开孔中形成所述第一键合触点，在所述第二开孔中形成所述第一金属过孔。