CN104979332A - 制造电子组件的方法 - Google Patents

制造电子组件的方法 Download PDF

Info

Publication number
CN104979332A
CN104979332A CN201510171169.8A CN201510171169A CN104979332A CN 104979332 A CN104979332 A CN 104979332A CN 201510171169 A CN201510171169 A CN 201510171169A CN 104979332 A CN104979332 A CN 104979332A
Authority
CN
China
Prior art keywords
ceramic substrate
slit
building brick
electronic building
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510171169.8A
Other languages
English (en)
Inventor
广濑宪昭
三浦阳平
小山晋平
石川悟志
清井义幸
小林充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimane Masuda Electronics Co Ltd
Original Assignee
Shimane Masuda Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimane Masuda Electronics Co Ltd filed Critical Shimane Masuda Electronics Co Ltd
Publication of CN104979332A publication Critical patent/CN104979332A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种制造电子组件的方法。将组成部件安装于陶瓷衬底的顶部表面上，在所述陶瓷衬底中具有包含电连接到接地部分的接地层的接地线，所述接地部分暴露于所述陶瓷衬底的底部表面上。然后，用模制树脂层来涂覆所述陶瓷衬底的所述顶部表面以覆盖所述多个组成部件。从所述模制树脂层的表面对所述陶瓷衬底执行半切割以从所述陶瓷衬底的侧表面暴露所述接地线的一部分。如此形成导电屏蔽膜以覆盖所述模制树脂层的所述表面及因所述半切割所致的所述接地线的所述所暴露部分。在划分所述陶瓷衬底之前，形成用于将所述陶瓷衬底划分成个别电子组件的狭缝。通过所述狭缝将所述陶瓷衬底划分成所述个别电子组件。

Description

制造电子组件的方法
技术领域
本发明涉及一种制造用于例如通信装置等各种电子装置中且适合用于高频率环境中的电子组件的方法。
背景技术
近年来，用于例如通信装置等各种电子装置中的电子组件已在大小上减小且已在集成程度上提高。举例来说，以下三个布置已知为此类电子组件。
存在其中组成部件被囊封于模制树脂层中的电子组件。通过以下操作制造电子组件的此布置：将组成部件安装于用于多个组件的陶瓷衬底上；将模制树脂层施加于其中组成部件安装于其上的陶瓷衬底的整个表面上方；及然后沿着预先形成于衬底上的狭缝划分所述陶瓷衬底。
存在其中安装于陶瓷衬底上的组成部件被金属罐密封的电子组件。通过以下操作制造电子组件的此布置：将组成部件安装于用于多个组件的陶瓷衬底上；及然后将金属罐焊接于沿着预先形成于陶瓷衬底上的狭缝所划分的个别件陶瓷衬底中的每一者的表面上。通过焊接，金属罐被电连接到陶瓷衬底的表面或侧表面上的电极，且借此金属罐被连接到接地。此提供屏蔽效应。
存在其中组成部件被安装于陶瓷腔中且被金属盖密封的电子组件。通过以下操作制造电子组件的此布置：将组成部件安装于具有腔的陶瓷封装中；及用金属盖来焊接密封陶瓷封装。通过焊接密封，金属盖被电连接到陶瓷腔的表面或端表面的电极，且借此所述金属盖被连接到接地。此也提供屏蔽效应。
除上文所描述的三个布置以外，已知还存在日本公开专利第Hll-163583号(1999)中所揭示的布置。在日本公开专利第Hll-163583号(1999)中，将例如IC等组成部件安装于由例如玻璃-环氧树脂等绝缘材料制成的组合件衬底上且由环氧树脂制成的囊封主体囊封。然后，借助狭缝将组合件衬底半切削，而组合件衬底的下半部保持不切割。然后，通过镍对包含狭缝的囊封主体的整个周边进行电镀。此后，进一步切削组合件衬底以完全地分离成若干件，且借此制造电子组件封装。在电子组件封装中的每一者中，镍电镀还与衬底表面的接地电极图案接触，借此接地电极图案被电连接到由通孔电极形成的接地连接端子，从而提供屏蔽效应。
发明内容
然而，上文所描述的常规电子组件分别具有问题。在所述第一布置中，尽管可通过前述制造方法来制造个别经模制封装(在所述经模制封装中的每一者中组成部件被安装于陶瓷衬底上)，但所述个别模制封装无法具备屏蔽效应。为将经模制封装用于高频率环境中，应防止组成部件产生的电磁场等等影响组成部件的外部。因此，应在电子装置的壳体内部将经模制封装屏蔽，且此阻碍所述装置的大小减小及厚度减小。
在所述第二布置中，可焊接金属罐，使得此增加金属罐的生产成本及材料成本。此外，由于需要用于焊接金属罐的焊接区，因此阻碍了大小减小。此外，由于附接金属罐，因此需要特定量的高度及特定量的厚度以供附接，且此阻碍了厚度减小。
在所述第三布置中，由于通过处置陶瓷封装来执行组合件，因此生产成本较高。此外，此需要用于金属盖、具有腔的陶瓷封装等等的高材料成本。
日本公开专利第Hll-163583号(1999)中所揭示的布置使用制造电子组件的方法，所述方法使用易于处理的衬底材料，例如由绝缘材料(例如玻璃环氧树脂)制成的衬底。然而，难以处理具有优越高频率性质的陶瓷衬底，且此方法需要多次执行对衬底的切削过程。出于这些原因，使用难以处理的材料的陶瓷衬底不易于制造电子组件。
如上文所描述，所述布置在实现可用于高频率环境中的电子装置的大小减小、厚度减小及成本减小上具有某一种类的问题，这是因为：高频率性质为不良的；制造效率为不良的使得生产成本增加；材料成本增加；大小减小及厚度减小受阻碍；及所述制造过程不容易。
鉴于常规技术中的前述问题提出本发明，本发明的目标为提供一种以如下方式制造电子组件的方法：可在不使用金属罐或金属盖的情况下形成对安装于陶瓷衬底上的组成部件具有屏蔽效应的结构，借此减小适合用于高频率环境中的电子装置的大小、厚度及成本。
为解决上文所描述的问题，在实施例中所描述的本发明中，将多个组成部件安装于陶瓷衬底的第一主表面上，在所述陶瓷衬底中具有包含电连接到接地部分的接地层的接地线，所述接地部分暴露于所述陶瓷衬底的第二主表面上，且然后以所述多个组成部件被覆盖有模制树脂层的方式用所述模制树脂层来涂覆所述陶瓷衬底的所述第一主表面。通过从所述模制树脂层的表面将所述陶瓷衬底切削所述衬底的厚度的一半深度(所谓的“半切割”)以从所述陶瓷衬底的侧表面暴露所述接地线的一部分。以如下方式形成导电屏蔽膜：所述导电屏蔽膜覆盖所述模制树脂层的所述表面及因所述半切割而暴露的所述接地线的所述所暴露部分。在划分所述陶瓷衬底之前形成用于将所述陶瓷衬底划分成多个个别电子组件的狭缝。通过所述狭缝将所述陶瓷衬底划分成多个个别电子组件。
参考所附图式依据对示范性实施例的以下说明，本发明的其它特征将变得显而易见。
附图说明
图1是展示通过本发明的制造方法制造的电子组件的实例的横截面图；
图2A到2F是阐释第一实施例中的相应步骤的视图；
图3是阐释第一实施例的制造方法中的步骤的流程图；
图4A到4E是阐释第二实施例中的相应步骤的视图；
图5是阐释第二实施例的制造方法中的步骤的流程图；
图6A到6F是阐释第三实施例中的相应步骤的视图；且
图7是阐释第三实施例的制造方法中的步骤的流程图。
具体实施方式
图1是展示通过根据一个实施例的制造方法制造的电子组件的实例的横截面图。通过以下操作形成图1中所展示的电子组件10：通过模制树脂层2来囊封安装于陶瓷衬底1的顶部表面上的第一主表面上的多个组成部件7a、7b、7c；及然后通过导电屏蔽膜6来涂覆模制树脂层2及陶瓷衬底1的顶部表面。举例来说，陶瓷衬底1可具有其中多个陶瓷层彼此层压且电路图案及接地线5被布置于陶瓷衬底1的多个陶瓷层之间(层间布置)的多层配置。举例来说，接地线5包含形成于所述层之间的接地层5c，且接地层5c经形成以经由导通体5b电连接到接地引出部分5a，接地引出部分5a暴露于陶瓷衬底1的侧表面中的每一者中。举例来说，在陶瓷衬底1的所述层之间的位置处在环绕囊封于电子组件10中的组成部件7a到7c的部分中以环形形状形成接地引出部分5a，且使接地引出部分5a暴露于陶瓷衬底1的侧表面。举例来说，经由导通体9b将接地线5连接到接地部分9a。接地部分9a暴露于陶瓷衬底1的底部表面上的第二主表面(陶瓷衬底1的与其上安装有组成部件7a到7c的主表面相对的主表面)。
用导电屏蔽膜6来涂覆模制树脂层2的表面及暴露于陶瓷衬底1的侧表面上的接地引出部分5a的所暴露部分，使得将导电屏蔽膜6电连接到接地线5。如此封装电子组件10使得陶瓷衬底1的底部表面面对其上将封装电子组件10的装置中的衬底。通过使接地部分9a与其上将封装电子组件10的装置中的衬底的接地电极接触而使经由导通体9b连接到导电屏蔽膜6及接地线5的接地部分9a接地。导电屏蔽膜6及接地线5借此展现屏蔽效应。此屏蔽效应使电子组件10适合用于高频率环境中。
可通过印刷或电镀来形成用于展现电子组件10的屏蔽效应的屏蔽膜6，且甚至在使用陶瓷衬底的情形中，此方法也可减小电子组件的大小、厚度及成本。具体来说，由于通过使用低成本的模具、树脂及屏蔽膜而非使用金属罐、金属盖或具有腔的陶瓷封装来制造电子组件10，因此可减小材料的成本。此外，与用金属罐来密封组成部件的情形相比，可减小组件的厚度及大小，这是因为无需考虑金属罐的附接中的清洁、焊接部分的焊接区尺寸等等。
在制造上文所描述的电子组件的方法中，将多个组成部件安装于陶瓷衬底1的顶部表面上，在陶瓷衬底1中具有电连接到暴露于陶瓷衬底1的底部表面上的接地部分9a的接地线5，且然后以多个组成部件被覆盖的方式用模制树脂层2来涂覆陶瓷衬底1的顶部表面。从模制树脂层2的表面将陶瓷衬底1半切割，使得接地线5的一部分从陶瓷衬底1的侧表面暴露。如此形成导电屏蔽膜6使其覆盖模制树脂层2的表面及因半切割而暴露的接地线5的所暴露部分。在此情形中，在划分之前在其中陶瓷衬底1将被划分成多个个别电子组件的部分中形成狭缝3。通过狭缝3将陶瓷衬底1划分成多个个别电子组件10。
在陶瓷衬底1的半切割中，从其上形成有模制树脂层2的表面上执行切削，切割陶瓷衬底1直到至少接地引出部分5a暴露于陶瓷衬底1的侧表面上，使得经半切割陶瓷衬底1经形成具有被暴露的接地引出部分5a。在模制树脂层2上方以将屏蔽膜6的一部分电连接到暴露于经半切割表面上的接地引出部分5a的方式用导电屏蔽膜6来涂覆此经半切割陶瓷衬底1。将如上文所描述因此涂覆有屏蔽膜6的陶瓷衬底1沿着提供于陶瓷衬底1中的狭缝3划分成个别电子组件。
换句话说，在根据本发明制造电子组件的方法中，无需将金属罐或金属盖个别地附接到陶瓷衬底或具有腔的陶瓷封装，且在一个操作中用导电屏蔽膜来涂覆衬底并将所述衬底划分成个别组件。因此，制造效率为高的且减小了成本。此外，在将衬底划分成个别组件的情形中，不通过切削器切割衬底而是沿着提供于陶瓷衬底1中的狭缝3划分衬底。所述衬底因此可易于被划分成个别组件。因此，可增强电子组件的生产率且减小成本。
下文基于实施例描述制造本发明中的电子组件的方法。应注意，存在接地线的引出电极的各种配置。虽然在图1中通过使接地部分9a暴露于陶瓷衬底1的底部表面上且使用于连接的导通体9b作为接地线的引出电极的实例而做出说明，但本发明并不限于此实施例且可由其它配置引出接地。在以下实施例中，省略了对接地部分9a及导通体9b的图解说明。
(第一实施例)
通过参考图2A到2F及图3来描述根据第一实施例制造电子组件的方法。图2A到2F是用于阐释第一实施例中的步骤的视图且图3是阐释根据第一实施例的制造方法中的步骤的流程图。在第一实施例中，通过真空印刷及半切割处理来形成导电屏蔽膜。
首先，如图3中所展示，制备其上多个组成部件7a、7b、7c(下文中，共同称为元件符号7)安装于顶部表面上的陶瓷衬底1(S0)。多个组成部件7为提供于电子组件10中的电容器等等。为通过将陶瓷衬底1划分成多个件而制造多个电子组件10，布置多个组成部件7使得形成电子组件10中的每一者的组成部件7被分组到一起。举例来说，可将具有其中多个陶瓷层彼此层压的多层配置的衬底用作陶瓷衬底1。电路图案及接地线5可安置于陶瓷衬底1的层之间。举例来说，可将低温共烧陶瓷(LTCC)衬底用作陶瓷衬底1。由陶瓷材料制成的陶瓷衬底1在高频率下具有优越的损失特性。
将模制树脂层2施加到陶瓷衬底1上以覆盖衬底1的整个表面以囊封所安装组成部件7(图2A，Sll)。举例来说，可通过真空印刷来施加模制树脂层2。然而，此施加方法并不限于此真空印刷且可通过例如转印方法或压缩模制方法等任何方法来施加模制树脂层2。在陶瓷衬底1的底部表面上形成狭缝3。举例来说，可通过切削器将狭缝3形成为V形切痕。其中形成狭缝的位置对应于其中陶瓷衬底1将被划分成个别电子组件10的位置。
接下来，在对应于狭缝位置的位置处通过从模制树脂层2的表面切削而执行半切割以形成凹口4(图2B，S12)。通过切削器将半切割执行为使得陶瓷衬底1内的接地引出部分5a暴露于陶瓷衬底1的侧表面上的深度而形成凹口4。
此外，通过在具有经半切割凹口4的陶瓷衬底1上执行真空印刷而形成导电屏蔽膜6(图2C，S13)。举例来说，可将Ag环氧树脂用作形成导电屏蔽膜6的屏蔽树脂。然而，屏蔽树脂并不限于Ag环氧树脂，而可使用任何导电树脂。
接下来，在对应于狭缝3的位置的位置处对屏蔽膜6执行第二半切割(图2D，S14)。在第二半切割中，仅切割屏蔽膜6以形成经半切割凹口8以供划分。由于在第二半切割过程中无需切割陶瓷衬底1，因此存在此处理比执行全切割的情形中的处理简单的优点。虽然可在不具有此半切割步骤的情况下执行划分，但通过半切割形成经半切割凹口8以改进划分的准确度为优选的。
接下来，通过狭缝3中的每一者将具有经半切割凹口8的陶瓷衬底1划分成若干件(图2E，S15)。
在此制造方法中，适合用于高频率环境中的电子组件可变得较小且较薄且也可以低成本制造。
(第二实施例)
参考图4A到4E及图5描述根据第二实施例制造电子组件的方法。图4A到4E是用于阐释第二实施例中的步骤的视图且图5是阐释根据第二实施例的制造方法中的步骤的流程图。尽管在第一实施例中通过真空印刷及半切割处理来形成导电屏蔽膜6，但在此第二实施例中通过电镀来形成导电屏蔽膜6。第二实施例中的其它步骤与第一实施例中的步骤相同。
通过类似于第一实施例中的步骤S0到S12中的方法的方法对模制树脂层2执行半切割(图4A及4B，S0、S21及S22)。
然后，通过对凹口4的表面(即，模制树脂层2的表面及陶瓷衬底1的包含因半切割处理而暴露的接地引出部分5a的侧表面)进行电镀来形成屏蔽膜6(图4C，S23)。举例来说，可采用Ni电镀作为电镀，但所述电镀并不限于此Ni电镀。可通过替代电镀的以下方法来施加导电涂覆。举例来说，可借助喷雾器或类似物将导电涂覆膜施加于表面上，可将导电涂覆膜溶解并涂覆于表面上。可将类似导电涂覆膜的薄片热压缩接合于表面上。然而，通过使用电镀的实例来阐释第二实施例。
在通过此电镀处理对应于凹口4形成经半切割凹口8之后，通过狭缝3将陶瓷衬底1划分成多个个别电子组件10(图4D及4E，S24)。
在此制造方法中，仅执行一次半切割就足够了。因此，与第一实施例相比，进一步改进生产率且可实现成本减小。
(第三实施例)
通过参考图6A到6F及图7描述根据第三实施例制造电子组件的方法。图6A到6F是阐释第三实施例中的步骤的视图且图7是阐释根据第三实施例的制造方法中的步骤的流程图。在第三实施例中，在屏蔽膜6的电镀之前将中间步骤中的未完成电子组件彼此划分成个别组件，且然后通过刀片或类似物刮削模制树脂层2的表面，使得进一步减小电子组件10的厚度。
首先，通过类似于第一实施例中的步骤S0到S12中的半切割方法的半切割方法在模制树脂层2中形成凹口4(图6A及6B，S0、S31及S32)。在此实施例中，在执行此半切割时，将切削胶带20附接到其上形成有狭缝3的陶瓷衬底1的底部表面。
通过狭缝3将具有凹口4的陶瓷衬底1划分成个别组件(图6C，S33)。通过刮刀或类似物将被划分成个别组件且也附接到切削胶带20的部分中的每一者中的模制树脂层2的顶部表面刮掉深度D，使得模制树脂层2的膜厚度减小D(图6D，S34)。调整刮削深度D使得组成部件7不会理所当然地暴露。
通过电镀将屏蔽膜6形成于经刮掉模制树脂层2及凹口4的表面上(图6E，S35)。从切削胶带20取下彼此划分的个别电子组件10，使得获得多个电子组件10(图6F，S36)。
虽然通过使用其中在施加模制树脂层2之前形成狭缝3的布置的实例来描述前述实施例，但可在施加模制树脂层2之后划刻出狭缝3。换句话说，可在将陶瓷衬底1划分成个别组件的步骤之前的任何步骤处执行对狭缝3的雕刻。举例来说，在图2A到2F的步骤处，可在图2A到2D的步骤中的任一者处形成狭缝3。在图4A到4E的步骤处，可在图4A到4C的步骤中的任一者处形成狭缝3。在图6A到6F的步骤处，可在图6A到6B的步骤中的任一者处形成狭缝3。
虽然已参考示范性实施例描述本发明，但应理解本发明并不限于所揭示示范性实施例。所附权利要求书将根据最广义解释以便涵盖所有此类修改及等效结构及功能。

Claims (10)

1.一种制造电子组件的方法，其包括以下步骤：
将多个组成部件安装于陶瓷衬底的第一主表面上，在所述陶瓷衬底中具有包含电连接到接地部分的接地层的接地线，所述接地部分暴露于所述陶瓷衬底的第二主表面上，且然后以多个组成部件被覆盖有模制树脂层的方式用所述模制树脂层来涂覆所述陶瓷衬底的所述第一主表面；
从涂覆所述陶瓷衬底的所述模制树脂层的表面对所述陶瓷衬底执行半切割以从所述陶瓷衬底的侧表面暴露所述接地线的一部分；
以如下方式形成导电屏蔽膜：所述导电屏蔽膜覆盖所述模制树脂层的所述表面及因所述半切割而暴露的所述接地线的所述所暴露部分；
在划分所述陶瓷衬底之前，形成用于将所述陶瓷衬底划分成多个个别电子组件的狭缝；及
通过所述狭缝将所述陶瓷衬底划分成多个个别电子组件。
2.根据权利要求1所述的制造电子组件的方法，其中在形成所述导电屏蔽膜的所述步骤中，通过经由真空印刷将导电屏蔽树脂施加到所述模制树脂层的所述表面及因所述半切割而暴露的所述接地层的表面而形成所述导电屏蔽膜；且然后对应于所述狭缝而对所述导电屏蔽膜执行第二半切割。
3.根据权利要求1所述的制造电子组件的方法，其中在形成所述导电屏蔽膜的所述步骤中，通过电镀将导电屏蔽树脂施加到所述模制树脂层的所述表面及因所述半切割而暴露的所述接地层的表面。
4.根据权利要求1所述的制造电子组件的方法，其中在将所述陶瓷衬底划分成个别组件之前划刻出所述狭缝。
5.根据权利要求2所述的制造电子组件的方法，其中在将所述陶瓷衬底划分成个别组件之前划刻出所述狭缝。
6.根据权利要求3所述的制造电子组件的方法，其中在将所述陶瓷衬底划分成个别组件之前划刻出所述狭缝。
7.根据权利要求1所述的制造电子组件的方法，其中通过切削器将所述狭缝形成为V形切痕。
8.根据权利要求2所述的制造电子组件的方法，其中通过切削器将所述狭缝形成为V形切痕。
9.根据权利要求3所述的制造电子组件的方法，其中通过切削器将所述狭缝形成为V形切痕。
10.根据权利要求4所述的制造电子组件的方法，其中通过切削器将所述狭缝形成为V形切痕。
CN201510171169.8A 2014-04-11 2015-04-10 制造电子组件的方法 Pending CN104979332A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014082350A JP6091460B2 (ja) 2014-04-11 2014-04-11 電子部品の製造方法
JP2014-082350 2014-04-11

Publications (1)

Publication Number Publication Date
CN104979332A true CN104979332A (zh) 2015-10-14

Family

ID=52814867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510171169.8A Pending CN104979332A (zh) 2014-04-11 2015-04-10 制造电子组件的方法

Country Status (6)

Country Link
US (1) US20150296667A1 (zh)
EP (1) EP2940730A1 (zh)
JP (1) JP6091460B2 (zh)
KR (1) KR20150118042A (zh)
CN (1) CN104979332A (zh)
TW (1) TW201603236A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735668A (zh) * 2017-04-21 2018-11-02 株式会社迪思科 半导体封装的制造方法
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616455A (zh) * 2014-08-26 2019-04-12 三菱电机株式会社 高频模块
US9807866B2 (en) * 2015-11-30 2017-10-31 Intel Corporation Shielding mold for electric and magnetic EMI mitigation
JP2017143210A (ja) * 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
JP7039224B2 (ja) * 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法
TWI634640B (zh) * 2016-11-24 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10636765B2 (en) 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
JP7365759B2 (ja) * 2018-02-27 2023-10-20 Tdk株式会社 回路モジュール
JP2020155547A (ja) 2019-03-19 2020-09-24 キオクシア株式会社 磁気記憶装置
CN219066804U (zh) * 2020-06-10 2023-05-23 株式会社村田制作所 模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127089A (ja) * 1999-10-27 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
CN101015070A (zh) * 2004-08-20 2007-08-08 昭和电工株式会社 制造半导体发光器件的方法以及采用该方法制造的器件
US20130294034A1 (en) * 2011-01-07 2013-11-07 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component module and electronic component module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4159636B2 (ja) 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法
JP2003110083A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 半導体装置およびその製造方法
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7017245B2 (en) * 2003-11-11 2006-03-28 General Electric Company Method for making multi-layer ceramic acoustic transducer
US7842526B2 (en) * 2004-09-09 2010-11-30 Toyoda Gosei Co., Ltd. Light emitting device and method of producing same
JP2007129109A (ja) * 2005-11-04 2007-05-24 Mitsumi Electric Co Ltd 電子モジュールの製造方法
JP2009231331A (ja) * 2008-03-19 2009-10-08 Murata Mfg Co Ltd 積層体の製造方法
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2011151226A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2012019022A (ja) * 2010-07-07 2012-01-26 Murata Mfg Co Ltd 電子部品モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127089A (ja) * 1999-10-27 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置の製造方法
CN101015070A (zh) * 2004-08-20 2007-08-08 昭和电工株式会社 制造半导体发光器件的方法以及采用该方法制造的器件
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
US20130294034A1 (en) * 2011-01-07 2013-11-07 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component module and electronic component module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735668A (zh) * 2017-04-21 2018-11-02 株式会社迪思科 半导体封装的制造方法
CN108735668B (zh) * 2017-04-21 2023-09-12 株式会社迪思科 半导体封装的制造方法
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Also Published As

Publication number Publication date
KR20150118042A (ko) 2015-10-21
TW201603236A (zh) 2016-01-16
JP6091460B2 (ja) 2017-03-08
JP2015204342A (ja) 2015-11-16
US20150296667A1 (en) 2015-10-15
EP2940730A1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
CN104979332A (zh) 制造电子组件的方法
CN107535081A (zh) 高频模块
CN103400825B (zh) 半导体封装件及其制造方法
US10849257B2 (en) Module
CN102779762B (zh) 制造半导体模块的方法以及半导体模块
CN101996962B (zh) 电子部件模块以及无线通信设备
CN108695300A (zh) 电子部件组件
CN104051408A (zh) 模块及其制造方法
CN104105387A (zh) 电路模组及其制造方法
CN104425461A (zh) 电路模块
KR20190100393A (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
US9713252B2 (en) Ceramic insulator for electronic packaging and method for fabricating the same
CN104347595B (zh) 电子封装模块及其制造方法
JP2008258478A (ja) 電子部品装置およびその製造方法
CN103180941A (zh) 布线基板
CN103227170A (zh) 堆迭式半导体结构及其制造方法
CN106298743A (zh) 具有屏蔽效果的封装结构及其制作方法
CN107305848A (zh) 封装基板、封装结构及其制作方法
CN108076586A (zh) 电路板及其制造方法
JP2012165329A (ja) 通信モジュール
CN104576616A (zh) 模块集成电路封装结构及其制作方法
CN111295749B (zh) 电路模块
CN202940226U (zh) 封装基板
CN102931165B (zh) 封装基板的制造方法
CN103545225A (zh) 电子元件封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151014

WD01 Invention patent application deemed withdrawn after publication