JP2007129109A - 電子モジュールの製造方法 - Google Patents

電子モジュールの製造方法 Download PDF

Info

Publication number
JP2007129109A
JP2007129109A JP2005321522A JP2005321522A JP2007129109A JP 2007129109 A JP2007129109 A JP 2007129109A JP 2005321522 A JP2005321522 A JP 2005321522A JP 2005321522 A JP2005321522 A JP 2005321522A JP 2007129109 A JP2007129109 A JP 2007129109A
Authority
JP
Japan
Prior art keywords
substrate
scribe line
collective substrate
sealing resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005321522A
Other languages
English (en)
Inventor
Hisashi Hasegawa
久 長谷川
Yuichi Sakai
雄一 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005321522A priority Critical patent/JP2007129109A/ja
Publication of JP2007129109A publication Critical patent/JP2007129109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】集合基板を用いた電子モジュールの製造における効率的な分割工程を実現すること。
【解決手段】複数の電子モジュール１を製造するための集合基板２の裏面２２にスクライブライン４を形成する工程と、集合基板２を硬化させる工程と、集合基板２の表面２１に電子部品１１、１２を実装する工程と、電子部品１１、１２が実装された集合基板２の表面２１を封止用樹脂３により樹脂封止を行う工程と、樹脂封止された集合基板２をスクライブライン４に沿って複数の電子モジュール１へ分割する工程とを有する。
【選択図】 図１（ｂ）

Description

本発明は、電子部品をセラミック集合基板に実装して製造する電子モジュールの製造方法に関する。
従来、電子部品をセラミック集合基板に実装して製造する電子モジュールは、セラミック集合基板の表面に電子部品を実装した後、印刷工法等の手段を用いて電子部品面を樹脂封止し、この樹脂封止されたセラミック集合基板を電子モジュール毎にダイシングによって切断分離して製造する。このセラミック集合基板としては、例えば多層基板であるＬＴＣＣ（Low Temperature Co-fired Ceramics／低温同時焼成セラミック）基板がある。
しかし、上記セラミック集合基板は硬度が高いため、ダイシング工程において用いられるブレード（回転歯）の摩滅が著しいという問題がある。さらに、この摩滅したブレードの交換作業を頻繁に行わなければならないという問題がある。
また、セラミック集合基板の硬度が高いため、集合基板の切断時におけるブレードの移動速度（送り速度）が非常に遅くなってしまうという問題がある。
上記のような問題は、電子モジュールの製造時間の短縮化を妨げ、製造コストの上昇を招くという問題を発生する。
本発明は、上述した課題を解決するためになされたもので、集合基板を用いた電子モジュールの製造における効率的な分割工程を実現することができる電子モジュールの製造方法を提供することを目的とする。
本発明に係る第１実施形態の電子モジュールの製造方法は、複数の電子モジュールを製造するための集合基板の裏面にスクライブラインを形成する工程と、前記集合基板を硬化させる工程と、前記集合基板の表面に電子部品を実装する工程と、前記電子部品が実装された前記集合基板の表面を封止用樹脂により樹脂封止を行う工程と、前記樹脂封止された集合基板を前記スクライブラインに沿って複数の電子モジュールへ分割する工程とを有することを特徴とする。
さらに、本発明に係る電子モジュールの製造方法は、前記樹脂封止を行う工程の後、さらに、前記樹脂封止された集合基板の封止用樹脂を前記スクライブラインに沿ってダイシングする工程を有することが好ましい。
さらに、本発明に係る電子モジュールの製造方法は、前記集合基板はセラミック基板であり、前記集合基板を硬化させる工程は前記集合基板を焼成させる工程であることが好ましい。
本発明に係る第２実施形態の電子モジュールの製造方法は、複数の電子モジュールを製造するための集合基板の裏面にスクライブラインを形成する工程と、前記集合基板を硬化させる工程と、前記集合基板の表面に電子部品を実装する工程と、前記電子部品が実装された前記集合基板の表面を封止用樹脂により樹脂封止を行う工程と、前記スクライブラインに沿って、前記封止用樹脂に分割用溝を形成する工程と、前記樹脂封止された集合基板を前記スクライブラインに沿って複数の電子モジュールへ分割する工程とを有することを特徴とする。
本発明に係る電子モジュールの製造方法は、前記スクライブラインに沿って、前記封止用樹脂に分割用溝を形成する工程が、前記封止用樹脂の硬化前に型材を用いて行われることが好ましい。
本発明に係る第３実施形態の電子モジュールの製造方法は、前記スクライブラインに沿って、前記封止用樹脂に分割用溝を形成する工程が、前記封止用樹脂の硬化後にダイシングを用いて行われることが好ましい。
請求項１記載の本発明によれば、集合基板にスクライブラインが形成することにより、集合基板の分割を容易にすることが可能となる。また、集合基板を硬化させる前に、集合基板の裏面にスクライブラインを形成する工程を有しているため、スクライブラインを容易に形成することができる。また、スクライブラインは集合基板の裏面に形成されているため、集合基板の表面への電子部品の実装作業に影響を与えない。
請求項２記載の本発明によれば、前記スクライブラインに沿ってダイシングする工程を有する。スクライブラインが形成されているため、ダイシングの切断対象となる集合基板の切断断面積が減少し、ダイシングの作業時間が短縮されると共に、ダイシングに用いられるブレードの摩耗を減少することができる。
請求項３記載の本発明によれば、前記集合基板がセラミック基板であるため、集合基板の硬化前にスクライブラインを形成することにより、容易にスクライブラインを形成することができる。
請求項４記載の本発明によれば、集合基板の裏面に形成されているスクライブラインに沿って、封止用樹脂に分割用溝を形成する工程を有しているため、集合基板の分割を容易に行うことができる。また、分割の際に封止用樹脂の破損を最小限度に抑えることができる。
請求項５記載の本発明によれば、硬化する前の封止用樹脂に分割用溝を形成する工程を有しているため、分割用溝を容易に形成することができる。
請求項６記載の本発明によれば、封止用樹脂に分割用溝を形成する工程が、前記封止用樹脂の硬化後にダイシングを用いて行われるため、分割用溝を形成するダイシング工程と集合基板の分割工程とをそれぞれ分離して行うことが可能となる。このため、各ダイシング工程に用いる最適なブレードを選択することができ、分割工程に必要な作業時間を短縮することができる。
以下、本発明の第１実施形態について図面を参照して詳細に説明する。図１（ａ）〜（ｃ）は、電子モジュール１の製造方法の各工程を示す断面説明図である。この電子モジュール１の製造方法は、複数の電子モジュール１を製造するための集合基板２の裏面２２にスクライブライン４を形成する工程と、集合基板２を硬化させる工程と、集合基板２の表面２１に電子部品１１、１２を実装する工程と、電子部品１１、１２が実装された集合基板２の表面２１を封止用樹脂３により樹脂封止を行う工程と、樹脂封止された集合基板２をスクライブライン４に沿って複数の電子モジュール１へ分割する工程とを有する。
電子モジュール１は、集合基板２の表面２１上に電子部品１１、１２を実装した後、この集合基板２の表面２１を封止用樹脂３により樹脂封止し、この樹脂封止された集合基板２を分割することにより製造される。このため、分割工程前の集合基板２は、少なくとも２以上の電子モジュール１を有している。
集合基板２は、多層基板であるＬＴＣＣ（Low Temperature Co-fired Ceramics／低温同時焼成セラミック）である。本実施形態において、この集合基板２の厚さは約０．６ｍｍである。後述するように、この集合基板２は、低温同時焼成工程により硬化させる前に、集合基板２の裏面２２にスクライブライン４が形成される。
電子部品１１、１２は、部品実装用のチップ部品である。これらの電子部品１１、１２は、集合基板２の表面２１上に形成されている電極パッド（図示せず）へ半田ボール１３を用いてリフロー半田付けされる。
封止用樹脂３は、フィラーを含有するエポキシ系熱硬化性樹脂である。本実施形態において、この封止用樹脂は約１５０℃の温度で約３時間加熱されることにより硬化する。
以下、本実施形態の電子モジュール１の製造方法を説明する。
最初に、集合基板２の裏面２２にスクライブライン４を形成する。このスクライブライン４の形成は、低温同時焼成前の比較的柔軟な状態である集合基板２の裏面２２へ型材（図示せず）を押し当てて形成する。このスクライブライン４は、複数の電子モジュール１の境界領域に沿って設けられている。このため、各電子モジュール１が矩形の形状を有している場合、集合基板２の裏面２２を平面視すると、スクライブライン４は集合基板２の裏面２２に格子状に現れる。なお、図１に示すように、スクライブライン４の断面形状は逆Ｖ字型である。また、平面視においてミシン目状に形成されている。このスクライブライン４の断面形状により、上記型材の離型が容易となり、また、ミシン目状に形成することにより、スクライブライン４の断面深さを容易に管理することができる。
次に、スクライブライン４が形成された集合基板２を低温同時焼成により硬化させる。この硬化工程により、集合基板２の裏面２２にスクライブライン４が形成されたまま集合基板２が硬化される。
次に、集合基板２の表面２１に電子部品１１、１２を実装する。この電子部品１１、１２の実装は、チップマウンタ等を用いる公知の実装工程と、これら実装工程後に行われるリフロー半田付工程を含む。リフロー半田付工程により、これらの電子部品１１、１２は、集合基板２の表面２１上に形成されている電極パッドへ半田ボール１３を用いて半田付けされる。
次に、電子部品１１、１２が実装された集合基板２の表面２１を封止用樹脂３により樹脂封止する。本実施形態においては、公知の印刷工法等を用いて封止用樹脂３を集合基板２の表面２１に施した後、上述した所定温度において所定時間過熱し、封止用樹脂３を硬化させる。
最後に、樹脂封止された集合基板２をスクライブライン４に沿って複数の電子モジュール１へ分割する。この集合基板２の分割工程は、様々な方法を用いることができる。例えば、各電子モジュール１の大きさが比較的大きな場合には、手作業や機器を用いてスクライブライン４に沿って折り取ることが可能である。また、各電子モジュール１の大きさが比較的小さな場合には、スクライブライン４に沿ってダイシングを行う。このダイシングでは、スクライブライン４が形成されている部分の集合基板２の厚さが薄いため非常に容易である。集合基板２自体は低温同時焼成後には非常に高い硬度を有しているが、スクライブライン４によりダイシングに用いられるブレードによって切断の対象となる切断断面積が小さくなるからである。なお、熱硬化性樹脂である封止用樹脂３は、比較的硬度が低いため当該ブレードへの負担は大きくならない。
以下、本実施形態の作用効果を説明する。
本実施形態によれば、集合基板２にスクライブライン４が形成されているため、ダイシング工程において、ブレードでの切断に必要な切断断面積を小さくすることができる。このため、ダイシングに必要な時間を縮減することができ、また、ブレードの消耗を数十分の一に低減することができる。
また、集合基板２を硬化させる前にスクライブライン４を形成するため、スクライブライン４の形成が容易である。また、このスクライブライン４は集合基板２の裏面２２に形成されているため、集合基板２の表面２１上への電子部品１１、１２を実装工程に全く影響を与えないという利点がある。
なお、本実施形態においては、スクライブライン４は逆Ｖ字型の断面形状を有するミシン目状であるが、この形状は他の形状を選択することが可能である。
次に、図２を参照しつつ本発明に係る第２実施形態について説明する。なお、第２実施形態においては、上記第１実施形態の各部材と同様の機能を備える部材に関し、同一の符号を用いて説明する。
この電子モジュール１の製造方法は、上記第１実施形態と略同様の工程を備えているが、スクライブライン４に沿って、封止用樹脂３に分割用溝５を形成する工程を有している点で異なる。
この封止用樹脂３に分割用溝５は、図２に示すように、集合基板２のスクライブライン４に沿って形成され、スクライブライン４により集合基板２の切断断面積が減少されている部分に対応する封止用樹脂３の厚さを薄くしている。
この分割用溝５を形成する工程は、封止用樹脂３の硬化前に型材（図示せず）を用いて行われる。即ち、電子部品１１、１２の実装を完了した集合基板２の表面２１へ、公知の印刷工法等を用いて封止用樹脂３を施した後、この封止用樹脂３を硬化させるための加熱処理を行う前に、半硬化状態にある封止用樹脂３に型材を押し当てて分割用溝５を形成する。
以下、第２実施形態の作用効果を説明する。
本実施形態によれば、封止用樹脂３に分割用溝５が形成されているため、ダイシング工程において、ブレードでの切断に必要な切断断面積を小さくすることができる。このため、ダイシングに必要な作業時間を短縮することができ、また、ブレードの消耗を効果的に低減することができる。
さらに、封止用樹脂３に分割用溝５を形成することにより、ダイシングによらず手作業や機器を用いてスクライブライン４に沿って折り取ることが非常に容易になる。この際、封止用樹脂３の折り取り部分が分割用溝５により非常に狭い範囲となり、当該部分における封止用樹脂３の破損を最小限度に抑えることができる。
また、硬化する前の封止用樹脂３に型材を用いて分割用溝５を形成することは非常に容易である。また、ダイシングに用いるブレードの摩耗を効果的に抑制することができるため、電子モジュール１の製造コストを飛躍的に低減することができる。
次に、図３を参照しつつ本発明に係る第３実施形態について説明する。なお、第３実施形態においては、上記第２実施形態の各部材と同様の機能を備える部材に関し、同一の符号を用いて説明する。
この電子モジュール１の製造方法は、上記第２実施形態と略同様の工程を備えているが、封止用樹脂３の分割用溝５を、ダイシングを用いて形成する点で異なる。
この封止用樹脂３の分割用溝５は、図３に示すように、スクライブライン４に沿って形成され、封止用樹脂３の硬化後にダイシングにより切削加工されることで形成される。即ち、集合基板２の表面２１に施した封止用樹脂３を加熱処理して硬化させたのち、ダイシングを用いて封止用樹脂３のみを切削し、スクライブライン４に沿うように分割用溝５を形成する。そして、分割用溝５を形成した後に、最終的にダイシングを用いて集合基板２を分割する。
以下、本実施形態の作用効果を説明する。
本実施形態では、上記第２実施形態と同様に封止用樹脂３に分割用溝５を形成したことによる作用効果を有する。さらに、封止用樹脂３のダイシングと、最終的に集合基板２を分割するためのダイシングを行うため、それぞれのダイシングで用いる最適なブレードを選択することができる。切断対象となる材質の硬度に応じたブレードを選択することにより、各ブレードに適切な切断速度を選択することができるため、ダイシングに必要な作業時間を短縮することができる。また、同時に、切断対象となる材質に応じたブレードを選択することにより、各ブレードの消耗を最低限に抑制することができる。
本発明に係る第１実施形態の電子モジュールの製造方法における部品実装工程示す断面説明図である。 図１に示す電子モジュールの製造方法における樹脂封止工程を示す断面説明図である。 図１に示す電子モジュールの製造方法における分割工程を示す断面説明図である。 本発明に係る第２実施形態の電子モジュールの製造工程を示す断面説明図である。 本発明に係る第３実施形態の電子モジュールの製造工程を示す断面説明図である。
符号の説明
１ 電子モジュール
１１、１２ 電子部品
１３ 半田ボール
２ 集合基板
２１ 表面
２２ 裏面
３ 封止用樹脂
４ スクライブライン
５ 分割用溝

Claims (6)

  1. 複数の電子モジュールを製造するための集合基板の裏面にスクライブラインを形成する工程と、
    前記集合基板を硬化させる工程と、
    前記集合基板の表面に電子部品を実装する工程と、
    前記電子部品が実装された前記集合基板の表面を封止用樹脂により樹脂封止を行う工程と、
    前記樹脂封止された集合基板を前記スクライブラインに沿って複数の電子モジュールへ分割する工程とを有する電子モジュールの製造方法。
  2. 前記樹脂封止を行う工程の後、さらに、前記樹脂封止された集合基板の封止用樹脂を前記スクライブラインに沿ってダイシングする工程を有する請求項１記載の電子モジュールの製造方法。
  3. 前記集合基板はセラミック基板であり、前記集合基板を硬化させる工程は前記集合基板を焼成させる工程である請求項１又は請求項２記載の電子モジュールの製造方法。
  4. 複数の電子モジュールを製造するための集合基板の裏面にスクライブラインを形成する工程と、
    前記集合基板を硬化させる工程と、
    前記集合基板の表面に電子部品を実装する工程と、
    前記電子部品が実装された前記集合基板の表面を封止用樹脂により樹脂封止を行う工程と、
    前記スクライブラインに沿って、前記封止用樹脂に分割用溝を形成する工程と、
    前記樹脂封止された集合基板を前記スクライブラインに沿って複数の電子モジュールへ分割する工程とを有する電子モジュールの製造方法。
  5. 前記スクライブラインに沿って、前記封止用樹脂に分割用溝を形成する工程は、前記封止用樹脂の硬化前に型材を用いて行われることを特徴とする請求項４記載の電子モジュールの製造方法。
  6. 前記スクライブラインに沿って、前記封止用樹脂に分割用溝を形成する工程は、前記封止用樹脂の硬化後にダイシングを用いて行われることを特徴とする請求項４記載の電子モジュールの製造方法。
JP2005321522A 2005-11-04 2005-11-04 電子モジュールの製造方法 Pending JP2007129109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005321522A JP2007129109A (ja) 2005-11-04 2005-11-04 電子モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005321522A JP2007129109A (ja) 2005-11-04 2005-11-04 電子モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2007129109A true JP2007129109A (ja) 2007-05-24

Family

ID=38151496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321522A Pending JP2007129109A (ja) 2005-11-04 2005-11-04 電子モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2007129109A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231331A (ja) * 2008-03-19 2009-10-08 Murata Mfg Co Ltd 積層体の製造方法
JP2012066480A (ja) * 2010-09-24 2012-04-05 Mitsuboshi Diamond Industrial Co Ltd 樹脂付き脆性材料基板の分割方法
JP2012066479A (ja) * 2010-09-24 2012-04-05 Mitsuboshi Diamond Industrial Co Ltd 樹脂付き脆性材料基板の分割方法
JP2015204342A (ja) * 2014-04-11 2015-11-16 シマネ益田電子株式会社 電子部品の製造方法
US9755105B2 (en) 2015-01-30 2017-09-05 Nichia Corporation Method for producing light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231331A (ja) * 2008-03-19 2009-10-08 Murata Mfg Co Ltd 積層体の製造方法
JP2012066480A (ja) * 2010-09-24 2012-04-05 Mitsuboshi Diamond Industrial Co Ltd 樹脂付き脆性材料基板の分割方法
JP2012066479A (ja) * 2010-09-24 2012-04-05 Mitsuboshi Diamond Industrial Co Ltd 樹脂付き脆性材料基板の分割方法
CN102416674A (zh) * 2010-09-24 2012-04-18 三星钻石工业股份有限公司 附树脂脆性材料基板的分割方法
CN102416672A (zh) * 2010-09-24 2012-04-18 三星钻石工业股份有限公司 附树脂脆性材料基板的分割方法
KR101291001B1 (ko) 2010-09-24 2013-07-30 미쓰보시 다이야몬도 고교 가부시키가이샤 수지 부착 취성 재료 기판의 분할 방법
KR101290966B1 (ko) 2010-09-24 2013-07-30 미쓰보시 다이야몬도 고교 가부시키가이샤 수지 부착 취성 재료 기판의 분할 방법
JP2015204342A (ja) * 2014-04-11 2015-11-16 シマネ益田電子株式会社 電子部品の製造方法
US9755105B2 (en) 2015-01-30 2017-09-05 Nichia Corporation Method for producing light emitting device

Similar Documents

Publication Publication Date Title
KR101803183B1 (ko) 반도체 장치 및 그 제조 방법
TWI756437B (zh) 玻璃中介層之製造方法
JP4488733B2 (ja) 回路基板の製造方法および混成集積回路装置の製造方法。
JP2007129109A (ja) 電子モジュールの製造方法
JP5642808B2 (ja) 金属接合セラミック基板
SG172318A1 (en) Cutting device and cutting method for producing electronic parts
US8574931B2 (en) Singulation and strip testing of no-lead integrated circuit packages without tape frame
JP2011187659A (ja) 半導体装置及び半導体装置の製造方法
JP4195994B2 (ja) 回路板の製造方法及び回路板
JP2005303251A (ja) 集積回路のパッケージ方法
JP2009259999A (ja) 熱硬化接着剤付き半導体チップの製造方法
CN101517720A (zh) 半导体器件的制造方法
JP2010278309A (ja) 回路基板の製造方法および回路装置の製造方法
JP6525643B2 (ja) 製造装置及び製造方法
JP6800523B2 (ja) パッケージ基板の加工方法
JP2003249616A (ja) 電子部品のリード切断方法
KR101280250B1 (ko) 금속접합 세라믹기판
JP2003133262A (ja) 半導体パッケージの製造方法
JP5056429B2 (ja) 半導体装置の製造方法
JP2007081213A (ja) 電子部品の製造方法
JP2016213240A (ja) 製造装置及び製造方法
JP2008078492A (ja) 半導体装置の製造方法
JP2004349281A (ja) モジュール基板の製造方法
JP2010021389A (ja) 樹脂モールド型電子部品の製造方法。
JP6091879B2 (ja) サファイアウェーハの加工方法