JP4195994B2 - 回路板の製造方法及び回路板 - Google Patents
回路板の製造方法及び回路板 Download PDFInfo
- Publication number
- JP4195994B2 JP4195994B2 JP2003331441A JP2003331441A JP4195994B2 JP 4195994 B2 JP4195994 B2 JP 4195994B2 JP 2003331441 A JP2003331441 A JP 2003331441A JP 2003331441 A JP2003331441 A JP 2003331441A JP 4195994 B2 JP4195994 B2 JP 4195994B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- dividing
- manufacturing
- circuit
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本実施形態の回路板の製造方法は、複数個の回路単位1である回路部1aを絶縁性基板2の表面に形成した後、この絶縁性基板2を、隣接する回路部1aの間を隔てる分割溝3に沿って、各回路単位1(回路部1a)を有する回路板4である分割個片5に分割する回路板の製造方法である。
また、本実施形態の回路板の製造方法では、導体部11の全部または一部を除去する工程が、絶縁性基板2の一部をも除去することにより達成される場合には、分割個片5に分割する工程に際して、導体部11の剥離がさらに生じ難い結果となる。
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、絶縁性基板2としてセラミックス基板であるアルミナ基板を使用し、導体部11の全部または一部を除去する工程が、電磁波13を照射することにより達成されるというものである。
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、図4に示すように絶縁性基板2において導体部11が分割溝3を跨ぐ橋梁部15の上面16に形成されていて、導体部11の全部または一部(及び橋梁部15の一部)を除去する工程が切削加工により達成されるというものである。図4は、本実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す斜視図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す斜視図である。
本実施形態の回路板の製造方法は、基本的に上記第3の実施形態と同様であるが、図5に示すように絶縁性基板2において橋梁部15の上面16が、分割溝3を形成した分割溝形成面17よりも、突出して形成されているというものである。なお、ここでいう分割溝形成面17とは、分割溝3を形成した、分割溝3近傍の絶縁性基板2の表面の一部を構成する平面または曲面をいうものとする。また、図5は、本実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す斜視図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す斜視図である。
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、後述の図6(b)に示すように絶縁性基板2において、分割溝3を跨ぐめっき給電のための導体部11のめっき層の厚みが、回路パターン12の他の部位よりも薄く形成されるというものである。ここで、図6は、本実施形態に係る回路板の製造方法の特徴点を模式的に示すもので、(a)は、めっき層形成中の導体部11と分割溝3の近傍の様子を示す断面図、(b)は、めっき層形成後の導体部11と分割溝3の近傍の様子を示す断面図である。
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、後述の図7(c)に示すように絶縁性基板2において、分割溝3を跨ぐめっき給電のための導体部11のめっき層の厚みが、回路パターン12の他の部位よりも薄く形成されるというものである。ここで、図7は、本実施形態に係る回路板の製造方法の特徴点を模式的に示すもので、(a)は、めっき層形成直前の導体部11と分割溝3の近傍の様子を示す断面図、(b)は、めっき層形成中の導体部11と分割溝3の近傍の様子を示す断面図、(c)は、めっき層形成後の導体部11と分割溝3の近傍の様子を示す断面図である。
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、図8に示すように、分割溝3を絶縁性基板2の相対する両側の表面に形成するという点に特徴を有するものである。また、本実施形態では、絶縁性基板2としてセラミックス粉末であるアルミナ粉末を粉末射出成形して焼結したものを用いている。
本実施形態の回路板の製造方法は、上記第2の実施形態と同様に、絶縁性基板2としてセラミックス基板であるアルミナ基板を使用し、導体部11の全部または一部を除去する工程を電磁波13を照射することにより行うというものである。本実施形態においては、分割溝3に、さらに電磁波を照射してスクライブ加工を施すというものである。また、ここでは、分割溝3は、絶縁性基板2であるアルミナ基板の成形時に同時に形成されている。
1a 回路部
2 絶縁性基板
3 分割溝(絶縁性基板2)
4 回路板
5 分割個片
6 分割ライン(絶縁性基板2)
7 導体膜
8 シート基板
9 非回路部
10 境界領域
11 導体部
12 回路パターン
13 電磁波
14 融着部(絶縁性基板2)
15 橋梁部(絶縁性基板2)
16 上面(橋梁部15)
17 分割溝形成面(絶縁性基板2)
18 めっき治具
19 遮蔽層
20 破断部位(絶縁性基板2)
21 深溝形状部(分割溝3)
22 マイクロクラック(分割溝3)
Claims (7)
- 相互に分割溝で隔てられた複数個の回路単位を絶縁性基板の表面に形成した後、前記絶縁性基板を、前記分割溝に沿って、前記各回路単位を有する回路板である分割個片に分割する回路板の製造方法において、前記複数個の回路単位が、隣接する前記回路単位間を隔てる前記分割溝を跨ぐめっき給電のための導体部を介して相互に導通可能な構造を有する一方、前記分割個片に分割する工程に先だって、前記導体部の全部または一部を除去する工程を有し、前記導体部は前記分割溝を跨ぐ橋梁部上面に形成されていて、前記導体部の全部または一部を除去する工程が切削加工により達成されることを特徴とする回路板の製造方法。
- 前記橋梁部上面が、前記分割溝を形成した面よりも、突出して形成されたことを特徴とする請求項1記載の回路板の製造方法。
- 前記分割溝を跨ぐめっき給電のための導体部の厚みを、回路パターンの他の部位よりも薄く形成したことを特徴とする請求項1または請求項2記載の回路板の製造方法。
- 前記分割溝を前記絶縁性基板の相対する両側の表面に形成したことを特徴とする請求項1乃至請求項3のいずれかに記載の回路板の製造方法。
- 前記絶縁性基板が、セラミック粉末を射出成形の後燒結した絶縁性基板であることを特徴とする請求項1乃至請求項4のいずれかに記載の回路板の製造方法。
- 前記分割個片に分割する工程に先だって、前記分割溝に電磁波を照射してスクライブ加工を施すことを特徴とする請求項1乃至請求項5のいずれかに記載の回路板の製造方法。
- 請求項1乃至請求項6のいずれかに記載の回路板の製造方法により製造されたことを特徴とする回路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331441A JP4195994B2 (ja) | 2003-09-24 | 2003-09-24 | 回路板の製造方法及び回路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331441A JP4195994B2 (ja) | 2003-09-24 | 2003-09-24 | 回路板の製造方法及び回路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101164A JP2005101164A (ja) | 2005-04-14 |
JP4195994B2 true JP4195994B2 (ja) | 2008-12-17 |
Family
ID=34460110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331441A Expired - Fee Related JP4195994B2 (ja) | 2003-09-24 | 2003-09-24 | 回路板の製造方法及び回路板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4195994B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5037521B2 (ja) * | 2006-11-30 | 2012-09-26 | 株式会社トクヤマ | メタライズドセラミック基板チップの製造方法 |
JP5050549B2 (ja) * | 2007-02-08 | 2012-10-17 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
EP2217043B1 (en) * | 2007-11-06 | 2019-01-30 | Mitsubishi Materials Corporation | Method for producing a substrate for power module |
JP5422964B2 (ja) * | 2007-11-06 | 2014-02-19 | 三菱マテリアル株式会社 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
JP5713578B2 (ja) * | 2010-04-06 | 2015-05-07 | 株式会社アテクト | 基板の製造方法 |
JP2014027219A (ja) * | 2012-07-30 | 2014-02-06 | Kyocera Corp | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 |
JP6181523B2 (ja) * | 2013-11-05 | 2017-08-16 | 京セラ株式会社 | 多数個取り配線基板、配線基板および電子部品 |
JP6290666B2 (ja) * | 2014-03-17 | 2018-03-07 | 京セラ株式会社 | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 |
JP6969181B2 (ja) * | 2017-07-03 | 2021-11-24 | 沖電気工業株式会社 | 光源用反射体、光源及び光源用反射体の製造方法 |
JP7187223B2 (ja) | 2018-09-07 | 2022-12-12 | 日本カーバイド工業株式会社 | 多数個取り基板及び多数個取り基板の製造方法 |
-
2003
- 2003-09-24 JP JP2003331441A patent/JP4195994B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005101164A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101803183B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP7426971B2 (ja) | 窒化珪素系セラミックス集合基板 | |
JP4195994B2 (ja) | 回路板の製造方法及び回路板 | |
JP2003258007A (ja) | 電子部品及びその製造方法 | |
JP6517942B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP6317115B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
US7071571B2 (en) | Semiconductor component having a plastic housing and methods for its production | |
JP2004006585A (ja) | 混成集積回路装置の製造方法 | |
CN110651535A (zh) | 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板 | |
EP4068347A1 (en) | Package for housing electronic component, electronic device, and electronic module | |
JP2003133262A (ja) | 半導体パッケージの製造方法 | |
JP2013254892A (ja) | 配線基板の製造方法 | |
JP4107003B2 (ja) | 配線基板の製造方法および同製造方法に使用される基板 | |
CN110868805B (zh) | 一种带立体图形的线路板的制作工艺 | |
JP2012174898A (ja) | 回路基板の製造方法及び回路基板 | |
JP3058999B2 (ja) | 目白配置配線基板 | |
KR100610053B1 (ko) | 인쇄 회로 기판의 슬롯 가공용 금형 스트리퍼 | |
JP2005072210A (ja) | 積層基板の製造方法およびパッケージの製造方法ならびに積層基板およびパッケージ | |
JP3115706B2 (ja) | 目白配置配線基板の製造方法 | |
JP6566586B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
JP4151503B2 (ja) | 回路板の製造方法 | |
JP2000208671A (ja) | セラミック基板及びこれを用いた半導体装置並びにこれらの製造方法 | |
JP4740404B2 (ja) | セラミック連結基板の製造方法 | |
TW202437412A (zh) | 封裝方法 | |
JPH04261084A (ja) | プリント基板およびその切断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |