JP4195994B2 - 回路板の製造方法及び回路板 - Google Patents

回路板の製造方法及び回路板 Download PDF

Info

Publication number
JP4195994B2
JP4195994B2 JP2003331441A JP2003331441A JP4195994B2 JP 4195994 B2 JP4195994 B2 JP 4195994B2 JP 2003331441 A JP2003331441 A JP 2003331441A JP 2003331441 A JP2003331441 A JP 2003331441A JP 4195994 B2 JP4195994 B2 JP 4195994B2
Authority
JP
Japan
Prior art keywords
circuit board
dividing
manufacturing
circuit
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331441A
Other languages
English (en)
Other versions
JP2005101164A (ja
Inventor
正英 武藤
良幸 内野々
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2003331441A priority Critical patent/JP4195994B2/ja
Publication of JP2005101164A publication Critical patent/JP2005101164A/ja
Application granted granted Critical
Publication of JP4195994B2 publication Critical patent/JP4195994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、複数個の回路単位を絶縁性基板の表面に形成した後、前記絶縁性基板を、前記各回路単位を有する分割個片に分割することによって得られる回路板の製造方法及びこの製造方法により製造した回路板に関するものである。
複数個の回路単位を絶縁性基板の表面に形成した後、この絶縁性基板を、前記各回路単位を有する分割個片に分割することによって回路板を製造するに際しては、例えば、特許第3153682号明細書に開示されている回路板の製造方法等がかかる用途に適用可能である。すなわち、前記複数個の回路単位は、一括して、同時に電気めっきを施す必要があるため、その形成の段階では、前記複数個の回路単位が、隣接する該回路単位間を隔てる分割溝を跨ぐめっき給電のための導体部を介して相互に導通可能な構造を有しており、事後的に、前記各回路単位を有する分割個片に分割する際には、上記した分割溝を跨ぐ前記導体部を分断することが必要とされる。
しかしながら、この分割個片に分割する際に、前記導体部の分割溝に跨っている部分が障害となり、分割溝に沿ってスムーズに分割されず、各分割個片に欠けや割れが発生するという問題がある。また、回路形成した前記基板を回路板である分割個片に分割する際に、導電パターンが剥離するという不良が発生し、製品である回路板の歩留りが悪くなるという問題も生じる。
かかる問題に対処する方法としては、例えば、特開平10−223993号公報に開示するように(図10参照)、分割溝3を跨ぐ導体部11において分割される部位(破断部位20)で最も幅狭となるように形成し、分割溝3に沿って分割する回路板の製造方法等が提案されている。しかし、このような方法を採用したとしても、依然として、回路板を分割する際に、分割溝3を跨ぐ回路パターン12である導体部11が上記破断部位20の近傍において剥離する不良を生じ、歩留りが低下するという問題を完全に解決するには至っていないのが実情である。
特許第3153682号公報 特開平10−223993号公報
本発明は、上記従背景技術に鑑みて発明されたものであり、その課題は、複数個の回路単位を絶縁性基板の表面に形成した後、前記絶縁性基板を、前記各回路単位を有する回路板である分割個片に歩留り良く分割し得る回路板の製造方法及びこの製造方法により製造した回路板を提供することである。
上記課題を解決するために、請求項1に係る発明の回路板の製造方法にあっては、相互に分割溝で隔てられた複数個の回路単位を絶縁性基板の表面に形成した後、前記絶縁性基板を、前記分割溝に沿って、前記各回路単位を有する回路板である分割個片に分割する回路板の製造方法において、前記複数個の回路単位が、隣接する前記回路単位間を隔てる前記分割溝を跨ぐめっき給電のための導体部を介して相互に導通可能な構造を有する一方、前記分割個片に分割する工程に先だって、前記導体部の全部または一部を除去する工程を有し、前記導体部は前記分割溝を跨ぐ橋梁部上面に形成されていて、前記導体部の全部または一部を除去する工程が切削加工により達成されることを特徴とするものである。なお、ここでいう基板とは、その形状が、板状で、その板状面上にのみ回路形成可能なもののみに限定されず、立体的形状の板状面以外の面上にも回路形成可能なものを含むものとする。
請求項に係る発明の回路板の製造方法にあっては、請求項記載の回路板の製造方法において、前記橋梁部上面が、前記分割溝を形成した面よりも、突出して形成されたことを特徴とするものである。
請求項に係る発明の回路板の製造方法にあっては、請求項1または請求項2記載の回路板の製造方法において、前記分割溝を跨ぐめっき給電のための導体部の厚みを、回路パターンの他の部位よりも薄く形成したことを特徴とするものである。
請求項に係る発明の回路板の製造方法にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法において、前記分割溝を前記絶縁性基板の相対する両側の表面に形成したことを特徴とするものである。
請求項に係る発明の回路板の製造方法にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法において、前記絶縁性基板が、セラミック粉末を射出成形の後燒結した絶縁性基板であることを特徴とするものである。
請求項に係る発明の回路板の製造方法にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法において、前記分割個片に分割する工程に先だって、前記分割溝に電磁波を照射してスクライブ加工を施すことを特徴とするものである。
請求項に係る発明の回路板にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法により製造されたことを特徴とするものである。
請求項1に係る発明の回路板の製造方法にあっては、相互に分割溝で隔てられた複数個の回路単位を絶縁性基板の表面に形成した後、前記絶縁性基板を、前記分割溝に沿って、前記各回路単位を有する回路板である分割個片に分割する回路板の製造方法において、前記複数個の回路単位が、隣接する前記回路単位間を隔てる前記分割溝を跨ぐめっき給電のための導体部を介して相互に導通可能な構造を有する一方、前記分割個片に分割する工程に先だって、前記導体部の全部または一部を除去する工程を有することを特徴とするので、前記分割個片に分割する工程に際して、前記導体部の剥離が生じ難いという優れた効果を奏する。
更に、請求項に係る発明の回路板の製造方法にあっては、前記導体部が前記分割溝を跨ぐ橋梁部上面に形成されていて、前記導体部の全部または一部を除去する工程が切削加工により達成されることを特徴とするので、前記発明の効果に加えて、導体部を除去する際に、前記分割溝近傍に必要以上の残留応力や加工痕を残すことがなく、前記分割個片に分割する工程においても、前記各回路単位を有する分割個片である回路板に割れや欠けが生じ難いという優れた効果を奏する。
請求項に係る発明の回路板の製造方法にあっては、請求項記載の回路板の製造方法において、前記橋梁部上面が、前記分割溝を形成した面よりも、突出して形成されたことを特徴とするので、請求項記載の回路板の製造方法の発明の効果に加えて、前記分割溝を形成した面よりも、突出して形成された前記橋梁部上面に除去すべき導体部が形成されることとなり、切削加工が容易となり、結果的に生産性が向上するという優れた効果を奏する。
請求項に係る発明の回路板の製造方法にあっては、請求項1または請求項2記載の回路板の製造方法において、前記分割溝を跨ぐめっき給電のための導体部の厚みを、回路パターンの他の部位よりも薄く形成したことを特徴とするので、請求項1または請求項2記載の回路板の製造方法の発明の効果に加えて、前記導体部を除去する工程における前記導体部の除去が容易となるという優れた効果を奏する。
請求項に係る発明の回路板の製造方法にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法において、前記分割溝を前記絶縁性基板の相対する両側の表面に形成したことを特徴とするので、請求項1乃至請求項のいずれかに記載の回路板の製造方法の発明の効果に加えて、分割個片に分割する工程における分割精度が向上し、結果的に生産性が向上するという優れた効果を奏する。
請求項に係る発明の回路板の製造方法にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法において、前記絶縁性基板が、セラミック粉末を射出成形の後燒結した絶縁性基板であることを特徴とするので、請求項1乃至請求項4のいずれかに記載の回路板の製造方法の発明の効果に加えて、粉末燒結したセラミック製絶縁性基板の結晶方位がランダムとなるため、分割溝形成の際、セラミック製絶縁性基板の結晶方位を考慮した設計を行う必要がなく、回路板設計の自由度を向上せしめ得るという優れた効果を奏する。
請求項に係る発明の回路板の製造方法にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法において、前記分割個片に分割する工程に先だって、前記分割溝に電磁波を照射してスクライブ加工を施すことを特徴とするので、請求項1乃至請求項のいずれかに記載の回路板の製造方法の発明の効果に加えて、前記分割溝中にマイクロクラックが形成され、分割個片に分割する工程における分割が容易になり、分割精度が向上するため、結果的に生産性が向上するという優れた効果を奏する。
請求項に係る発明の回路板にあっては、請求項1乃至請求項のいずれかに記載の回路板の製造方法により製造されたことを特徴とするので、前記分割個片に分割する工程に際して、前記導体部の剥離が生じ難く、分割精度が向上するため、結果的に産性向上に寄与し得るという優れた効果を奏する。
以下、本発明の実施形態を図面に基づき説明する。なお、本発明の回路板の製造方法は、下記の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
[第1の実施形態]
本実施形態の回路板の製造方法は、複数個の回路単位1である回路部1aを絶縁性基板2の表面に形成した後、この絶縁性基板2を、隣接する回路部1aの間を隔てる分割溝3に沿って、各回路単位1(回路部1a)を有する回路板4である分割個片5に分割する回路板の製造方法である。
図1は、本発明に係る回路板の製造方法の概略を模式的に示す図である。すなわち、先ず、個片分割を予定する分割ライン6上に分割溝3を形成した絶縁性基板2を準備する(図1(a))。分割溝3を形成する方法としては、先ず、絶縁性基板2を成形等の方法で所定の形状に形成した後に機械加工、レーザ加工等の方法で形成し得る。絶縁性基板2としては、例えば、PPA(ポリフタルアミド)、LCP(液晶ポリマ)等の樹脂材料が好適に使用可能であるが、アルミナ等のセラミックス基板とすることも可能である。
一方、絶縁性基板2の分割溝3は、金型による射出成形やプレス成形などの基板成形時に同時に形成してもよい。この場合は、後工程による分割溝3形成の必要がなく、製造工程が簡略化できる利点もある。また分割溝3の位置精度が向上し、製造する回路板の一層の小型化にも寄与し得ることとなる。
次に、絶縁性基板2の表面にめっき下地層となる導体膜7を被覆したシート基板8を形成する(図1(b))。導体膜7は、真空蒸着やスパッタリング等の物理的蒸着法、或いは、無電解めっき法等によって形成することができる。例えば、銅スパッタリング法による場合、絶縁性基板2の表面全体に、導体膜7として、厚さ0.1〜3μm程度の銅薄膜を形成するのが適当である。
次に、このシート基板8において回路として必要な部分である回路部1aと不必要な部分である非回路部9との境界領域10に高エネルギーの電磁波13等を照射してその領域10の導体膜7を除去する(図1(c))。使用可能な高エネルギーの電磁波としては、導体膜7の除去が可能なものであれば、特に制限は無いが、THG−YAGレーザやSHG−YAGレーザ等の導体膜7での吸収率の高い波長のものを用いることが好ましい。
次に、回路部1aの導体抵抗を小さくするために、回路部1aに電気めっきを施して厚膜化する(図1(d))。めっきは、銅、ニッケル、金の順序で、順次行い、その全体としての膜厚はおよそ5〜50μmの範囲が好適である。このとき、回路単位1である回路部1aは、隣接する回路部1a間を隔てる分割ライン6上の分割溝3を跨ぐめっき給電のための導体部11を介して相互に導通可能な構造を有しており、最終的に、各回路部1aは外部の給電部(図示せず)と接続されている。
次に、分割ライン6近傍の導体部11の全部または一部、或いは、分割溝3を部分的に除去することとなる(図1(e))。導体部11或いは分割溝3は切削加工、具体的には、ダイシング加工や研削加工、あるいは周囲をマスキングしてブラスト加工する等して除去することができる(図2参照)。このように加工した絶縁性基板2を所定の回路単位1(回路部1a)を有する分割個片5(回路板4)に分割することにより所望の回路板4を製造することができる(図1(f))。かかる個片分割方法としては、打ち抜き加工や曲げ破断等、公知の方法が適用できる。
かかる製造方法によって形成した回路板4は、個片分割前に予め分割ライン6上の導体部11の全部または一部、或いは、絶縁性基板2の一部である分割溝3そのものを部分的に除去してあるので、分割時に導体部11の剥離が生じ難い。
また、かかる導体部11の全部または一部を除去する工程が、上記のように絶縁性基板2の一部である分割溝3そのものを部分的に除去する等、絶縁性基板2の一部をも除去することにより達成される場合には、分割個片5に分割する工程に際して、導体部11の剥離がさらに生じ難い結果となる。さらに、絶縁性基板2の表面に分割溝3を設けているので、製品である回路板4の割れや欠けが発生し難い。その結果、回路板4の製造歩留りを向上させることができることとなる。
以上のように、本実施形態の回路板の製造方法では、相互に分割溝3で隔てられた複数個の回路単位1を絶縁性基板2の表面に形成した後、この絶縁性基板を、分割溝3に沿って、前記各回路単位1を有する回路板4である分割個片5に分割する回路板の製造方法において、かかる複数個の回路単位1が、隣接する回路単位1の間を隔てる分割溝3を跨ぐめっき給電のための導体部11を介して相互に導通可能な構造を有する一方、分割個片5に分割する工程に先だって、前記導体部11の全部または一部を除去する工程を有するので、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難いこととなる。また、絶縁性基板2の表面に分割溝3を設けているので、各回路単位1を有する分割個片5である回路板4に割れや欠けが生じ難い。この結果、回路板の製造歩留りを向上させることができることとなる。
また、本実施形態の回路板の製造方法では、導体部11の全部または一部を除去する工程が、絶縁性基板2の一部をも除去することにより達成される場合には、分割個片5に分割する工程に際して、導体部11の剥離がさらに生じ難い結果となる。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第2の実施形態]
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、絶縁性基板2としてセラミックス基板であるアルミナ基板を使用し、導体部11の全部または一部を除去する工程が、電磁波13を照射することにより達成されるというものである。
図3は、本実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、分割溝3に電磁波を照射している様子を示す断面図、(b)は、電磁波照射後の様子を示す断面図である。すなわち、本実施形態においては、分割ライン6上の分割溝3を跨ぐめっき給電のための導体部11に電磁波13として、THG−YAGレーザを照射するというものである。THG−YAGレーザの照射エネルギーを0.1〜1mJ/パルスにて走査スピード1〜10mm/sで、必要に応じて複数回照射することにより、導体部11及び絶縁性基板2の一部を除去することができる。この場合において、導体部11或いは導体部11を構成する金属成分等と絶縁性基板2とが一時的に溶融して凝固する過程において、両者の界面近傍にて中間化合物が形成され、これにより導体部11或いは導体部11を構成する金属成分等と絶縁性基板2とが融着して、融着部14を形成する結果、両者の密着が一層強固となるというものである。すなわち、本実施形態においては、導体部11が銅で、絶縁性基板2がアルミナであるので、両者の界面にアルミン酸銅(CuAl24)が形成される。これにより導体部11或いは導体部11を構成する金属成分等と絶縁性基板2が融着する結果、切断部の回路剥離が抑制できるというものである。
なお、本実施形態においては、絶縁性基板2としてアルミナ基板を使用したが、導体部11と絶縁性基板2とが相互に融着し得る材質のものであれば同様の効果を得ることが可能であり、アルミナ基板のみに限定されない。
このように、本実施形態においては、導体部11の全部または一部を除去する工程が、電磁波13を照射することにより達成されるので、導体部11と絶縁性基板2の材質を適切に選択することにより、除去された導体部11或いは該導体部11を構成する金属成分等と絶縁性基板2とを融着せしめ、導体部11の剥離が一層生じ難くできることとなる。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第3の実施形態]
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、図4に示すように絶縁性基板2において導体部11が分割溝3を跨ぐ橋梁部15の上面16に形成されていて、導体部11の全部または一部(及び橋梁部15の一部)を除去する工程が切削加工により達成されるというものである。図4は、本実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す斜視図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す斜視図である。
すなわち、本実施形態においては、絶縁性基板2において、導体部11と分割溝3の近傍のみ加工するため、すでに形成されている分割溝3近傍のそれ以外の部分は、導体部11を除去する際にも、切削加工を受けないので、分割溝3の近傍に必要以上の残留応力や加工痕を残すことがなく、後に、個片分割する工程においても、各回路単位1を有する分割個片5である回路板4に割れや欠けが生じ難い結果となる。
このように、本実施形態においては、導体部11が分割溝3を跨ぐ橋梁部15の上面16に形成されていて、導体部11の全部または一部を除去する工程が切削加工により達成されるので、導体部11を除去する際に、分割溝3の近傍に必要以上の残留応力や加工痕を残すことがなく、個片分割する工程においても、各回路単位1を有する分割個片5である回路板4に割れや欠けが生じ難いこととなる。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第4の実施形態]
本実施形態の回路板の製造方法は、基本的に上記第3の実施形態と同様であるが、図5に示すように絶縁性基板2において橋梁部15の上面16が、分割溝3を形成した分割溝形成面17よりも、突出して形成されているというものである。なお、ここでいう分割溝形成面17とは、分割溝3を形成した、分割溝3近傍の絶縁性基板2の表面の一部を構成する平面または曲面をいうものとする。また、図5は、本実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す斜視図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す斜視図である。
すなわち、本実施形態においては、絶縁性基板2において橋梁部15の上面16が、分割溝3を形成した分割溝形成面17よりも、突出して形成されている(図5(a)参照)ので、分割溝形成面17よりも、突出して形成された橋梁部15の上面16に除去すべき導体部11が形成されることとなり、切削加工が容易であるため、結果的に生産性が向上することとなる。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第5の実施形態]
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、後述の図6(b)に示すように絶縁性基板2において、分割溝3を跨ぐめっき給電のための導体部11のめっき層の厚みが、回路パターン12の他の部位よりも薄く形成されるというものである。ここで、図6は、本実施形態に係る回路板の製造方法の特徴点を模式的に示すもので、(a)は、めっき層形成中の導体部11と分割溝3の近傍の様子を示す断面図、(b)は、めっき層形成後の導体部11と分割溝3の近傍の様子を示す断面図である。
すなわち、本実施形態においては、シート基板8の回路部1aに電気めっきを施して厚膜化する工程(上記図1(d)参照)において、図6(a)に示すように、めっき治具18にて分割溝3及びその近傍を遮蔽してめっきするというものである。このようにすることにより、分割溝3及びその近傍の回路部1aのめっき析出を抑制できるため、結果として、分割溝3を跨ぐめっき給電のための導体部11のめっき層の厚みを、回路パターン12の他の部位よりも薄く形成できることとなる(図6(b)参照)。
この結果、後の導体部11の全部または一部を除去する工程において、導体部11の膜厚が小さいので、その除去が容易となり他の部位への影響を防止できることとなる。
このように、本実施形態においては、分割溝3を跨ぐめっき給電のための導体部11の厚みを、回路単位1等を構成する回路パターン12の他の部位よりも薄く形成しているので、導体部11を除去する工程における導体部11の除去が容易になるというものである。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第6の実施形態]
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、後述の図7(c)に示すように絶縁性基板2において、分割溝3を跨ぐめっき給電のための導体部11のめっき層の厚みが、回路パターン12の他の部位よりも薄く形成されるというものである。ここで、図7は、本実施形態に係る回路板の製造方法の特徴点を模式的に示すもので、(a)は、めっき層形成直前の導体部11と分割溝3の近傍の様子を示す断面図、(b)は、めっき層形成中の導体部11と分割溝3の近傍の様子を示す断面図、(c)は、めっき層形成後の導体部11と分割溝3の近傍の様子を示す断面図である。
すなわち、本実施形態においては、シート基板8の回路部1aに電気めっきを施して厚膜化する工程(上記図1(d)参照)において、図7(a)に示すように、シート基板8の回路部1aに電気めっきを施して厚膜化する前に、あらかじめ絶縁性基材2の分割溝3及びその近傍に形成した絶縁材よりなる遮蔽層19で分割溝3及びその近傍を遮蔽してめっきするというものである。このようにして、分割溝3及びその近傍の回路部1aのめっき析出を効果的に抑制して、めっき層を選択的に形成せしめることにより(図7(b)参照)、結果として、分割溝3を跨ぐめっき給電のための導体部11のめっき層の厚みを、回路パターン12の他の部位よりも薄く形成できることとなる(図7(c)参照)。絶縁材よりなる遮蔽層19の形成方法としては、例えばエポキシ樹脂などをポッティングする方法、感光性樹脂を塗布する方法、絶縁性テープなどを貼り付ける方法等が例示可能である。これら絶縁材よりなる遮蔽層19は、めっき層形成後に除去することができる。この結果、後の導体部11の全部または一部を除去する工程において、導体部11の膜厚が小さいので、その除去が容易となり他の部位への影響を防止できることとなる。
このように、本実施形態においても、上記第5の実施形態の場合と同様に、分割溝3を跨ぐめっき給電のための導体部11の厚みを、回路単位1等を構成する回路パターン12の他の部位よりも薄く形成しているので、導体部11を除去する工程における導体部11の除去が容易になるというものである。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第7の実施形態]
本実施形態の回路板の製造方法は、基本的に上記第1の実施形態と同様であるが、図8に示すように、分割溝3を絶縁性基板2の相対する両側の表面に形成するという点に特徴を有するものである。また、本実施形態では、絶縁性基板2としてセラミックス粉末であるアルミナ粉末を粉末射出成形して焼結したものを用いている。
すなわち、本実施形態では、分割溝3を絶縁性基板2の相対する両側の表面に形成するというものである。この結果、後の分割個片に分割する工程における分割精度が向上し、結果的に生産性が向上することとなる。具体的には、絶縁性基板2が、例えば、図8に示すように略平板状のものである場合、分割個片に分割する工程における破断部位20における絶縁性基板2の厚み(t〔mm〕)が、絶縁性基板2の平坦部における厚み(T〔mm〕)の1/2以下であることが望ましい。
また、本実施形態では、絶縁性基板2としてセラミックス粉末であるアルミナ粉末を粉末射出成形して焼結したものを用いているので、粉末燒結したセラミック製絶縁性基板の結晶方位がランダムとなるため、分割溝3形成の際、セラミック製絶縁性基板の結晶方位を考慮した設計を行う必要がなく、回路板設計の自由度を向上せしめ得るという利点がある。
なお、シート基板8を形成する工程(上記図1(b)参照)、回路部1aと不必要な部分である非回路部9との境界領域10に高エネルギーの電磁波13等を照射してその領域10の導体膜7を除去する工程(上記図1(c)参照)、回路部1aに電気めっきを施して厚膜化する工程(上記図1(d)参照)。導体部11の全部または一部または分割溝3を除去する工程(上記図1(e)参照)、さらには、シート基板8を所定の回路単位1(回路部1a)を有する分割個片5(回路板4)に分割することにより所望の回路板4を製造する工程等については、上記第1の実施形態と同様に、実施し得ることはいうまでもない。
さらに、本実施形態では、絶縁性基板2としてアルミナ粉末を粉末射出成形して焼結したものを用いたが、窒化アルミニウム、ジルコニア等の他のセラミックス粉末を粉末射出成形して焼結したものを用いても同様な効果が得られることは、勿論であり、アルミナ粉末のみに限定されない。
また、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
[第8の実施形態]
本実施形態の回路板の製造方法は、上記第2の実施形態と同様に、絶縁性基板2としてセラミックス基板であるアルミナ基板を使用し、導体部11の全部または一部を除去する工程を電磁波13を照射することにより行うというものである。本実施形態においては、分割溝3に、さらに電磁波を照射してスクライブ加工を施すというものである。また、ここでは、分割溝3は、絶縁性基板2であるアルミナ基板の成形時に同時に形成されている。
図9は、本実施形態に係る回路板の製造方法の特徴点の概略を模式的に示すもので、(a)は、分割溝3に電磁波を照射してスクライブ加工を施している様子を示す断面図、(b)は、かかる電磁波照射によるスクライブ加工の結果、分割溝3の最深部に深溝形状部21及びマイクロクラック22を形成せしめた様子を示す断面図である。
すなわち、本実施形態においては、シート基板8の分割工程前に、基板成形時に同時に形成した分割溝3にTHG−YAGレーザ、CO2レーザなどの電磁波を照射してスクライブ加工を施すことにより、分割溝3内部により深い溝(深溝形状部21)が形成され、さらに、かかる電磁波照射を受けた部位にマイクロクラック22が形成されるので、シート基板8を所定の回路単位1(回路部1a)を有する分割個片5(回路板4)に分割する個片分割工程において、より小さい荷重で精度の良い分割が実現できることとなる。
このように、本実施形態においては、前記分割個片に分割する工程に先だって、前記分割溝に電磁波を照射してスクライブ加工を施すことを特徴とするので、前記分割溝中にマイクロクラック22が形成され、分割個片に分割する工程における分割が容易になり、分割精度が向上するため、結果的に生産性が向上することが可能となる。
なお、本実施形態においては、基板の成形と同時に形成した分割溝3にTHG−YAGレーザ、CO2レーザなどの電磁波を照射するようにしたが、分割溝3の形成のタイミングは、これに限定されず、基板の成形の後に形成した分割溝3でも同様に上記スクライブ加工は、適用可能である。また、本実施形態においては、上記第2の実施形態と同様に、絶縁性基板2としてセラミックス基板であるアルミナ基板を使用し、導体部11の全部または一部を除去する工程を電磁波13を照射することにより行うこととしたが、導体部11の全部または一部を除去する工程において、例えば、導体部11或いは分割溝3をダイシング加工や研削加工、或いは、ブラスト加工等の他の方法を併用して除去した後に、上記スクライブ加工を適用することも当然可能である。また、使用可能な絶縁性基板2は、アルミナ基板のみに限定されるものではなく、上記課題解決に寄与し得る限りにおいて、限定されない。
さらに、かかる本実施形態の回路板の製造方法により製造された回路板4は、分割個片5に分割する工程に際して、前記導体部11の剥離が生じ難く、分割精度が向上するため、結果的に生産性向上に寄与し得ることとなる。
本発明に係る回路板の製造方法の概略を模式的に示すもので、(a)は、分割ライン6上に分割溝3を形成した絶縁性基板2を示す図、(b)は、絶縁性基板2の表面に導体膜7を被覆したシート基板8を示す図、(c)は、シート基板8の境界領域10の導体膜7を除去する様子を示す図、(d)は、回路部1aに電気めっきを施して厚膜化した後の様子を示す図、(e)は、導体部11の全部または一部、或いは、分割溝3を部分的に除去した後の様子を示す図である。 本発明の第1の実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す断面図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す断面図である。 本発明の第2の実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、分割溝3に電磁波を照射している様子を示す断面図、(b)は、電磁波照射後の様子を示す断面図である。 本発明の第3の実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す斜視図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す斜視図である。 本発明の第4の実施形態に係る回路板の製造方法の概略を模式的に示すもので、(a)は、導体部11の全部または一部を除去する工程前の分割溝3近傍を示す斜視図、(b)は、導体部11の全部または一部を切削加工により除去する工程後の分割溝3近傍を示す斜視図である。 本発明の第5の実施形態に係る回路板の製造方法の特徴点を模式的に示すもので、(a)は、めっき層形成中の導体部11と分割溝3の近傍の様子を示す断面図、(b)は、めっき層形成後の導体部11と分割溝3の近傍の様子を示す断面図である。 本発明の第6の実施形態に係る回路板の製造方法の特徴点を模式的に示すもので、(a)は、めっき層形成直前の導体部11と分割溝3の近傍の様子を示す断面図、(b)は、めっき層形成中の導体部11と分割溝3の近傍の様子を示す断面図、(c)は、めっき層形成後の導体部11と分割溝3の近傍の様子を示す断面図である。 本発明の第7の実施形態に係る回路板の製造方法において使用する絶縁性基板2の要部を示す断面図である。 本発明の第8の実施形態に係る回路板の製造方法の特徴点の概略を模式的に示すもので、(a)は、分割溝3に電磁波を照射してスクライブ加工を施している様子を示す断面図、(b)は、電磁波照射によるスクライブ加工の結果、分割溝3に深溝形状部21及びマイクロクラック22を形成せしめた様子を示す断面図である。 従来例に係る回路板の製造方法の特徴点の概略を模式的に示すもので、(a)は、分割前の回路板における分割溝3の近傍を示す一部拡大平面図、(b)は、(a)のX‐X直線を含む垂直面での断面図である。
符号の説明
1 回路単位
1a 回路部
2 絶縁性基板
3 分割溝(絶縁性基板2)
4 回路板
5 分割個片
6 分割ライン(絶縁性基板2)
7 導体膜
8 シート基板
9 非回路部
10 境界領域
11 導体部
12 回路パターン
13 電磁波
14 融着部(絶縁性基板2)
15 橋梁部(絶縁性基板2)
16 上面(橋梁部15)
17 分割溝形成面(絶縁性基板2)
18 めっき治具
19 遮蔽層
20 破断部位(絶縁性基板2)
21 深溝形状部(分割溝3)
22 マイクロクラック(分割溝3)

Claims (7)

  1. 相互に分割溝で隔てられた複数個の回路単位を絶縁性基板の表面に形成した後、前記絶縁性基板を、前記分割溝に沿って、前記各回路単位を有する回路板である分割個片に分割する回路板の製造方法において、前記複数個の回路単位が、隣接する前記回路単位間を隔てる前記分割溝を跨ぐめっき給電のための導体部を介して相互に導通可能な構造を有する一方、前記分割個片に分割する工程に先だって、前記導体部の全部または一部を除去する工程を有し、前記導体部は前記分割溝を跨ぐ橋梁部上面に形成されていて、前記導体部の全部または一部を除去する工程が切削加工により達成されることを特徴とする回路板の製造方法。
  2. 前記橋梁部上面が、前記分割溝を形成した面よりも、突出して形成されたことを特徴とする請求項記載の回路板の製造方法。
  3. 前記分割溝を跨ぐめっき給電のための導体部の厚みを、回路パターンの他の部位よりも薄く形成したことを特徴とする請求項1または請求項2記載の回路板の製造方法。
  4. 前記分割溝を前記絶縁性基板の相対する両側の表面に形成したことを特徴とする請求項1乃至請求項のいずれかに記載の回路板の製造方法。
  5. 前記絶縁性基板が、セラミック粉末を射出成形の後燒結した絶縁性基板であることを特徴とする請求項1乃至請求項のいずれかに記載の回路板の製造方法。
  6. 前記分割個片に分割する工程に先だって、前記分割溝に電磁波を照射してスクライブ加工を施すことを特徴とする請求項1乃至請求項のいずれかに記載の回路板の製造方法。
  7. 請求項1乃至請求項のいずれかに記載の回路板の製造方法により製造されたことを特徴とする回路板。
JP2003331441A 2003-09-24 2003-09-24 回路板の製造方法及び回路板 Expired - Fee Related JP4195994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003331441A JP4195994B2 (ja) 2003-09-24 2003-09-24 回路板の製造方法及び回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331441A JP4195994B2 (ja) 2003-09-24 2003-09-24 回路板の製造方法及び回路板

Publications (2)

Publication Number Publication Date
JP2005101164A JP2005101164A (ja) 2005-04-14
JP4195994B2 true JP4195994B2 (ja) 2008-12-17

Family

ID=34460110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331441A Expired - Fee Related JP4195994B2 (ja) 2003-09-24 2003-09-24 回路板の製造方法及び回路板

Country Status (1)

Country Link
JP (1) JP4195994B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101530011A (zh) * 2006-11-30 2009-09-09 株式会社德山 金属化陶瓷基板芯片的制造方法
JP5050549B2 (ja) * 2007-02-08 2012-10-17 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5422964B2 (ja) * 2007-11-06 2014-02-19 三菱マテリアル株式会社 セラミックス基板の製造方法及びパワーモジュール用基板の製造方法
US20100258233A1 (en) * 2007-11-06 2010-10-14 Mitsubishi Materials Corporation Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate
JP5713578B2 (ja) * 2010-04-06 2015-05-07 株式会社アテクト 基板の製造方法
JP2014027219A (ja) * 2012-07-30 2014-02-06 Kyocera Corp 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6181523B2 (ja) * 2013-11-05 2017-08-16 京セラ株式会社 多数個取り配線基板、配線基板および電子部品
JP6290666B2 (ja) * 2014-03-17 2018-03-07 京セラ株式会社 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6969181B2 (ja) * 2017-07-03 2021-11-24 沖電気工業株式会社 光源用反射体、光源及び光源用反射体の製造方法
JP7187223B2 (ja) 2018-09-07 2022-12-12 日本カーバイド工業株式会社 多数個取り基板及び多数個取り基板の製造方法

Also Published As

Publication number Publication date
JP2005101164A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
KR101803183B1 (ko) 반도체 장치 및 그 제조 방법
JP4195994B2 (ja) 回路板の製造方法及び回路板
JP7426971B2 (ja) 窒化珪素系セラミックス集合基板
JP2003258007A (ja) 電子部品及びその製造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JP2004006585A (ja) 混成集積回路装置の製造方法
CN110651535A (zh) 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板
EP4068347A1 (en) Package for housing electronic component, electronic device, and electronic module
JP2003133262A (ja) 半導体パッケージの製造方法
JP2013254892A (ja) 配線基板の製造方法
JP4107003B2 (ja) 配線基板の製造方法および同製造方法に使用される基板
CN110868805B (zh) 一种带立体图形的线路板的制作工艺
JP6345957B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP3058999B2 (ja) 目白配置配線基板
KR100610053B1 (ko) 인쇄 회로 기판의 슬롯 가공용 금형 스트리퍼
JP2005072210A (ja) 積層基板の製造方法およびパッケージの製造方法ならびに積層基板およびパッケージ
JP3115706B2 (ja) 目白配置配線基板の製造方法
JP2003273272A (ja) セラミック基板及びその製造方法
JP6566586B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP4151503B2 (ja) 回路板の製造方法
JP4740404B2 (ja) セラミック連結基板の製造方法
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JPH04261084A (ja) プリント基板およびその切断方法
JP2009009986A (ja) 回路パターン形成方法および回路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees