JP5422964B2 - セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 - Google Patents
セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 Download PDFInfo
- Publication number
- JP5422964B2 JP5422964B2 JP2008271037A JP2008271037A JP5422964B2 JP 5422964 B2 JP5422964 B2 JP 5422964B2 JP 2008271037 A JP2008271037 A JP 2008271037A JP 2008271037 A JP2008271037 A JP 2008271037A JP 5422964 B2 JP5422964 B2 JP 5422964B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- silicon
- substrate
- manufacturing
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法に関する。
例えば半導体チップなどの電子部品が実装されたパワーモジュールは、一般にＡｌＮ（窒化アルミニウム）やＡｌ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化珪素）、ＳｉＣ（シリコンカーバイド）などからなるセラミックス基板の上面に配置された回路層と下面に配置された金属層とを有するパワーモジュール用基板と、回路層上に搭載された発熱体である半導体チップと、金属層の下面に配設されたヒートシンクとを備えている（例えば、特許文献１参照）。そして、パワーモジュールは、半導体チップで発生した熱を、金属層を介してヒートシンク中の冷却水へ放散させる構成となっている。
ここで、セラミックス基板としてＡｌＮよりも高い曲げ強度を有するなど機械的特性が優れるＳｉ３Ｎ４を用いることにより、セラミックス基板の薄肉化が図れる。
特開２００２−９２１２号公報
ここで、セラミックス基板としてＡｌＮよりも高い曲げ強度を有するなど機械的特性が優れるＳｉ３Ｎ４を用いることにより、セラミックス基板の薄肉化が図れる。
しかしながら、上記従来のパワーモジュール用基板には、以下の課題が残されている。
すなわち、Ｓｉ３Ｎ４からなるセラミックス基板とＡｌ（アルミニウム）からなる金属部材とを接合させると、セラミックス基板と金属部材との間で接合不良が発生する場合がある。そして、この接合不良により、熱サイクル時においてセラミックス基板と金属部材とが剥離しやすくなるという問題がある。
すなわち、Ｓｉ３Ｎ４からなるセラミックス基板とＡｌ（アルミニウム）からなる金属部材とを接合させると、セラミックス基板と金属部材との間で接合不良が発生する場合がある。そして、この接合不良により、熱サイクル時においてセラミックス基板と金属部材とが剥離しやすくなるという問題がある。
本発明は、前述の課題に鑑みてなされたもので、窒化珪素からなるセラミックス基板と金属部材とを接合させた際に十分な熱サイクル信頼性が得られるセラミックス基板の製造方法及びパワーモジュール用基板の製造方法を提供することを目的とする。
本発明は、上記のような課題を解決するために以下のような手段を採用した。すなわち、本発明のセラミックス基板の製造方法は、窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において２．７Ａｔｏｍ％以下とする工程とを備えることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において２．７Ａｔｏｍ％以下とする工程と、前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、該セラミックス基板に金属部材を接合する工程とを備えることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において２．７Ａｔｏｍ％以下とする工程と、前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、該セラミックス基板に金属部材を接合する工程とを備えることを特徴とする。
この発明では、スクライブラインの形成時においてセラミックス基板の一面に付着する酸化シリコンまたはシリコンの複合酸化物を表面処理により除去するので、セラミックス基板と金属部材との間で十分な接合強度が得られる。すなわち、エネルギー光の照射によりスクライブラインを形成すると、酸化シリコンまたはシリコンの複合酸化物からなるヒュームがセラミックス母材から飛散してセラミックス母材の一面に付着する。ここで、スクライブラインの形成後に表面処理を施すことで、付着したヒュームを除去できる。これにより、金属部材を接合するときに、酸化シリコン及びシリコンの複合酸化物に起因するガスの発生を抑制し、セラミックス基板と金属部材とを十分な強度で接合することができる。
また、本発明のセラミックス基板の製造方法は、前記エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を用いることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、前記エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を用いることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、前記エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を用いることを特徴とする。
この発明では、セラミックス母材の一面に、エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を照射することによってスクライブラインを形成している。ここで、エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を用いた場合には、熱の影響を抑えることが可能となり、スクライブライン形成時におけるヒュームの発生を抑制することができる。よって、表面処理工程を省略したり簡素化したりしても、セラミックス母材の一面における酸化シリコン及びシリコンの複合酸化物の濃度を２．７Ａｔｏｍ％以下とすることが可能となる。これにより、金属部材を接合するときに、酸化シリコン及びシリコンの複合酸化物に起因するガスの発生を抑制し、セラミックス基板と金属部材とを十分な強度で接合することができる。
また、本発明のパワーモジュール用基板の製造方法は、前記金属部材が、アルミニウムからなることであることとしてもよい。
この発明では、接合時においてアルミナと共に一酸化珪素ガスが発生することを抑制するため、セラミックス基板と金属部材とを十分な強度で接合することができる。すなわち、セラミックス基板と金属部材とを接合するときに、セラミックス基板の一面に酸化シリコンまたはシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に、一酸化珪素ガスが発生する。したがって、セラミックス基板の一面に形成された酸化シリコンまたはシリコンの複合酸化物を表面処理により除去することで、金属部材の接合時において一酸化珪素ガスが発生することを抑制できる。
この発明では、接合時においてアルミナと共に一酸化珪素ガスが発生することを抑制するため、セラミックス基板と金属部材とを十分な強度で接合することができる。すなわち、セラミックス基板と金属部材とを接合するときに、セラミックス基板の一面に酸化シリコンまたはシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に、一酸化珪素ガスが発生する。したがって、セラミックス基板の一面に形成された酸化シリコンまたはシリコンの複合酸化物を表面処理により除去することで、金属部材の接合時において一酸化珪素ガスが発生することを抑制できる。
また、本発明のパワーモジュール用基板の製造方法は、前記金属部材と前記セラミックス基板とをロウ付け接合することとしてもよい。
この発明では、金属部材とセラミックス基板とをロウ付けにより接合する。
この発明では、金属部材とセラミックス基板とをロウ付けにより接合する。
この発明にかかるセラミックス基板の製造方法及びパワーモジュール用基板の製造方法によれば、金属部材を接合するときに一酸化珪素ガスの発生を抑制できるため、セラミックス基板と金属部材との間で十分な熱サイクル信頼性が得られる。
以下、本発明によるセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
まず、本実施形態におけるパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板について説明する。
本実施形態におけるパワーモジュール用基板１は、図１に示すように、セラミックス基板１１と、セラミックス基板１１の下面に配置された金属層１２と、セラミックス基板１１の上面（一面）に配置された複数の回路層（金属部材）１３とを備えている。
本実施形態におけるパワーモジュール用基板１は、図１に示すように、セラミックス基板１１と、セラミックス基板１１の下面に配置された金属層１２と、セラミックス基板１１の上面（一面）に配置された複数の回路層（金属部材）１３とを備えている。
セラミックス基板１１は、Ｓｉ３Ｎ４からなり、板状に形成されている。そして、セラミックス基板１１の上面における縁端部には、後述するスクライブライン２１により形成された屈曲線状の屈曲肩部１１ａが形成されている。
また、セラミックス基板１１の上下面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、ＥＰＭＡ（電子プローブマイクロアナライザ）を用いた表面測定において２．７Ａｔｏｍ％以下となっている。
また、セラミックス基板１１の上下面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、ＥＰＭＡ（電子プローブマイクロアナライザ）を用いた表面測定において２．７Ａｔｏｍ％以下となっている。
ここで、ＥＰＭＡを用いた表面測定方法について、図２を参照しながら説明する。ここで、図２は、ＥＰＭＡによる定量分析結果を示す表である。なお、図２に示す定量分析結果は、表面測定方法を説明するために使用する一例である。
本実施形態では、ＪＥＯＬ社製のＪＸＡ−８６００を用いており、動作圧力を１．３×１０−３Ｐａ、加速電圧を１５．０ｋＶ、プローブに供給する電流を５．０×１０−８Ａとしている。また、セラミックス基板１１の表面には、膜厚が１００ｎｍ未満であるＡｕ膜が蒸着により形成されている。
本実施形態では、ＪＥＯＬ社製のＪＸＡ−８６００を用いており、動作圧力を１．３×１０−３Ｐａ、加速電圧を１５．０ｋＶ、プローブに供給する電流を５．０×１０−８Ａとしている。また、セラミックス基板１１の表面には、膜厚が１００ｎｍ未満であるＡｕ膜が蒸着により形成されている。
まず、上記条件でセラミックス基板１１の表面を定量分析する（図２（ａ）に示すＡ）。そして、定量分析により検出された元素のうちＣ（炭素）とＡｕ（金）の検出量を０とする（図２（ａ）に示すＢ）。さらに、ＣとＡｕとを除く他の元素の検出量の和が１００Ａｔｏｍ％となるように換算する（図２（ａ）に示すＣ）。
次に、Ｓｉ（シリコン）以外の金属元素が最も一般的な酸化物（例えば、Ａｌ２Ｏ３（アルミナ）、Ｙ２Ｏ３（酸化イットリウム）、ＭｇＯ（酸化マグネシウム）、Ｅｒ２Ｏ３（酸化エルビウム）など）として存在していると仮定し、Ｓｉ以外の金属元素に結合しているＯ（酸素）の原子量を算出する（図２（ｂ））。
続いて、換算したＯの原子量とＳｉ以外の金属元素に結合しているＯの原子量との差を算出する。そして、算出したＯの全量がＳｉと結合してＳｉＯ２を構成しているものとし、算出したＯの原子量に１．５を乗じて得た値をセラミックス基板１１の表面におけるＳｉＯ２濃度とする。例えば、図２に示す定量分析結果例では、ＳｉＯ２濃度が０．２５３Ａｔｏｍ％となる。
なお、ＥＰＭＡを用いた表面測定は、セラミックス基板１１の上面における任意の５箇所において測定している。ここで、表面測定は、５点測定に限らず、１０点測定や他の複数個所であってもよい。
次に、Ｓｉ（シリコン）以外の金属元素が最も一般的な酸化物（例えば、Ａｌ２Ｏ３（アルミナ）、Ｙ２Ｏ３（酸化イットリウム）、ＭｇＯ（酸化マグネシウム）、Ｅｒ２Ｏ３（酸化エルビウム）など）として存在していると仮定し、Ｓｉ以外の金属元素に結合しているＯ（酸素）の原子量を算出する（図２（ｂ））。
続いて、換算したＯの原子量とＳｉ以外の金属元素に結合しているＯの原子量との差を算出する。そして、算出したＯの全量がＳｉと結合してＳｉＯ２を構成しているものとし、算出したＯの原子量に１．５を乗じて得た値をセラミックス基板１１の表面におけるＳｉＯ２濃度とする。例えば、図２に示す定量分析結果例では、ＳｉＯ２濃度が０．２５３Ａｔｏｍ％となる。
なお、ＥＰＭＡを用いた表面測定は、セラミックス基板１１の上面における任意の５箇所において測定している。ここで、表面測定は、５点測定に限らず、１０点測定や他の複数個所であってもよい。
金属層１２は、例えばＡｌなどの高熱伝導率を有する金属により形成されており、ロウ材層１４によりセラミックス基板１１に接合されている。
回路層１３は、金属層１２と同様に例えばＡｌなどの高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層１３は、ロウ材層１５によりセラミックス基板１１に接合されている。
また、回路層１３の上面には、電子部品１６がハンダ層１７により固着されている。電子部品１６としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワーデバイスが挙げられる。
回路層１３は、金属層１２と同様に例えばＡｌなどの高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層１３は、ロウ材層１５によりセラミックス基板１１に接合されている。
また、回路層１３の上面には、電子部品１６がハンダ層１７により固着されている。電子部品１６としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワーデバイスが挙げられる。
次に、以上のような構成のパワーモジュール用基板１の製造方法について、図３を参照しながら説明する。ここで、図３は、パワーモジュール用基板の製造工程を示す工程図である。
まず、Ｓｉ３Ｎ４からなるセラミックス母材２０の一面にスクライブライン２１を形成する（図３（ａ））。ここでは、セラミックス母材２０の一面にレーザ光（エネルギー光）Ｌを照射することで、直線状のスクライブライン２１を形成する。このとき、レーザ光Ｌの照射によりセラミックス母材２０から飛散するヒューム２２が、スクライブライン２１の形成領域及びその近傍に付着する。このヒューム２２は、セラミックス母材２０がＳｉ３Ｎ４からなるため、酸化シリコン及びシリコンの複合酸化物で形成されている。ここで、レーザ光として、ＹＡＧの２倍波以上（２倍波、３倍波、４倍波等）のレーザ光を使用した場合には、熱の影響が少なくなり、セラミックス母材２０から飛散するヒューム２２の発生量を抑えることが可能となる。
まず、Ｓｉ３Ｎ４からなるセラミックス母材２０の一面にスクライブライン２１を形成する（図３（ａ））。ここでは、セラミックス母材２０の一面にレーザ光（エネルギー光）Ｌを照射することで、直線状のスクライブライン２１を形成する。このとき、レーザ光Ｌの照射によりセラミックス母材２０から飛散するヒューム２２が、スクライブライン２１の形成領域及びその近傍に付着する。このヒューム２２は、セラミックス母材２０がＳｉ３Ｎ４からなるため、酸化シリコン及びシリコンの複合酸化物で形成されている。ここで、レーザ光として、ＹＡＧの２倍波以上（２倍波、３倍波、４倍波等）のレーザ光を使用した場合には、熱の影響が少なくなり、セラミックス母材２０から飛散するヒューム２２の発生量を抑えることが可能となる。
続いて、セラミックス母材２０に表面処理を施す（図３（ｂ））。ここでは、セラミックス母材２０の上下両面にＺｒＯ２（二酸化ジルコニウム）粉末を噴き付けるブラスト処理を施す。これにより、セラミックス母材２０の上下両面の平坦化を行うと共に、セラミックス母材２０の一面に付着しているヒューム２２を除去する。なお、ＹＡＧの２倍波以上（２倍波、３倍波、４倍波等）のレーザ光を使用してスクライブライン２１を形成した場合には、ヒューム２２の発生量が少ないことから、表面処理を省略してもよく、あるいは、エッチング処理等の簡易的な表面処理とすることが可能である。
このとき、セラミックス母材２０の上下両面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、ＥＰＭＡによる表面測定において２．７Ａｔｏｍ％以下となる。なお、ＥＰＭＡによる表面測定方法は、上述と同様である。また、ＥＰＭＡによる表面測定は、セラミックス母材２０においてスクライブライン２１で区画される複数の領域それぞれで任意の５箇所において測定している。
このとき、セラミックス母材２０の上下両面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、ＥＰＭＡによる表面測定において２．７Ａｔｏｍ％以下となる。なお、ＥＰＭＡによる表面測定方法は、上述と同様である。また、ＥＰＭＡによる表面測定は、セラミックス母材２０においてスクライブライン２１で区画される複数の領域それぞれで任意の５箇所において測定している。
次に、セラミックス母材２０をスクライブライン２１に沿って分割する（図３（ｃ））。これにより、セラミックス基板１１が製造される。そして、このようにして製造したセラミックス基板１１の上下両面に、金属層１２及び回路層１３それぞれをロウ付けにより接合する（図３（ｄ））。
ここで、表面処理によりセラミックス基板１１の上下両面において酸化シリコン及びシリコンの複合酸化物が除去されているため、接合時においてこれら酸化シリコン及びシリコンの複合酸化物に起因するＳｉＯガスの発生が抑制される。これにより、回路層１３及びセラミックス基板１１との接合面積と金属層１２及びセラミックス基板１１との接合面積とのそれぞれが十分に確保される。以上のようにして、パワーモジュール用基板１を製造する。
以上のような構成のパワーモジュール用基板１は、回路層１３とセラミックス基板１１との接合面積が十分に確保されているため、温度サイクル試験における例えば１０００サイクル程度までの間に、回路層１３がセラミックス基板１１から剥離することが抑制される。
このようにして製造されたパワーモジュール用基板１は、例えば図４に示すようなパワーモジュール３０に用いられる。このパワーモジュール３０は、上述のパワーモジュール用基板１と、電子部品１６と、冷却器３１と、放熱板３２とを備えている。
冷却器３１は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板３２は、平面視でほぼ矩形状の平板形状を有しており、例えばＡｌやＣｕ（銅）、ＡｌＳｉＣ（アルミシリコンカーバイド）、Ｃｕ−Ｍｏ（モリブデン）などで形成されている。そして、放熱板３２は、熱伝導グリースなどを介して冷却器３１に対してネジ３３により固定されている。また、放熱板３２とパワーモジュール用基板１の金属層１２とは、ハンダ層３４により接合されている。なお、放熱板３２と金属層１２とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板１の製造時において、金属層１２、セラミックス基板１１及び回路層１３の積層体に放熱板３２をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール３０は、放熱板３２を設けずに冷却器３１の上面にパワーモジュール用基板１を設ける構成としてもよい。
冷却器３１は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板３２は、平面視でほぼ矩形状の平板形状を有しており、例えばＡｌやＣｕ（銅）、ＡｌＳｉＣ（アルミシリコンカーバイド）、Ｃｕ−Ｍｏ（モリブデン）などで形成されている。そして、放熱板３２は、熱伝導グリースなどを介して冷却器３１に対してネジ３３により固定されている。また、放熱板３２とパワーモジュール用基板１の金属層１２とは、ハンダ層３４により接合されている。なお、放熱板３２と金属層１２とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板１の製造時において、金属層１２、セラミックス基板１１及び回路層１３の積層体に放熱板３２をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール３０は、放熱板３２を設けずに冷却器３１の上面にパワーモジュール用基板１を設ける構成としてもよい。
このようなセラミックス基板１１、セラミックス基板１１の製造方法及びパワーモジュール用基板１の製造方法によれば、スクライブライン２１の形成後に表面処理を行うことで、セラミックス基板１１の上下両面における酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％以下となる。これにより、金属層１２及び回路層１３それぞれとセラミックス基板１１とは、十分な強度で接合される。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、セラミックス基板は、一面を上面として回路層を接合しているが、一面を下面として金属層を接合する構成としてもよい。
また、セラミックス基板と回路層または金属層とは、ロウ付け接合されているが、他の方法により接合してもよい。
そして、セラミックス基板は、上下両面における酸化シリコン及びシリコンの複合酸化物の濃度を２．７Ａｔｏｍ％以下としているが、少なくともスクライブラインが形成される一方の面における酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％以下であればよい。
例えば、セラミックス基板は、一面を上面として回路層を接合しているが、一面を下面として金属層を接合する構成としてもよい。
また、セラミックス基板と回路層または金属層とは、ロウ付け接合されているが、他の方法により接合してもよい。
そして、セラミックス基板は、上下両面における酸化シリコン及びシリコンの複合酸化物の濃度を２．７Ａｔｏｍ％以下としているが、少なくともスクライブラインが形成される一方の面における酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％以下であればよい。
また、セラミックス母材を分割してセラミックス基板を形成した後に金属層及び回路層それぞれを接合しているが、スクライブラインが形成されたセラミックス母材に金属層及び回路層の少なくとも一方を接合した後にセラミックス母材を分割してセラミックス基板を形成してもよい。
そして、スクライブラインは、レーザ光を照射することで形成されているが、他のエネルギー光の照射により形成されてもよい。
そして、スクライブラインは、レーザ光を照射することで形成されているが、他のエネルギー光の照射により形成されてもよい。
また、表面処理は、粉末の噴き付けによるブラスト処理のほか、ホーニング処理やウェットエッチング処理など他の処理により行われてもよい。
そして、金属層及び回路層それぞれは、アルミニウムで形成されているが、他の金属材料で形成されていてもよい。
そして、金属層及び回路層それぞれは、アルミニウムで形成されているが、他の金属材料で形成されていてもよい。
また、パワーモジュール用基板は、セラミックス基板の下面に金属層を接合しているが、金属層を設けずにセラミックス基板の下面に放熱板や冷却器を直接接合する構成としてもよい。
そして、冷却器は、水冷式に限らず、空冷式や他の液冷式であってもよい。
そして、冷却器は、水冷式に限らず、空冷式や他の液冷式であってもよい。
（実施例１）
以下に、本発明の効果を確認すべく行った比較試験の結果を示す。
本発明例１として、スクライブラインの形成工程に炭酸ガスレーザを使用し、その後、セラミックス基板表面にＺｒＯ２（二酸化ジルコニウム）粉末を噴き付けるブラスト処理を施した。
本発明例２として、スクライブラインの形成工程に１倍波ＹＡＧレーザを使用し、その後、セラミックス基板表面にＺｒＯ２（二酸化ジルコニウム）粉末を噴き付けるブラスト処理を施した。
本発明例３として、スクライブラインの形成工程に２倍波ＹＡＧレーザを使用し、その後、表面処理を行わなかった。
比較例１として、スクライブラインの形成工程に炭酸ガスレーザを使用し、その後、表面処理を行わなかった。
比較例２として、スクライブラインの形成工程に１倍波ＹＡＧレーザを使用し、その後、表面処理を行わなかった。
以下に、本発明の効果を確認すべく行った比較試験の結果を示す。
本発明例１として、スクライブラインの形成工程に炭酸ガスレーザを使用し、その後、セラミックス基板表面にＺｒＯ２（二酸化ジルコニウム）粉末を噴き付けるブラスト処理を施した。
本発明例２として、スクライブラインの形成工程に１倍波ＹＡＧレーザを使用し、その後、セラミックス基板表面にＺｒＯ２（二酸化ジルコニウム）粉末を噴き付けるブラスト処理を施した。
本発明例３として、スクライブラインの形成工程に２倍波ＹＡＧレーザを使用し、その後、表面処理を行わなかった。
比較例１として、スクライブラインの形成工程に炭酸ガスレーザを使用し、その後、表面処理を行わなかった。
比較例２として、スクライブラインの形成工程に１倍波ＹＡＧレーザを使用し、その後、表面処理を行わなかった。
本発明例１−３、比較例１，２によって得られたセラミックス基板表面の酸化シリコン及びシリコンの複合酸化物の濃度を、前述したＥＰＭＡ（電子プローブマイクロアナライザ）を用いた表面測定によって定量評価した。評価結果を図５に示す。
炭酸ガスレーザによってスクライブラインを形成した後に表面処理を行っていない比較例１では、酸化シリコン及びシリコンの複合酸化物の濃度が１５．４Ａｔｏｍ％と高くなっている。ただし、スクライブライン形成後にブラスト処理を施した本発明例１では、酸化シリコン及びシリコンの複合酸化物の濃度が１．２Ａｔｏｍ％と低くなっている。
また、ＹＡＧレーザによってスクライブラインを形成した後に表面処理を行っていない比較例２では、酸化シリコン及びシリコンの複合酸化物の濃度が４．２Ａｔｏｍ％と高くなっている。ただし、スクライブライン形成後にブラスト処理を施した本発明例２では、酸化シリコン及びシリコンの複合酸化物の濃度が０．９Ａｔｏｍ％と低くなっている。
さらに、２倍波ＹＡＧレーザによってスクライブラインを形成した後に表面処理を行っていない本発明例３では、表面処理を行っていないにもかかわらず酸化シリコン及びシリコンの複合酸化物の濃度が１．９Ａｔｏｍ％と低くなっている。
また、ＹＡＧレーザによってスクライブラインを形成した後に表面処理を行っていない比較例２では、酸化シリコン及びシリコンの複合酸化物の濃度が４．２Ａｔｏｍ％と高くなっている。ただし、スクライブライン形成後にブラスト処理を施した本発明例２では、酸化シリコン及びシリコンの複合酸化物の濃度が０．９Ａｔｏｍ％と低くなっている。
さらに、２倍波ＹＡＧレーザによってスクライブラインを形成した後に表面処理を行っていない本発明例３では、表面処理を行っていないにもかかわらず酸化シリコン及びシリコンの複合酸化物の濃度が１．９Ａｔｏｍ％と低くなっている。
以上のことから、炭酸ガスレーザやＹＡＧレーザによってスクライブラインを形成した際にヒュームが発生したとしても、その後にブラスト処理等の表面処理を行うことで、酸化シリコン及びシリコンの複合酸化物の濃度を低くすることが可能であることが確認された。
さらに、２倍波ＹＡＧレーザを用いることでヒュームの発生が抑制され、表面処理を省略しても、酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％以下のセラミックス基板を得られることが確認された。
さらに、２倍波ＹＡＧレーザを用いることでヒュームの発生が抑制され、表面処理を省略しても、酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％以下のセラミックス基板を得られることが確認された。
（実施例２）
次に、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度と、このセラミックス表面に金属板を接合した際の接合信頼性との関係を試験した結果を説明する。
表面における酸化シリコン及びシリコンの複合酸化物の濃度を変化させたセラミックス基板（３０ｍｍ角、厚さ０．３２ｍｍ）に、アルミニウム板（２７ｍｍ角、厚さ０．６ｍｍ）をＡｌ−Ｓｉ系のろう材を用いてろう付けした。
このセラミックス基板とアルミニウム板との接合体に対して、１０５℃―（―４０℃）の冷熱サイクルを繰り返し、接合状態を評価した。結果を図６に示す。
次に、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度と、このセラミックス表面に金属板を接合した際の接合信頼性との関係を試験した結果を説明する。
表面における酸化シリコン及びシリコンの複合酸化物の濃度を変化させたセラミックス基板（３０ｍｍ角、厚さ０．３２ｍｍ）に、アルミニウム板（２７ｍｍ角、厚さ０．６ｍｍ）をＡｌ−Ｓｉ系のろう材を用いてろう付けした。
このセラミックス基板とアルミニウム板との接合体に対して、１０５℃―（―４０℃）の冷熱サイクルを繰り返し、接合状態を評価した。結果を図６に示す。
セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％以下の場合には、３０００サイクル負荷させても充分にアルミニウム板とセラミックス基板とが充分に接合していることが確認される。特に、酸化シリコン及びシリコンの複合酸化物の濃度が２．０Ａｔｏｍ％以下とされたものでは、６０００サイクル負荷してもアルミニウム板とセラミックス基板とが強固に接合されている。
これに対して、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％を超えた場合には、１０００サイクル負荷時から、剥離が認められた。
以上のことから、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度を２．７Ａｔｏｍ％以下とすることにより、接合時の一酸化珪素ガスの発生を抑制し、セラミックス基板と金属部材とを十分な強度で接合することができることが確認された。
これに対して、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が２．７Ａｔｏｍ％を超えた場合には、１０００サイクル負荷時から、剥離が認められた。
以上のことから、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度を２．７Ａｔｏｍ％以下とすることにより、接合時の一酸化珪素ガスの発生を抑制し、セラミックス基板と金属部材とを十分な強度で接合することができることが確認された。
この発明によれば、窒化珪素からなるセラミックス基板と回路層または金属層とを接合したときに十分な接合強度が得られるセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法に関して、産業上の利用可能性が認められる。
１ パワーモジュール用基板
１１ セラミックス基板
１３ 回路層（金属部材）
２０ セラミックス母材
２１ スクライブライン
Ｌ レーザ光（エネルギー光）
１１ セラミックス基板
１３ 回路層（金属部材）
２０ セラミックス母材
２１ スクライブライン
Ｌ レーザ光（エネルギー光）
Claims (6)
- 窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、
該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において２．７Ａｔｏｍ％以下とする工程とを備えることを特徴とするセラミックス基板の製造方法。 - 前記エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を用いることを特徴とする請求項１に記載のセラミックス基板の製造方法。
- 窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、
該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において２．７Ａｔｏｍ％以下とする工程と、
前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、
該セラミックス基板に金属部材を接合する工程とを備えることを特徴とするパワーモジュール用基板の製造方法。 - 前記エネルギー光として２倍波以上のＹＡＧレーザのレーザ光を用いることを特徴とする請求項３に記載のパワーモジュール用基板の製造方法。
- 前記金属部材が、アルミニウムからなることを特徴とする請求項３または４に記載のパワーモジュール用基板の製造方法。
- 前記金属部材と前記セラミックス基板とをロウ付け接合することを特徴とする請求項３ないし５のいずれか１項に記載のパワーモジュール用基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008271037A JP5422964B2 (ja) | 2007-11-06 | 2008-10-21 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
| CN2008801146408A CN101849445B (zh) | 2007-11-06 | 2008-11-06 | 陶瓷基板、陶瓷基板的制造方法和电源模块用基板的制造方法 |
| PCT/JP2008/070219 WO2009060902A1 (ja) | 2007-11-06 | 2008-11-06 | セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
| US12/734,428 US20100258233A1 (en) | 2007-11-06 | 2008-11-06 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
| EP08846400.3A EP2217043B1 (en) | 2007-11-06 | 2008-11-06 | Method for producing a substrate for power module |
| US13/867,439 US9079264B2 (en) | 2007-11-06 | 2013-04-22 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007288287 | 2007-11-06 | ||
| JP2007288287 | 2007-11-06 | ||
| JP2008271037A JP5422964B2 (ja) | 2007-11-06 | 2008-10-21 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135449A JP2009135449A (ja) | 2009-06-18 |
| JP5422964B2 true JP5422964B2 (ja) | 2014-02-19 |
Family
ID=40866999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008271037A Active JP5422964B2 (ja) | 2007-11-06 | 2008-10-21 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5422964B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6853455B2 (ja) * | 2017-02-23 | 2021-03-31 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
| JP6798354B2 (ja) * | 2017-02-24 | 2020-12-09 | 三菱マテリアル株式会社 | セラミックス板の製造方法及びパワーモジュール用基板の製造方法 |
| JP6870767B2 (ja) * | 2019-09-02 | 2021-05-12 | 三菱マテリアル株式会社 | 銅／セラミックス接合体、及び、絶縁回路基板 |
| JP7455594B2 (ja) | 2020-01-24 | 2024-03-26 | 京セラ株式会社 | 窒化珪素質基板及びパワーモジュール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264352B2 (ja) * | 1994-06-10 | 2002-03-11 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH10130059A (ja) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | 高純度窒化珪素体の製造方法 |
| JPH118216A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Ceramics Co Ltd | 半導体製造用部材の洗浄方法 |
| JP2002181776A (ja) * | 2000-10-03 | 2002-06-26 | Matsushita Electric Works Ltd | 半導体イオンセンサおよびその製造方法 |
| JP5075308B2 (ja) * | 2001-07-11 | 2012-11-21 | 株式会社東芝 | セラミックス回路基板の製造方法 |
| JP2002128567A (ja) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | 窒化珪素質焼結体及びその製造方法 |
| JP4195994B2 (ja) * | 2003-09-24 | 2008-12-17 | パナソニック電工株式会社 | 回路板の製造方法及び回路板 |
| JP2006240955A (ja) * | 2005-03-07 | 2006-09-14 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
| JP4997431B2 (ja) * | 2006-01-24 | 2012-08-08 | 独立行政法人産業技術総合研究所 | 高熱伝導窒化ケイ素基板の製造方法 |
-
2008
- 2008-10-21 JP JP2008271037A patent/JP5422964B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009135449A (ja) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6125691B2 (ja) | 半導体装置 | |
| JP5598522B2 (ja) | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 | |
| TWI600126B (zh) | 附散熱座功率模組用基板，附散熱座功率模組，及附散熱座功率模組用基板之製造方法 | |
| EP2217043B1 (en) | Method for producing a substrate for power module | |
| JP2008108993A (ja) | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール | |
| JP6729224B2 (ja) | セラミックス／アルミニウム接合体、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール | |
| JP5422964B2 (ja) | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
| JP6656657B2 (ja) | セラミックス／アルミニウム接合体、パワーモジュール用基板、及び、パワーモジュール | |
| JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
| JP2010165807A (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
| JP2008192705A (ja) | パワーモジュール用基板、その製造方法、パワーモジュール | |
| TW201637153A (zh) | 散熱基板 | |
| JP6031784B2 (ja) | パワーモジュール用基板及びその製造方法 | |
| JP6645368B2 (ja) | 接合体、パワーモジュール用基板、接合体の製造方法、及び、パワーモジュール用基板の製造方法 | |
| JP2005026252A (ja) | セラミック回路基板、放熱モジュール、および半導体装置 | |
| US9349704B2 (en) | Jointed structure and method of manufacturing same | |
| JP5309885B2 (ja) | パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
| TWI598929B (zh) | A method of manufacturing a power module substrate | |
| JP5176627B2 (ja) | パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
| JP6561883B2 (ja) | 回路基板の製造方法 | |
| JP7424043B2 (ja) | 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
| JP6798354B2 (ja) | セラミックス板の製造方法及びパワーモジュール用基板の製造方法 | |
| CN111656518B (zh) | 铜-钛-铝接合体、绝缘电路基板、带散热器的绝缘电路基板、功率或led或热电模块 | |
| JP2024064305A (ja) | ヒートシンク及び電子部品 | |
| JP2023044872A (ja) | 銅／セラミックス接合体、および、絶縁回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5422964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |