JP2009135449A - セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 - Google Patents
セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 Download PDFInfo
- Publication number
- JP2009135449A JP2009135449A JP2008271037A JP2008271037A JP2009135449A JP 2009135449 A JP2009135449 A JP 2009135449A JP 2008271037 A JP2008271037 A JP 2008271037A JP 2008271037 A JP2008271037 A JP 2008271037A JP 2009135449 A JP2009135449 A JP 2009135449A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- silicon
- ceramic
- base material
- scribe line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】窒化珪素からなるセラミックス母材の一面に形成されたスクライブラインに沿って該セラミックス母材を分割して形成されたセラミックス基板であって、前記一面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下であることを特徴とする。
【選択図】図1
Description
ここで、セラミックス基板としてAlNよりも高い曲げ強度を有するなど機械的特性が優れるSi3N4を用いることにより、セラミックス基板の薄肉化が図れる。
すなわち、Si3N4からなるセラミックス基板とAl(アルミニウム)からなる金属部材とを接合させると、セラミックス基板と金属部材との間で接合不良が発生する場合がある。そして、この接合不良により、熱サイクル時においてセラミックス基板と金属部材とが剥離しやすくなるという問題がある。
そこで、セラミックス基板の一面における酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下とすることにより、接合時の一酸化珪素ガスの発生を抑制し、セラミックス基板と金属部材とを十分な強度で接合することができる。したがって、熱サイクル時においてセラミックス基板と金属部材との間で剥離が発生することを、十分に抑制できる。
また、本発明のパワーモジュール用基板の製造方法は、窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下とする工程と、前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、該セラミックス基板に金属部材を接合する工程とを備えることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、窒化珪素からなるセラミックス母材の一面にYAGレーザーの2倍波以上のエネルギー光を照射してスクライブラインを形成し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下とする工程と、前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、該セラミックス基板に金属部材を接合する工程とを備えることを特徴とする。
この発明では、接合時においてアルミナと共に一酸化珪素ガスが発生することを抑制するため、セラミックス基板と金属部材とを十分な強度で接合することができる。すなわち、セラミックス基板と金属部材とを接合するときに、セラミックス基板の一面に酸化シリコンまたはシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に、一酸化珪素ガスが発生する。したがって、セラミックス基板の一面に形成された酸化シリコンまたはシリコンの複合酸化物を表面処理により除去することで、金属部材の接合時において一酸化珪素ガスが発生することを抑制できる。
この発明では、金属部材とセラミックス基板とをロウ付けにより接合する。
本実施形態におけるパワーモジュール用基板1は、図1に示すように、セラミックス基板11と、セラミックス基板11の下面に配置された金属層12と、セラミックス基板11の上面(一面)に配置された複数の回路層(金属部材)13とを備えている。
また、セラミックス基板11の上下面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、EPMA(電子プローブマイクロアナライザ)を用いた表面測定において2.7Atom%以下となっている。
本実施形態では、JEOL社製のJXA−8600を用いており、動作圧力を1.3×10−3Pa、加速電圧を15.0kV、プローブに供給する電流を5.0×10−8Aとしている。また、セラミックス基板11の表面には、膜厚が100nm未満であるAu膜が蒸着により形成されている。
次に、Si(シリコン)以外の金属元素が最も一般的な酸化物(例えば、Al2O3(アルミナ)、Y2O3(酸化イットリウム)、MgO(酸化マグネシウム)、Er2O3(酸化エルビウム)など)として存在していると仮定し、Si以外の金属元素に結合しているO(酸素)の原子量を算出する(図2(b))。
続いて、換算したOの原子量とSi以外の金属元素に結合しているOの原子量との差を算出する。そして、算出したOの全量がSiと結合してSiO2を構成しているものとし、算出したOの原子量に1.5を乗じて得た値をセラミックス基板11の表面におけるSiO2濃度とする。例えば、図2に示す定量分析結果例では、SiO2濃度が0.253Atom%となる。
なお、EPMAを用いた表面測定は、セラミックス基板11の上面における任意の5箇所において測定している。ここで、表面測定は、5点測定に限らず、10点測定や他の複数個所であってもよい。
回路層13は、金属層12と同様に例えばAlなどの高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層13は、ロウ材層15によりセラミックス基板11に接合されている。
また、回路層13の上面には、電子部品16がハンダ層17により固着されている。電子部品16としては、例えばIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスが挙げられる。
まず、Si3N4からなるセラミックス母材20の一面にスクライブライン21を形成する(図3(a))。ここでは、セラミックス母材20の一面にレーザ光(エネルギー光)Lを照射することで、直線状のスクライブライン21を形成する。このとき、レーザ光Lの照射によりセラミックス母材20から飛散するヒューム22が、スクライブライン21の形成領域及びその近傍に付着する。このヒューム22は、セラミックス母材20がSi3N4からなるため、酸化シリコン及びシリコンの複合酸化物で形成されている。ここで、レーザ光として、YAGの2倍波以上(2倍波、3倍波、4倍波等)のレーザ光を使用した場合には、熱の影響が少なくなり、セラミックス母材20から飛散するヒューム22の発生量を抑えることが可能となる。
このとき、セラミックス母材20の上下両面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、EPMAによる表面測定において2.7Atom%以下となる。なお、EPMAによる表面測定方法は、上述と同様である。また、EPMAによる表面測定は、セラミックス母材20においてスクライブライン21で区画される複数の領域それぞれで任意の5箇所において測定している。
冷却器31は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板32は、平面視でほぼ矩形状の平板形状を有しており、例えばAlやCu(銅)、AlSiC(アルミシリコンカーバイド)、Cu−Mo(モリブデン)などで形成されている。そして、放熱板32は、熱伝導グリースなどを介して冷却器31に対してネジ33により固定されている。また、放熱板32とパワーモジュール用基板1の金属層12とは、ハンダ層34により接合されている。なお、放熱板32と金属層12とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板1の製造時において、金属層12、セラミックス基板11及び回路層13の積層体に放熱板32をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール30は、放熱板32を設けずに冷却器31の上面にパワーモジュール用基板1を設ける構成としてもよい。
例えば、セラミックス基板は、一面を上面として回路層を接合しているが、一面を下面として金属層を接合する構成としてもよい。
また、セラミックス基板と回路層または金属層とは、ロウ付け接合されているが、他の方法により接合してもよい。
そして、セラミックス基板は、上下両面における酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下としているが、少なくともスクライブラインが形成される一方の面における酸化シリコン及びシリコンの複合酸化物の濃度が2.7Atom%以下であればよい。
そして、スクライブラインは、レーザ光を照射することで形成されているが、他のエネルギー光の照射により形成されてもよい。
そして、金属層及び回路層それぞれは、アルミニウムで形成されているが、他の金属材料で形成されていてもよい。
そして、冷却器は、水冷式に限らず、空冷式や他の液冷式であってもよい。
以下に、本発明の効果を確認すべく行った比較試験の結果を示す。
本発明例1として、スクライブラインの形成工程に炭酸ガスレーザを使用し、その後、セラミックス基板表面にZrO2(二酸化ジルコニウム)粉末を噴き付けるブラスト処理を施した。
本発明例2として、スクライブラインの形成工程に1倍波YAGレーザを使用し、その後、セラミックス基板表面にZrO2(二酸化ジルコニウム)粉末を噴き付けるブラスト処理を施した。
本発明例3として、スクライブラインの形成工程に2倍波YAGレーザを使用し、その後、表面処理を行わなかった。
比較例1として、スクライブラインの形成工程に炭酸ガスレーザを使用し、その後、表面処理を行わなかった。
比較例2として、スクライブラインの形成工程に1倍波YAGレーザを使用し、その後、表面処理を行わなかった。
また、YAGレーザによってスクライブラインを形成した後に表面処理を行っていない比較例2では、酸化シリコン及びシリコンの複合酸化物の濃度が4.2Atom%と高くなっている。ただし、スクライブライン形成後にブラスト処理を施した本発明例2では、酸化シリコン及びシリコンの複合酸化物の濃度が0.9Atom%と低くなっている。
さらに、2倍波YAGレーザによってスクライブラインを形成した後に表面処理を行っていない本発明例3では、表面処理を行っていないにもかかわらず酸化シリコン及びシリコンの複合酸化物の濃度が1.9Atom%と低くなっている。
さらに、2倍波YAGレーザを用いることでヒュームの発生が抑制され、表面処理を省略しても、酸化シリコン及びシリコンの複合酸化物の濃度が2.7Atom%以下のセラミックス基板を得られることが確認された。
次に、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度と、このセラミックス表面に金属板を接合した際の接合信頼性との関係を試験した結果を説明する。
表面における酸化シリコン及びシリコンの複合酸化物の濃度を変化させたセラミックス基板(30mm角、厚さ0.32mm)に、アルミニウム板(27mm角、厚さ0.6mm)をAl−Si系のろう材を用いてろう付けした。
このセラミックス基板とアルミニウム板との接合体に対して、105℃―(―40℃)の冷熱サイクルを繰り返し、接合状態を評価した。結果を図6に示す。
これに対して、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が2.7Atom%を超えた場合には、1000サイクル負荷時から、剥離が認められた。
以上のことから、セラミックス基板表面における酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下とすることにより、接合時の一酸化珪素ガスの発生を抑制し、セラミックス基板と金属部材とを十分な強度で接合することができることが確認された。
11 セラミックス基板
13 回路層(金属部材)
20 セラミックス母材
21 スクライブライン
L レーザ光(エネルギー光)
Claims (7)
- 窒化珪素からなるセラミックス母材の一面に形成されたスクライブラインに沿って該セラミックス母材を分割して形成されたセラミックス基板であって、
前記一面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下であることを特徴とするセラミックス基板。 - 窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、
該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下とする工程とを備えることを特徴とするセラミックス基板の製造方法。 - 窒化珪素からなるセラミックス母材の一面にYAGレーザーの2倍波以上のエネルギー光を照射してスクライブラインを形成し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下とする工程とを備えることを特徴とするセラミックス基板の製造方法。
- 窒化珪素からなるセラミックス母材の一面にエネルギー光を照射してスクライブラインを形成する工程と、
該スクライブラインが形成された前記セラミックス母材の前記一面に表面処理を施し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下とする工程と、
前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、
該セラミックス基板に金属部材を接合する工程とを備えることを特徴とするパワーモジュール用基板の製造方法。 - 窒化珪素からなるセラミックス母材の一面にYAGレーザーの2倍波以上のエネルギー光を照射してスクライブラインを形成し、該一面における酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定において2.7Atom%以下とする工程と、
前記セラミックス母材を前記スクライブラインに沿って分割し、セラミックス基板を形成する工程と、
該セラミックス基板に金属部材を接合する工程とを備えることを特徴とするパワーモジュール用基板の製造方法。 - 前記金属部材が、アルミニウムからなることを特徴とする請求項4または5に記載のパワーモジュール用基板の製造方法。
- 前記金属部材と前記セラミックス基板とをロウ付け接合することを特徴とする請求項4ないし6のいずれか1項に記載のパワーモジュール用基板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271037A JP5422964B2 (ja) | 2007-11-06 | 2008-10-21 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
PCT/JP2008/070219 WO2009060902A1 (ja) | 2007-11-06 | 2008-11-06 | セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
CN2008801146408A CN101849445B (zh) | 2007-11-06 | 2008-11-06 | 陶瓷基板、陶瓷基板的制造方法和电源模块用基板的制造方法 |
EP08846400.3A EP2217043B1 (en) | 2007-11-06 | 2008-11-06 | Method for producing a substrate for power module |
US12/734,428 US20100258233A1 (en) | 2007-11-06 | 2008-11-06 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
US13/867,439 US9079264B2 (en) | 2007-11-06 | 2013-04-22 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288287 | 2007-11-06 | ||
JP2007288287 | 2007-11-06 | ||
JP2008271037A JP5422964B2 (ja) | 2007-11-06 | 2008-10-21 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135449A true JP2009135449A (ja) | 2009-06-18 |
JP5422964B2 JP5422964B2 (ja) | 2014-02-19 |
Family
ID=40866999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008271037A Active JP5422964B2 (ja) | 2007-11-06 | 2008-10-21 | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5422964B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137396A (ja) * | 2017-02-23 | 2018-08-30 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP2018142561A (ja) * | 2017-02-24 | 2018-09-13 | 三菱マテリアル株式会社 | セラミックス板の製造方法及びパワーモジュール用基板の製造方法 |
CN114342573A (zh) * | 2019-09-02 | 2022-04-12 | 三菱综合材料株式会社 | 铜-陶瓷接合体及绝缘电路基板 |
JP7455594B2 (ja) | 2020-01-24 | 2024-03-26 | 京セラ株式会社 | 窒化珪素質基板及びパワーモジュール |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335836A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | 半導体装置の製造方法 |
JPH10130059A (ja) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | 高純度窒化珪素体の製造方法 |
JPH118216A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Ceramics Co Ltd | 半導体製造用部材の洗浄方法 |
JP2002128567A (ja) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | 窒化珪素質焼結体及びその製造方法 |
JP2002181776A (ja) * | 2000-10-03 | 2002-06-26 | Matsushita Electric Works Ltd | 半導体イオンセンサおよびその製造方法 |
JP2003031733A (ja) * | 2001-07-11 | 2003-01-31 | Toshiba Corp | セラミックス基板およびそれを用いた回路基板 |
JP2005101164A (ja) * | 2003-09-24 | 2005-04-14 | Matsushita Electric Works Ltd | 回路板の製造方法及び回路板 |
JP2006240955A (ja) * | 2005-03-07 | 2006-09-14 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
JP2007197229A (ja) * | 2006-01-24 | 2007-08-09 | National Institute Of Advanced Industrial & Technology | 高熱伝導窒化ケイ素基板とその製造方法 |
-
2008
- 2008-10-21 JP JP2008271037A patent/JP5422964B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335836A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | 半導体装置の製造方法 |
JPH10130059A (ja) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | 高純度窒化珪素体の製造方法 |
JPH118216A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Ceramics Co Ltd | 半導体製造用部材の洗浄方法 |
JP2002181776A (ja) * | 2000-10-03 | 2002-06-26 | Matsushita Electric Works Ltd | 半導体イオンセンサおよびその製造方法 |
JP2003031733A (ja) * | 2001-07-11 | 2003-01-31 | Toshiba Corp | セラミックス基板およびそれを用いた回路基板 |
JP2002128567A (ja) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | 窒化珪素質焼結体及びその製造方法 |
JP2005101164A (ja) * | 2003-09-24 | 2005-04-14 | Matsushita Electric Works Ltd | 回路板の製造方法及び回路板 |
JP2006240955A (ja) * | 2005-03-07 | 2006-09-14 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
JP2007197229A (ja) * | 2006-01-24 | 2007-08-09 | National Institute Of Advanced Industrial & Technology | 高熱伝導窒化ケイ素基板とその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137396A (ja) * | 2017-02-23 | 2018-08-30 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP2018142561A (ja) * | 2017-02-24 | 2018-09-13 | 三菱マテリアル株式会社 | セラミックス板の製造方法及びパワーモジュール用基板の製造方法 |
CN114342573A (zh) * | 2019-09-02 | 2022-04-12 | 三菱综合材料株式会社 | 铜-陶瓷接合体及绝缘电路基板 |
JP7455594B2 (ja) | 2020-01-24 | 2024-03-26 | 京セラ株式会社 | 窒化珪素質基板及びパワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5422964B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI600126B (zh) | 附散熱座功率模組用基板,附散熱座功率模組,及附散熱座功率模組用基板之製造方法 | |
JP2017130686A (ja) | セラミックス銅回路基板および半導体装置 | |
EP2217043B1 (en) | Method for producing a substrate for power module | |
JP6729224B2 (ja) | セラミックス/アルミニウム接合体、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール | |
Palmer et al. | Silicon carbide power modules for high-temperature applications | |
JP2008108993A (ja) | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール | |
JP2013042165A (ja) | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 | |
JP6656657B2 (ja) | セラミックス/アルミニウム接合体、パワーモジュール用基板、及び、パワーモジュール | |
JP5422964B2 (ja) | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
JPWO2015114987A1 (ja) | パワーモジュール用基板およびそれを用いてなるパワーモジュール | |
Hromadka et al. | DBC technology for low cost power electronic substrate manufacturing | |
JP2008192705A (ja) | パワーモジュール用基板、その製造方法、パワーモジュール | |
JP4360847B2 (ja) | セラミック回路基板、放熱モジュール、および半導体装置 | |
JP2010165807A (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
US9349704B2 (en) | Jointed structure and method of manufacturing same | |
JP6031784B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP5309885B2 (ja) | パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
TWI598929B (zh) | A method of manufacturing a power module substrate | |
JP7243201B2 (ja) | ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板 | |
JP5176627B2 (ja) | パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
JP6798354B2 (ja) | セラミックス板の製造方法及びパワーモジュール用基板の製造方法 | |
JP6561883B2 (ja) | 回路基板の製造方法 | |
JP7424043B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
WO2022091808A1 (ja) | 半導体装置用基板 | |
CN111656518B (zh) | 铜-钛-铝接合体、绝缘电路基板、带散热器的绝缘电路基板、功率或led或热电模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5422964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |