CN107305848A - 封装基板、封装结构及其制作方法 - Google Patents

封装基板、封装结构及其制作方法 Download PDF

Info

Publication number
CN107305848A
CN107305848A CN201610248694.XA CN201610248694A CN107305848A CN 107305848 A CN107305848 A CN 107305848A CN 201610248694 A CN201610248694 A CN 201610248694A CN 107305848 A CN107305848 A CN 107305848A
Authority
CN
China
Prior art keywords
layer
wire
thickens
circuit
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610248694.XA
Other languages
English (en)
Other versions
CN107305848B (zh
Inventor
刘艳兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Acer Qinhuangdao Ding Technology Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Qinhuangdao Ding Technology Co Ltd, Zhending Technology Co Ltd filed Critical Acer Qinhuangdao Ding Technology Co Ltd
Priority to CN201610248694.XA priority Critical patent/CN107305848B/zh
Publication of CN107305848A publication Critical patent/CN107305848A/zh
Application granted granted Critical
Publication of CN107305848B publication Critical patent/CN107305848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种封装基板，包括内层线路、第一及第二增厚导线、第一及第二介电层、第一及第二外层线路。内层线路包括接地线及位于其间的信号线。第一及第二增厚导线对应设于接地线的相背两侧。第一介电层覆盖第一增层导线及内层线路。第一外层线路位于第一介电层上。第一外层线路包括通过第一介电层内的第一导电沟槽与第一增厚导线连接的第一电磁屏蔽区。第二介电层覆盖第二增厚导线、内层线路及第一介电层。第二外层线路位于第二介电层上。第二外层线路包括通过第二介电层内的第二导电沟槽与第二增厚导线连接的第二电磁屏蔽区。第一及第二电磁屏蔽区、第一及第二导电沟槽、第一及第二增厚导线及接地线围成围绕信号线的闭合的屏蔽空间。

Description

封装基板、封装结构及其制作方法
技术领域
本发明涉及一种封装基板、封装基板制作方法、封装结构及封装结构制作方法。
背景技术
随着电子通讯产品向着高频、高速及薄型化方向发展，业内对信号传输损耗的控制要求越来越高。目前，通常采用在信号线上下两侧设置电磁屏蔽层，在信号线的两侧形成接地线，及在上下两侧的介电层中设置导电沟槽将上下两侧的电磁屏蔽层电导通以此来实现屏蔽可能的电磁干扰。然而，由于导电沟槽直接设置在接地线上，该导电沟槽一般较深，在电镀填充形成该导电沟槽时，易产生气泡或裂纹。
发明内容
有鉴于此，有必要提供一种能够解决上述技术问题的、封装结构、封装基板制作方法及封装结构制作方法。
一种封装基板制作方法，包括步骤：
将内层线路形成在一承载金属层上，并在所述内层线路上形成第一增厚导线，所述内层线路包括接地线及位于所述接地线之间的信号线，所述第一增厚导线对应形成在所述接地线上；
形成第一外层基板，所述第一外层基板覆盖所述内层线路及第一增厚导线及自所述内层线路及第一增厚导线之间露出的承载金属层，所述第一外层基板包括背离所述内层线路的第一外层铜箔；
将所述承载金属层制作形成第二增厚导线，所述第二增厚导线对应形成在所述接地线上，且与所述第一增厚导线相背；
形成第二外层基板，所述第二外层基板覆盖所述第二增厚导线、自所述第二增厚导线露出的内层线路及第一外层基板，所述第二外层基板包括背离所述内层线路的第二外层铜箔；及
在所述第一及第二外层基板内分别形成第一及第二导电沟槽，并分别将所述第一外层铜箔及第二外层铜箔制成第一外层线路及第二外层线路，所述第一导电沟槽与所述第一增厚导线一一对应连接，所述第二导电沟槽与所述第二增厚导线一一对应连接，所述第一外层线路包括与所述第一导电沟槽连接的第一电磁屏蔽区，所述第二外层线路包括与所述第二导电沟槽连接的第二电磁屏蔽区，所述第一电磁屏蔽区、所述第一导电沟槽、所述第一增厚导线、所述接地线、所述第二增厚导线、所述第二导电沟槽、所述第二电磁屏蔽区围成闭合的屏蔽空间，所述信号线位于所述屏蔽空间内。
一种封装结构制作方法，包括步骤：将内层线路形成在一承载金属层上，并在所述内层线路上形成第一增厚导线，所述内层线路包括接地线及位于所述接地线之间的信号线，所述第一增厚导线对应形成在所述接地线上；
形成第一外层基板，所述第一外层基板覆盖所述内层线路及第一增厚导线及自所述内层线路及第一增厚导线之间露出的承载金属层，所述第一外层基板包括背离所述内层线路的第一外层铜箔；
将所述承载金属层制作形成第二增厚导线，所述第二增厚导线对应形成在所述接地线上，且与所述第一增厚导线相背；
形成第二外层基板，所述第二外层基板覆盖所述第二增厚导线、自所述第二增厚导线露出的内层线路及第一外层基板，所述第二外层基板包括背离所述内层线路的第二外层铜箔；及
在所述第一及第二外层基板内分别形成第一及第二导电沟槽，并分别将所述第一外层铜箔及第二外层铜箔制成第一外层线路及第二外层线路，所述第一导电沟槽与所述第一增厚导线一一对应连接，所述第二导电沟槽与所述第二增厚导线一一对应连接，所述第一外层线路包括与所述第一导电沟槽连接的第一电磁屏蔽区，所述第二外层线路包括与所述第二导电沟槽连接的第二电磁屏蔽区，所述第一电磁屏蔽区、所述第一导电沟槽、所述第一增厚导线、所述接地线、所述第二增厚导线、所述第二导电沟槽、所述第二电磁屏蔽区围成闭合的屏蔽空间，所述信号线位于所述屏蔽空间内，得到封装基板；及在所述封装基板上安装芯片。
一种封装基板，包括内层线路、第一增厚导线、第一介电层、第一外层线路、第二增厚导线、第二增厚导线、第二介电层及第二外层线路，所述内层线路包括接地线及位于接地线之间的信号线，所述第一增厚导线一一对应地设置在所述接地线上，所述第一介电层覆盖所述第一增层导线及所述内层线路，所述第一介电层内设置有与所述第一增厚导线一一对应的第一导电沟槽，所述第一外层线路形成在所述第一介电层上，所述第一外层线路包括第一电磁屏蔽区，所述第一电磁屏蔽区通过所述第一导电沟槽与所述第一增厚导线连接，所述第二增厚导线一一对应地设置在所述接地线上，且与所述第一增厚导线相背，所述第二介电层覆盖所述第二增厚导线及部分所述内层线路及所述第一介电层，所述第二介电层内设置由于所述第二增厚导线一一对应的第二导电沟槽，所述第二外层线路形成在所述第二介电层上，所述第二外层线路包括第二电磁屏蔽区，所述第二电磁屏蔽区通过所述第二导电沟槽与所述第二增厚导线连接，所述第一及第二电磁屏蔽区、第一及第二导电沟槽、第一及第二增厚导线及所述接地线围成闭合的屏蔽空间，所述信号线位于所述屏蔽空间内。
一种封装结构，包括上述封装基板及芯片，所述芯片安装在所述封装基板上。
相较于现有技术，本发明提供的封装基板、封装结构、封装基板制作方法及封装结构制作方法，由于在接地线相背两侧设置有第一增厚导线及第二增厚导线，使得所述第一导电沟槽及第二导电沟槽的深度可相对减小，从而在电镀形成所述第一导电沟槽及第二导电沟槽时，可减少气泡与裂纹的产生。
附图说明
图1为本发明具体实施方式提供的承载板的剖面示意图。
图2是图1的承载板的承载金属层上形成第一内层电镀阻挡层后的剖面示意图。
图3是在自图2的第一内层电镀阻挡层露出的承载金属层上形成抗蚀层后的剖面示意图。
图4是在图3的抗蚀层上形成电镀层，得到内层线路后的剖面示意图。
图5是在图4的内层线路及第一内层电镀阻挡层上形成第二内层电镀阻挡层后的剖面示意图。
图6是在图5的接地线上形成第一增厚导线后的剖面示意图。
图7是一并移除图6的第一及第二内层电镀阻挡层后的剖面示意图。
图8是在图7的内层线路及所述第一增厚导线形成第一外层基板后的剖面示意图。
图9是移除图8的承载板的承载绝缘层，露出承载金属层后的剖面示意图。
图10是在图9的承载金属层表面形成第一光致抗蚀层，并在所述第一外层基板的第一外层铜箔表面形成第二光致抗蚀层后的剖面示意图。
图11是蚀刻移除图10的部分所述承载金属层，形成第二增厚导线后的剖面示意图。
图12是移除图11的第一光致抗蚀层及第二光致抗蚀层后的剖面示意图。
图13是在图12的第二增厚导线上形成第二外层基板后的剖面示意图。
图14是在图13的第一外层基板内形成第一沟槽及第一盲孔，及在所述第二外层基板内形成第二沟槽及第二盲孔后的剖面示意图。
图15是在图14的第一外层铜箔上形成第一外层电镀阻挡层及在第二外层铜箔上形成第二外层电镀阻挡层后的剖面示意图。
图16是电镀填充图15的第一沟槽、第一盲孔、第二沟槽及第二盲孔分别形成第一导电沟槽、第一导电孔、第二导电沟槽及第二导电孔，并在自第一外层电镀阻挡层露出的第一外层铜箔表面形成第一外层电镀层及在自第二外层电镀阻挡层露出的第二外层铜箔表面形成第二外层电镀层后的剖面示意图。
图17是移除图16的第一外层电镀阻挡层及其所覆盖部分所述第一外层铜箔，第二外层电镀阻挡层及其所覆盖的部分第二外层铜箔得到所述第一外层线路及第二外层线路后的剖面示意图。
图18是在图17的第一外层线路表面形成第一防焊层及在第二外层线路表面形成第二防焊层，得到封装基板的剖面示意图。
图19是在图18的封装基板上安装芯片，得到的封装结构的剖面示意图。
主要元件符号说明
承载板 10
承载金属层 11
承载绝缘层 12
内层线路 20
第一增厚导线 31
抗蚀层 21
电镀层 22
信号线 23
接地线 24
导线 25
第一内层电镀阻挡层 201
第二内层电镀阻挡层 202
第一外层基板 41
第一介电层 411
第一外层铜箔 413
第一光致抗蚀层 301
第二光致抗蚀层 302
第二增厚导线 32
第二外层基板 42
第二介电层 421
第二外层铜箔 423
第一导电沟槽 513
第一导电孔 514
第二导电沟槽 523
第二导电孔 524
第一外层线路 51
第二外层线路 52
第一电磁屏蔽区 511
第一外层导线 512
第二电磁屏蔽区 521
第二外层导线 522
第一沟槽 415
第一盲孔 416
第二沟槽 425
第二盲孔 426
第一外层电镀阻挡层 401
第二外层电镀阻挡层 402
第一外层电镀层 501
第二外层电镀层 502
第一防焊层 61
第二防焊层 62
封装基板 70
第一开口 611
电性接触垫 515
第二开口 621
电性连接垫 525
芯片 80
封装结构 100
电极垫 81
焊球 82
底胶 83
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合具体实施方式对本发明提供的封装基板、封装结构、封装基板制作方法及封装结构制作方法作进一步说明。
本发明具体实施方式提供的的封装结构制作方法包括以下步骤。
第一步，请参阅图1，提供承载板10。
所述承载板10包括层叠的承载金属层11及承载绝缘层12。
第二步，请参阅图2-7，在所述承载金属层11上形成内层线路20，并在所述内层线路20上形成第一增厚导线31。
本实施方式中，所述内层线路20厚度方向包括抗蚀层21及电镀层22。所述抗蚀层21位于所述电镀层22及承载金属层11之间，且与所述承载金属层11接触。
本实施方式中，所述内层线路20包括一条信号线23、两条接地线24及多条导线25。所述信号线23位于所述两条接地线24之间。所述两条接地线24将所述信号线与所述多条导线25间隔。所述信号线23及所述两条接地线24的延伸方向一致。本实施方式中，所述信号线23与所述两条接地线24相互平行。所述信号线23分别与每条所述接地线24间隔相同的距离。
本实施方式中，第一增厚导线31为两条。每条所述第一增厚导线31对应形成在一条所述接地线24上，且完全覆盖对应的所述接地线24。
本实施方式中，所述内层线路20及所述第一增厚导线31可通过如下方式获得。
首先，请参阅图2，在所述承载金属层11上形成图案化的第一内层电镀阻挡层201。部分所述承载金属层11自所述第一内层电镀阻挡层201露出。
接着，请参阅图3，在自所述第一内层电镀阻挡层201露出的所述承载金属层11上形成抗蚀层21。所述抗蚀层21的厚度小于所述第一内层电镀阻挡层201的厚度。所述抗蚀层21可通过电镀或化学镀等方式形成。所述抗蚀层21可为镍与锡、金或银等的合金。
接着，请参阅图4，在所述抗蚀层21上形成电镀层22，从而形成所述内层线路20。本实施方式中，所述电镀层22可为电镀铜层。所述电镀层22的厚度大于所述抗蚀层21的厚度。所述电镀层22及所述抗蚀层21的厚度之和小于所述第一内层电镀阻挡层201的厚度。本实施方式中，所述内层线路20包括一条信号线23、两条接地线24及多条导线25。所述信号线23位于所述两条接地线24之间。所述两条接地线24将所述信号线与所述多条导线25间隔。所述信号线23及所述两条接地线24的延伸方向一致。本实施方式中，所述信号线23与所述两条接地线24相互平行。所述信号线23分别与每条所述接地线24间隔相同的距离。
可以理解，其他实施方式中，所述电镀层22及所述抗蚀层21的厚度之和可等于所述第一内层电镀阻挡层201的厚度。
接着，请参阅图5，在所述内层线路20及所述第一内层电镀阻挡层201上形成图案化的第二内层电镀阻挡层202。所述第二内层电镀阻挡层202覆盖所述内层线路的信号线23及导线25，以及所述第一内层电镀阻挡层201。所述接地线24自所述第二内层电镀阻挡层202露出。
最后，请参阅图6及图7，在所述接地线24上形成第一增厚导线31，并一并移除所述第一内层电镀阻挡层201及第二内层电镀阻挡层202，得到所述内层线路20及所述第一增厚导线31。
本实施方式中，所述第一增厚导线31为两条，且每条所述第一增厚导线31分别形成在一条所述接地线24上。
第三步，请参阅图8，在所述内层线路20及所述第一增厚导线31形成第一外层基板41。
所述第一外层基板41覆盖所述内层线路20、所述第一增厚导线31及自所述内层线路20露出的承载金属层11。所述第一外层基板41包括第一介电层411及第一外层铜箔413。所述第一介电层411位于所述第一外层铜箔413与所述内层线路20及所述第一增厚导线31之间。所述第一介电层411覆盖所述内层线路20及所述第一增厚导线31及自所述内层线路20之间的间隙露出的所述承载金属层11。
第四步，请一并参阅图8及图9，移除所述承载绝缘层12，以露出所述承载金属层11。
第五步，请参阅图10，在所述承载金属层11表面形成第一光致抗蚀层301，并在所述第一外层铜箔413形成第二光致抗蚀层302。
所述第一光致抗蚀层301覆盖对应所述接地线24的部分所述承载金属层11，并露出其他部分的承载金属层11。所述第二光致抗蚀层302完全覆盖所述第一外层铜箔413。
可以理解，其他实施方式中，也可不在所述第一外层铜箔413形成第二光致抗蚀层302。
第六步，请一并参阅图10及图11，蚀刻移除露出的所述承载金属层11，形成第二增厚导线32。
所述第二增厚导线32与所述接地线24一一对应。本实施方式中，所述第二增厚导线32为两条。每条所述第二增厚导线32分别与其对应的所述接地线24的抗蚀层21接触。本实施方式中，所述第二增厚导线32线宽方向的截面呈倒梯形。所述第二增厚导线32的线宽自远离所述接地线24的另一表面向靠近所述接地线24的表面逐渐增大。部分所述内层线路20及所述第一介电层411自所述第二增厚导线32之间的间隙露出。
第七步，请一并参阅图11及图12，移除所述第一光致抗蚀层301及第二光致抗蚀层302。
第八步，请一并参阅图12及图13，在所述第二增厚导线32上形成第二外层基板42。
所述第二外层基板42覆盖所述第二增厚导线32及露出的所述第一介电层411与内层线路20。所述第二外层基板42包括第二介电层421及第二外层铜箔423。所述第二介电层421位于所述第二外层铜箔423与所述第二增厚导线26之间。
第九步，请参阅图14-17，分别在所述第一外层基板41及所述第二外层基板42内形成第一导电沟槽513、第一导电孔514、第二导电沟槽523及第二导电孔524；并将所述第一外层铜箔413制作形成第一外层线路51及将所述第二外层铜箔423制作形成第二外层线路52。
所述第一导电沟槽513及所述第一导电孔514均贯穿所述第一外层基板41。所述第一导电沟槽513的深度小于所述第一导电孔514的深度。所述第二导电沟槽523及所述第二导电孔524均贯穿所述第二外层基板42。所述第二导电沟槽523的深度小于所述第二导电孔524的深度。
所述第一外层线路51包括第一电磁屏蔽区511及第一外层导线512。所述第一电磁屏蔽区511通过贯穿所述第一介电层411的第一导电沟槽513与所述第一增厚导线31电连接，且所述第一电磁屏蔽区511电连接在两个所述第一导电沟槽513之间。本实施方式中，所述第一导电沟槽513与所述第一增厚导线31一一对应电连接。所述第一外层导线512通过贯穿所述第一介电层411的第一导电孔514与所述内层线路20的导线25电连接。
所述第二外层线路52包括第二电磁屏蔽区521及第二外层导线522。所述第二电磁屏蔽区521与所述第一电磁屏蔽区511对应。所述第二电磁屏蔽区521通过贯穿所述第二介电层421的第二导电沟槽523与所述第二增厚导线32电连接。本实施方式中，所述第二导电沟槽523与所述第二增厚导线32一一对应电连接。所述第二外层导线522通过贯穿所述第二介电层421的第二导电孔524与所述内层线路20的导线25电连接。
本实施方式中，所述第一外层线路51及所述第二外层线路52可通过如下方式获得。
首先，请参阅图14，在所述第一外层基板41内形成第一沟槽415及第一盲孔416，及在所述第二外层基板42内形成第二沟槽425及第二盲孔426。
所述第一沟槽415及所述第一盲孔416均贯穿所述第一外层基板41。即，所述第一沟槽415及所述第一盲孔416均贯穿所述第一介电层411及第一外层铜箔413。所述第一沟槽415的深度小于所述第一盲孔416的深度。所述第一沟槽415与所述第一增厚导线31一一对应。所述第一沟槽415的延伸方向与其对应的所述第一增厚导线31的延伸方向一致。每一所述第一增厚导线31自其对应的第一沟槽415露出。所述第一盲孔416贯穿所述第一外层基板41。部分所述内层线路20的导线25自所述第一盲孔416露出。本实施方式中，部分所述导线25的电镀层22自所述第一盲孔416露出。所述第一沟槽415的宽度及所述第一盲孔416的孔径均自远离所述内层线路20的方向向靠近所述内层线路20的方向逐渐减小。
所述第二沟槽425及所述第二盲孔426均贯穿所述第二外层基板42。即，所述第二沟槽425及所述第二盲孔426均贯穿所述第二介电层421及所述第二外层铜箔423。所述第二沟槽425的深度小于所述第二盲孔426的深度。所述第二沟槽425与所述第二增厚导线32一一对应。所述第二沟槽425的延伸方向与其对应的所述第二增厚导线32的延伸方向一致。所述第二沟槽425贯穿所述第二外层基板42。每一所述第二增厚导线32自其对应的第二沟槽425露出。部分所述内层线路20的导线25自所述第二盲孔426露出。本实施方式中，部分所述导线25的抗蚀层21自所述第二盲孔426露出。所述第二沟槽425的宽度及所述第二盲孔426的孔径均自远离所述内层线路20的方向向靠近所述内层线路20的方向逐渐减小。
接着，请参阅图15，在所述第一外层铜箔413上形成图案化的第一外层电镀阻挡层401及在所述第二外层铜箔423上形成图案化的第二外层电镀阻挡层402。
所述第一沟槽415、第一盲孔416及部分所述第一外层铜箔413自所述第一外层电镀阻挡层401露出。所述第二沟槽425、第二盲孔426及部分所述第二外层铜箔423自所述第二外层电镀阻挡层402露出。
可以理解，其他实施方式中，在所述第一外层铜箔413上形成图案化的第一外层电镀阻挡层401及在所述第二外层铜箔423上形成图案化的第二外层电镀阻挡层402之前，还包括在所述第一沟槽415、第一盲孔416、第一外层铜箔413、第二沟槽425、第二盲孔426及第二外层铜箔423表面形成电镀种子层。
接着，请一并参阅图15及图16，电镀填充所述第一沟槽415、所述第一盲孔416分别形成第一导电沟槽513及第一导电孔514，并在自所述第一外层电镀阻挡层401露出的所述第一外层铜箔413表面形成第一外层电镀层501；电镀填充所述第二沟槽425、所述第二盲孔426分别形成第二导电沟槽523及第二导电孔524，并在自所述第二外层电镀阻挡层露出的所述第二外层铜箔423表面形成第二外层电镀层502。
接着，请一并参阅图16及图17，移除所述第一外层电镀阻挡层401及其所覆盖部分所述第一外层铜箔413，及移除所述第二外层电镀阻挡层402及其所覆盖的部分所述第二外层铜箔423得到所述第一外层线路51及第二外层线路52。
第十步，请参阅图18，在所述第一外层线路51表面形成第一防焊层61及在所述第二外层线路52表面形成第二防焊层62，得到所述封装基板70。
所述第一防焊层61开设有第一开口611。部分所述第一外层导线512自所述第一开口611露出形成电性接触垫515。所述第二防焊层62开设有第二开口621。部分所述第二外层导线522自所述第二开口621露出形成电性连接垫525。
第十一步，请参阅图19，在所述封装基板70上安装芯片80，得到封装结构100。
所述芯片80包括电极垫81。所述电极垫81与所述电性接触垫515一一对应，并通过焊球82电性连接。所述芯片80与所述第一防焊层61之间填充有底胶83。
可以理解，在所述封装基板70上安装芯片80之前，还可在所述电性接触垫515表面形成保焊层，及在所述电性连接垫525表面形成抗氧化层。
本实施方式中，在所述封装基板70上安装芯片80可通过如下方式进行。
首先，在所述电性接触垫515上植入所述焊球82。
接着，将所述芯片80设置在所述封装基板70上，所述芯片80的电极垫81与所述焊球82一一对应，并通过对应的所述焊球82与所述电性接触垫515电连接。
接着，在所述芯片80与所述封装基板70之间的间隙填充所述底胶83。
本发明具体实施方式还提供一种封装结构100。所述封装结构100可通过上述封装基板制作方法制得。
请再次参阅图18，所述封装结构100包括封装基板70及安装在所述封装基板70上的芯片80。
所述封装基板70包括内层线路20、第一增厚导线31、第一介电层411、第一外层线路51、第一防焊层61、第二增厚导线32、第二介电层421、第二外层线路52及第二防焊层62。
所述内层线路20厚度方向包括层叠的抗蚀层21及电镀层22。所述抗蚀层21可为镍与锡、金或银等的合金层。所述电镀层22可为电镀铜层。本实施方式中，所述电镀层22的厚度大于所述抗蚀层21的厚度。
本实施方式中，所述内层线路20水平方向包括一条信号线23、两条接地线24及多条导线25。所述信号线23位于所述两条接地线24之间。所述两条接地线24将所述信号线与所述多条导线25间隔。所述信号线23及所述两条接地线24的延伸方向一致。本实施方式中，所述信号线23与所述两条接地线24相互平行。所述信号线23分别与每条所述接地线24间隔相同的距离。
所述第一增厚导线31与所述接地线24一一对应。本实施方式中，所述第一增厚导线31为两条。所述第一增厚导线31形成在所述接地线24的电镀层22上。
所述第一介电层411形成在所述内层线路20及所述第一增厚导线31上。所述第一介电层411包覆所述内层线路20及所述第一增厚导线31，并填充所述内层线路20之间及所述第一增厚导线31之间的间隙。所述第一介电层411内形成有第一导电沟槽513及第一导电孔514。所述第一导电沟槽513及所述第一导电孔514均贯穿所述第一介电层411。所述第一导电沟槽513与所述第一增厚导线31一一对应电连接。所述第一导电孔514与所述内层线路20的导线25电连接。
所述第一外层线路51形成在所述第一介电层411上。所述第一外层线路51包括第一电磁屏蔽区511及第一外层导线512。所述第一电磁屏蔽区511与所述第一导电沟槽513电连接，且连接在两条所述第一导电沟槽513之间。所述第一外层导线512通过所述第一导电孔514与所述内层线路20的导线25电连接。
所述第一防焊层61形成在所述第一外层线路51上。所述第一防焊层61开设有多个第一开口611。部分所述第一外层导线512自所述第一开口611露出，形成多个电性接触垫515。
所述第二增厚导线32与所述接地线24一一对应。本实施方式中，所述第二增厚导线32为两条。所述第二增厚导线32与所述第一增厚导线31位于所述接地线24的相背两侧。所述第二增厚导线32形成在所述接地线24的抗蚀层21上。所述第二增厚导线32的线宽自远离所述接地线24的表面向靠近所述接地线24的表面逐渐增大。
所述第二介电层421覆盖所述第二增厚导线32、部分所述内层线路20的抗蚀层21及所述第一介电层411。所述第二介电层421内形成有第二导电沟槽523及第二导电孔524。所述第二导电沟槽523及所述第二导电孔524均贯穿所述第二介电层421。所述第二导电沟槽523与所述第二增厚导线32一一对应电连接。所述第二导电孔524与所述内层线路20的导线25电连接。
所述第二外层线路52形成在所述第二介电层421上。所述第二外层线路52包括第二电磁屏蔽区521及第二外层导线522。所述第二电磁屏蔽区521与所述第一电磁屏蔽区511对应。所述第二电磁屏蔽区521通过所述第二导电沟槽523与所述第二增厚导线32电连接，且所述第二电磁屏蔽区521电连接在两条所述第二导电沟槽523之间。所述第二外层导线522所述第二导电孔524与所述内层线路20的导线25电连接。本实施方式中，所述第二外层导线522通过贯穿所述第二介电层421的第二导电孔524与所述内层线路20的导线25的抗蚀层21电连接。
所述第二防焊层62形成在所述第二外层线路52上。所述第二防焊层62开设有第二开口621。部分所述第二外层导线522自所述第二开口621露出形成电性连接垫525。
可以理解，所述封装基板70还可包括保焊层及抗氧化层。所述保焊层形成在所述电性接触垫515上。所述抗氧化层形成在所述电性连接垫525上。
所述芯片80安装在所述封装基板70的第一外层线路51上。所述芯片80包括电极垫81。所述电极垫81与所述电性接触垫515一一对应，并通过焊球82电性连接。
所述芯片80与所述第一防焊层61之间的间隙还填充有底胶83。
本实施方式中，所述第一电磁屏蔽区511、所述第一导电沟槽513、所述第一增厚导线31、所述接地线24、所述第二增厚导线32、所述第二导电沟槽523及所述第二电磁屏蔽区521围成闭合的屏蔽空间。所述信号线23设置在所述屏蔽空间内。所述屏蔽空间可以隔绝外界的电磁干扰。
相较于现有技术，本发明提供的封装基板、封装结构、封装基板制作方法及封装结构制作方法，由于在接地线相背两侧设置有第一增厚导线及第二增厚导线，使得所述第一导电沟槽及第二导电沟槽的深度可相对减小，从而在电镀形成所述第一导电沟槽及第二导电沟槽时，可减少气泡与裂纹的产生。
另外，由于在制作形成所述封装基板及封装结构的过程中，提供了承载板，可防止后续制程板面发生翘曲。
另外，由于所述内层线路包括抗蚀层，在后续蚀刻形成所述第二增厚导线时，可防止所述内层线路被误蚀掉。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种封装基板制作方法，包括步骤：
将内层线路形成在一承载金属层上，并在所述内层线路上形成第一增厚导线，所述内层线路包括接地线及位于所述接地线之间的信号线，所述第一增厚导线对应形成在所述接地线上；
形成第一外层基板，所述第一外层基板覆盖所述内层线路及第一增厚导线及自所述内层线路及第一增厚导线之间露出的承载金属层，所述第一外层基板包括背离所述内层线路的第一外层铜箔；
将所述承载金属层制作形成第二增厚导线，所述第二增厚导线对应形成在所述接地线上，且与所述第一增厚导线相背；
形成第二外层基板，所述第二外层基板覆盖所述第二增厚导线、自所述第二增厚导线露出的内层线路及第一外层基板，所述第二外层基板包括背离所述内层线路的第二外层铜箔；及
在所述第一及第二外层基板内分别形成第一及第二导电沟槽，并分别将所述第一外层铜箔及第二外层铜箔制成第一外层线路及第二外层线路，所述第一导电沟槽与所述第一增厚导线一一对应连接，所述第二导电沟槽与所述第二增厚导线一一对应连接，所述第一外层线路包括与所述第一导电沟槽连接的第一电磁屏蔽区，所述第二外层线路包括与所述第二导电沟槽连接的第二电磁屏蔽区，所述第一电磁屏蔽区、所述第一导电沟槽、所述第一增厚导线、所述接地线、所述第二增厚导线、所述第二导电沟槽、所述第二电磁屏蔽区围成闭合的屏蔽空间，所述信号线位于所述屏蔽空间内。
2.如权利要求1所述的封装基板制作方法，其特征在于，所述封装基板制作方法还包括在所述第一外层线路上形成第一防焊层及在所述第二外层线路上形成第二防焊层。
3.如权利要求1所述的封装基板制作方法，其特征在于，将内层线路形成在一承载金属层上，并在所述内层线路上形成第一增厚导线的步骤包括子步骤：
首先，提供一个承载板，包括层叠的承载绝缘层及所述承载金属层；
接着，在所述承载金属层上形成图案化的第一内层电镀阻挡层，部分所述承载金属层自所述第一内层电镀阻挡层露出；
接着，在自所述第一内层电镀阻挡层露出的部分所述承载金属层上电镀填充形成所述内层线路；
接着，在所述内层线路及所述第一内层电镀阻挡层上形成图案化结构的第二内层电镀阻挡层，所述接地线自所述第二内层电镀阻挡层露出；
接着，在自所述第二内层电镀阻挡层露出的所述接地线上电镀填充形成所述第一增厚导线；
最后，一并移除所述第一内层电镀阻挡层及第二内层电镀阻挡层。
4.如权利要求3所述的封装基板制作方法，其特征在于，在自所述第一内层电镀阻挡层露出的部分所述承载金属层上电镀填充形成所述内层线路的步骤包括子步骤：
首先，在所述承载金属层上形成抗蚀层；
接着，在所述抗蚀层上电镀形成电镀层，从而得到所述内层线路。
5.如权利要求1所述的封装基板制作方法，其特征在于，在所述第一及第二外层基板内分别形成第一及第二导电沟槽，并分别将所述第一及第二外层铜箔制成第一及第二外层线路的步骤包括子步骤：
首先，在所述第一外层基板内形成第一沟槽，并在所述第二外层基板内形成第二沟槽，所述第一增厚导线自所述第一沟槽露出，所述第二导线自所述第二沟槽露出；
接着，在第一外层铜箔上形成图案化的第一外层电镀阻挡层及在所述第二外层铜箔上形成图案化的第二外层电镀阻挡层，所述第一沟槽及部分所述第一外层铜箔自所述第一外层电镀阻挡层露出，所述第二沟槽及部分所述第二外层铜箔自所述第二外层电镀阻挡层露出；
接着，电镀填充所述第一及第二沟槽形成所述第一及第二导电沟槽，并在露出的所述第一外层铜箔上形成第一外层电镀层，及在露出的第二外层铜箔上形成第二外层电镀层；
最后，移除所述第一及第二外层电镀阻挡层及被所述第一外层电镀阻挡层遮蔽的第一外层铜箔及被所述第二外层电镀阻挡层遮蔽的第二外层铜箔，得到所述第一及第二外层线路。
6.如权利要求5所述的封装基板制作方法，其特征在于，在第一外层铜箔上形成图案化的第一外层电镀阻挡层及在所述第二外层铜箔上形成图案化的第二外层电镀阻挡层之前，所述封装基板制作方法还包括在所述第一沟槽、第一外层铜箔、第二沟槽及第二外层铜箔表面形成电镀种子层。
7.一种封装结构制作方法，包括如权利要求1-6中任一项所述的封装基板制作方法，及在所述封装基板上安装芯片。
8.一种封装基板，包括内层线路、第一增厚导线、第一介电层、第一外层线路、第二增厚导线、第二增厚导线、第二介电层及第二外层线路，所述内层线路包括接地线及位于接地线之间的信号线，所述第一增厚导线一一对应地设置在所述接地线上，所述第一介电层覆盖所述第一增层导线及所述内层线路，所述第一介电层内设置有与所述第一增厚导线一一对应的第一导电沟槽，所述第一外层线路形成在所述第一介电层上，所述第一外层线路包括第一电磁屏蔽区，所述第一电磁屏蔽区通过所述第一导电沟槽与所述第一增厚导线连接，所述第二增厚导线一一对应地设置在所述接地线上，且与所述第一增厚导线相背，所述第二介电层覆盖所述第二增厚导线及部分所述内层线路及所述第一介电层，所述第二介电层内设置由于所述第二增厚导线一一对应的第二导电沟槽，所述第二外层线路形成在所述第二介电层上，所述第二外层线路包括第二电磁屏蔽区，所述第二电磁屏蔽区通过所述第二导电沟槽与所述第二增厚导线连接，所述第一及第二电磁屏蔽区、第一及第二导电沟槽、第一及第二增厚导线及所述接地线围成闭合的屏蔽空间，所述信号线位于所述屏蔽空间内。
9.如权利要求8所述的封装基板，其特征在于，所述封装基板还包括第一及第二防焊层，所述第一防焊层形成在所述第一外层线路上，所述第二防焊层形成在所述第二外层线路上。
10.一种封装结构，包括如权利要求8-9中任一项所述的封装基板及芯片，所述芯片安装在所述封装基板上。
CN201610248694.XA 2016-04-20 2016-04-20 封装基板、封装结构及其制作方法 Active CN107305848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610248694.XA CN107305848B (zh) 2016-04-20 2016-04-20 封装基板、封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610248694.XA CN107305848B (zh) 2016-04-20 2016-04-20 封装基板、封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN107305848A true CN107305848A (zh) 2017-10-31
CN107305848B CN107305848B (zh) 2019-08-20

Family

ID=60152776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610248694.XA Active CN107305848B (zh) 2016-04-20 2016-04-20 封装基板、封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107305848B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211111A (zh) * 2020-01-08 2020-05-29 上海燧原智能科技有限公司 一种互连器及封装结构
CN111405774A (zh) * 2020-03-18 2020-07-10 盐城维信电子有限公司 一种线路板及其制造方法
CN111405770A (zh) * 2020-03-19 2020-07-10 盐城维信电子有限公司 一种线路板及其制造方法
CN111447753A (zh) * 2020-03-18 2020-07-24 盐城维信电子有限公司 一种线路板及其制造方法
CN112654129A (zh) * 2019-10-10 2021-04-13 庆鼎精密电子（淮安）有限公司 抗电磁干扰电路板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281700A (zh) * 2010-06-10 2011-12-14 南亚电路板股份有限公司 多层印刷电路板电性结构及其制造方法
US20120080224A1 (en) * 2010-10-05 2012-04-05 Samsung Electro-Mechanics Co., Ltd. Circuit board for signal transmission and method of manufacturing the same
CN103281877A (zh) * 2013-06-28 2013-09-04 无锡江南计算技术研究所 一种印制电路板层间互连制作方法
CN104427744A (zh) * 2013-08-30 2015-03-18 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104582240A (zh) * 2013-10-25 2015-04-29 富葵精密组件(深圳)有限公司 电路板及电路板制作方法
CN204906843U (zh) * 2015-07-27 2015-12-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281700A (zh) * 2010-06-10 2011-12-14 南亚电路板股份有限公司 多层印刷电路板电性结构及其制造方法
US20120080224A1 (en) * 2010-10-05 2012-04-05 Samsung Electro-Mechanics Co., Ltd. Circuit board for signal transmission and method of manufacturing the same
CN103281877A (zh) * 2013-06-28 2013-09-04 无锡江南计算技术研究所 一种印制电路板层间互连制作方法
CN104427744A (zh) * 2013-08-30 2015-03-18 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104582240A (zh) * 2013-10-25 2015-04-29 富葵精密组件(深圳)有限公司 电路板及电路板制作方法
CN204906843U (zh) * 2015-07-27 2015-12-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112654129A (zh) * 2019-10-10 2021-04-13 庆鼎精密电子（淮安）有限公司 抗电磁干扰电路板及其制作方法
CN112654129B (zh) * 2019-10-10 2021-11-16 庆鼎精密电子（淮安）有限公司 抗电磁干扰电路板及其制作方法
CN111211111A (zh) * 2020-01-08 2020-05-29 上海燧原智能科技有限公司 一种互连器及封装结构
CN111211111B (zh) * 2020-01-08 2020-11-20 上海燧原智能科技有限公司 一种互连器及封装结构
CN111405774A (zh) * 2020-03-18 2020-07-10 盐城维信电子有限公司 一种线路板及其制造方法
CN111447753A (zh) * 2020-03-18 2020-07-24 盐城维信电子有限公司 一种线路板及其制造方法
CN111405770A (zh) * 2020-03-19 2020-07-10 盐城维信电子有限公司 一种线路板及其制造方法
CN111405770B (zh) * 2020-03-19 2021-10-22 盐城维信电子有限公司 一种线路板及其制造方法

Also Published As

Publication number Publication date
CN107305848B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
CN102054821B (zh) 具有内屏蔽体的封装结构及其制造方法
CN107305848A (zh) 封装基板、封装结构及其制作方法
US10490478B2 (en) Chip packaging and composite system board
US20150235966A1 (en) Wiring board and semiconductor device using the same
CN108305868A (zh) 具有电磁干扰屏蔽的半导体封装及其制造方法
CN100517693C (zh) 电子封装和封装方法
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
CN110073488A (zh) 模块
CN104378962A (zh) 电路模块及其制造方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN112103191B (zh) 芯片封装结构及其制作方法
CN104284514A (zh) 印刷电路板及其制造方法
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
CN108882500A (zh) 柔性电路板及其制作方法
US20130133940A1 (en) System in package module and method of fabricating the same
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
CN106571347A (zh) 绝缘管芯
CN106817836A (zh) 电路板及其制作方法
CN104812226A (zh) 盖板结构及其制作方法
TWI724339B (zh) 內建電子零件之構造體
CN105722299A (zh) 中介基板及其制法
TWI757267B (zh) 具有整合式電磁干擾屏蔽之積體電路封裝體
CN205232575U (zh) 电子装置、电子系统和电子设施
CN104254190A (zh) 电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231110

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.