KR101640773B1 - 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치 - Google Patents

전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치 Download PDF

Info

Publication number
KR101640773B1
KR101640773B1 KR1020140122327A KR20140122327A KR101640773B1 KR 101640773 B1 KR101640773 B1 KR 101640773B1 KR 1020140122327 A KR1020140122327 A KR 1020140122327A KR 20140122327 A KR20140122327 A KR 20140122327A KR 101640773 B1 KR101640773 B1 KR 101640773B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
adhesive layer
package
tray
shielding film
Prior art date
Application number
KR1020140122327A
Other languages
English (en)
Other versions
KR20160031920A (ko
Inventor
이규호
Original Assignee
(주) 에스에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에스에스피 filed Critical (주) 에스에스피
Priority to KR1020140122327A priority Critical patent/KR101640773B1/ko
Publication of KR20160031920A publication Critical patent/KR20160031920A/ko
Application granted granted Critical
Publication of KR101640773B1 publication Critical patent/KR101640773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파 차폐막을 구비하는 반도체 패키지의 제조방법을 개시한다. 본 발명에 따른 제조방법은, 트레이의 상면에 점착층을 형성하고, 상기 점착층의 상면에 반도체 패키지를 안착하는 트레이 준비단계; 상기 반도체 패키지의 표면과 상기 점착층의 노출된 표면에 도전성 물질을 스퍼터링하여 도전성 박막을 형성하는 차폐막 형성단계; 상기 반도체 패키지와 상기 트레이를 수평방향을 따라 상대 이동시켜 상기 반도체 패키지를 상기 점착층에서 상기 도전성 박막이 증착된 영역의 상부로 이동시키는 패키지 분리단계를 포함한다.
본 발명에 따르면, 반도체패키지를 점착층에 부착한 상태에서 차폐막 스퍼터링 공정을 진행하므로 반도체 패키지의 상면과 측면 전체에 한꺼번에 전자파 차폐막을 형성할 수 있고, 반도체 패키지의 저면으로 도전성 물질이 유입되어 제품불량이 초래되는 현상을 방지할 수 있다. 또한 점착층의 표면을 따라 수평 이동시키는 것만으로 반도체 패키지를 점착층으로부터 쉽게 분리할 수 있으므로 이젝트핀을 사용하는 방식에 비하여 장치의 구성이 매우 간단해지고 이로 인해 제작비용 절감은 물론이고 유지보수가 용이해지며, 전반적으로 생산성이 크게 향상되는 장점이 있다.

Description

전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치{Method of semiconductor package formed with electromagnetic interference shield and apparatus for the same}
본 발명은 전자파 차폐막을 구비한 반도체 패키지에 관한 것으로서, 구체적으로는 금속커버를 사용하지 않고도 보다 간편하고 효과적으로 반도체 패키지의 표면에 차폐막을 형성할 수 있는 방법과 이를 위한 장치에 관한 것이다.
일반적으로 반도체 소자는 마이크로 프로세서의 동작 중에 전자파를 방출하며, 이러한 전자파는 주변의 반도체 소자나 전자부품의 오작동을 유발하는 전자파 간섭현상(EMI, Electromagnetic Interference)을 발생시키는 것은 물론이고 인체에도 유해한 것으로 알려져 있다.
특히 최근 들어 전자기기의 소형화, 디지털화, 무선화가 가속화되면서 EMI문제가 더욱 심각해 지고 있어 이를 해결하기 위한 연구개발도 활발히 이루어지고 있으며, 반도체 소자에서 전자파를 차단하기 위한 다양한 기술들이 소개되고 있다.
반도체 소자의 전자파 차단기술에는, 예를 들어 전자기기의 메인보드에 반도체 소자를 둘러싸는 금속커버를 설치하는 방법, 반도체 패키지 자체에 금속커버를 장착하는 방법, 반도체 패키지의 표면에 도전성 물질로 이루어진 차폐막을 형성하는 방법 등이 있다.
이 중에서 반도체 패키지의 표면에 차폐막을 형성하는 방법에는 도금법, 스프레이법, 스퍼터링법 등이 있는데, 도금법은 적용대상이 매우 제한적인 단점이 있고 스프레이법은 박막이 두껍고 불균일한 단점이 있어 최근에는 스퍼터링법이 많은 주목을 받고 있다.
예를 들어 특허문헌 1은 스퍼터링으로 차폐막을 형성하는 방법에 관한 것으로서, 도 1에 나타낸 바와 같이, 기판(10)에 다수의 칩(20)을 탑재하고 본딩와이어(도면에는 나타내지 않았음) 등으로 기판(10)과 칩(20)을 전기적으로 연결하는 실장공정(도 1(a)), 칩(20) 둘레에 에폭시 등으로 몰딩부(30)를 형성하는 몰딩공정(도 1(b)), 기판(10)은 남겨두고 각 칩(20)을 둘러싸는 몰딩부(30)를 절단기(90)로 절단하는 1차 절단공정(도1(c)), 스터터링을 통해 몰딩부(30)의 상면과 측면에 도전성 물질의 차폐막(40)을 형성하는 스퍼터링 공정(도1(d)), 기판(10)을 절단하여 개별 패키지로 분리하는 2차 절단공정(도1(e)) 등의 과정을 포함한다.
그런데 특허문헌 1의 방법에 의하면, 스퍼터링 후에 기판(10)을 절단하기 때문에 기판(10)의 측면에는 차폐막이 형성되지 않으며, 따라서 기판(10)의 측면까지 차폐막을 형성하기 위한 추가 공정을 수행해야 하는 단점이 있다.
최근에는 BGA패키지를 중심으로 이러한 단점을 해결하기 위하여, 기판까지 절단하여 개별화된 패키지를 대상으로 스퍼터링을 수행하는 방법이 소개되기도 하였다.
도 2는 이와 관련된 방법을 예시한 것으로서 이젝트핀(68)이 구비된 지그(60)를 이용하는 방법이다. 보다 구체적으로 설명하면, 지그(60)는 다수의 이젝트홀(62)이 구비된 패키지안착부(61)와, 패키지안착부(61)의 하부에서 승강하며 다수의 이젝트핀(68)을 구비하는 승강부(62)를 포함한다. 이때 패키지(50)의 안착을 위하여 이젝트핀(68)의 상단에 점성물질(69)을 도포하거나, 패키지안착부(61)의 상면 전체에 점착성 테이프를 부착할 수 있다.
이하에서는 공정순서를 설명한다. 먼저, 다수의 이젝트핀(68)을 이젝트홀(62)의 상단까지 상승시킨 상태에서 그 상부에 다수의 패키지(50)(볼 범핑 공정을 수행하지 않은 상태의 패키지임)를 각각 올려 놓으면 패키지(50)의 저면부는 점성물질(69) 또는 점착성 테이프에 부착되어 고정된다. (도 2(a) 참조)
이 상태에서 스퍼터링을 실시하면 패키지(50)의 상면은 물론이고 측면 전체까지 차폐막(40)이 형성된다. (도 2(b) 참조)
이어서 승강부(62)를 상승시키면, 각 이젝트홀(62)을 통해 상승한 이젝트핀(68)에 의해 각 패키지(50)가 패키지안착부(61)의 상부로 들어 올려지며, 들어올려진 각 패키지(50)는 피커(80)에 흡착되어 다음 영역으로 이송된다. (도 2(c) 및 도 2(d)참조)
그런데 이러한 도 2의 방법은 다음과 같은 몇 가지 단점이 있다.
첫째, 공정대상 패키지의 개수만큼 이젝트핀(68)을 설치하고 이를 동시에 승강시켜야 하므로 부품수의 증가로 인해 제작비용이 증가하고 유지보수가 어려워지는 단점이 있다.
둘째, 이젝트핀(68)에 점착층을 도포하는 경우에는 스퍼터링 공정에서 발생한 각종 파티클이 이젝트핀(68)에 부착되었다가 패키지의 저면으로 옮겨 붙을 가능성이 높고, 미세한 회로패턴이 형성된 패키지의 저면에 이러한 파티클이 부착되면 제품불량이 발생할 위험이 매우 커진다는 단점이 있다.
셋째, 파티클이 패키지 하부로 유입되는 것을 방지하기 위해서는 패키지안착부(61)의 상면 전체에 점착성 테이프를 부착하고 그 위에 패키지(50)를 안착시키는 것이 바람직한데, 이렇게 하면 이젝트핀(68)을 상승시켜도 점착성 테이프의 접착력으로 인해 패키지(50)가 쉽게 분리되지 않기 때문에 생산성이 크게 저하되는 문제가 있다.
한편, 도 3은 웨이퍼(w)를 개별 다이(10)로 분리하는 과정을 순서대로 나타낸 공정도로서, 웨이퍼(w)를 점착성 테이프(71)에 부착한 상태에서 절단기(90)를 이용하여 개별 다이(die)(10)로 절단하는 공정(도 3(a) 및 도 3(b) 참조), 이젝트핀(68)으로 각 다이(10)를 밀어 올린 후에 피커(80)로 흡착하여 이송하는 공정(도 3(c) 및 도 3(d) 참조)을 포함한다.
이와 같은 방법을 적용하여, 점착성 테이프(71)에 다수의 패키지를 부착한 상태에서 차폐막 스퍼터링 공정을 실시하고, 각 패키지를 개별적으로 이젝트핀(68)으로 밀어 올린 후 피커(58)로 흡착하여 이송하는 방법도 가능하다.
그러나 이와 같이 모든 패키지를 일일이 이젝팅하면서 분리하면 생산성이 크게 저하되는 것은 물론이고, 패키지의 저면으로 스퍼터링 물질이 침투하는 것을 방지하기 위하여 패키지를 점착성 테이프(71)에 강하게 밀착시키면 쉽게 분리되지 않는 문제도 있다.
한국등록특허 제10-0877551호(2009.01.07 공고)
본 발명은 이러한 문제를 해결하기 위한 것으로서, 반도체 패키지의 상면과 측면에 한꺼번에 간편하게 전자파 차폐막을 형성할 수 있는 방법을 제공하는데 그 목적이 있다.
또한 차폐막 스퍼터링 공정 중에 반도체 패키지의 저면을 오염으로부터 방지할 수 있는 방법을 제공하는데 그 목적이 있다.
또한 차폐막 스퍼터링 공정 중에 반도체 패키지를 보다 간단한 방법으로 유지하고 분리할 수 있는 방법을 제공하고, 이를 통해 생산성을 향상시키는데 목적이 있다.
전술한 목적을 달성하기 위하여, 본 발명의 일 양상은, 트레이의 상면에 점착층을 형성하고, 상기 점착층의 상면에 반도체 패키지를 안착하는 트레이 준비단계; 상기 반도체 패키지의 표면과 상기 점착층의 노출된 표면에 도전성 물질을 스퍼터링하여 도전성 박막을 형성하는 차폐막 형성단계; 상기 반도체 패키지와 상기 트레이를 수평방향을 따라 상대 이동시켜 상기 반도체 패키지를 상기 점착층에서 상기 도전성 박막이 증착된 영역의 상부로 이동시키는 패키지 분리단계를 포함하는 전자파 차폐막을 구비하는 반도체 패키지의 제조방법을 제공한다.
본 발명의 다른 양상은, 트레이에 구비된 점착층에 부착된 상태에서 스퍼터링 공정을 통해 표면에 도전성 박막이 형성된 반도체 패키지를 상기 점착층으로부터 분리하는 패키지 분리장치에 있어서, 상기 반도체 패키지의 적어도 일측면에 접하는 분리 툴; 상기 분리 툴과 상기 트레이를 수평방향을 따라 상대 이동시키는 수평구동수단을 포함하며, 상기 분리 툴이 이동하면서 상기 반도체 패키지를 수평방향으로 밀거나 수평방향으로 이동하는 상기 반도체 패키지를 고정된 상태의 상기 분리 툴이 지지함으로써 상기 반도체패키지를 상기 점착층에서 상기 도전성 박막이 형성된 영역의 상부로 이동시키는 것을 특징으로 하는 패키지 분리장치를 제공한다.
상기 패키지 분리장치에서, 상기 분리 툴은, 상기 반도체 패키지가 삽입되는 부분으로서 상기 반도체 패키지를 분리과정에서 자체 정렬시키는 삽입부, 또는 상기 반도체 패키지의 이동방향 폭에 대응하는 간격으로 이격된 한 쌍 또는 한 열의 돌출부, 또는 다수의 반도체 패키지의 외곽을 전부 둘러싸는 함몰부를 포함하며, 상기 반도체 패키지의 일 측면을 밀거나 고정시켜서 상기 점착층으로부터 분리하거나, 또는 상기 반도체 패키지를 회전시켜서 상기 점착층으로부터 분리하며, 상기 돌출부의 내측에는 쐐기부가 돌출 형성되거나 생략되는 것을 특징으로 할 수 있다.
본 발명의 또 다른 양상은, 반도체 패키지의 표면에 도전성 박막으로 이루어진 차폐막을 형성하는 장치에 있어서, 점착층이 형성된 트레이 위에 패키지를 올려놓는 어태칭수단을 포함하는 반입부; 상기 반입부의 일측에 위치하며, 반입된 상기 트레이에 대해 도전성 물질을 이용한 스퍼터링을 수행하는 차폐막 형성부; 상기 차폐막 형성부의 일측에 위치하며, 상기 반도체 패키지와 상기 트레이를 상대 이동시켜 상기 반도체 패키지를 상기 점착층에서 상기 도전성 박막이 증착된 영역의 상부로 이동시켜서 디태칭하는 수단을 포함하는 패키지 분리부를 포함하는 차폐막 형성장치를 제공한다.
본 발명에 따르면, 반도체패키지를 점착층에 부착한 상태에서 차폐막 스퍼터링 공정을 진행하므로 반도체 패키지의 상면과 측면 전체에 한꺼번에 전자파 차폐막을 형성할 수 있고, 반도체 패키지의 저면으로 도전성 물질이 유입되어 제품불량이 초래되는 현상을 방지할 수 있다.
또한 점착층의 표면을 따라 수평 이동시키는 것만으로 반도체 패키지를 점착층으로부터 쉽게 분리할 수 있으므로 이젝트핀을 사용하는 방식에 비하여 장치의 구성이 매우 간단해지고 이로 인해 제작비용 절감은 물론이고 유지보수가 용이해지며, 전반적으로 생산성이 크게 향상되는 장점이 있다.
도 1은 종래 전자파 차폐막 형성방법의 일 예를 나타낸 공정순서도
도 2는 종래 전자파 차폐막 형성방법의 다른 예를 나타낸 공정순서도
도 3은 다이 이젝팅 공정을 예시한 공정순서도
도 4는 본 발명의 실시예에 따른 전자파 차폐막 형성방법을 나타낸 공정순서도
도 5는 패키지가 놓여진 트레이를 예시한 도면
도 6은 다른 유형의 분리 툴을 사용한 공정도
도 7 및 도 8은 각각 본 발명의 실시예에 따른 분리 툴의 여러 유형을 나타낸 도면
도 9는 분리 툴의 하단에 쐐기부가 형성된 모습을 나타낸 도면
도 10은 본 발명의 실시예에 따른 차폐막 형성장치의 개략 구성도
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
먼저 도 4를 참조하여, 본 발명의 실시예에 따른 전자파 차폐막 형성방법을 설명한다. 본 발명의 실시예에서는 다이본딩과 몰딩 공정을 마치고 아직 볼 범핑공정을 수행하지 않은 패키지를 대상으로 전자파 차폐막을 형성한다.
구체적으로 살펴보면, 먼저 트레이(70)의 상면에 점착층(72)을 준비하고, 점착층(72)의 상면에 다수의 패키지(50)를 올려 놓는다. 이때 점착층(72)은 점착성 테이프일 수도 있고, 점착제가 도포된 것일 수도 있다.
트레이(70)의 상부에는 각 패키지(50)를 적절히 이격시켜서 올려 놓아야 하는데, 구체적으로는 후술하는 분리 툴(100)의 이동방향을 기준으로 인접 패키지와의 간격이 패키지(50)의 폭보다는 큰 것이 바람직하다.
도 5는 다수의 패키지(50)가 적재된 트레이(70)를 예시한 것인데, 트레이(70)의 형상이나 패키지(50)의 적재패턴이 이에 한정되지 않음은 물론이다. (도 4(a) 참조)
이어서 다수의 패키지(50)가 놓여진 트레이(70)를 스퍼터링 장치의 내부로 반입하여 스퍼터링 공정을 수행한다. 이에 따라 각 패키지(50)의 상면과 측면에는 도전성 물질로 이루어진 전자파 차폐막(40)이 형성된다. 또한 각 패키지(50) 사이로 노출된 점착층(72)의 상면에도 차폐막(40)이 형성되므로 이 부분에서는 점착층(72)의 접착력이 없어지게 된다. (도 4(b) 참조)
스퍼터링 장치로부터 반출된 트레이(70)는 패키지 분리장치로 이송된다. 패키지 분리장치는 각 패키지(50)를 점착층(72)으로부터 떼어내기 위한 분리 툴(100)을 포함한다.
본 발명의 일 실시예에 따른 분리 툴(100)은 트레이(70)에 놓여진 패키지(50)가 삽입되는 삽입부(112)를 구비하며, 삽입부(112)는 몸체(110)를 수직으로 관통하는 관통홀일 수도 있고 몸체(110)의 저면에 형성된 홈일 수도 있다.
분리 툴(100)의 형상은 이와 같이 패키지(50)가 삽입되는 삽입부(112) 또는 홈을 구비할 수도 있고, 도 6에 예시한 바와 같이 패키지(50)의 일 측면만을 밀거나 지지하는 블레이드 형태일 수도 있으며, 도 7 내지 도 9와 관련하여 후술하는 바와 같이 구체적인 적용에 있어서 더욱 다양하게 변형될 수 있다. 어떠한 경우이든 분리 툴(100)은 패키지(50)의 적어도 일측면에 접하는 접촉부를 구비한다. 접촉부는 삽입부(112)의 내측면 또는 블레이드의 일측면일 수도 있고, 삽입부의 내측면 또는 블레이드의 일측면에 형성된 돌기일 수도 있다. (도 4(c) 참조)
패키지 분리장치는 공정영역에 트레이(70)가 도달하면 분리 툴(100)을 하강시킨다. 분리 툴(100)이 하강하면, 하부의 패키지(50)는 분리 툴(100)의 삽입부(112)의 내부로 삽입되며, 이에 따라 삽입부(112)의 내벽이 패키지(50)의 외측면을 전부 둘러싸게 된다. 분리 툴(100)을 하강시키는 대신 트레이(72)를 상승시켜서 패키지(50)를 분리 툴(100)의 삽입부(112)에 삽입시킬 수도 있음은 물론이다. (도 4(d) 참조)
이어서 분리 툴(100)을 수평방향으로 이동시킨다. 분리 툴(100)를 고정한 상태에서 트레이(70)를 이동시켜도 동일한 효과를 얻을 수 있음은 물론이다.
본 발명의 실시예에서는 도면상 우측방향으로 분리 툴(100)을 이동시켰으나 그 반대로 이동시킬 수도 있다. 분리 툴(100)은 수평 이동하면서 강한 기계적인 힘을 패키지(50)의 측면에 가할 수 있으며, 따라서 분리 툴(100)이 수평방향으로 이동하면 분리 툴(100)에 삽입된 패키지(50)도 점착층(72)의 접착력을 극복하면서 수평방향으로 이동하게 된다.
이때 패키지(50)의 주변에 노출된 점착층(72)은 차폐막(40)의 증착으로 인해 접착력이 없어진 상태이므로, 패키지(50)를 그 폭만큼 수평방향으로 이동시키면 패키지(50)는 접착력이 없어진 점착층(72)의 상면에 놓이게 된다. (도 4(e) 참조)
이 상태에서는 진공흡착 피커(80)를 사용하여 패키지(50)를 쉽게 들어 올릴 수 있으며, 피커(80)는 분리된 패키지(50)를 반출트레이나 다음 공정영역으로 이송한다. (도 4(f) 참조)
이하에서는 분리 툴(100)의 여러 가지 실시예를 설명한다.
도 7은 본 발명의 일 실시예에 따른 분리 툴(100)의 사시도 및 저면사시도를 나타낸 것으로서, 몸체(110)와, 다수의 패키지(50)가 각각 삽입되는 부분으로서 몸체(110)를 관통하여 형성된 다수의 삽입부(112)를 포함한다.
몸체(110)는 승강운동이 가능하도록 수직구동부(도면에는 나타내지 않았음)의 하단에 장착되는 것이 바람직하다. 물론 트레이(70)가 승강하는 경우에는 분리 툴(100)은 승강하지 않아도 된다.
삽입부(112)는 패키지(50)에 대응하는 형상을 가지며, 삽입부(112)의 내벽은 점착층(72)으로부터 분리할 때 패키지(50)의 정렬상태가 흐트러지지 않도록 패키지(50)의 측면을 지지한다. 따라서 분리 툴(100)이 패키지(50)를 분리시키는 과정에서 패키지(50)가 자체적으로 정렬될 수 있게 된다.
본 발명의 일 실시예에서는 5개의 삽입부(112)를 형성하여 한번에 5개의 패키지(50)를 점착층(72)으로부터 분리할 수 있도록 하였으나 삽입부(112)의 개수가 이에 한정되지 않음은 물론이다.
도 7(b)에 나타낸 바와 같이 분리 툴(100)의 몸체(110)의 저면에는 다수의 삽입부(112)를 사이에 두고 한 쌍의 돌출부(114)가 서로 마주보도록 형성될 수 있다. 이때 한 쌍의 돌출부(114)는 패키지(50)의 폭만큼 서로 이격되는 것이 바람직하다.
이러한 돌출부(114)는 분리 툴(100)이 하강하였을 때 패키지(50)의 바로 옆에서 점착층(72)을 눌러줌으로써 패키지(50)의 저면 가장자리를 점착층(72)으로부터 어느 정도 분리시키는 역할을 하며, 이를 통해 패키지(50) 분리작업을 보다 용이하게 하는 효과가 있다.
도 8은 본 발명의 다른 실시예에 따른 분리 툴(100)의 저면사시도 및 측면도로서, 다수의 패키지(50)가 개별적으로 삽입되는 다수의 삽입부를 형성하는 대신 몸체(110)의 저면에 패키지(50)의 폭만큼 서로 이격된 한 쌍의 돌출부(114)만이 형성된다.
한 쌍의 돌출부(114)는 각각 패키지(50)의 양 측벽에 대응하는 높이를 가지는 것이 바람직하며, 점착층(72)으로부터 분리할 때 패키지(50)의 정렬상태가 흐트러지지 않도록 패키지(50)의 양 측벽을 지지한다.
한편, 분리 툴(100)의 형상이 이에 한정되는 것은 아니다. 예를 들어 몸체(110)의 저면에 다수의 패키지(50)가 전부 삽입될 수 있는 함몰부(도면에는 나타내지 않았음)가 형성될 수도 있다.
도 9는 분리 툴(100)의 하부에 형성된 돌출부(114)의 하단에 쐐기부(116)가 형성된 모습을 나타낸 단면도이다. 쐐기부(116)는 한 쌍의 돌출부(114)에 모두 형성할 필요는 없으며 패키지(50)의 측면에 힘을 가하는 돌출부(114)의 하단에만 형성하면 된다. 물론 양쪽 모두에 형성될 수도 있다.
쐐기부(116)는 패키지(50)를 이동시키는 방향으로 돌출되며, 돌출부(114)의 내벽에서 멀어질수록 뾰족한 단면 형상을 갖는 것이 바람직하다.
이러한 분리 툴(100)을 하강시키면 한 쌍의 돌출부(114)의 사이에 패키지(50)가 삽입되고, 더 하강시키면 돌출부(114)의 하단이 점착층(72)의 상면을 누르면서 점착층(72)과 패키지(50)의 저면 가장자리에 약간의 틈새가 발생하게 된다.
이 상태에서 분리 툴(100)을 수평방향으로 이동시키면, 상기 쐐기부(116)가 점착층(72)과 패키지(50) 사이의 틈새로 진입하면서 패키지(50)를 보다 용이하게 분리할 수 있게 된다.
이하에서는 도 10의 개략 구성도를 참조하여, 본 발명의 실시예에 따른 공정을 수행하기 위한 차폐막 형성장치(200)를 설명한다.
본 발명의 일 실시예에 따른 차폐막 형성장치(200)는 반입부(210), 차폐막 형성부(220), 패키지분리부(230), 반출부(240) 등을 포함한다. 상기 각 구성요소는 트레이(70)를 이송하는 이송라인을 따라 순차적으로 배치되며, 따라서 트레이의 반입부터 차폐막 형성과 패키지 분리 및 반출이 연속적으로 진행될 수 있다.
반입부(210)는 도 5에 나타낸 바와 같이, 다수의 패키지(50)가 점착층에 부착된 상태로 놓여진 트레이(70)가 반입되는 부분이다. 점착층이 형성된 빈 트레이(70)에 패키지(50)를 올려 놓는 어태칭수단을 포함할 수도 있다.
차폐막 형성부(220)는 도전성 물질을 이용한 스퍼터링 공정을 수행하는 부분이다.
또한 패키지분리부(230)는 패키지(50)를 분리 툴(100에 삽입한 상태 또는 패키지(50)의 적어도 일측면에 분리 툴(100)을 접촉시킨 상태에서 분리 툴(100)을 트레이(70)에 대해 수평 이동시켜서 점착층(72)의 점착영역으로부터 패키지(50)를 디태칭(detaching)하는 부분이다.
따라서 패키지분리부(230)는 트레이(70) 또는 분리 툴(100)을 수평이동시키는 수평구동수단(도면에는 나타내지 않았음)과, 트레이(70) 또는 분리 툴(100)을 승강시키는 수직구동수단(도면에는 나타내지 않았음)을 포함한다.
또한 반출부(240)는 트레이(70)에서 패키지(50)를 픽업하는 피커(도 4의 80), 피커가 흡착한 패키지(50)를 내려 놓는 캐리어(도면에는 나타내지 않았음), 빈 트레이(70)를 반출하는 수단 등을 포함할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 설명하였으나 본 발명은 전술한 실시예에 한정되지 않고 구체적인 적용에 있어서 다양한 형태로 변형 또는 수정되어 실시될 수 있다.
예를 들어 이상에서는 분리 툴(100)이 트레이(70)에 대해 수평방향을 따라 상대 이동하면서 반도체 패키지(50)를 분리하는 것으로 설명하였으나, 분리 툴(100)이 트레이(70)의 표면에서 소정 각도로 회전운동을 한 후에 수평방향으로 이동하도록 구성할 수도 있다.
분리 툴(100) 또는 트레이(70)를 소정 각도로 회전시키면 반도체 패키지(50)와 점착층(72)의 결합상태가 보다 완화되므로 보다 적은 힘으로 반도체 패키지(50)를 수평 이동시킬 수 있기 때문이다.
이와 같이 본 발명은 다양한 형태로 변형 또는 수정될 수 있으며, 변형 또는 수정된 실시예도 후술하는 특허청구범위에 개시된 본 발명의 기술적 사상을 포함한다면 본 발명의 권리범위에 속하게 됨은 물론이다.
40: 차폐막 50: 패키지
70: 트레이 72: 점착층
80: 피커 100: 분리 툴
110: 몸체 112: 삽입부
114: 돌출부 116: 쐐기부
200: 차폐막 형성장치 210: 반입부
220: 차폐막형성부 230: 패키지분리부
240: 반출부

Claims (4)

  1. 트레이의 상면에 점착층을 형성하고, 상기 점착층의 상면에 반도체 패키지를 안착하는 트레이 준비단계;
    상기 반도체 패키지의 표면과 상기 점착층의 노출된 표면에 도전성 물질을 스퍼터링하여 도전성 박막을 형성하는 차폐막 형성단계;
    상기 반도체 패키지와 상기 트레이를 수평방향을 따라 상대 이동시켜 상기 반도체 패키지를 상기 점착층에서 상기 도전성 박막이 증착된 영역의 상부로 이동시키는 패키지 분리단계
    를 포함하는 전자파 차폐막을 구비하는 반도체 패키지의 제조방법
  2. 트레이에 구비된 점착층에 부착된 상태에서 스퍼터링 공정을 통해 표면에 도전성 박막이 형성된 반도체 패키지를 상기 점착층으로부터 분리하는 패키지 분리장치에 있어서,
    상기 반도체 패키지의 적어도 일측면에 접하는 분리 툴;
    상기 분리 툴과 상기 트레이를 수평방향을 따라 상대 이동시키는 수평구동수단
    을 포함하며, 상기 분리 툴이 이동하면서 상기 반도체 패키지를 수평방향으로 밀거나 수평방향으로 이동하는 상기 반도체 패키지를 고정된 상태의 상기 분리 툴이 지지함으로써 상기 반도체패키지를 상기 점착층에서 상기 도전성 박막이 형성된 영역의 상부로 이동시키는 것을 특징으로 하는 패키지 분리장치
  3. 제2항에 있어서, 상기 분리 툴은,
    상기 반도체 패키지가 삽입되는 부분으로서 상기 반도체 패키지를 분리과정에서 자체 정렬시키는 삽입부, 또는
    상기 반도체 패키지의 이동방향 폭에 대응하는 간격으로 이격된 한 쌍 또는 한 열의 돌출부, 또는
    다수의 반도체 패키지의 외곽을 전부 둘러싸는 함몰부를 포함하며,
    상기 반도체 패키지의 일 측면을 밀거나 고정시켜서 상기 점착층으로부터 분리하거나, 또는 상기 반도체 패키지를 회전시켜서 상기 점착층으로부터 분리하며,
    상기 돌출부의 내측에는 쐐기부가 돌출 형성되거나 생략되는 것을 특징으로 하는 패키지 분리장치
  4. 반도체 패키지의 표면에 도전성 박막으로 이루어진 차폐막을 형성하는 장치에 있어서,
    점착층이 형성된 트레이 위에 패키지를 올려놓는 어태칭수단을 포함하는 반입부;
    상기 반입부의 일측에 위치하며, 반입된 상기 트레이에 대해 도전성 물질을 이용한 스퍼터링을 수행하는 차폐막 형성부;
    상기 차폐막 형성부의 일측에 위치하며, 상기 반도체 패키지와 상기 트레이를 상대 이동시켜 상기 반도체 패키지를 상기 점착층에서 상기 도전성 박막이 증착된 영역의 상부로 이동시켜서 디태칭하는 수단을 포함하는 패키지 분리부
    를 포함하는 차폐막 형성장치
KR1020140122327A 2014-09-15 2014-09-15 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치 KR101640773B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140122327A KR101640773B1 (ko) 2014-09-15 2014-09-15 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122327A KR101640773B1 (ko) 2014-09-15 2014-09-15 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치

Publications (2)

Publication Number Publication Date
KR20160031920A KR20160031920A (ko) 2016-03-23
KR101640773B1 true KR101640773B1 (ko) 2016-07-19

Family

ID=55645258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122327A KR101640773B1 (ko) 2014-09-15 2014-09-15 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치

Country Status (1)

Country Link
KR (1) KR101640773B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017164566A1 (ko) * 2016-03-24 2017-09-28 주식회사 프로텍 반도체 패키지의 전자파 차폐막 형성 장치 및 반도체 패키지의 전자파 차폐막 형성 방법
US10804119B2 (en) * 2017-03-15 2020-10-13 STATS ChipPAC Pte. Ltd. Method of forming SIP module over film layer
KR102111378B1 (ko) * 2018-03-16 2020-05-18 엔트리움 주식회사 전자파 보호층을 갖는 전자 장치의 제조 방법
KR102531817B1 (ko) * 2018-03-28 2023-05-12 한미반도체 주식회사 반도체 자재의 부분 차폐방법
CN109063796B (zh) * 2018-08-03 2022-05-27 成都蜀云物连科技有限公司 一种罐装商品的生产方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US20130328189A1 (en) 2003-11-10 2013-12-12 Stats Chippac, Ltd. Bump-on-Lead Flip Chip Interconnection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6039198B2 (ja) * 2012-03-07 2016-12-07 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法及び樹脂封止電子部品の製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328189A1 (en) 2003-11-10 2013-12-12 Stats Chippac, Ltd. Bump-on-Lead Flip Chip Interconnection
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그

Also Published As

Publication number Publication date
KR20160031920A (ko) 2016-03-23

Similar Documents

Publication Publication Date Title
KR101640773B1 (ko) 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
JP5944445B2 (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
KR101135903B1 (ko) 박형 다이 분리 및 픽업 장치
TWI712130B (zh) 半導體封裝及其製造方法
JP6017492B2 (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
US6873039B2 (en) Methods of making microelectronic packages including electrically and/or thermally conductive element
JP2005340839A (ja) チップ分離用剥離装置
KR101612730B1 (ko) 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치
KR20180121304A (ko) 소자 기판을 이용한 소자의 공정처리 수행방법
TW201818478A (zh) 半導體封裝體的遮罩方法
KR20150114612A (ko) 칩 디테칭 장치 및 칩 디테칭 방법
CN109524313B (zh) 半导体制造装置、半导体器件的制造方法及筒夹
JP3861710B2 (ja) 電子部品供給装置および電子部品実装装置
KR20110107989A (ko) 적층 반도체 패키지 형성방법
US20100077590A1 (en) Die pickup method
CN109778124A (zh) 成膜装置及埋入处理装置
CN108475650B (zh) 改善的基底加工和装置
US11387190B2 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
US10604358B2 (en) Device, system and method for aligning electronic components
JP2016219573A (ja) ピックアップ装置及び方法
KR101640525B1 (ko) 픽 앤 플레이스먼트 장치
CN109797368A (zh) 成膜装置
KR101719168B1 (ko) 디테칭피커모듈을 포함하는 웨이퍼링 프레임방식용 픽앤플레이스 시스템
CN109763105A (zh) 成膜装置及零件剥离装置
JP5075769B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 4