KR101612730B1 - 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치 - Google Patents

반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치 Download PDF

Info

Publication number
KR101612730B1
KR101612730B1 KR1020160022002A KR20160022002A KR101612730B1 KR 101612730 B1 KR101612730 B1 KR 101612730B1 KR 1020160022002 A KR1020160022002 A KR 1020160022002A KR 20160022002 A KR20160022002 A KR 20160022002A KR 101612730 B1 KR101612730 B1 KR 101612730B1
Authority
KR
South Korea
Prior art keywords
clip
clips
frame
pitch
cutting
Prior art date
Application number
KR1020160022002A
Other languages
English (en)
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020160022002A priority Critical patent/KR101612730B1/ko
Application granted granted Critical
Publication of KR101612730B1 publication Critical patent/KR101612730B1/ko
Priority to PCT/KR2016/009614 priority patent/WO2017146326A1/ko
Priority to MYPI2018001298A priority patent/MY196834A/en
Priority to PH12018501522A priority patent/PH12018501522A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 반도체 칩에 클립을 부착하는 방법 및 이에 사용되는 다중 클립 부착 장비에 관한 것이다. 본 발명은 클립프레임에 배치된 클립의 배열 피치를 리드프레임에 배치된 반도체 칩들의 배열 피치 보다 작게 하고, 클립프레임에 배치된 클립들을 일부씩 순차적으로 수회 커팅하여 개별적으로 분리 및 이송한 후, 분리된 클립들을 리드프레임에 배치된 반도체 칩들의 배열 피치와 동일하게 재배열하여 반도체 칩들 상에 부착함으로써, 클립의 커팅이 원활하게 수행되면서도 클립프레임에 배치되는 클립의 밀도를 최대화하여 제조 비용을 절감할 수 있다.

Description

반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치{METHOD FOR MOUNTING CLIP FOR SEMICONDUCTOR PACKAGE AND THE MULTI CLIP MOUNTING APPARATUS FOR THE SAME}
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 반도체 칩에 클립(clip)을 부착하는 방법 및 이에 사용되는 다중 클립 부착 장비에 관한 것이다.
일반적으로 반도체 칩 패키지는 반도체 칩(혹은 다이), 리드프레임 및 케이스 바디를 포함하여 구성되며, 반도체 칩은 리드프레임 패드 상에 부착되고, 리드프레임의 리드와는 본딩 와이어에 의하여 전기적으로 연결된다. 한편, 여러 반도체 칩 패키지 중 IGBT나 파워모스펫(Power MOSFET) 등과 같은 전력용 반도체 소자를 구현한 반도체 패키지는 작은 스위칭 손실과 도통 손실 및 낮은 소스-드레인간 온 저항(RdsON)이 요구된다. 따라서, 최근에는 상기한 전력용 반도체 소자를 구현한 반도체 패키지와 같이 고전압 대전류 디바이스용 반도체칩 패키지의 경우에는 본딩 와이어 대신 반도체용 도전성 클립(clip)이 사용되고 있다.
예컨대, 도 1 에 도시된 바와 같이 종래의 클립 본딩 반도체 칩 패키지는 반도체 칩(20)이 실장되는 리드프레임 패드(lead frame pad: 11)와 반도체 칩(20)으로부터 패키지 외부로의 신호전달을 위한 리드(lead: 13)로 구성되는 리드프레임(lead frame: 10)을 포함한다. 리드(13)와 이에 대향되는 위치에 위치하는 다른 리드 사이에 리드프레임 패드(11)가 위치할 수 있다. 리드프레임 패드(11) 상에는 반도체 칩(20)이 실장되고, 반도체 칩(20) 위에는 클립(30)의 일 단부, 예컨대 클립 몸체부가 위치하고, 클립(30)의 다른 일 단부, 예컨대 다운셋(downset) 부분은 끝단부(end portion)가 어느 하나의 리드프레임 리드(13) 표면 상에 부착될 수 있다. 클립(30)은 반도체 칩(20)에 실질적으로 부착되는 영역인 클립 몸체부와, 클립 몸체부로부터 연장되고 클립 몸체부의 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 다운셋 부분으로 구분될 수 있다. 다운셋 부분은 클립 몸체부의 상면에 대해서 예컨대 아래 방향으로 일정 각도 구부러진 부분으로 형성될 수 있으며, 다운셋 부분의 끝단부는 리드(13) 표면에 접촉 연결되도록 다운셋 부분이 구부러지는 각도가 설정될 수 있다. 다운셋 부분은 반도체 칩(20)에 전기적으로 연결되는 클립 몸체부와 리드프레임(10)의 리드(13)를 전기적 및 열적으로 연결시키는 연결 부재로 작용할 수 있다. 클립(30)의 다운셋 부분과 클립 몸체부와의 사이에는 단차홈이 구비될 수 있다. 단차홈은 클립 몸체부와 다운셋 부분 사이 부분을 하프 에칭(half etching)하거나 단조하여 오목한 형상으로 구현할 수 있다. 이러한 단차홈은 반도체 칩(120)의 에지부(edge portion)와 클립(30) 부분, 특히 다운셋 부분 사이의 이격 간격을 보다 넓게 확보하기 위하여 도입된다.
반도체 칩(20)과 클립(30)의 클립 몸체부의 사이에는 예컨대 솔더층을 포함하는 접합층(40)이 구비될 수 있다. 또한, 다운셋 부분의 끝단부와 리드(13)를 전기적으로 연결 부착하는 부분에도 접합층(40)이 구비될 수 있다. 또한, 반도체 칩(20)과 리드프레임 패드(11)의 사이에도 접합층(40)이 구비될 수 있다. 리드프레임(10), 반도체 칩(20) 및 클립(30)의 적어도 일부를 덮는 밀봉부(50)가 에폭시몰딩재(EMC: Epoxy Molding Compound)와 같은 몰딩재에 의해 형성되어 반도체 패키지의 실질적인 몸체가 이루어진다. 이때, 밀봉부(50)는 리드프레임(10)의 일부, 예컨대, 리드(13)의 표면이 외부 소자들과 연결될 수 있게 이 부분을 노출하도록 몰딩(molding)될 수 있다.
여기서, 상기 클립(30)은 반도체 칩(20) 상에 올려져 부착될 수 있는 데, 이를 위해서 클립(30)을 반도체 칩(20) 상에 정렬(align)하는 과정이 수행되어야 한다. 이와 같은 정렬이 정확하게 수행되지 않을 경우 반도체 칩(20)과 클립(30), 리드프레임(10) 사이의 전기적 연결이 부정확하거나 오류가 발생될 수 있다. 상기 클립(30)을 반도체 칩(20) 상에 부착하는 방법으로 개개의 클립(30)을 반도체 칩(20) 상에 개별적으로 올려 부착하는 방법이 있을 수 있으나 이는 효율면에서 바람직하지 않다. 따라서, 다수의 클립을 한 번에 다수의 반도체 칩(20)들 각각에 정렬시켜 부착하는 것이 유리하다. 이를 위해서 클립(30)들의 배열과 반도체 칩(20)들의 배열은 실질적으로 일치하는 동일한 피치(pitch)를 가져야 한다.
그런데, 리드프레임(10)의 단위체가 다수 개 연결된 리드프레임 상에 반도체 칩(20)들이 다수 개가 배열되도록 실장(mounting)된 경우, 이들 반도체 칩(20)들의 배열에 실질적으로 동일하게 클립(30)들을 배열시키고자 하면 클립(30)과 클립 사이에 많은 이격 간격을 가지게 되어 클립프레임(clip frame) 내에 배열되는 클립(30)의 밀도가 작아지기 때문에 클립프레임을 제작하는 데 소요되는 재료의 양이 증가되므로 제조 비용의 증가가 수반될 수 있다.
이에 따라, 본 발명의 발명자는 대한민국 등록특허 제10-1544086호에서 피치 확장 스테이지(pitch extension stage)를 포함하는 다중 클립 부착 장비(multi clip mounting system)를 제안한 바 있다. 상기 등록특허에서는, 다수의 클립(30)들이 배열된 클립프레임과, 다수의 반도체 칩(20)들이 실장된 리드프레임을 준비하고, 상기 클립프레임의 각 클립들의 배열 피치를 리드프레임(10)에 배치된 각 반도체 칩(20)들의 배열 피치 보다 작게 구성하고, 상기 클립프레임을 커팅하여 다수의 개별 클립들로 분리한 후, 피치 확장 스테이지(pitch extension stage)에서 개별적인 클립(30)들 간의 피치(간격)를 확장하여 클립(30)들의 배열을 반도체 칩(20)들의 배열에 일치시켜 부착하는 방법이 제안되었다. 이러한 방법에 따르면, 다수의 클립을 동시에 리드프레임의 반도체 칩에 부착할 수 있어 공정 효율성이 우수할 뿐만 아니라, 클립프레임에 배열된 각 클립들 간의 배열 피치가 리드프레임에 배치된 반도체 칩(20)들의 배열 피치 보다 작게 구성되기 때문에, 클립프레임의 단위 면적당 배치되는 클립의 수가 증가하게 되므로, 클립프레임을 제작하는데 소요되는 재료를 절감하여 제조 비용을 낮출 수 있게 된다.
이와 같이, 클립프레임에 배치되는 클립의 단위면적당 개수(이하, '클립 밀도'라 칭함)가 증가할수록 제조 비용을 절감할 수 있다. 그런데, 클립프레임의 클립 밀도가 증가하는 경우, 개별적인 클립들 간의 간격이 매우 좁기 때문에 개별 클립들을 동시에 커팅하고자 하는 경우 공간 협소로 인하여 작업이 쉽지 않다는 문제점이 야기된다.
대한민국 등록특허 제10-1245383호 대한민국 등록특허 제10-1544086호
본 발명은 상기한 바와 같은 종래 반도체 패키지 클립 부착 방법의 문제점을 해결하기 위해 창안된 것으로, 클립의 커팅이 원활하게 수행되면서도 클립프레임에 배치되는 클립의 밀도를 최대화하여 제조 비용을 절감할 수 있는 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치를 제공하는 것을 목적으로 한다.
상기한 바와 같은 과제를 해결하기 위한 본 발명에 따른 반도체 패키지 클립 부착 방법은, 다수의 반도체 칩들이 탑재된 리드프레임을 준비하는 단계; 다수의 클립들이 상기 리드프레임에 탑재된 반도체 칩들의 배열 피치 보다 작은 피치를 갖도록 배열된 클립프레임을 준비하는 단계; 상기 클립프레임에 배열된 클립들 중 일부를 1차로 커팅하여 분리하는 단계; 1차로 커팅하여 분리된 클립들을 그 배열 피치를 유지하면서 상기 클립프레임에 배열된 전체 클립이 안착될 수 있는 클립마운트 스테이지로 이송 및 안착시키는 단계; 1차 커팅 후 클립프레임에 남아있는 다른 클립들을 2차로 커팅하여 분리하는 단계; 2차로 커팅하여 분리된 클립들을 그 배열 피치를 유지하면서 상기 클립마운트 스테이지로 이송 및 안착시키는 단계; 상기 클립마운트 스테이지에 안착된 클립들 사이의 간격을 조절하여 클립들의 배열 피치를 상기 리드프레임에 탑재된 반도체 칩들의 배열 피치와 동일하게 재배열하는 단계; 상기 재배열된 클립들을 상기 리드프레임에 탑재된 반도체 칩들 상에 각각 동시에 부착하는 단계를 포함한다.
여기서, 상기 리드프레임에는 다수의 반도체 칩(120)들이 X축 방향으로 상호 간에 제1피치(X1)를 가지며 배치되고, Y축 방향으로 상호 간에 제2피치(Y1)를 가지도록 배치되고; 상기 클립프레임에는 다수의 클립들이 X축 방향으로 상호 간에 제3피치(X2)를 가지도록 배치되고, Y축 방향으로 상호 간에 제4피치(Y2)를 가지도록 배치되며, 상기 클립프레임에 배열되는 클립들의 X축 방향의 제3피치(X2)는 리드프레임에 배치된 반도체 칩들의 X축 방향의 제1피치(X1) 보다 작고, 클립들의 Y축 방향의 제4피치(Y2)는 반도체 칩들의 Y축 방향의 제2피치(Y1)와 동일하게 구성될 수 있다.
또한, 상기 클립들의 Y축 방향의 제4피치(Y2)는 반도체 칩들의 Y축 방향의 제2피치(Y1) 보다 작고, 클립들의 X축 방향의 제3피치(X2)는 리드프레임에 배치된 반도체 칩들의 X축 방향의 제1피치(X1)와 동일하게 구성될 수도 있다.
그리고, 상기 클립들의 X축 방향의 제3피치(X2) 및 Y축 방향의 제4피치(Y2)가 리드프레임에 배치된 반도체 칩들의 X축 방향의 제1피치(X1) 및 Y축 방향의 제2피치(Y1) 보다 작게 구성될 수도 있다.
또한, 상기 1차 클립 커팅 및 이송 단계에서는 클립프레임에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 클립들을 동시에 커팅한 후, 그 배열을 유지하면서 클립마운트 스테이지에 안착시키고; 상기 2차 클립 커팅 및 이송 단계에서는 1차 커팅 및 이송 후 클립프레임에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 나머지 클립들을 동시에 커팅한 후, 그 배열을 유지하면서 클립마운트 스테이지에 안착시키는 것이 바람직하다.
그리고, 상기 리드프레임 로딩부에서 공급되는 리드프레임은 부착하고자 하는 클립의 갯수와 동일한 갯수의 반도체 칩들이 배치된 상태로 준비되어, 1회 부착 작업에 의해 모든 반도체 칩들 상에 클립들이 동시 부착될 수 있다.
또한, 상기 리드프레임 로딩부에서 공급되는 리드프레임은 부착하고자 하는 클립들의 갯수의 정수배 만큼의 반도체 칩들이 배치된 상태로 준비되어, 부착 작업의 수회 반복에 의해 리드프레임 상에 배치된 전체 반도체 칩들 상에 클립들이 순차적으로 부착될 수도 있다.
한편, 본 발명에 따른 다층 클립 부착 장치는, 다수의 반도체 칩들이 탑재된 리드프레임을 공급하는 리드프레임 로딩부와; 다수의 클립들이 상기 리드프레임에 탑재된 반도체 칩들의 배열 피치 보다 작은 피치를 갖도록 배열된 클립프레임을 공급하는 클립프레임 로딩부와; 상기 클립프레임에 배열된 클립들의 연결부를 절단하여 개별 클립들로 분리하되, 클립프레임에 배열된 클립들 중 일부를 먼저 커팅하여 분리하고, 이어서 상기 클립프레임에 남아있는 다른 클립들을 커팅하여 분리하는 클립커팅부와; 상기 클립커팅부에서 커팅되어 분리된 클립을 전달받아, 상기 클립들 사이의 간격을 조절하여 클립들의 배열 피치를 상기 리드프레임에 탑재된 반도체 칩들의 배열 피치와 동일하게 재배열하는 클립배열조정부와; 상기 클립배열조정부에서 재배열된 클립들을 리드프레임 상에 배치된 반도체 칩들 상에 각각 동시 부착하는 클립부착부와; 반도체 칩들 상에 각각 클립이 부착된 리드프레임을 배출하는 리드프레임 언로딩부를 포함한다.
여기서, 상기 클립커팅부는 클립프레임에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 클립들을 동시에 1차 커팅하고, 1차 커팅 후 클립프레임에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 나머지 클립들을 동시에 커팅하도록 구성되는 것이 바람직하다.
그리고, 상기 클립커팅부는, 상기 클립프레임의 상측에 배치되며, 표면에 상기 클립프레임에 배치된 클립 형상에 상응하는 다수의 커팅홀들이 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치되어 관통 형성된 커팅다이와; 상기 커팅다이의 하측에서 상기 클립프레임에 배치된 각 클립들을 상기 커팅다이의 커팅홀 내부 상방으로 밀어올림에 따라 클립들을 개별적으로 분리하는 펀치를 포함하는 것이 바람직하다.
또한, 상기 클립커팅부에서 커팅된 클립들을 동시에 픽업하여 배열을 유지하면서 상기 클립배열조정부로 이송하는 제1클립픽커를 더 포함하되, 상기 제1클립픽커는 승강 이동 및 수평 이동 가능하게 구성되는 장착판과, 상기 커팅다이에 형성된 커팅홀의 배열과 동일하게 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치되어 커팅된 클립들을 동시에 픽업하는 제1개별픽업부재들을 포함하는 것이 바람직하다.
그리고, 상기 제1클립픽커의 클립 픽업시, 상기 커팅다이에 형성된 커팅홀과 제1클립픽커의 개별픽업부재간 위치를 정확하게 맞추기 위하여, 상기 커팅다이의 가장자리에는 가이드홀이 형성되고, 상기 클립커팅부의 장착판 가장자리에는 상기 가이드홀에 삽입되어 안내되는 가이드포스트가 돌출 형성되는 것이 바람직하다.
또한, 상기 클립배열조정부에서 리드프레임 상에 배치된 반도체 칩들의 배열 피치에 상응하게 피치가 재배열된 클립들을 배열을 유지하면서 동시에 픽업하여 상기 클립부착부로 이송하는 제2클립픽커를 더 포함하되, 상기 제2클립픽커는 승강 이동 및 수평 이동 가능하게 구성되는 장착판과, 상기 장착판에 장착되되 상기 리드프레임에 배치된 반도체 칩들의 배열 피치와 동일한 피치를 갖도록 배열되어 상기 클립배열조정부에서 재배열된 전체 클립들을 동시에 픽업하는 제2개별픽업부재를 포함하는 것이 바람직하다.
한편, 상기 클립프레임 로딩부는, 스트립 형태의 다수의 클립프레임들이 다층 적재된 클립프레임 적재유닛과; 상기 클립프레임 적재유닛에 적재된 클립프레임을 1개씩 순차적으로 픽업하여 이송하는 클립프레임픽커와; 상기 클립프레임픽커에 의해 픽업 이송된 클립프레임을 상기 클립커팅부로 수평 이송하는 클립프레임 이송유닛을 포함하는 것이 바람직하다. 이 경우, 상기 클립프레임 적재유닛에는 클립의 표면 보호를 위하여 적층되는 각 클립프레임 스트립 사이에 간지가 개재되는 것이 바람직하다.
또한, 상기 클립프레임 로딩부는 릴(reel) 타입으로 구성된 리드프레임을 회전에 의해 연속적으로 공급하도록 구성되는 것도 바람직하다.
한편, 상기 클립커팅부에서 다수의 클립들이 커팅되고 남은 스크랩이 수거되는 클립스크랩배출부를 더 포함하는 것이 바람직하다.
상기 클립프레임이 스트립 형태인 경우, 상기 클립스크랩배출부는 클립커팅부에서 클립들이 커팅되고 남은 스크랩을 수평 이송하는 클립스크랩이송레일과, 이송된 스크랩을 수거하는 스크랩통을 포함하는 것이 바람직하다.
그리고, 상기 클립프레임이 릴 형태인 경우, 상기 클립스크랩배출부는 클립커팅부에서 크립들이 커팅되고 남은 스크랩을 감아 회수하는 스크랩회수휠을 포함하는 것이 바람직하다.
또한, 상기 클립부착부에 리드프레임의 반도체 칩들 상에 부착된 클립들을 카메라로 촬영하고, 촬영된 이미지의 클립 배치 패턴을 인식하여, 클립 부착 오류 여부를 판정하는 비젼검사부를 더 포함하는 것이 바람직하다.
그리고, 상기 비젼검사부에서 클립 부착에 오류가 있는 것으로 판정된 리드프레임을 전달받아 개별 클립을 재부착하는 재작업부를 더 포함하는 것이 바람직하다.
상기한 바와 같은 본 발명은 클립프레임에 배치된 클립의 배열 피치를 리드프레임에 배치된 반도체 칩들의 배열 피치 보다 작게 하고, 클립프레임에 배치된 클립들을 일부씩 순차적으로 수회 커팅하여 개별적으로 분리 및 이송한 후, 분리된 클립들을 리드프레임에 배치된 반도체 칩들의 배열 피치와 동일하게 재배열하여 반도체 칩들 상에 부착함으로써, 클립의 커팅이 원활하게 수행되면서도 클립프레임에 배치되는 클립의 밀도를 최대화하여 제조 비용을 절감할 수 있는 장점을 갖는다.
도 1 은 클립을 포함하는 반도체 패키지의 일 예를 보여주는 단면도,
도 2 는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 클립 부착 방법을 보여주는 공정 흐름도,
도 3 은 본 발명의 바람직한 실시예에 따른 반도체 패키지의 클립 부착 장치의 일례를 보여주는 도면,
도 4 는 다수의 반도체 칩들이 배치된 리드 프레임의 구성도,
도 5 는 다수의 클립들이 배치된 클립프레임의 구성도,
도 6 은 클립커팅부와 제1클립픽커의 사시도,
도 7 은 클립커팅부의 분해도,
도 8 은 클립커팅부에서 클립이 커팅되는 모습을 단면도로 순차 도시한 도면,
도 9 는 제1클립픽커의 구성도,
도 10 은 1차 클립 커팅 및 1차 클립 이송 공정이 수행된 상태의 모습이 도시된 도면,
도 11 은 2차 클립 커팅 및 2차 클립 이송 공정이 수행된 상태의 모습이 도시된 도면,
도 12 는 리드프레임에 배치된 다수의 반도체 칩들 상에 클립이 부착되는 모습이 도시된 도면이다.
이하, 본 발명에 따른 반도체 패키지 클립 부착 방법 및 이를 위한 다중 클립 부착 장치의 구성 및 작용을 첨부된 도면과 바람직한 실시예를 참조로 상세히 설명한다.
도 2 에는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 클립 부착 방법의 공정 흐름도가 도시된다. 도시된 바와 같이, 본 발명에 따른 반도체 패키지 클립 부착 방법은, 리드프레임 준비 단계(ST1), 클립프레임 준비 단계(ST2), 1차 클립 커팅 단계(ST3), 1차 클립 이송 단계(ST4), 2차 클립 커팅 단계(ST5), 2차 클립 이송 단계(ST6), 클립 피치 재배열 단계(ST7) 및 클립 부착 단계(ST8)를 포함한다.
리드프레임 준비 단계에서는 다수의 반도체 칩(20)들이 탑재된 리드프레임(10)을 준비하고, 클립프레임 준비 단계에서는 다수의 클립(30)들이 상기 리드프레임(10)에 탑재된 반도체 칩(20)들의 배열 피치 보다 작은 피치를 갖도록 배열된 클립프레임(300)을 준비한다. 그리고, 1차 클립 커팅 단계에서는 상기 클립프레임(300)에 배열된 클립(30)들 중 일부를 1차로 커팅하여 개별적인 클립(30)들로 분리하고, 1차 클립 이송 단계에서는 분리된 클립(30)들을 그 배열을 유지하면서 상기 클립프레임(300)에 배열된 전체 클립(30)이 안착될 수 있는 다수의 패드 블록들을 포함하는 클립마운트스테이지(152)로 이송하고 분리된 클립(30)들을 상기 다수의 패드 블록들 중 일부의 상면에 안착시킨다. 한편, 2차 클립 커팅 단계에서는 상기 1차 커팅 후 클립프레임(300)에 남아있는 다른 클립(30)들을 2차로 커팅하여 개별적인 클립(30)들로 분리하고, 2차 클립 이송 단계에서는 2차로 커팅하여 분리된 클립(30)들을 그 배열을 유지하면서 상기 클립마운트스테이지(152)로 이송하고, 분리된 클립(30)들을 클립마운트스테이지(152)의 클립(30)이 안착되지 않은 나머지 공간에 안착시킨다. 그 다음, 클립 피치 재배열 단계에서는 상기 클립마운트스테이지(152)의 패드 블록들 사이의 간격을 조절하여 클립(30)들의 배열 피치를 상기 리드프레임(10)에 탑재된 반도체 칩(20)들의 배열 피치와 동일하게 재배열한다. 그 다음, 클립 부착 단계에서는 재배열된 클립(30)들을 상기 리드프레임(10)에 탑재된 반도체 칩(20)들 상에 각각 동시에 부착한다.
이러한 본 발명에 따른 반도체 패키지 클립 부착 방법은 본 발명에 따른 다중 클립 부착 장치에 의해 수행될 수 있다. 도 3 에는 이러한 본 발명에 따른 반도체 패키지의 클립 부착 방법을 수행하기 위한 다중 클립 부착 장치의 예시적인 구성도가 평면도로 도시된다. 도시된 바와 같이, 본 발명에 따른 다중 클립 부착 장치는, 리드프레임 로딩부(110), 클립프레임 로딩부(120), 클립커팅부(130), 클립스크랩배출부(137), 클립이송부(140), 클립배열조정부(150), 클립부착부(160), 비젼검사부(170), 재작업부(175) 및 리드프레임 언로딩부(180)를 포함하여 구성된다.
이하, 도 2 및 도 3 을 참조로 본 발명에 따른 반도체 패키지의 클립 부착 방법 및 다중 클립 부착 장치에 대해 보다 상세히 설명한다.
먼저, 본 발명에 따른 다중 클립 부착 장치의 리드프레임 로딩부(110)는 다수의 반도체 칩(20)이 장착된 리드프레임(10)을 공급하는 부분으로, 도 3 에 도시된 바와 같이, 리드프레임 적재유닛(112)과 리드프레임 이송유닛(114)을 포함한다. 상기 리드프레임 적재유닛(112)은 매거진 또는 스택로더 형태로 구성되어 다수의 리드프레임(10)들이 다층으로 적재되며, 상기 리드프레임 이송유닛(114)은 상기 리드프레임 적재유닛(112)에 다층 적재된 리드프레임(10)을 1개씩 순차적으로 픽업하여 후술하는 클립부착부(160)로 이송한다. 이를 위해, 상기 리드프레임 이송유닛(114)은 리드프레임(10)을 들어올리거나 내려놓는 통상적인 픽앤드플레이스(pick and place) 장치와 리드프레임(10)을 클립부착부(160)를 향하여 수평 이송하는 리드프레임 이송레일(115)을 포함할 수 있다.
도 4 에는 상기 리드프레임 로딩부(110)에서 공급되는 리드프레임(10)의 구조가 도시된다. 도시된 바와 같이, 상기 리드프레임(10)에는 다수개의 반도체 칩(20)들이 X축 방향 및 Y축 방향으로 각각 소정 간격 이격되어 배치된다. 예컨대, 리드프레임(10)에 탑재된 반도체 칩(20)들은 X축 방향으로 상호 간에 제1피치(X1)를 가지며 배치되고, Y축 방향으로 상호 간에 제2피치(Y1)을 가지도록 배치된다. 여기서, 상기 제1피치(X1)와 제2피치(Y1)는 서로 동일할 수도 있고 상이할 수도 있다.
클립프레임 로딩부(120)는 다수의 클립(30)이 서로 소정 간격 이격 배치된 상태로 연결된 클립프레임(300)을 후술하는 클립커팅부(130)로 공급하는 부분이다. 도 3에 도시된 바와 같이, 상기 클립프레임 로딩부(120)는 다수의 클립프레임(300)을 다층으로 적재하는 클립프레임 적재유닛(122)과, 상기 클립프레임 적재유닛(122)에 적재된 클립프레임(300)을 픽업하는 클립프레임픽커(124), 그리고, 상기 클립프레임픽커(124)에 의해 픽업 이송된 클립프레임(300)을 수평 이송하는 클립프레임 이송유닛(126)을 포함하여 구성된다.
여기서, 상기 클립프레임픽커(124)는 통상적인 픽앤드플레이스 장치로 흡착 등의 방식으로 클립프레임(300)을 픽업하고 리니어모터(146)와 같은 수평 이송수단에 의해 클립프레임(300)을 원하는 위치로 이동시킨다. 그리고, 상기 클립프레임 이송유닛(126)은 클립프레임픽커(124)에 의해 픽업된 클립프레임(300)을 수평 이송시키기 위한 클립프레임 이송레일(127)을 포함한다. 상기 클립프레임 이송레일(127)은 클립프레임 적재유닛(122)에 나란하게 수평 방향으로 설치되어 후술하는 클립커팅부(130)에까지 연장되며, 컨베이어밸트 등과 같은 구조로 구성되어 클립프레임픽커(124)에 의해 공급된 클립프레임(300)을 자동으로 수평 이송시킬 수 있다. 또한 상기 클립프레임 이송레일(127)은 고정식으로 구성되어 클립프레임(300)을 하방에서 지지하면서 가이드 기능만 수행하고, 클립프레임(300)의 수평 이송은 클립프레임(300)을 클립프레임 이송레일(127) 상에서 수평으로 밀어주는 푸셔(pusher;미도시) 또는 클립프레임(300)을 파지하여 수평 이송하는 별도의 이송수단에 의해 수행될 수 있다. 또한, 상기 클립프레임 로딩부(120)는 클립프레임(300)을 다층 적재하여 공급하는 형태가 아닌, 릴(reel) 타입으로 구성된 리드프레임(10)을 회전에 의해 연속적으로 공급되도록 구성될 수도 있다.
한편, 도 6 에는 상기 클립프레임 로딩부(120)에서 공급되는 클립프레임(300)의 구조가 도시된다. 도시된 바와 같이, 상기 클립프레임(300)은 다수의 클립(30)이 상호 연결된 금속 스트립 형태로 구성되는 것이 바람직하고, 전술한 리드프레임(10)에 배치된 반도체 칩(20)의 갯수와 상응하는 갯수의 클립(30)들이 배치된 단위 클립프레임(300)만 독립적인 스트립 형태로 구성될 수도 있고, 도 5 에 도시된 바와 같이, 단위 클립프레임(300) 다수개가 연속적으로 결합된 스트립 형태로 구성될 수도 있다.
상기 클립프레임(300)에 배열된 다수의 클립(30)들은 서로 X축 방향 및 Y축 방향으로 소정 간격 이격 배치된 상태로 상호 연결된다. 예컨대, 도 5 에 도시된 바와 같이, 상기 다수의 클립(30)들은 X축 방향으로 상호 간에 제3피치(X2)를 가지도록 배치되고, Y축 방향으로 상호 간에 제4피치(Y2)를 가지도록 배치된다.
여기서, 상기 클립(30)들의 피치는 전술한 리드프레임(10)에 장착된 반도체 칩(20)들의 피치 보다 작게 형성된다. 이는 위에서 이미 언급한 바와 같이, 클립프레임(300)의 단위면적당 배치되는 클립(30)의 갯수, 즉, 클립(30)의 밀도를 증가시켜 클립프레임(300) 원재료를 절감하기 위한 것이다.
상기 클립(30)들의 피치 배열 유형은 3가지의 경우로 구분될 수 있다. 먼저, 상기 클립프레임(300)에 배열되는 클립(30)들의 X축 방향의 제3피치(X2)는 리드프레임(10)에 배치된 반도체 칩(20)들의 X축 방향의 제1피치(X1) 보다 작고, 클립(30)들의 Y축 방향의 제4피치(Y2)는 반도체 칩(20)들의 Y축 방향의 제2피치(Y1)와 같도록 구성될 수 있다. 그리고, 클립(30)들의 Y축 방향의 제4피치(Y2)는 반도체 칩(20)들의 Y축 방향의 제2피치(Y1) 보다 작고, 클립(30)들의 X축 방향의 제3피치(X2)는 리드프레임(10)에 배치된 반도체 칩(20)들의 X축 방향의 제1피치(X1)와 같도록 구성될 수도 있다. 또한, 클립(30)들의 X축 방향의 제3피치(X2) 및 Y축 방향의 제4피치(Y2)가 리드프레임(10)에 배치된 반도체 칩(20)들의 X축 방향의 제1피치(X1) 및 Y축 방향의 제2피치(Y1) 보다 작도록 구성될 수도 있다.
이와 같은 배열에 의해, 클립프레임(300)에 배열된 다수의 클립들간의 피치가 리드프레임(10)에 배치된 반도체 칩(20)들의 피치 보다 X축 방향 피치 또는 Y축 방향 피치 중 적어도 한 방향의 피치가 더 작도록 구성되므로, 반도체 칩(20)들의 피치와 동일한 피치를 갖도록 클립(30)들을 배열한 클립프레임(300) 보다 단위 면적당 배치되는 클립(30)의 갯수가 증가되므로 클립프레임(300) 원재료를 절감할 수 있게 되는 것이다.
위에서 언급한 바와 같이, 이와 같은 클립프레임(300)은 스트립 형태로 클립프레임 적재유닛(122)에 다층 적재되는 것이 바람직하며, 이 경우, 클립프레임(300)과 클립의 벤딩(bending) 상태 등, 형상 및 표면 보호를 위하여 적층되는 각 클립프레임(300) 스트립 사이에는 간지(미도시)가 개재되는 것이 바람직하다. 그리고, 상기 간지는 클립프레임(300)이 클립프레임픽커(124)에 의해 픽업되어 이송된 후 상기 클립프레임픽커(124) 또는 별도의 픽커에 의해 픽업되어 별도의 스크랩통으로 이동된다.
클립프레임 로딩부(120)에서 로딩된 클립프레임(300)은 클립커팅부(130)로 이송된다. 상기 클립커팅부(130)는 클립프레임(300)에 배열된 클립(30)들의 연결부를 절단하여 개별 클립(30)들로 분리하는 부분으로, 도 3 에 도시된 바와 같이, 클립프레임 이송레일(127)의 단부측에 배치된다. 도 6 에는 상기 클립커팅부(130)의 사시도가 도시되고, 도 7 에는 상기 클립커팅부(130)의 일부분만을 표시한 부분 분해도가 도시되며, 도 8 에는 클립커팅부(130)에서 클립(30)이 커팅되는 모습이 개략적으로 도시된다.
도 6 및 도 7 에 도시된 바와 같이, 상기 클립커팅부(130)는 커팅다이(131), 클립프레임가이드(132), 상부플레이트(133), 펀치(134), 가압플레이트(135) 및 베이스플레이트(136)를 포함한다.
도 6 에 도시된 바와 같이, 클립프레임 이송레일(127)을 따라 이송된 클립프레임(300)은 상부플레이트(133) 상에 배치된 클립프레임가이드(132)를 따라 안내된다. 그리고, 상기 클립프레임가이드(132)의 상부에는 커팅다이(131)가 배치된다. 이에 따라, 상기 클립프레임(300)은 상기 클립프레임가이드(132)와 그 위에 배치된 커팅다이(131) 사이로 공급된다. 이와 같이, 상기 클립프레임가이드(132)와 커팅다이(131) 사이에는 클립프레임(300)이 통과될 수 있도록 소정의 간극이 형성되며, 이를 위해, 상기 클립프레임가이드(132)는 좌우 양측 가장자리가 중앙보다 더 두껍게 돌출 형성된 구조를 갖는다.
상기 커팅다이(131)는 하측에 배치된 클립프레임(300)의 각 클립(30)들을 개별 클립(30)들로 절단하는 커터로서, 도 7 에 도시된 바와 같이, 대체로 사각의 판 형상으로 구성되되, 표면에는 클립프레임(300)에 배열된 클립(30) 형상에 상응하는 다수의 커팅홀(131a)들이 관통 형성된다. 다만, 여기서 상기 커팅홀(131a)들은 대응되는 클립(30)들의 갯수 만큼 형성되지 않고, 클립(30)들 중 일부, 바람직하게는 절반 정도의 갯수 만큼만 형성되며, 더욱 바람직하게는, X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된다. 이러한 커팅홀(131a)의 배열 및 클립 커팅 방법에 대해서는 후에 보다 자세히 설명한다. 그리고, 상기 커팅다이(131)에는 후술하는 제1클립픽커(142)의 가이드포스트(142c)가 삽입되어 안내되도록 다수의 가이드홀(131b)이 형성된다.
상기 상부플레이트(133)의 하측에는 소정 간격 이격된 위치에 가압플레이트(135)가 배치된다. 상기 가압플레이트(135)는 하부에 배치된 베이스플레이트(136)와 소정 간격 이격된 위치에 배치되며, 베이스플레이트(136)에 장착된 실린더(미도시) 등의 승강수단에 의해 상하로 승강 가능하게 구성된다. 그리고, 상기 가압플레이트(135)의 상부에는 도 7 에 도시된 바와 같은 펀치(134)가 장착된다.
도 7 에 도시된 바와 같이, 상기 펀치(134)는 커팅다이(131)의 하측에서 클립프레임(300)에 배치된 클립(30)을 상방으로 밀어올림에 따라 다수의 클립(30)들을 개별적으로 분리한다. 상기 펀치(134)는 상부가 상기 컷팅다이의 커팅홀(131a) 형상에 상응하는 형상으로 구성되며, 클립(30)의 커팅 및 벤딩을 위한 구조물이 형성될 수 있다. 한편, 펀치(134)는 상기 컷팅다이의 커팅홀(131a) 갯수만큼 개별적으로 구비될 수도 있고, 도 7 에 도시된 바와 같이, 하나의 판형 블록체 상단에 다수개의 펀치(134)가 일렬로 배치되도록 구성되고, 이러한 판형 블록체가 커팅홀(131a)의 열을 따라 다수개 배치되는 것이 바람직하다.
이러한 클립커팅부(130)는 클립 디자인이나 제품 모델에 따라 교체 가능하도록 전체 장치에 탈부착 가능하게 구성되는 것이 바람직하다.
도 8 에는 상기한 클립커팅부(130)에서 클립프레임(300)에 배치된 클립들이 커팅되는 모습이 개략적으로 도시된다. 도 8 의 (a)에 도시된 바와 같이, 커팅다이(131) 하측에 클립프레임(300)이 배치되고, 클립프레임(300)의 하측에는 펀치(134)가 배치된 상태에서, 도 8 의 (b)에 도시된 바와 같이, 펀치(134)가 상승하면서 클립프레임(300)에 배치되어 있던 개별적인 클립들이 상방으로 가압되는데, 이때, 각 클립과 클립프레임(300)의 연결 부분이 커팅다이(131)의 커팅홀(131a) 가장자리 부분에 의해 절단된다. 절단된 개별 클립(130)들은 여전히 상호 간에 X축 방향 및 Y축 방향으로의 피치를 유지한다. 이렇게 절단되어 분리된 개별적인 클립들은 펀치(134)에 의해 커팅다이(131)의 커팅홀(131a) 내부를 통과하여 상승되며, 후술하는 바와 같이, 제1클립픽커(142)에 의해 커팅된 다수의 클립들이 동시에 픽업된다. 한편, 클립커팅부(130)에서 다수의 클립들이 커팅되고 남은 스크랩은 도 3 에 도시된 바와 같은 클립스크랩배출부(137)의 클립스크랩 이송레일(138)을 따라 배출되어 스크랩통에 수거된다. 한편, 클립프레임 로딩부(120)가 릴 타입으로 구성되는 경우, 클립스크랩배출부(137)에는 스크랩회수휠이 구비되어 클립이 커팅되고 남은 클립스크랩이 스크랩회수휠에 감겨져 회수된다.
상기 클립커팅부(130)에서 커팅된 개별적인 다수의 클립들은 클립이송부(140)에 의해 후술하는 클립배열조정부(150) 및 클립부착부(160)로 이송된다. 이를 위해, 상기 클립이송부(140)는 제1클립픽커(142)와 제2클립픽커(144)를 포함한다. 상기 제1클립픽커(142)와 제2클립픽커(144)는 도 3 에 도시된 바와 같이, 클립로딩부와 클립커팅부(130)가 배치된 방향으로부터 수직으로 교차되게 배치되는 리니어모터(146) 등의 수평이송수단에 의해 수평 이동 가능하게 구성됨과 아울러 실린더(미도시) 등의 승강수단에 의해 상하로 승강 가능하게 구성된다.
도 9 에는 예시적인 제1클립픽커(142)의 구조가 도시된다. 제1클립픽커(142)는 클립커팅부(130)에서 커팅되어 분리된 개별 클립들을 그 배열 피치를 그대로 유지한 채로 동시에 픽업한다. 이를 위해, 상기 제1클립픽커(142)는 도 9 에 도시된 바와 같이, 다수의 제1개별픽업부재(142b)들을 포함하며, 상기 제1개별픽업부재(142b)들은 분리된 개별 클립들의 배열 피치와 동일한 피치를 가지도록 배열된다. 구체적으로, 도 9 에 도시된 바와 같이, 상기 제1개별픽업부재(142b)들은 단면이 클립 형상에 상응하는 형상으로 구성된 바(bar) 형태로 구성되며, 리니어모터 및 실린더에 의해 수평 및 승강 이동되는 장착판(142a)의 하부에 다수개가 클립들의 배열 피치와 동일한 피치를 가지도록 배열 장착된다. 즉, 상기 제1개별픽업부재(142b)들은 상기 커팅다이(131)에 형성된 커팅홀(131a)의 배열과 동일하게 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된다.
보다 구체적으로, 상기 제1개별픽업부재(142b)들은 중공의 바 형상으로 구성되어, 장착판(142a)의 상부 등에 별도 구비된 진공발생기(미도시)에 의해 내부에 진공이 형성되어 개별적인 클립을 흡착 방식으로 픽업하거나 전자석에 의한 자력으로 클립을 픽업할 수 있도록 구성된다. 위에서 언급한 바와 같이, 커팅된 클립들은 각각 펀치(134)에 의해 상승되어 커팅다이(131)의 커팅홀(131a) 내부에 위치하게 되는데, 상기 제1개별픽업부재(142b)들이 상방으로부터 커팅홀(131a) 내측으로 하강하면서 커팅홀(131a) 내부에 위치된 클립들을 픽업한다. 이때, 클립들의 픽업시 커팅다이(131)의 커팅홀(131a)과 제1개별픽업부재(142b)간의 정확한 위치 맞춤을 위하여, 상기 제1클립픽커(142)의 장착판(142a) 가장자리에는 다수의 가이드포스트(142c)가 돌출 형성된다. 상기 가이드포스트(142c)는 클립 픽업을 위하여 제1클립픽커(142)가 하강시 커팅다이(131)의 가장자리에 형성된 가이드홀(131b)에 삽입되면서 안내되어 커팅홀(131a)과 제1개별픽업부재(142b)간의 위치가 정확하게 맞추어지게 된다. 이에 따라, 커팅된 클립들이 본래 배열 피치를 유지하면서 동시에 픽업된다. 상기 제1클립픽커(142)에 의해 픽업된 개별적인 클립들은 리니어모터에 의해 수평 이송되어 후술하는 클립배열조정부(150)로 공급된다.
본 발명의 바람직한 실시예에 따르면, 이러한 클립의 커팅 및 클립배열조정부(150)로의 이송은 2회 또는 그 이상 수회에 걸쳐 분할되어 수행될 수 있다. 위에서 이미 언급한 바와 같이, 상기 커팅다이(131)의 표면에 형성된 커팅홀(131a)들은 클립프레임(300)의 단위 면적에 배열된 클립들의 갯수 만큼 형성되는 것이 아니라, 전체 클립들 중 일부 갯수, 바람직하게는 절반 정도의 갯수 만큼만 형성되는 것이 바람직하며, 특히, X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치되는 것이 바람직하다. 따라서, 이 경우, 1차 커팅에 의해 클립프레임(300)의 단위 면적에 배열된 클립들 중 절반이 먼저 커팅된 후 픽업되어 이송되고, 2차 커팅에 의해 나머지 절반이 커팅된 후 픽업되어 이송된다.
도 10 에는 본 발명의 바람직한 실시예에 따른 1차 클립 커팅 및 1차 클립 이송 공정이 수행된 상태의 모습이 개략적으로 도시되고, 도 11 에는 2차 클립 커팅 및 2차 클립 이송 공정이 수행된 상태의 모습이 개략적으로 도시된다.
도 10 의 (a)는 1차 클립 커팅 단계에서 클립들이 커팅되는 순간 커팅다이(131)를 상방에서 바라본 모습이고, 도 10 의 (b)는 1차 커팅된 클립들이 후술하는 클립배열조정부(150)의 클립마운트스테이지(152)에 안착된 상태를 상방에서 바라본 모습이다. 도 10 의 (a)에 도시된 바와 같이, 커팅다이(131)의 커팅홀(131a)은 X축 방향 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치되며, 이에 따라, 단위 면적의 클립프레임(300)에 배열된 전체 클립들 중 일부(이하, '제1클립군(G1)'), 바람직하게는 절반 정도만이 먼저 커팅이 수행되고 나머지 일부의 클립들(이하, 제2클립군(G2))은 커팅되지 않고 클립프레임(300)에 남아있게 된다. 이렇게 1차 커팅된 클립들은 상술한 제1클립픽커(142)에 의해 그 배열 피치를 유지하면서, 도 10 의 (b)에 도시된 바와 같은 클립마운트스테이지(152)에 역시 그 배열 피치를 유지하면서 안착된다. 도 10 의 (b)에 제1클립군(G1)에 해당하는 1차 커팅된 클립들이 클립마운트스테이지(152)에 하나 건너 하나씩 교호적으로 안착된 것을 확인할 수 있다.
그 다음, 2차 커팅 단계에서는, 1차 커팅이 수행되고 남은 제2클립군(G2)들에 해당하는 클립들을 커팅하기 위하여, 도 11 의 (a)에 도시된 바와 같이, 상기 클립프레임(300)을 X축 방향으로 1피치 만큼 이동시키고, 펀치(134)로 가압하여 커팅한다. 그리고, 커팅된 제2클립군(G2)에 해당하는 클립들을 제2피커에 의해 그 배열 피치를 유지하면서 클립마운트스테이지(152)에 미리 안착된 제1클립군(G1)들을 구성하는 클립들 사이에 안착시킨다. 이에 따라, 단위 면적의 클립프레임(300) 내에 배열된 전체 클립들이 모두 본래 배열 피치를 유지하면서 클립배열조정부(150)의 클립마운트스테이지(152) 상에 안착된다.
단위 면적의 클립프레임(300) 내에 배열된 클립 전체를 동시에 커팅하여 이송하는 경우, 커팅다이(131)의 커팅홀(131a)들의 간격을 매우 좁게 형성해야 하는데, 이 경우, 커팅을 위한 펀치(134)와 기타 부대 기구들의 배치 공간이 협소하여 커팅 작업이 불가능하기 때문에, 단위 클립프레임(300)당 배열되는 클립의 양을 줄일 수 밖에 없고, 이렇게 되면 클립프레임(300)의 재료 손실이 다량 발생하게 된다. 반면, 본 발명과 같이 커팅 및 이송을 2단계에 걸쳐 수행하면, 커팅홀(131a)들의 간격이 비교적 넓게 형성되므로 커팅 작업이 원활하게 수행될 수 있으며, 단위 클립프레임(300)당 배열되는 클립의 양을 줄이지 않고 최대로 하여, 클립 밀도를 높임으로써 재료 손실을 현저하게 줄일 수 있다.
이와 같은 방식으로 커팅 및 이송된 클립들은 클립배열조정부(150)에서 배열 피치가 리드프레임(10)에 배치된 반도체 칩(20)들의 배열 피치에 상응하게 확장 조정된다. 상기 클립배열조정부(150)는 대한민국 등록특허 제10-1245383호에 제안된 얼라인 보드(align board) 또는 대한민국 등록특허 제10-1544086호에 제안된 패드 블록을 포함하는 피치 확장 스테이지(pitch extension stage)와 같은 클립마운트스테이지(152)를 포함하여 클립들의 간격을 각각 X축 또는 Y축 방향으로 더 벌리거나, X축 및 Y축 방향으로 동시에 벌려주어서, X축 방향 및 Y축 방향 피치를 반도체 칩(20)들의 X축 방향 제1피치(X1) 및 Y축 방향 제2피치(Y1)와 동일하게 확장 재배열한다. 이러한 클립 피치 확장 방법은 상기한 등록특허들에 상세히 기재되어 있으므로 구체적인 설명은 생략한다.
이와 같은 방식으로 클립배열조정부(150)에서 반도체 칩(20)들의 배열 피치에 상응하게 피치가 확장 재배열된 클립들은, 도 3 에 도시된 바와 같이, 제2클립픽커(144)에 의해 픽업된다. 여기서, 상기 제2클립픽커(144)는 도 9 에 도시된 제1클립픽커(142)와 마찬가지로 승강 및 수평 이동 가능한 장착판과, 상기 장착판에 설치되는 제2개별픽업부재를 포함한다. 이와 같이, 상기 제2클립픽커(144)의 구조는 제1클립픽커(142)의 구조와 동일하므로 구체적인 설명 및 도시는 생략한다. 다만, 상기 제2개별픽업부재들은 상기 클립배열조정부(150)에서 확장 재배열된 클립들의 피치, 즉, 반도체 칩(20)들의 배열 피치인 제1피치(X1) 및 제2피치(Y1)와 동일한 피치를 갖도록 배치된다. 이에 따라, 상기 클립배열조정부(150)에서 확장 재배열된 클립들 전체가 동시에 픽업되어 클립부착부(160)로 이송된다.
상기 클립부착부(160)에는 리드프레임 로딩부(110)에서 로딩되어 이송된 리드프레임(10)이 안착되어 대기 상태에 있으며, 상기 제2클립픽커(144)가 픽업한 클립들을 상기 리드프레임(10) 상에 배치된 다수의 반도체 칩(20)들 상에 각각 동시 부착한다. 상기 클립부착부(160)는 클립들이 반도체 칩(20)들 각각에 동시 부착되도록, 반도체 칩(20)들 상에 미리 솔더 등의 접착제를 도포하는 수단 및 상기 접착제를 녹여주는 초음파 또는 가열 수단 등을 구비한다. 이러한 클립부착부(160)의 구성은 통상적인 구성으로서 상세한 설명은 생략한다.
도 12 에는 리드프레임(10) 상에 배치된 다수의 반도체 칩(20)들 상에 클립이 부착되는 모습이 도시된다. 도 12의 (a)에 도시된 바와 같이, 리드프레임(10)은 제2클립픽커(144)에 의해 픽업되어 이송되는 클립의 갯수와 동일한 갯수의 반도체 칩(20)들이 배치된 상태로 준비되고, 제2클립픽커(144)의 1회 부착 작업에 의해 모든 반도체 칩(20)들 상에 클립들이 부착되도록 할 수 있다. 또한, 도 12의 (b)에 도시된 바와 같이, 제2클립픽커(144)에 의해 픽업되어 이송되는 클립 갯수의 2배 또는 3배 등 정수배 만큼의 반도체 칩(20)들이 배치된 리드프레임(10)을 준비하고, 제2클립픽커(144)의 클립 부착 작업을 2회 또는 3회 등 수회 반복하여 클립프레임(300) 상에 배치된 전체 반도체 칩(20)들에 클립을 순차적으로 부착할 수도 있다.
이러한 방식으로 반도체 칩(20)들 상에 각각 클립이 부착된 리드프레임(10)은, 도 3 에 도시된 바와 같이, 리드프레임 이송레일(115) 또는 별도의 이송수단(미도시)에 의해 비젼검사부(170)로 이송된다. 비젼검사부(170)는 카메라에 의해 리드프레임(10)의 반도체 칩(20)들 상에 부착된 클립들을 촬영하고, 해당 이미지의 클립 배치 패턴을 인식하여, 적어도 1개 이상의 클립이 부착되지 않은 부분이 있거나 부착 위치에 오류가 있는지를 판정한다. 클립 부착에 오류가 없는 경우 리드프레임(10)은 리드프레임 언로딩부(180)를 통하여 외부로 배출된다. 한편, 적어도 1개 이상의 클립이 부착되지 않았거나, 클립 부착 위치가 잘못된 경우 등 클립 부착에 오류가 있는 것으로 판정된 리드프레임(10)은 별도의 픽커(미도시)에 의해 픽업되어 인접한 재작업부(175)에서 개별 클립이 재부착된 후 외부로 배출된다.
배출된 리드프레임(10)은 솔더링 또는 접착제 경화와 같은 후공정을 위하여 메거진에 적재되거나 레일을 타고 후공정 스테이션으로 이송된다.
이상, 본 발명의 특정 실시예에 대하여 상술하였다. 그러나, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다. 따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
110 : 리드프레임 로딩부 112 : 리드프레임 적재유닛
114 : 리드프레임 이송유닛 120 : 클립프레임 로딩부
122 : 클립프레임 적재유닛 124 : 클립프레임픽커
126 : 클립프레임 이송유닛 130 : 클립커팅부
131 : 커팅다이 131a : 커팅홀
131b : 가이드홀 132 : 클립프레임가이드
133 : 상부플레이트 134 : 펀치
135 : 가압플레이트 136 : 베이스플레이트
137 : 클립스크랩배출부 138 : 클립스크랩 이송레일
140 : 클립이송부 142 : 제1클립픽커
142a : 장착판 142b : 제1개별픽업부재
142c : 가이드포스트 144 : 제2클립픽커
146 : 리니어모터 150 : 클립배열조정부
152 : 클립마운트스테이지 160 : 클립부착부
170 : 비젼검사부 175 : 재작업부
180 : 리드프레임 언로딩부 10 : 리드프레임
30 : 클립 300 : 클립프레임

Claims (22)

  1. 다수의 반도체 칩(20)들이 탑재된 리드프레임(10)을 준비하는 단계;
    다수의 클립(30)들이 상기 리드프레임(10)에 탑재된 반도체 칩(20)들의 배열 피치 보다 작은 피치를 갖도록 배열된 클립프레임(300)을 준비하는 단계;
    상기 클립프레임(300)에 배열된 클립(30)들 중 일부를 1차로 커팅하여 분리하는 단계;
    1차로 커팅하여 분리된 클립들을 그 배열 피치를 유지하면서 상기 클립프레임(300)에 배열된 전체 클립이 안착될 수 있는 클립마운트스테이지(152)로 이송 및 안착시키는 단계;
    1차 커팅 후 클립프레임(300)에 남아있는 다른 클립들을 2차로 커팅하여 분리하는 단계;
    2차로 커팅하여 분리된 클립들을 그 배열 피치를 유지하면서 상기 클립마운트스테이지(152)로 이송 및 안착시키는 단계;
    상기 클립마운트스테이지(152)에 안착된 클립들 사이의 간격을 조절하여 클립들의 배열 피치를 상기 리드프레임(10)에 탑재된 반도체 칩(20)들의 배열 피치와 동일하게 재배열하는 단계;
    상기 재배열된 클립들을 상기 리드프레임(10)에 탑재된 반도체 칩(20)들 상에 각각 동시에 부착하는 단계를 포함하는 반도체 패키지 클립 부착 방법.
  2. 제 1 항에 있어서,
    상기 리드프레임(10)에는 다수의 반도체 칩(20)들이 X축 방향으로 상호 간에 제1피치(X1)를 가지며 배치되고, Y축 방향으로 상호 간에 제2피치(Y1)를 가지도록 배치되고;
    상기 클립프레임(300)에는 다수의 클립들이 X축 방향으로 상호 간에 제3피치(X2)를 가지도록 배치되고, Y축 방향으로 상호 간에 제4피치(Y2)를 가지도록 배치된 것을 특징으로 하는 반도체 패키지 클립 부착 방법.
  3. 제 2 항에 있어서,
    상기 클립프레임(300)에 배열되는 클립들의 X축 방향의 제3피치(X2)는 리드프레임(10)에 배치된 반도체 칩(20)들의 X축 방향의 제1피치(X1) 보다 작고, 클립들의 Y축 방향의 제4피치(Y2)는 반도체 칩(20)들의 Y축 방향의 제2피치(Y1)와 같은 것을 특징으로 하는 반도체 패키지 클립 부착 방법.
  4. 제 2 항에 있어서,
    상기 클립들의 Y축 방향의 제4피치(Y2)는 반도체 칩(20)들의 Y축 방향의 제2피치(Y1) 보다 작고, 클립들의 X축 방향의 제3피치(X2)는 리드프레임(10)에 배치된 반도체 칩(20)들의 X축 방향의 제1피치(X1)와 같은 것을 특징으로 하는 반도체 패키지 클립 부착 방법.
  5. 제 2 항에 있어서,
    상기 클립들의 X축 방향의 제3피치(X2) 및 Y축 방향의 제4피치(Y2)가 리드프레임(10)에 배치된 반도체 칩(20)들의 X축 방향의 제1피치(X1) 및 Y축 방향의 제2피치(Y1) 보다 작은 것을 특징으로 하는 반도체 패키지 클립 부착 방법.
  6. 제 2 항에 있어서,
    상기 1차 클립 커팅 및 이송 단계에서는 클립프레임(300)에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 클립들을 동시에 커팅한 후, 그 배열을 유지하면서 클립마운트스테이지(152)에 안착시키고;
    상기 2차 클립 커팅 및 이송 단계에서는 1차 클립 커팅 및 이송 후 클립프레임(300)에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 나머지 클립들을 동시에 커팅한 후, 그 배열을 유지하면서 클립마운트스테이지(152)에 안착시키는 것을 특징으로 하는 반도체 패키지 클립 부착 방법.
  7. 제 1 항에 있어서,
    상기 리드프레임 로딩부에서 공급되는 리드프레임(10)은 부착하고자 하는 클립의 갯수와 동일한 갯수의 반도체 칩(20)들이 배치된 상태로 준비되어, 1회 부착 작업에 의해 모든 반도체 칩(20)들 상에 클립들이 동시 부착되는 것을 특징으로 하는 반도체 패키지 클립 부착 방법.
  8. 제 1 항에 있어서,
    상기 리드프레임 로딩부에서 공급되는 리드프레임(10)은 부착하고자 하는 클립들의 갯수의 정수배 만큼의 반도체 칩(20)들이 배치된 상태로 준비되어, 부착 작업의 수회 반복에 의해 리드프레임(10) 상에 배치된 전체 반도체 칩(20)들 상에 클립들이 순차적으로 부착되는 것을 특징으로 하는 반도체 패키지 클립부착 방법.
  9. 다수의 반도체 칩(20)들이 탑재된 리드프레임(10)을 공급하는 리드프레임 로딩부와;
    다수의 클립들이 상기 리드프레임(10)에 탑재된 반도체 칩(20)들의 배열 피치 보다 작은 피치를 갖도록 배열된 클립프레임(300)을 공급하는 클립프레임 로딩부(120)와;
    상기 클립프레임(300)에 배열된 클립들의 연결부를 절단하여 개별 클립들로 분리하되, 클립프레임(300)에 배열된 클립들 중 일부를 먼저 커팅하여 분리하고, 이어서 상기 클립프레임(300)에 남아있는 다른 클립들을 커팅하여 분리하는 클립커팅부(130)와;
    상기 클립커팅부(130)에서 커팅되어 분리된 클립을 전달받아, 상기 클립들 사이의 간격을 조절하여 클립들의 배열 피치를 상기 리드프레임(10)에 탑재된 반도체 칩(20)들의 배열 피치와 동일하게 재배열하는 클립배열조정부(150)와;
    상기 클립배열조정부(150)에서 재배열된 클립들을 리드프레임(10) 상에 배치된 반도체 칩(20)들 상에 각각 동시 부착하는 클립부착부(160)와;
    반도체 칩(20)들 상에 각각 클립이 부착된 리드프레임(10)을 배출하는 리드프레임 언로딩부(180)를 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  10. 제 9 항에 있어서,
    상기 클립커팅부(130)는 클립프레임(300)에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 클립들을 동시에 1차 커팅하고, 1차 커팅 후 클립프레임(300)에 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치된 나머지 클립들을 동시에 커팅하도록 구성된 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  11. 제 10 항에 있어서,
    상기 클립커팅부(130)는,
    상기 클립프레임(300)의 상측에 배치되며, 표면에 상기 클립프레임(300)에 배치된 클립 형상에 상응하는 다수의 커팅홀(131a)들이 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치되어 관통 형성된 커팅다이(131)와;
    상기 커팅다이(131)의 하측에서 상기 클립프레임(300)에 배치된 각 클립들을 상기 커팅다이(131)의 커팅홀(131a) 내부 상방으로 밀어올림에 따라 클립들을 개별적으로 분리하는 펀치(134)를 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  12. 제 11 항에 있어서,
    상기 클립커팅부(130)에서 커팅된 클립들을 동시에 픽업하여 배열을 유지하면서 상기 클립배열조정부(150)로 이송하는 제1클립픽커(142)를 더 포함하되, 상기 제1클립픽커(142)는 승강 이동 및 수평 이동 가능하게 구성되는 장착판(142a)과, 상기 커팅다이(131)에 형성된 커팅홀(131a)의 배열과 동일하게 X축 및 Y축 방향으로 각각 하나 건너 하나씩 교호적으로 배치되어 커팅된 클립들을 동시에 픽업하는 제1개별픽업부재(142b)들을 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  13. 제 12 항에 있어서,
    상기 제1클립픽커(142)의 클립 픽업시, 상기 커팅다이(131)에 형성된 커팅홀(131a)과 제1클립픽커(142)의 개별픽업부재간 위치를 정확하게 맞추기 위하여, 상기 커팅다이(131)의 가장자리에는 가이드홀(131b)이 형성되고, 상기 클립커팅부(130)의 장착판(142a) 가장자리에는 상기 가이드홀(131b)에 삽입되어 안내되는 가이드포스트(142c)가 돌출 형성된 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  14. 제 9 항에 있어서,
    상기 클립배열조정부(150)에서 리드프레임(10) 상에 배치된 반도체 칩(20)들의 배열 피치에 상응하게 피치가 재배열된 클립들을 배열을 유지하면서 동시에 픽업하여 상기 클립부착부(160)로 이송하는 제2클립픽커(144)를 더 포함하되, 상기 제2클립픽커(144)는 승강 이동 및 수평 이동 가능하게 구성되는 장착판과, 상기 장착판에 장착되되 상기 리드프레임(10)에 배치된 반도체 칩(20)들의 배열 피치와 동일한 피치를 갖도록 배열되어 상기 클립배열조정부(150)에서 재배열된 전체 클립들을 동시에 픽업하는 제2개별픽업부재를 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  15. 제 9 항에 있어서,
    상기 클립프레임 로딩부(120)는,
    스트립 형태의 다수의 클립프레임(300)들이 다층 적재된 클립프레임 적재유닛(122)과;
    상기 클립프레임 적재유닛(122)에 적재된 클립프레임(300)을 1개씩 순차적으로 픽업하여 이송하는 클립프레임픽커(124)와;
    상기 클립프레임픽커(124)에 의해 픽업 이송된 클립프레임(300)을 상기 클립커팅부(130)로 수평 이송하는 클립프레임 이송유닛(126)을 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  16. 제 15 항에 있어서,
    상기 클립프레임 적재유닛(122)에는 클립의 표면 보호를 위하여 적층되는 각 클립프레임(300) 스트립 사이에 간지가 개재되는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  17. 제 9 항에 있어서,
    상기 클립프레임 로딩부(120)는 릴(reel) 타입으로 구성된 리드프레임(10)을 회전에 의해 연속적으로 공급하도록 구성된 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  18. 제 9 항에 있어서,
    상기 클립커팅부(130)에서 다수의 클립들이 커팅되고 남은 스크랩이 수거되는 클립스크랩배출부(137)를 더 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  19. 제 18 항에 있어서,
    상기 클립프레임(300)이 스트립 형태인 경우, 상기 클립스크랩배출부(137)는 클립커팅부(130)에서 클립들이 커팅되고 남은 스크랩을 수평 이송하는 클립스크랩이송레일과, 이송된 스크랩을 수거하는 스크랩통을 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  20. 제 18 항에 있어서,
    상기 클립프레임(300)이 릴 형태인 경우, 상기 클립스크랩배출부(137)는 클립커팅부(130)에서 클립들이 커팅되고 남은 스크랩을 감아 회수하는 스크랩회수휠을 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  21. 제 9 항에 있어서,
    상기 클립부착부(160)에 리드프레임(10)의 반도체 칩(20)들 상에 부착된 클립들을 카메라로 촬영하고, 촬영된 이미지의 클립 배치 패턴을 인식하여, 클립 부착 오류 여부를 판정하는 비젼검사부(170)를 더 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
  22. 제 21 항에 있어서,
    상기 비젼검사부(170)에서 클립 부착에 오류가 있는 것으로 판정된 리드프레임(10)을 전달받아 개별 클립을 재부착하는 재작업부(175)를 더 포함하는 것을 특징으로 하는 반도체 패키지 다중 클립 부착 장치.
KR1020160022002A 2016-02-24 2016-02-24 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치 KR101612730B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160022002A KR101612730B1 (ko) 2016-02-24 2016-02-24 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치
PCT/KR2016/009614 WO2017146326A1 (ko) 2016-02-24 2016-08-30 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치
MYPI2018001298A MY196834A (en) 2016-02-24 2016-08-30 Method for attaching clip for semiconductor package, and multi-clip attaching apparatus therefor
PH12018501522A PH12018501522A1 (en) 2016-02-24 2018-07-16 Method for attaching clip for semiconductor package, and multi-clip attaching apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160022002A KR101612730B1 (ko) 2016-02-24 2016-02-24 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치

Publications (1)

Publication Number Publication Date
KR101612730B1 true KR101612730B1 (ko) 2016-04-26

Family

ID=55919373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160022002A KR101612730B1 (ko) 2016-02-24 2016-02-24 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치

Country Status (4)

Country Link
KR (1) KR101612730B1 (ko)
MY (1) MY196834A (ko)
PH (1) PH12018501522A1 (ko)
WO (1) WO2017146326A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949334B1 (ko) 2018-03-27 2019-02-18 제엠제코(주) 반도체 패키지의 클립 본딩 장치 및 클립픽커
WO2019190044A1 (ko) * 2018-03-27 2019-10-03 제엠제코(주) 반도체 패키지의 클립 본딩 방법, 이를 위한 클립 본딩 장치 및 클립픽커
KR102098337B1 (ko) 2019-11-22 2020-04-07 제엠제코(주) 반도체 패키지의 다중 클립 본딩 장치
KR20200095755A (ko) 2019-02-01 2020-08-11 제엠제코(주) 클립 간격 조절 기능을 구비하는 클립픽커
KR102196378B1 (ko) 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비
KR20210084820A (ko) 2019-12-30 2021-07-08 제엠제코(주) 반도체 패키지의 다중 클립 본딩 장치
KR102654829B1 (ko) * 2023-05-08 2024-04-11 제엠제코(주) 클립 부착 장치 및 동 장치에 의해 클립이 부착된 반도체칩을 구비한 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215432B1 (ko) 2011-09-29 2012-12-26 김선기 전자파 차폐용 실드 캔 어셈블리 제조장치 및 방법
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
KR101544086B1 (ko) 2014-02-07 2015-08-12 제엠제코(주) 반도체 패키지의 클립 부착 방법, 및 이에 사용되는 다중 클립 부착 장비

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032236A (ja) * 1996-07-12 1998-02-03 Shinko Electric Co Ltd ピッチ可変ウェハ移載ハンド
KR100901395B1 (ko) * 2007-08-22 2009-06-05 세크론 주식회사 테스트 핸들러의 버퍼 트레이 피치를 조절하는 방법 및장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215432B1 (ko) 2011-09-29 2012-12-26 김선기 전자파 차폐용 실드 캔 어셈블리 제조장치 및 방법
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
KR101544086B1 (ko) 2014-02-07 2015-08-12 제엠제코(주) 반도체 패키지의 클립 부착 방법, 및 이에 사용되는 다중 클립 부착 장비

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949334B1 (ko) 2018-03-27 2019-02-18 제엠제코(주) 반도체 패키지의 클립 본딩 장치 및 클립픽커
WO2019190044A1 (ko) * 2018-03-27 2019-10-03 제엠제코(주) 반도체 패키지의 클립 본딩 방법, 이를 위한 클립 본딩 장치 및 클립픽커
KR20200095755A (ko) 2019-02-01 2020-08-11 제엠제코(주) 클립 간격 조절 기능을 구비하는 클립픽커
KR102098337B1 (ko) 2019-11-22 2020-04-07 제엠제코(주) 반도체 패키지의 다중 클립 본딩 장치
CN112838024A (zh) * 2019-11-22 2021-05-25 Jmj韩国株式会社 半导体封装多重夹片粘合装置及同装置制造的半导体封装
CN112838024B (zh) * 2019-11-22 2023-09-15 Jmj韩国株式会社 半导体封装多重夹片粘合装置及同装置制造的半导体封装
KR20210084820A (ko) 2019-12-30 2021-07-08 제엠제코(주) 반도체 패키지의 다중 클립 본딩 장치
KR102196378B1 (ko) 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비
KR102654829B1 (ko) * 2023-05-08 2024-04-11 제엠제코(주) 클립 부착 장치 및 동 장치에 의해 클립이 부착된 반도체칩을 구비한 반도체 패키지

Also Published As

Publication number Publication date
WO2017146326A1 (ko) 2017-08-31
PH12018501522A1 (en) 2019-03-18
MY196834A (en) 2023-05-03

Similar Documents

Publication Publication Date Title
KR101612730B1 (ko) 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치
KR101949334B1 (ko) 반도체 패키지의 클립 본딩 장치 및 클립픽커
CN102044404B (zh) 用于使经切分的半导体裸片与裸片贴胶带分离的系统
US20060013680A1 (en) Chip handling methods and apparatus
CN100370595C (zh) 制造半导体器件的方法
KR101544086B1 (ko) 반도체 패키지의 클립 부착 방법, 및 이에 사용되는 다중 클립 부착 장비
US20090120589A1 (en) Semiconductor die bonding apparatus having multiple bonding head units
CN112292756B (zh) 用于转移半导体器件的多轴移动
US7598729B2 (en) Semiconductor chip flipping assembly and apparatus for bonding semiconductor chip using the same
CN112020767B (zh) 用于转移半导体器件的可变节距多针头
KR101640773B1 (ko) 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
US20080148540A1 (en) Singulation metal mold and method for producing semiconductor device
JP2003243484A (ja) 電子部品供給装置および電子部品実装装置ならびに電子部品実装方法
CN107895703B (zh) 多用途非线性半导体封装体装配线
JPH02185046A (ja) 電子素子の自動処理装置
KR102098337B1 (ko) 반도체 패키지의 다중 클립 본딩 장치
US4868978A (en) Method and apparatus for equipping substrates with micropacks
US20050204554A1 (en) Method for processing electrical components, especially semiconductor chips, and device for carrying out the method
US6787374B2 (en) Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same
KR100276585B1 (ko) 캐리어 프레임에 테이프 비지에이 기판을 자동접착하는 방법
KR102654829B1 (ko) 클립 부착 장치 및 동 장치에 의해 클립이 부착된 반도체칩을 구비한 반도체 패키지
US11676934B2 (en) Clip bond semiconductor packages and assembly tools
US11817374B2 (en) Electronic device with exposed tie bar
JPWO2017030140A1 (ja) チップ型電子部品配置装置、チップ型電子部品配置システム、チップ型電子部品配置ステーション、アライメント部材、プリアライメント部材、ロッド、キャリア部材、チップ型電子部品、プリント基板
CN111863772B (zh) 定位方法、封装组件及封装结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant