JPH08139252A - 半導体装置の製造方法およびそれに用いるリードフレーム - Google Patents
半導体装置の製造方法およびそれに用いるリードフレームInfo
- Publication number
- JPH08139252A JPH08139252A JP27465494A JP27465494A JPH08139252A JP H08139252 A JPH08139252 A JP H08139252A JP 27465494 A JP27465494 A JP 27465494A JP 27465494 A JP27465494 A JP 27465494A JP H08139252 A JPH08139252 A JP H08139252A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- thin film
- manufacturing
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 難しい半導体製造技術を用いることなく、ア
ウターリード部の表面に半田外装処理を施す。 【構成】 ＱＦＰ構造を有する半導体装置におけるリー
ド３ａL のアウターリード部の片面にクラッドされた金
属薄膜２を半田ディップ処理等のようなリード外装処理
に先立って除去する工程を設けた。
ウターリード部の表面に半田外装処理を施す。 【構成】 ＱＦＰ構造を有する半導体装置におけるリー
ド３ａL のアウターリード部の片面にクラッドされた金
属薄膜２を半田ディップ処理等のようなリード外装処理
に先立って除去する工程を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
およびそれに用いるリードフレーム技術に関し、特に、
ＱＦＰ（Quad Flat Package)構造を有する半導体装置の
製造方法に適用して有効な技術に関するものである。
およびそれに用いるリードフレーム技術に関し、特に、
ＱＦＰ（Quad Flat Package)構造を有する半導体装置の
製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置を構成するリードフレームを
製造する際に、リードパターンをエッチング処理によっ
てパターニングし、リードパターンの先端（インナーリ
ード部）に、ボンディングワイヤとの接合性を良好にす
る等の観点から金属薄膜を蒸着法によって被着する技術
がある。
製造する際に、リードパターンをエッチング処理によっ
てパターニングし、リードパターンの先端（インナーリ
ード部）に、ボンディングワイヤとの接合性を良好にす
る等の観点から金属薄膜を蒸着法によって被着する技術
がある。
【０００３】しかし、この方法の場合は、エッチング技
術および蒸着技術が共に高価であるために、リードフレ
ームの価格が高くなってしまう問題がある。
術および蒸着技術が共に高価であるために、リードフレ
ームの価格が高くなってしまう問題がある。
【０００４】そこで、リードフレーム形成用の金属板に
金属薄膜をクラッドした後、その金属板をプレス等で打
ち抜き加工することによってリードパターンを形成する
方法がある。この場合、リードパターンのパターニング
および金属薄膜の被着処理を安価にできるので、リード
フレームの価格を低下させることが可能である。
金属薄膜をクラッドした後、その金属板をプレス等で打
ち抜き加工することによってリードパターンを形成する
方法がある。この場合、リードパターンのパターニング
および金属薄膜の被着処理を安価にできるので、リード
フレームの価格を低下させることが可能である。
【０００５】クラッドを用いたリードフレームについて
は、例えば日刊工業新聞社、１９８７年８月２０日発
行、「電子技術・臨時増刊号 エレクトロニクス新材料
のすべて Ｖｏｌ．２９ Ｎｏ．１１ ８月号」Ｐ７３
〜Ｐ７４に記載があり、スポットクラッド法やストライ
プクラッド法について記載がある。
は、例えば日刊工業新聞社、１９８７年８月２０日発
行、「電子技術・臨時増刊号 エレクトロニクス新材料
のすべて Ｖｏｌ．２９ Ｎｏ．１１ ８月号」Ｐ７３
〜Ｐ７４に記載があり、スポットクラッド法やストライ
プクラッド法について記載がある。
【０００６】このスポットクラッド法は、金属板におい
て単位フレームの形成領域に部分的に金属薄膜をクラッ
ドした後、その金属板をプレス等で打ち抜き加工するこ
とによりリードパターンを形成する方法である。
て単位フレームの形成領域に部分的に金属薄膜をクラッ
ドした後、その金属板をプレス等で打ち抜き加工するこ
とによりリードパターンを形成する方法である。
【０００７】しかし、この方法の場合は、金属薄膜の配
置位置の精度が高くないためにリードパターンと金属薄
膜との間に位置ずれが生じる場合がある。また、この方
法はニーズも少ないので価格的に高価となる。
置位置の精度が高くないためにリードパターンと金属薄
膜との間に位置ずれが生じる場合がある。また、この方
法はニーズも少ないので価格的に高価となる。
【０００８】一方、ストライプクラッド法は、金属板上
にその長手方向に延びる帯状の金属薄膜をクラッドした
後、その金属板をプレス等で打ち抜き加工することによ
りリードパターンを形成する方法であり、ＤＩＰ（Dual
Inline Package)用のリードフレームに用いられてい
る。この場合は、金属薄膜を帯状に配置するのでその配
置位置精度の問題が生じない。また、ＤＩＰ用のリード
フレームにおいて既に多用されているので価格的にも安
価である。
にその長手方向に延びる帯状の金属薄膜をクラッドした
後、その金属板をプレス等で打ち抜き加工することによ
りリードパターンを形成する方法であり、ＤＩＰ（Dual
Inline Package)用のリードフレームに用いられてい
る。この場合は、金属薄膜を帯状に配置するのでその配
置位置精度の問題が生じない。また、ＤＩＰ用のリード
フレームにおいて既に多用されているので価格的にも安
価である。
【０００９】
【発明が解決しようとする課題】ところが、上記したス
トライプクラッド技術においては、以下の問題があるこ
とを本発明者は見い出した。
トライプクラッド技術においては、以下の問題があるこ
とを本発明者は見い出した。
【００１０】すなわち、ＤＩＰ用のリードフレームの製
造時に用いているストライプクラッド法は、リードフレ
ームの長手方向に沿って帯状に金属薄膜をクラッドする
方法なので、この方法をそのままＱＦＰ用のリードフレ
ームに用いると、リードフレームの長手方向に沿って延
在するリードの主面側の全面に金属薄膜が被覆されてし
まうことになり、そのリードのアウターリード部分にも
金属薄膜が被覆されることになる結果、アウターリード
部の外装処理に際して、アウターリード部に被覆された
金属薄膜に起因してアウターリード部の表面を半田等に
よって被覆することができないという問題があった。
造時に用いているストライプクラッド法は、リードフレ
ームの長手方向に沿って帯状に金属薄膜をクラッドする
方法なので、この方法をそのままＱＦＰ用のリードフレ
ームに用いると、リードフレームの長手方向に沿って延
在するリードの主面側の全面に金属薄膜が被覆されてし
まうことになり、そのリードのアウターリード部分にも
金属薄膜が被覆されることになる結果、アウターリード
部の外装処理に際して、アウターリード部に被覆された
金属薄膜に起因してアウターリード部の表面を半田等に
よって被覆することができないという問題があった。
【００１１】本発明の目的は、難しい半導体製造技術を
用いることなく、半導体装置のアウターリード部の表面
に良好に半田外装処理を施すことのできる技術を提供す
ることにある。
用いることなく、半導体装置のアウターリード部の表面
に良好に半田外装処理を施すことのできる技術を提供す
ることにある。
【００１２】本発明の他の目的は、半導体装置を高価に
することなく、半導体装置のアウターリード部の表面に
良好に半田外装処理を施すことのできる技術を提供する
ことにある。
することなく、半導体装置のアウターリード部の表面に
良好に半田外装処理を施すことのできる技術を提供する
ことにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明の半導体装置の製造方法
は、リードフレーム形成用の金属板の少なくとも主面上
にその長手方向に沿って帯状に延在するように、また
は、前記金属板の少なくとも主面上の全面に所定の導体
薄膜を圧着する工程と、前記金属板に、４方向に延在す
る複数のリードのパターンを備えてなる複数の単位フレ
ームを形成する単位フレーム形成工程と、前記単位フレ
ームをパッケージに組み込む工程と、前記パッケージの
外周から突出する前記リードに被覆された前記所定の導
体薄膜を除去する工程と、前記所定の導体薄膜を除去し
た後の前記リードの表面に半田を被覆する工程とを有す
るものである。
は、リードフレーム形成用の金属板の少なくとも主面上
にその長手方向に沿って帯状に延在するように、また
は、前記金属板の少なくとも主面上の全面に所定の導体
薄膜を圧着する工程と、前記金属板に、４方向に延在す
る複数のリードのパターンを備えてなる複数の単位フレ
ームを形成する単位フレーム形成工程と、前記単位フレ
ームをパッケージに組み込む工程と、前記パッケージの
外周から突出する前記リードに被覆された前記所定の導
体薄膜を除去する工程と、前記所定の導体薄膜を除去し
た後の前記リードの表面に半田を被覆する工程とを有す
るものである。
【００１６】また、本発明の半導体装置の製造方法は、
前記単位フレーム形成工程において、前記複数のリード
のパターンを、打ち抜き加工処理によって形成するもの
である。
前記単位フレーム形成工程において、前記複数のリード
のパターンを、打ち抜き加工処理によって形成するもの
である。
【００１７】
【作用】上記した本発明の半導体装置の製造方法によれ
ば、リードフレームの製造工程においてリードフレーム
形成用の金属板上に導体薄膜を被覆する際に、蒸着法等
のような高度で難しい方法を用いないで、簡単で安価な
圧着法を用い、一部のアウターリード部が導体薄膜によ
り被覆されたとしても、その導体薄膜をアウターリード
部の半田外装処理に先立って除去することにより、半導
体装置のアウターリード部の表面に良好に半田外装処理
を施すことが可能となる。
ば、リードフレームの製造工程においてリードフレーム
形成用の金属板上に導体薄膜を被覆する際に、蒸着法等
のような高度で難しい方法を用いないで、簡単で安価な
圧着法を用い、一部のアウターリード部が導体薄膜によ
り被覆されたとしても、その導体薄膜をアウターリード
部の半田外装処理に先立って除去することにより、半導
体装置のアウターリード部の表面に良好に半田外装処理
を施すことが可能となる。
【００１８】また、上記した本発明の半導体装置の製造
方法によれば、リードフレームの製造工程においてリー
ドフレーム形成用の金属板上にリードパターンを形成す
る際に、エッチング等のような高度で難しい方法を用い
ないで、簡単で安価な打ち抜き加工法を用いることによ
り、リードフレームをさらに簡単に、かつ、さらに安価
に製造することが可能となる。
方法によれば、リードフレームの製造工程においてリー
ドフレーム形成用の金属板上にリードパターンを形成す
る際に、エッチング等のような高度で難しい方法を用い
ないで、簡単で安価な打ち抜き加工法を用いることによ
り、リードフレームをさらに簡単に、かつ、さらに安価
に製造することが可能となる。
【００１９】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００２０】図１は本発明の一実施例である半導体装置
構成用のリードフレームを形成するための金属板の要部
平面図、図２はリードフレームの要部平面図、図３は図
２のリードフレームにおける単位フレームの平面図、図
４は図３の単位フレームにおけるＩＶーＩＶ線の断面
図、図５は図３の単位フレームにおけるＶーＶ線の断面
図、図６〜図９は本発明の一実施例である半導体装置の
製造工程中における一部破断側面図である。
構成用のリードフレームを形成するための金属板の要部
平面図、図２はリードフレームの要部平面図、図３は図
２のリードフレームにおける単位フレームの平面図、図
４は図３の単位フレームにおけるＩＶーＩＶ線の断面
図、図５は図３の単位フレームにおけるＶーＶ線の断面
図、図６〜図９は本発明の一実施例である半導体装置の
製造工程中における一部破断側面図である。
【００２１】本実施例の半導体装置を構成するリードフ
レームの製造方法を図１〜図５によって説明する。な
お、本実施例においては、例えばＱＦＰ（Quad Flat Pa
ckage)用のリードフレームの製造方法について説明す
る。
レームの製造方法を図１〜図５によって説明する。な
お、本実施例においては、例えばＱＦＰ（Quad Flat Pa
ckage)用のリードフレームの製造方法について説明す
る。
【００２２】図１は本実施例のリードフレームを形成す
るための金属板１の一部を示している。金属板１は、例
えば平面帯状に形成された４２アロイ等からなり、その
片面中央には、例えばアルミニウム（Ａｌ）からなる金
属薄膜２が金属板１の長手方向に沿って帯状に圧着され
ている。この金属薄膜２は、比較的安価な圧着法等によ
って金属板１に接合されている。
るための金属板１の一部を示している。金属板１は、例
えば平面帯状に形成された４２アロイ等からなり、その
片面中央には、例えばアルミニウム（Ａｌ）からなる金
属薄膜２が金属板１の長手方向に沿って帯状に圧着され
ている。この金属薄膜２は、比較的安価な圧着法等によ
って金属板１に接合されている。
【００２３】まず、このような金属板１に対して、比較
的安価な打ち抜きせん断加工処理を施すことにより、図
２に示すようなリードフレーム３を形成する。リードフ
レーム３には、複数の単位フレーム３ａが長手方向に沿
って繰り返し設けられている。
的安価な打ち抜きせん断加工処理を施すことにより、図
２に示すようなリードフレーム３を形成する。リードフ
レーム３には、複数の単位フレーム３ａが長手方向に沿
って繰り返し設けられている。
【００２４】単位フレーム３ａには、１個の半導体装置
に用いるのに必要な基本的なパターンに形成されてお
り、中央の四角形状の開口部４の四辺からリードフレー
ム３の幅方向および長手方向に延在する複数のリードパ
ターン３ａL が形成されている。なお、各々の単位フレ
ーム３ａのパターン形状は同一である。
に用いるのに必要な基本的なパターンに形成されてお
り、中央の四角形状の開口部４の四辺からリードフレー
ム３の幅方向および長手方向に延在する複数のリードパ
ターン３ａL が形成されている。なお、各々の単位フレ
ーム３ａのパターン形状は同一である。
【００２５】１個の単位フレーム３ａを切り出した図を
図３に示す。また、その長手方向の断面図を図４に示
し、その幅方向の断面図を図５に示す。
図３に示す。また、その長手方向の断面図を図４に示
し、その幅方向の断面図を図５に示す。
【００２６】この段階において、リードパターン３ａL
のうち、リードフレーム３の幅方向に延在するリードパ
ターン３ａL においては、そのインナーリード部の主面
のみに金属薄膜２が被覆されている。すなわち、この方
向に延びるリードパターン３ａL においては、パッケー
ジから露出する部分（アウターリード部）に金属薄膜２
が被覆されないようになっている。
のうち、リードフレーム３の幅方向に延在するリードパ
ターン３ａL においては、そのインナーリード部の主面
のみに金属薄膜２が被覆されている。すなわち、この方
向に延びるリードパターン３ａL においては、パッケー
ジから露出する部分（アウターリード部）に金属薄膜２
が被覆されないようになっている。
【００２７】これに対して、リードフレーム１の長手方
向に延在するリードパターン３ａLは、その主面の全面
が金属薄膜２によって被覆されている。すなわち、この
方向に延びるリードパターン３ａL においては、アウタ
ーリード部にも金属薄膜２が被覆されるようになってい
る。
向に延在するリードパターン３ａLは、その主面の全面
が金属薄膜２によって被覆されている。すなわち、この
方向に延びるリードパターン３ａL においては、アウタ
ーリード部にも金属薄膜２が被覆されるようになってい
る。
【００２８】次に、このリードフレーム３を用いた半導
体装置の製造方法を図６〜図８によって説明する。な
お、本実施例においては、例えばセラミックパッケージ
構造を有する半導体装置の製造方法について説明する。
体装置の製造方法を図６〜図８によって説明する。な
お、本実施例においては、例えばセラミックパッケージ
構造を有する半導体装置の製造方法について説明する。
【００２９】まず、図６に示すように、上記した単位フ
レーム３ａを、例えばアルミナ（Ａｌ2 Ｏ3 ）のような
セラミックからなるパッケージ基板５の外周に配置しガ
ラス等によってパッケージ基板５と接着する。なお、こ
の際、リードパターン３ａLにおける金属薄膜２の被覆
面が上を向くように配置する。
レーム３ａを、例えばアルミナ（Ａｌ2 Ｏ3 ）のような
セラミックからなるパッケージ基板５の外周に配置しガ
ラス等によってパッケージ基板５と接着する。なお、こ
の際、リードパターン３ａLにおける金属薄膜２の被覆
面が上を向くように配置する。
【００３０】続いて、パッケージ基板５の中央のチップ
実装領域６上に半導体チップ７を実装する。この半導体
チップ７は、例えばシリコン（Ｓｉ）単結晶からなり、
その主面を上に向けた状態でチップ実装領域６上に実装
されている。
実装領域６上に半導体チップ７を実装する。この半導体
チップ７は、例えばシリコン（Ｓｉ）単結晶からなり、
その主面を上に向けた状態でチップ実装領域６上に実装
されている。
【００３１】なお、半導体チップ７は、銀（Ａｇ）入り
エポキシ樹脂等によってチップ実装領域６と接合されて
いる。また、半導体チップ７の主面には、例えばＥＰＲ
ＯＭ（Erasable Programmable Read Only Memory）回路
等のような半導体メモリ回路が形成されている。
エポキシ樹脂等によってチップ実装領域６と接合されて
いる。また、半導体チップ７の主面には、例えばＥＰＲ
ＯＭ（Erasable Programmable Read Only Memory）回路
等のような半導体メモリ回路が形成されている。
【００３２】その後、半導体チップ７のボンディングパ
ッド（図示せず）と、リードパターン３ａL のインナー
リード部とをアルミニウム（Ａｌ）等からなるボンディ
ングワイヤ８によって接合する。この際、インナーリー
ド部の上面には、金属薄膜２が被覆されているので、ボ
ンディングワイヤ８とインナーリード部とを良好に接続
することが可能となっている。
ッド（図示せず）と、リードパターン３ａL のインナー
リード部とをアルミニウム（Ａｌ）等からなるボンディ
ングワイヤ８によって接合する。この際、インナーリー
ド部の上面には、金属薄膜２が被覆されているので、ボ
ンディングワイヤ８とインナーリード部とを良好に接続
することが可能となっている。
【００３３】次いで、図７に示すように、例えばＡｌ2
Ｏ3 のようなセラミックからなるキャップ９の脚部の下
面をパッケージ基板５の外周面に対向させ、その脚部下
面とパケージ基板５の外周面とをその間にリードパター
ン３ａL を挟み込んだ状態でガラス等からなる接着層１
０により接合することにより、半導体チップ７を気密封
止する。
Ｏ3 のようなセラミックからなるキャップ９の脚部の下
面をパッケージ基板５の外周面に対向させ、その脚部下
面とパケージ基板５の外周面とをその間にリードパター
ン３ａL を挟み込んだ状態でガラス等からなる接着層１
０により接合することにより、半導体チップ７を気密封
止する。
【００３４】続いて、リードパターン３ａL のアウター
リード部を、例えばＪ字状に成形する。この段階では、
一方向に延在するアウターリード部の表面には金属薄膜
２が被覆されている。
リード部を、例えばＪ字状に成形する。この段階では、
一方向に延在するアウターリード部の表面には金属薄膜
２が被覆されている。
【００３５】その後、本実施例においては、リードパタ
ーン３ａL のアウターリード部に被着された金属薄膜２
をＡｌ除去剤等によって除去する。この処理後の半導体
装置を図８に示す。このような処理を行う理由は、リー
ドパターン３ａL のアウターリード部に金属薄膜２が被
覆されていると、鉛（Ｐｂ）−錫（Ｓｎ）等からなる半
田をアウターリード部の表面に良好に被覆することがで
きないからである。
ーン３ａL のアウターリード部に被着された金属薄膜２
をＡｌ除去剤等によって除去する。この処理後の半導体
装置を図８に示す。このような処理を行う理由は、リー
ドパターン３ａL のアウターリード部に金属薄膜２が被
覆されていると、鉛（Ｐｂ）−錫（Ｓｎ）等からなる半
田をアウターリード部の表面に良好に被覆することがで
きないからである。
【００３６】最後に、半導体装置のリードパターン３ａ
L に対して半田ディップ処理を施すことにより、図９に
示すように、そのアウターリード部の表面に、例えばＰ
ｂ−Ｓｎ等のような半田等からなる金属膜１１を被覆す
る。その後、半導体装置に対して電気的な検査および外
観検査等を経てＱＦＰ−Ｇ（Glass)構造を有する半導体
装置を製造する。
L に対して半田ディップ処理を施すことにより、図９に
示すように、そのアウターリード部の表面に、例えばＰ
ｂ−Ｓｎ等のような半田等からなる金属膜１１を被覆す
る。その後、半導体装置に対して電気的な検査および外
観検査等を経てＱＦＰ−Ｇ（Glass)構造を有する半導体
装置を製造する。
【００３７】このように、本実施例によれば、以下の効
果を得ることが可能となる。
果を得ることが可能となる。
【００３８】(1).ＱＦＰ構造を有する半導体装置の製造
に際して、そのアウターリード部の表面に半田等の金属
膜を被覆するための半田ディップ処理等に先立って、そ
のアウターリード部に被覆された金属薄膜２を除去する
ことにより、そのリードフレーム形成母体として、比較
的大量生産が可能な帯状の金属薄膜２の圧着された金属
板１を用いることが可能となる。
に際して、そのアウターリード部の表面に半田等の金属
膜を被覆するための半田ディップ処理等に先立って、そ
のアウターリード部に被覆された金属薄膜２を除去する
ことにより、そのリードフレーム形成母体として、比較
的大量生産が可能な帯状の金属薄膜２の圧着された金属
板１を用いることが可能となる。
【００３９】(2).帯状の金属薄膜２が被着された金属板
１の場合、金属薄膜２を金属板１に圧着法によって接合
し、かつ、リードフレーム３の形成に際してリードパタ
ーン３ａL を打ち抜き加工によって形成することが可能
となる。
１の場合、金属薄膜２を金属板１に圧着法によって接合
し、かつ、リードフレーム３の形成に際してリードパタ
ーン３ａL を打ち抜き加工によって形成することが可能
となる。
【００４０】(3).上記(1),(2) により、ＱＦＰ構造を有
する半導体装置用のリードフレーム３の製造を簡単化す
ることができ、その半導体装置の製造を簡単化すること
が可能となる。
する半導体装置用のリードフレーム３の製造を簡単化す
ることができ、その半導体装置の製造を簡単化すること
が可能となる。
【００４１】(4).上記(1) 〜(3) により、難しい半導体
製造方法を用いることなく、半導体装置のアウターリー
ド部に良好に半田外装処理を施すことが可能となる。
製造方法を用いることなく、半導体装置のアウターリー
ド部に良好に半田外装処理を施すことが可能となる。
【００４２】(5).上記(1) 〜(4) により、金属薄膜２を
高価な蒸着法によって形成し、かつ、リードパターン３
ａL を高価なエッチング法によってパターニングする技
術に比べて、そのリードフレーム３の製造コストを低下
させることができ、そのリードフレーム３を安価にする
ことができるので、ＱＦＰ構造を有する半導体装置のコ
ストを低下させることが可能となる。
高価な蒸着法によって形成し、かつ、リードパターン３
ａL を高価なエッチング法によってパターニングする技
術に比べて、そのリードフレーム３の製造コストを低下
させることができ、そのリードフレーム３を安価にする
ことができるので、ＱＦＰ構造を有する半導体装置のコ
ストを低下させることが可能となる。
【００４３】(6).上記(5) により、半導体装置を高価に
することなく、半導体装置のアウターリード部に良好に
半田外装処理を施すことが可能となる。
することなく、半導体装置のアウターリード部に良好に
半田外装処理を施すことが可能となる。
【００４４】(7).帯状の金属薄膜２を圧着する金属板１
の場合、金属薄膜２の位置合わせが簡単にできるので、
金属薄膜２とリード３ａL のインナーリード部との位置
ずれを防止することが可能となる。
の場合、金属薄膜２の位置合わせが簡単にできるので、
金属薄膜２とリード３ａL のインナーリード部との位置
ずれを防止することが可能となる。
【００４５】(8).上記(4),(6),(7) により、半導体装置
の信頼性および歩留りを向上させることが可能となる。
の信頼性および歩留りを向上させることが可能となる。
【００４６】(9).上記(1) 〜(5) により、樹脂モールド
パッケージに比べて高価となってしまうセラミックパッ
ケージ構造を有する半導体装置のコストを低下させるこ
とが可能となる。
パッケージに比べて高価となってしまうセラミックパッ
ケージ構造を有する半導体装置のコストを低下させるこ
とが可能となる。
【００４７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４８】例えば前記実施例においては、金属薄膜を
帯状に形成した場合について説明したが、これに限定さ
れるものではなく、例えば金属薄膜を金属板の片面の全
面に被覆しても良い。この場合は、半導体装置の製造工
程において、パッケージの四辺から突出する全てのアウ
ターリード部の片面に金属薄膜が被覆されるようになる
が、この場合も半田ディップ処理等に先立って金属薄膜
を除去することにより、そのアウターリード部に半田等
のような所定の金属膜を被覆することができる。
帯状に形成した場合について説明したが、これに限定さ
れるものではなく、例えば金属薄膜を金属板の片面の全
面に被覆しても良い。この場合は、半導体装置の製造工
程において、パッケージの四辺から突出する全てのアウ
ターリード部の片面に金属薄膜が被覆されるようになる
が、この場合も半田ディップ処理等に先立って金属薄膜
を除去することにより、そのアウターリード部に半田等
のような所定の金属膜を被覆することができる。
【００４９】また、前記実施例においては、リードフレ
ームを４２アロイとした場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
鉄（Ｆｅ）、銅（Ｃｕ）、コバルトニッケル（ＣｏＮ
ｉ）合金等でも良い。
ームを４２アロイとした場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
鉄（Ｆｅ）、銅（Ｃｕ）、コバルトニッケル（ＣｏＮ
ｉ）合金等でも良い。
【００５０】また、前記実施例においては、リードパタ
ーンのアウタリード部の形状をＪ字状とした場合につい
て説明したが、これに限定されるものではなく種々変更
可能であり、例えばガルウィング状やバット状にしても
良い。
ーンのアウタリード部の形状をＪ字状とした場合につい
て説明したが、これに限定されるものではなく種々変更
可能であり、例えばガルウィング状やバット状にしても
良い。
【００５１】また、前記実施例においては、アウターリ
ード部の表面に金属膜を被覆する方法として半田ディッ
プ法を用いた場合について説明したが、これに限定され
るものではなく種々変更可能であり、例えばメッキ法を
用いても良い。
ード部の表面に金属膜を被覆する方法として半田ディッ
プ法を用いた場合について説明したが、これに限定され
るものではなく種々変更可能であり、例えばメッキ法を
用いても良い。
【００５２】また、前記実施例においては、本発明を半
導体チップにＥＰＲＯＭ回路が形成された半導体装置に
適用した場合について説明したが、これに限定されるも
のではなく種々適用可能であり、半導体チップにＤＲＡ
Ｍ（Dynamic RAM)やＳＲＡＭ（Static RAM）等のようは
他の半導体メモリ回路または論理回路が形成された半導
体装置にも適用可能である。
導体チップにＥＰＲＯＭ回路が形成された半導体装置に
適用した場合について説明したが、これに限定されるも
のではなく種々適用可能であり、半導体チップにＤＲＡ
Ｍ（Dynamic RAM)やＳＲＡＭ（Static RAM）等のようは
他の半導体メモリ回路または論理回路が形成された半導
体装置にも適用可能である。
【００５３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるセラミ
ックパッケージ構造を有する半導体装置に適用した場合
について説明したが、これに限定されず種々適用可能で
あり、例えば樹脂モールドパッケージ構造を有する半導
体装置等のような他の半導体装置に適用することも可能
である。
なされた発明をその背景となった利用分野であるセラミ
ックパッケージ構造を有する半導体装置に適用した場合
について説明したが、これに限定されず種々適用可能で
あり、例えば樹脂モールドパッケージ構造を有する半導
体装置等のような他の半導体装置に適用することも可能
である。
【００５４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５５】(1).本発明の半導体装置の製造方法によれ
ば、リードフレームの製造工程においてリードフレーム
形成用の金属板上に導体薄膜を被覆する際に、蒸着法等
のような高度で難しい方法を用いないで、簡単で安価な
圧着法を用い、一部のアウターリード部が導体薄膜によ
り被覆されたとしても、その導体薄膜をアウターリード
部の半田外装処理に先立って除去することにより、半導
体装置のアウターリード部の表面に良好に半田外装処理
を施すことが可能となる。
ば、リードフレームの製造工程においてリードフレーム
形成用の金属板上に導体薄膜を被覆する際に、蒸着法等
のような高度で難しい方法を用いないで、簡単で安価な
圧着法を用い、一部のアウターリード部が導体薄膜によ
り被覆されたとしても、その導体薄膜をアウターリード
部の半田外装処理に先立って除去することにより、半導
体装置のアウターリード部の表面に良好に半田外装処理
を施すことが可能となる。
【００５６】すなわち、難しい半導体製造技術を用いる
ことなく、半導体装置のアウターリード部の表面に良好
に半田外装処理を施すことが可能となる。また、半導体
装置を高価にすることなく、半導体装置のアウターリー
ド部の表面に良好に半田外装処理を施すことが可能とな
る。
ことなく、半導体装置のアウターリード部の表面に良好
に半田外装処理を施すことが可能となる。また、半導体
装置を高価にすることなく、半導体装置のアウターリー
ド部の表面に良好に半田外装処理を施すことが可能とな
る。
【００５７】(2).上記した本発明の半導体装置の製造方
法によれば、リードフレームの製造工程においてリード
フレーム形成用の金属板上にリードパターンを形成する
際に、エッチング等のような高度で難しい方法を用いな
いで、簡単で安価な打ち抜き加工法を用いることによ
り、リードフレームをさらに簡単に、かつ、さらに安価
に製造することが可能となる。したがって、半導体装置
をさらに簡単に、かつ、安価に製造することが可能とな
る。
法によれば、リードフレームの製造工程においてリード
フレーム形成用の金属板上にリードパターンを形成する
際に、エッチング等のような高度で難しい方法を用いな
いで、簡単で安価な打ち抜き加工法を用いることによ
り、リードフレームをさらに簡単に、かつ、さらに安価
に製造することが可能となる。したがって、半導体装置
をさらに簡単に、かつ、安価に製造することが可能とな
る。
【図１】本発明の一実施例である半導体装置構成用のリ
ードフレームを形成するための金属板の要部平面図であ
る。
ードフレームを形成するための金属板の要部平面図であ
る。
【図２】リードフレームの要部平面図である。
【図３】図２のリードフレームにおける単位フレームの
平面図である。
平面図である。
【図４】図３の単位フレームにおけるＩＶーＩＶ線の断
面図である。
面図である。
【図５】図３の単位フレームにおけるＶーＶ線の断面図
である。
である。
【図６】本発明の一実施例である半導体装置の製造工程
中における一部破断側面図である。
中における一部破断側面図である。
【図７】本発明の一実施例である半導体装置の図６に続
く製造工程中における一部破断側面図である。
く製造工程中における一部破断側面図である。
【図８】本発明の一実施例である半導体装置の図７に続
く製造工程中における一部破断側面図である。
く製造工程中における一部破断側面図である。
【図９】本発明の一実施例である半導体装置の図８に続
く製造工程中における一部破断側面図である。
く製造工程中における一部破断側面図である。
１ 金属板 ２ 金属薄膜（導体薄膜） ３ リードフレーム ３ａ 単位フレーム ３ａL リードパターン ４ 開口部 ５ パッケージ基板 ６ チップ実装領域 ７ 半導体チップ ８ ボンディングワイヤ ９ キャップ １０ 接着層 １１ 金属膜
Claims (5)
- 【請求項１】 リードフレーム形成用の金属板の少なく
とも主面上にその長手方向に沿って帯状に延在するよう
に、または、前記金属板の少なくとも主面上の全面に所
定の導体薄膜を圧着する工程と、前記金属板に、４方向
に延在する複数のリードのパターンを備えてなる複数の
単位フレームを形成する単位フレーム形成工程と、前記
単位フレームをパッケージに組み込む工程と、前記パッ
ケージの外周から突出する前記リードに被覆された前記
所定の導体薄膜を除去する工程と、前記所定の導体薄膜
を除去した後の前記リードの表面に半田を被覆する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記単位フレーム形成工程において、前記複数
のリードのパターンを打ち抜き加工処理によって形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または２記載の半導体装置の製
造方法において、前記パッケージから突出するリードを
ガルウィング状、Ｊ字状またはバット状に成形する工程
を有することを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１、２または３記載の半導体装置
の製造方法において、前記リードフレームが４２合金、
鉄、銅またはコバルト・ニッケル合金からなり、前記導
体膜がアルミニウムからなることを特徴とする半導体装
置の製造方法。 - 【請求項５】 請求項１〜４のいずれか一項に記載の半
導体装置の製造方法に用いられるリードフレームにおい
て、４方向に延在する複数のリードのパターンを備えて
なる複数の単位フレームが形成されたフレーム本体の少
なくとも主面上に、その長手方向に沿って帯状に延在す
るように、または、前記フレーム本体の少なくとも主面
上の全面に、所定の導体薄膜が被覆されてなることを特
徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27465494A JPH08139252A (ja) | 1994-11-09 | 1994-11-09 | 半導体装置の製造方法およびそれに用いるリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27465494A JPH08139252A (ja) | 1994-11-09 | 1994-11-09 | 半導体装置の製造方法およびそれに用いるリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139252A true JPH08139252A (ja) | 1996-05-31 |
Family
ID=17544708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27465494A Pending JPH08139252A (ja) | 1994-11-09 | 1994-11-09 | 半導体装置の製造方法およびそれに用いるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139252A (ja) |
-
1994
- 1994-11-09 JP JP27465494A patent/JPH08139252A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025650A (en) | Semiconductor device including a frame terminal | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| JPH0394431A (ja) | 半導体装置およびその製造方法 | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| US5406119A (en) | Lead frame | |
| JPH08139252A (ja) | 半導体装置の製造方法およびそれに用いるリードフレーム | |
| JPH02106059A (ja) | リードフレームの製造方法 | |
| JPH03185754A (ja) | 半導体装置 | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| KR100192845B1 (ko) | 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPH10178044A (ja) | 半導体装置およびその製造方法 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPH02224362A (ja) | 半導体装置の製造方法 | |
| JPS60103654A (ja) | 半導体装置の製法 | |
| JPH0468542A (ja) | 半導体装置 |