JPH0468542A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0468542A
JPH0468542A JP2181815A JP18181590A JPH0468542A JP H0468542 A JPH0468542 A JP H0468542A JP 2181815 A JP2181815 A JP 2181815A JP 18181590 A JP18181590 A JP 18181590A JP H0468542 A JPH0468542 A JP H0468542A
Authority
JP
Japan
Prior art keywords
chip
terminal
stage
base material
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2181815A
Other languages
English (en)
Inventor
Mitsuru Sato
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2181815A priority Critical patent/JPH0468542A/ja
Publication of JPH0468542A publication Critical patent/JPH0468542A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 特に引き出されるリードの本数の多いプラスチックパッ
ケージの半導体装置に関し、 チップと内部リードの間に位置するように、リードフレ
ームのステージに固着されるターミナルの固着強度を高
めることを目的とし、 チップと、リードフレームと、ターミナルを有し、前記
チップは、周縁部に複数個のパッドを有するものであり
、前記リードフレームは、中央部にチップがマウントさ
れるステージと、周辺部にステージに向かって突設され
た内部リードを有するものであり、前記ターミナルはパ
ッドと内部リードの間のワイヤボンディングの中継ぎを
するものであって、絶縁性の基材の、上面に複数本の中
継導体と、下面に金属層を有するものであり、前記ター
ミナルは、金属層がステージの周辺部にろう接されるも
のであるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置に係わり、特に導出されるリード
の本数の多いチップとリードとの間に、リードフレーム
のステージに対する固着強度が改良されたターミナルを
配設してなる半導体装置に関する。
近年、半導体装置は機能を高度化したり高速化したり、
あるいは生産性の向上を図るために、半導体素子（チッ
プ）をできるだけ小さくして高密度化する方向にあり、
従って、小さなチップからますます多数のリードを導出
する傾向にある。
また、実装密度を高めて機器を小型化するために、チッ
プがパッケージされてなる半導体装置自体もますます小
型、薄型にする方向にある。
こうした状況から、チップから導出される多数のリード
を、如何に効率よくしかも信頼性よくリードフレームに
ワイヤボンディングしてパッケージから引き出すかが重
要な課題となっている。
〔従来の技術〕
半導体装置は、チップの保護、プリント板などへの搭載
、取り扱いの容易さなどの必要性から、一般にパッケー
ジがなされる。
このパッケージには、パッケージから導出されるリード
の本数やプリント板などにどの様に実装されて用いられ
るかといったことから、いろいろな種類のパッケージが
ある。
チップから導出されるリードの本数が多い場合には、Ｔ
ＡＢ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　　Ｂｏｎｄｉ
ｎｇ）技術が注目されている。このＴＡＢ技術は数百本
のリードを一括して接続できる特長があり、ポンティン
グによってチップを保護すれば、例えばＩＣカードなど
に見られるチップの厚さに近い薄型のパッケージを簡便
な工程で得ることができる。
しかし、高い機能をもったチップを完全に保護したり冷
却したりしようとすると、外部リードと接続するための
特別仕様の基板が必要であり、封止の方法も例えばキャ
ンパッケージやセラミックパッケージがなされるので、
一般に高価なパ・ッケージとなる。
それに対して、樹脂封止によって得られるいわゆるプラ
スチックパッケージは、リードフレームと呼ばれる枠状
金属端子にチップをマウントしてワイヤボンディングし
、そのま−モールド成形して得られる。このパッケージ
は、リードの本数が多くなるとワイヤボンディングの工
程に長い時間を要する欠点があるが、樹脂封止の生産性
もよく、仕上がった半導体装置の取り扱いも容易で安価
なパッケージである。
プラスチックパッケージは、当初リード数の比較的少な
いＤ　Ｉ　Ｐ　（Ｄｕａｌ　　Ｉ　ｎ−１ｉｎｅ　　Ｐ
ａｃｋａｇｅ）などに適用されていた。しかし、最近パ
ッケージ技術が進展し、２辺からリードが引き出される
ＳＯＰ　（Ｓｍａｌｌ　　０ｕｔｌｉｎｅ　　Ｐ　）や
４辺から引き出されるＱＦＰ　（Ｑｕａｄ　Ｆｌａｔ　
Ｐ）と呼ばれる小型、薄型のパッケージが出現し、しか
もリードの本数も、数十本から数百本のパッケージにも
適用されるようになってきている。
第３図はＱＦＰの一例の一部切欠き斜視図、第４図は第
３図の要部の拡大斜視図である。
図中、１はチップ、２はリードフレーム、３はターミナ
ル、４はワイヤである。
チップ１は半導体素子で、４つの周縁のそれぞれからリ
ードが取り出せるように、数十〜数百個のパッド１１が
数十〜百μｍ程度のピッチで設けられている。
リードフレーム２は、Ｆｅ−Ｎｉ合金などの帯条をプレ
ス加工したリエンチングしたりして作られた枠状端子で
ある。中央部にチップ１がマウントされるステージ２１
が設けられており、そのステージ２１の近傍の各辺に向
かって、ＳＯＰの場合には対向する２方から、ＱＦＰの
場合には４方から内部リード２２（インナリード）が突
き出ている。
この内部リード２２に連なった外側は外部リード２３（
アウタリード）になっており、この外部り一部２３が櫛
歯状に連設された構成になっている。
内部リード２２は例えば２００μｍ程度の狭いピッチに
なっている。それに対して、外部リード２３の方は、実
装されるプリント板などの導体パターンピッチに対応さ
せて、狭い場合には０．５ｍｍといったピッチになって
いる。それで、内部リード２２から外部リード２３に向
かって放射状に拡開した構成になっている。
チップ１のパッド１１と内部リード２２との間は、Ａｕ
線などのワイヤ４によってワイヤボンディングがなされ
て接続される。
ところが、内部リード２２のピッチを狭くするのには限
界があるために、パッド１１の数が増えて導出されるリ
ードの本数が増えてくると、チップｌと内部リード２２
との距離を次第に離していかざるを得なくなる。その結
果、パッド１１と内部リード２２の間のワイヤボンディ
ングに要するワイヤ４の長さもそれに見合って長くなっ
てしまう。
そして、樹脂封止の際などにワイヤ４が変形してしまう
ために、隣接するワイヤ４同士が接触して短絡したり、
あるいは折損したりすることが間々起こる。そこで、そ
れを防ぐために、チップ１と内部リード２２の間にワイ
ヤ４の中継ぎを行うターミナル３が設けられる。
ターミナル３は、例えばチップ１の周りを取り囲む方形
の枠状になっており、ポリイミドフィルムなどの絶縁性
の基材３１の上に中継導体３２が設けられた構成になっ
ている。そして、チップ１がマウントされたリードフレ
ーム２のステージ２１の周辺部に固着されている。
中継導体３２は、チップ１の周縁部に設けられているパ
ッド１１に対応して設けられる。すなわち、こ＼で示し
たＱＦＰの場合には、チップｌの４辺にパッド１１が設
けられているので、中継導体３２も方形の基材３１の４
辺に設けられる。また、ＳＯＰの場合ならば、チップ１
の対向する２辺にパッド１１が設けられているので、中
継導体３２は対向する２辺に設けられる。
そして、パッド１１のピッチよりも内部リード２２のピ
ッチが広いので、中継導体３２は、チップ１に対向する
側が狭く、内部リード２２に対向する側が広くなるよう
に放射状に拡開したパターン形状になっている。
こうして、パッド１１と中継導体３２、中継導体３２と
内部リード２２の間で、それぞれワイヤボンディングが
なされ、そのあと、例えばエポキシ系の封止樹脂によっ
てトランスファモールド成形を行えば、ＳＯＰとかＱＦ
Ｐなどのプラスチックパッケージが得られる。
〔発明が解決しようとする課題〕
このように、ＳＯＰやＱＦＰといったプラスチックパッ
ケージにおいては、チップから導出されるリードの本数
が増えてくると、チップと内部リードの間を直にワイヤ
ボンディングするとワイヤが長くなって障害の原因とな
る。
そこで、チップと内部リードとの間にワイヤの中継ぎと
なるターミナルが設けられる。そして、このターミナル
は、チップがマウントされたステージの周辺部に、例え
ばエポキシ樹脂などの樹脂系の接着剤を用いて貼着され
る。
ところが、チップがマウントされたリードフレームのス
テージの周辺部に貼着されたターミナルは、樹脂系の接
着剤を用いたのでは、ワイヤボンディングや樹脂封止の
際の機械的な衝撃、あるいは実装の際の熱的な衝撃によ
って剥離してしまう問題があった。
そこで、本発明は、リードフレームのステージにろう接
することによって、固着強度を高めたターミナルをチッ
プとリードとの間に配設してなる半導体装置を提供する
ことを目的としている。
〔課題を解決するための手段〕
上で述べた課題は、 チップと、リードフレームと、ターミナルを有し、 前記チップは、周縁部に複数個のパッドを有するもので
あり、 前記リードフレームは、中央部にチップがマウントされ
るステージと、周辺部にステージに向がって突設された
内部リードを有するものであり、前記ターミナルはパッ
ドと内部リードの間のワイヤボンディングの中継ぎをす
るものであって、絶縁性の基材の、上面に複数本の中継
導体と、下面に金属層を有するものであり、 前記ターミナルは、金属層がステージの周辺部にろう接
されるものである ように構成されてなる半導体装置によって解決される。
〔作　用］ チップのパッドと内部リードの間のワイヤボンディング
の中継ぎを行うターミナルは、樹脂系の接着剤を用いて
貼着すると剥離してしまうことが間々起こるのに対して
、本発明においては、はんだなどを用いたろう接つによ
ってターミナルをステージの周辺部に固着するようにし
ている。
つまり、上面に中継導体を設けたターミナルの基材の下
面に金属層を設けるようにしている。
この金属層は、例えば、基材の表面を荒らして粗面にし
たあと金属めっきを行うとか、表面を粗面となした金属
層の上にワニス状の基材を塗着して硬化させるとかして
、基材と金属層との固着強度を大きくなるようにしてい
る。
そして、この金属層をリードフレームのステージとろう
接するようにしている。
こうすると、リードフレームのステージの方に処理を行
ってターミナルとの固着強度を増大することは厄介であ
るが、ターミナルの方に手を加えて基材と金属層との固
着強度を増大させることは容易なので、従来のような基
材を直接ステージに接着剤を用いて貼着するのに比べて
より強固な固着ができる。
〔実施例〕
第１図は本発明の実施例の一部切欠き斜視図、第２図は
第１図の要部の断面図である。
図中、１はチップ、１１はパッド、２はリードフレーム
、２１はステージ、２２は内部リード、２３は外部リー
ド、２４はダムバー、３はターミナル、３１は基材、３
２は中継導体、３３は金属層である。
チップ１は半導体素子で、ＳＯＰならば対向する２辺の
、ＱＦＰならば周りの４辺の、それぞれの辺に数十〜数
百個のバッド１１が、１００μｍ程度のピッチで設けら
れている。
リードフレーム２は、中央部にチップ１がマウントされ
るステージ２１が設けられている。そして、そのステー
ジ２１に向かって、内部リード２２とそれに連なる外部
リード２３がダムバー２４に連設されており、内部リー
ド２２の先端がパッド１１に対向するように構成されて
いる。
バッド１１のピッチに対して、外部リード２３のピッチ
は、例えば０．５ｍｍとか１゜２７ｍｍとか、桁違いに
大きいので、内部リード２２の先端はできるだけ細くし
てピッチを絞り、外部リード２３に向かって放射状に広
げた形状になっている。
ところが、バッド１１の数が増えてくると相対的にチッ
プ１と内部リード２２の距離が長くなるので、ターミナ
ル３がチップｌと内部リードの間に配設される。
ターミナル３の基材３１の材料には、厚さが例えば５０
μｍのポリイミドが用いられる。そして、このポリイミ
ドの基材３１は、例えば、厚さが１８μｍの電解Ｃｕ箔
のめっきが付着した粗面側にポリイミドのワニスを塗着
して設けられ、このＣｕ箔が金属層３３となっている。
電解Ｃｕ箔に替えて圧延Ｃｕ箔を用いてもよい。
この金属層３３を基材３１の下面にして、基材３１の上
面のポリイミドには、例えばスパッタによって被着され
た厚さが２μｍのＮｉＣｒ／Ａｕをホトリソグラフィに
よって所定の形状にバターニングし、その上に例えば厚
さが８μｍになるように無電解Ａｕめっきが施されて、
これが中継導体３２となっている。
さらに、ターミナル３をステージ２１にろう接するに際
して５ｎ−Ｐｂはんだを用いる場合には、基材３１の下
面の金属層３３に、予め例えばＳｎめっきやはんだめっ
きなどが施される。
中央部にはチップｌの外形よりも大きな角孔を設け、外
形をステージ２１の大きさに見合って裁断すれば、ター
ミナル３ができあがる。
ターミナル３の大きさは、幅が高々数ｍｍで、−辺が１
０ｍｍ程度のチップ１を取り囲む方形の枠状なので、複
数個のターミナル３を大きな基材３１にパターニングし
て裁断するようにすれば効率的である。
こうして作製されたターミナル３は、チップ１がマウン
トされたリードフレーム２のステージ２１の周辺部の所
定の位置にはろう接される。このろう接には、５ｎ−Ｐ
ｂのはんだが扱い易い。そして、ステージ２１にチ・ノ
ブ１が共晶ボンディングによってマウントされ、そのあ
とターミナル３がろう接される場合には、この共晶温度
よりも低い温度でターミナル３のろう接が行われる。
こ＼では、ターミナルの基材にポリイミドを用い、Ｃｕ
箔を金属層、スパッタ／めっき層を中継導体となす構成
としたが、一方の面のＣｕ箔をバターニングしてＡｕめ
っきなどを施して中継導体を形成し、他方の面をスパッ
タ／めっきなどによって金属層を形成するようにすれば
、金属層と中継導体の形成方法を逆にすることもでき、
種々の変形が可能である。
また、ターミナルの基材に絶縁性のセラミック基板を用
い、両面を厚膜とか薄膜とかの膜形成技術を用いて金属
層や中継導体を構成することもでき、種々の変形が可能
である。
さらに、こ＼で示した金属層と中継導体の材料や膜厚の
値には、種々の変形が可能である。
［発明の効果］ ターミナルをリードフレームのステージに配設するに際
して、従来の接着剤による貼着では剥離が間々起こって
いたのに対して、本発明になるターミナルを有する半導
体装置は、ターミナルの基材の下面に金属層を設けてス
テージとはんだによるろう接を行って固着している。
その結果、ターミナルが、ワイヤポンディングや樹脂封
止などの際に起こる機械的衝撃とか実装の際に受ける熱
衝撃とかに起因して剥離することを皆無にできる。
従って、本発明は、ますますリードの数が増える傾向に
あるチップを、特に小型、薄型で安価なＳＯＰとかＱＦ
Ｐといったプラスチックパッケージを適用して実装する
半導体装置の組立工程の効率化に対して、寄与するとこ
ろが大である。
【図面の簡単な説明】
第１図は本発明の実施例の一部切欠き斜視図、第２図は
第１図の要部の断面図、 第３図はＱＦＰの一例の一部切欠き斜視図、第４図は第
３図の要部の拡大斜視図、 である。 図において、 ｌはチップ、 ２リードフレーム、 ２２は内部リード、 ３はターミナル、 ３２は中継導体、 である。 １１はパッド、 ２１はステージ、 ３１は基材、 ３３は金属層、

Claims (1)

  1. 【特許請求の範囲】 　チップ（１）と、リードフレーム（２）と、ターミナ
    ル（３）を有し、 前記チップ（１）は、周縁部に複数個のパッド（１１）
    を有するものであり、 前記リードフレーム（２）は、中央部に前記チップ（１
    ）がマウントされるステージ（２１）と、周辺部に該ス
    テージ（２１）に向かって突設された内部リード（２２
    ）を有するものであり、 前記ターミナル（３）は、前記パッド（１１）と前記内
    部リード（２２）の間のワイヤボンディングの中継ぎを
    するものであって、絶縁性の基材（３１）の、上面に複
    数本の中継導体（３２）と、下面に金属層（３３）を有
    するものであり、 前記ターミナル（３）は、金属層（３３）が前記ステー
    ジ（２１）の周辺部にろう接されるものであることを特
    徴とする半導体装置。
JP2181815A 1990-07-09 1990-07-09 半導体装置 Pending JPH0468542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2181815A JPH0468542A (ja) 1990-07-09 1990-07-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2181815A JPH0468542A (ja) 1990-07-09 1990-07-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH0468542A true JPH0468542A (ja) 1992-03-04

Family

ID=16107316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2181815A Pending JPH0468542A (ja) 1990-07-09 1990-07-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH0468542A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483740A (en) * 1994-05-26 1996-01-16 Ak Technology, Inc. Method of making homogeneous thermoplastic semi-conductor chip carrier package
US7662668B2 (en) 2005-11-16 2010-02-16 Denso Corporation Method for separating a semiconductor substrate into a plurality of chips along with a cutting line on the semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483740A (en) * 1994-05-26 1996-01-16 Ak Technology, Inc. Method of making homogeneous thermoplastic semi-conductor chip carrier package
US7662668B2 (en) 2005-11-16 2010-02-16 Denso Corporation Method for separating a semiconductor substrate into a plurality of chips along with a cutting line on the semiconductor substrate

Similar Documents

Publication Publication Date Title
US5023202A (en) Rigid strip carrier for integrated circuits
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
JP2891607B2 (ja) 半導体集積回路装置の製造方法
EP1938375B1 (en) Leadframes for improved moisture reliability of semiconductor devices
JPH0669275A (ja) 半導体装置
KR970000219B1 (ko) 반도체 장치 및 그 제조 방법
JPH0468542A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JPH03105961A (ja) 樹脂封止型半導体装置
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH0547985A (ja) 半導体装置の製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2822446B2 (ja) 混成集積回路装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치
JPH0553310B2 (ja)
JPH02180061A (ja) リードフレームおよび半導体装置