JPS60103654A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60103654A JPS60103654A JP21116683A JP21116683A JPS60103654A JP S60103654 A JPS60103654 A JP S60103654A JP 21116683 A JP21116683 A JP 21116683A JP 21116683 A JP21116683 A JP 21116683A JP S60103654 A JPS60103654 A JP S60103654A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- leads
- semiconductor device
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は特にリードフレームの製法に関する。
電子機器に搭載される電子機器の低価格要求により樹脂
封止タイプが主力となっている。更に電子機器の小型、
高性能化要求及び機器組立における自動実装化等により
搭載電子部品に対する要求もそれに伴ない小型化、自動
実装対応形状及び包装等が要求される。特に小型でリー
ド配置が２重の形状の樹脂封止半導体装置の実装は一般
には、セラミック基板又はプリント板上にスルーホール
を使用せず、基板上に作られた回路の半導体装置搭載ア
イランド部にペースト半田等全使用して自動実装機で直
接実装する。従って搭載される半導体装置の外形形状は
、リード外形が成形され実装基板の半導体装置搭載アイ
ランド部、搭載可能な形状を要求される。その場合に電
子機器の小型。
封止タイプが主力となっている。更に電子機器の小型、
高性能化要求及び機器組立における自動実装化等により
搭載電子部品に対する要求もそれに伴ない小型化、自動
実装対応形状及び包装等が要求される。特に小型でリー
ド配置が２重の形状の樹脂封止半導体装置の実装は一般
には、セラミック基板又はプリント板上にスルーホール
を使用せず、基板上に作られた回路の半導体装置搭載ア
イランド部にペースト半田等全使用して自動実装機で直
接実装する。従って搭載される半導体装置の外形形状は
、リード外形が成形され実装基板の半導体装置搭載アイ
ランド部、搭載可能な形状を要求される。その場合に電
子機器の小型。
高性能化の進行によ）搭載部品の高密度化が行なわれる
ため、基板の半導体装置搭載アイランド部の寸法的余裕
度は厳しくなる。従って、搭載半導体装置に対する外形
形状及び外形寸法公差の要求は高精度高密度及び高密度
自動実装に対応するため当然厳しくなる。
ため、基板の半導体装置搭載アイランド部の寸法的余裕
度は厳しくなる。従って、搭載半導体装置に対する外形
形状及び外形寸法公差の要求は高精度高密度及び高密度
自動実装に対応するため当然厳しくなる。
本発明は、高密度自動実装に対応した小形樹脂封止牛導
体装置を安価に提供する事を目的とする。
体装置を安価に提供する事を目的とする。
従来、高密度自動実装に対応した小型樹脂封止でリード
配置がシュアル形状牛導体装置用リードフレームは、第
１図のように、薄い金属板１が素子搭載部２およびリー
ド部１２をもつ、必要形状に平面的にプレス加工されて
メッキ処理され、そのフレーム上に半導体素子を組み込
み、第２図のように樹脂１１で封止され、そして、第３
図のように、プレス加工により、半導体装置のリード形
状はリード成形１２′されている。
配置がシュアル形状牛導体装置用リードフレームは、第
１図のように、薄い金属板１が素子搭載部２およびリー
ド部１２をもつ、必要形状に平面的にプレス加工されて
メッキ処理され、そのフレーム上に半導体素子を組み込
み、第２図のように樹脂１１で封止され、そして、第３
図のように、プレス加工により、半導体装置のリード形
状はリード成形１２′されている。
この場合、半導体装置の外形寸法が小さく、又リード成
形位置が樹脂封止部１１に近接しているため、成形寸法
の精度が悪因、又樹脂封止１１近傍でのリード成形によ
り封止樹脂１１とリード線１２境界部にリード成形時の
加ニストレスが加わり密着性を低下させる。そのため、
半導体装置の耐温度性は低下する。その他、リード成形
時の加工歪がリード線１２にそのまま残留するため、リ
ード線１２の機械的強度も低下してリード線が破断する
可能性も高くなる。
形位置が樹脂封止部１１に近接しているため、成形寸法
の精度が悪因、又樹脂封止１１近傍でのリード成形によ
り封止樹脂１１とリード線１２境界部にリード成形時の
加ニストレスが加わり密着性を低下させる。そのため、
半導体装置の耐温度性は低下する。その他、リード成形
時の加工歪がリード線１２にそのまま残留するため、リ
ード線１２の機械的強度も低下してリード線が破断する
可能性も高くなる。
不発明は、第４図に示すように、小型樹脂封止でリード
配置がジーアルでありかつリード成形されている半導体
装置に使用するリードフレーム形成するために、薄い金
属板１にプレス加工により素子搭載部２とリード部１２
全形成し、さらに半導体装置の要求リード形状、及び寸
法にリードフレーム状態で１２′で示すように成形加工
、メッキ処理したものである。
配置がジーアルでありかつリード成形されている半導体
装置に使用するリードフレーム形成するために、薄い金
属板１にプレス加工により素子搭載部２とリード部１２
全形成し、さらに半導体装置の要求リード形状、及び寸
法にリードフレーム状態で１２′で示すように成形加工
、メッキ処理したものである。
不リードフレームを使用することＫより、樹脂封止後は
直ちに第３図のようになり、半導体装置のリード成形寸
法精度は向上し又樹脂封止後にリード成形を行なわない
ため、樹脂とリード線間の密層強度全損なうことがない
ため、端湿度性も同上する。又リード成形時のリードの
加工歪に対しても半導体装置の組込み時の半導体素子の
ダイボンド、ワイーボンド等の工程の加熱処理時にアニ
ール効果により除去されてリード線の機械的強度は大幅
に同上する。
直ちに第３図のようになり、半導体装置のリード成形寸
法精度は向上し又樹脂封止後にリード成形を行なわない
ため、樹脂とリード線間の密層強度全損なうことがない
ため、端湿度性も同上する。又リード成形時のリードの
加工歪に対しても半導体装置の組込み時の半導体素子の
ダイボンド、ワイーボンド等の工程の加熱処理時にアニ
ール効果により除去されてリード線の機械的強度は大幅
に同上する。
第１図乃至第３図は従来の製法を示す図、第４図は不発
明の一実施例を示す図である。 １・・・・・・金属板、２・・・・・・素子搭載部、１
２・・・・・・リード％ １１・・・・・・封止樹脂、
１２・・・・・・成形リード。 第４図
明の一実施例を示す図である。 １・・・・・・金属板、２・・・・・・素子搭載部、１
２・・・・・・リード％ １１・・・・・・封止樹脂、
１２・・・・・・成形リード。 第４図
Claims (1)
- 封止容器から導出された外部リードに折げ加工が施され
ている半導体装置の製法において、前記容器で封止する
前に前記外部リードに折げ加工を施することを特徴とす
る半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21116683A JPS60103654A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21116683A JPS60103654A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103654A true JPS60103654A (ja) | 1985-06-07 |
Family
ID=16601494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21116683A Pending JPS60103654A (ja) | 1983-11-10 | 1983-11-10 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103654A (ja) |
-
1983
- 1983-11-10 JP JP21116683A patent/JPS60103654A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8618641B2 (en) | Leadframe-based semiconductor package | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| KR920000076B1 (ko) | 반도체장치 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH041501B2 (ja) | ||
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| US4919857A (en) | Method of molding a pin holder on a lead frame | |
| JPS60103654A (ja) | 半導体装置の製法 | |
| US20040245613A1 (en) | Chip scale package and method of fabricating the same | |
| JPH04316897A (ja) | Ｉｃカード | |
| JP2696532B2 (ja) | 半導体装置およびその製造方法 | |
| KR20070103591A (ko) | 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JP2000223611A (ja) | Ｂｇａ用リードフレーム | |
| JPH0793402B2 (ja) | 半導体装置 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JPS6336699Y2 (ja) | ||
| CN116960077A (zh) | 散热基板、功率模块与散热基板制备方法 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| KR20210123752A (ko) | 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS5882543A (ja) | レジンモ−ルド型半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH03206647A (ja) | 樹脂封止型半導体装置 |