JPWO2012121344A1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2012121344A1 JPWO2012121344A1 JP2013503609A JP2013503609A JPWO2012121344A1 JP WO2012121344 A1 JPWO2012121344 A1 JP WO2012121344A1 JP 2013503609 A JP2013503609 A JP 2013503609A JP 2013503609 A JP2013503609 A JP 2013503609A JP WO2012121344 A1 JPWO2012121344 A1 JP WO2012121344A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- semiconductor device
- insulating layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 783
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 215
- 230000008054 signal transmission Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 416
- 239000002184 metal Substances 0.000 claims description 145
- 229910052751 metal Inorganic materials 0.000 claims description 145
- 239000011347 resin Substances 0.000 claims description 129
- 229920005989 resin Polymers 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 76
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 66
- 230000008569 process Effects 0.000 description 43
- 230000004048 modification Effects 0.000 description 31
- 238000012986 modification Methods 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 230000000694 effects Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- -1 and for example Chemical compound 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- LVXIMLLVSSOUNN-UHFFFAOYSA-N fluorine;nitric acid Chemical compound [F].O[N+]([O-])=O LVXIMLLVSSOUNN-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
[第1の実施の形態に係る半導体装置の構造]
始めに、第1の実施の形態に係る半導体装置の構造について説明する。図1は、第1の実施の形態に係る半導体装置を例示する断面図である。図1を参照するに、第1の実施の形態に係る半導体装置100は、半導体チップ110、半導体チップ210、半導体チップ310、及び半導体チップ410が積層された構造を有する。半導体チップ210〜半導体チップ410の各側面は、それぞれ封止絶縁層である樹脂層255〜455に封止されている。
続いて、第1の実施の形態に係る半導体装置の製造工程について説明をする。図2A〜図2Xは、第1の実施の形態に係る半導体装置の製造工程を例示する図である。
第1の実施の形態の変形例1では、予め薄型化した複数の半導体チップを支持体を用いないで半導体基板上に搭載し、半導体基板上で各半導体チップの主面及び側面を樹脂層で封止する例を示す。又、積層された半導体チップの電極間を、第1の実施の形態とは異なる方法で電気的に接続する例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第1の実施の形態の変形例2では、予め薄型化した複数の半導体チップを支持体を用いないで半導体基板上に搭載し、第1の実施の形態の変形例1とは異なる方法により、半導体基板上で各半導体チップの側面を樹脂層で封止する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第2の実施の形態では、積層された半導体チップの電極間を、樹脂層に形成した接続孔を介して電気的に接続する例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
始めに、第2の実施の形態に係る半導体装置の構造について説明する。図5は、第2の実施の形態に係る半導体装置を例示する断面図である。図5を参照するに、第2の実施の形態に係る半導体装置100Aは、接続孔であるビアホール210yが樹脂層255を貫通して形成され、半導体チップ210の電極パッド250と半導体チップ110の配線155とが、ビアホール210y内及び樹脂層255上に形成された金属層380を介して電気的に接続されている点を除いて、第1の実施の形態に係る半導体装置100(図1参照)と同様に構成される。配線155は、例えばCu等からなり、電極パッド150と電気的に接続されている。
続いて、第2の実施の形態に係る半導体装置の製造工程について説明をする。図6A〜図6Gは、第2の実施の形態に係る半導体装置の製造工程を例示する図である。
[第3の実施の形態に係る半導体装置の構造]
始めに、第3の実施の形態に係る半導体装置の構造について説明する。図8は、第3の実施の形態に係る半導体装置を例示する断面図である。第3の実施の形態に係る半導体装置100Cは、上下に隣接する半導体チップの金属パッド同士を接続するビアホール及び金属層が、1個から4個に変更された点を除いて、第1の実施の形態に係る半導体装置100(図1参照)と同様に構成される。
続いて、第3の実施の形態に係る半導体装置の製造工程について説明をする。図9A〜図9Fは、第3の実施の形態に係る半導体装置の製造工程を例示する図である。なお、第1の実施の形態に係る半導体装置の製造工程と類似する部分に関しては、説明を省略する場合がある。
[第4の実施の形態に係る半導体装置の構造]
始めに、第4の実施の形態に係る半導体装置の構造について説明する。図10は、第4の実施の形態に係る半導体装置を例示する断面図である。第4の実施の形態に係る半導体装置100Dは、第3の実施の形態に係る半導体装置100Cでは4個のビアホール及び金属層に対して1個設けられていた金属パッドを、1個のビアホール及び金属層に対して1個設けるようにした点を除いて、第3の実施の形態に係る半導体装置100Cと同様に構成される。
続いて、第4の実施の形態に係る半導体装置の製造工程について説明をする。図11A〜図11Fは、第4の実施の形態に係る半導体装置の製造工程を例示する図である。なお、第1の実施の形態又は第2の実施の形態に係る半導体装置の製造工程と類似する部分に関しては、説明を省略する場合がある。
[第5の実施の形態に係る半導体装置の構造]
始めに、第5の実施の形態に係る半導体装置の構造について説明する。図12は、第5の実施の形態に係る半導体装置を例示する断面図である。第5の実施の形態に係る半導体装置100Eは、第4の実施の形態に係る半導体装置100Dでは全ての半導体チップの全てのビアホールに対応する位置に設けられていた金属パッドを、一部設けないようにし、金属パッドが設けられた半導体チップ同士をビアホール及び金属層で直接接続している点を除いて、第4の実施の形態に係る半導体装置100Dと同様に構成される。
続いて、第5の実施の形態に係る半導体装置の製造工程について説明をする。図13A〜図13Hは、第5の実施の形態に係る半導体装置の製造工程を例示する図である。なお、第1の実施の形態から第4の実施の形態に係る半導体装置の製造工程と類似する部分に関しては、説明を省略する場合がある。
第1〜第5の実施の形態では、半導体基板上に半導体チップを積層し、異なる層の半導体チップ同士を信号伝達可能に接続する半導体装置の製造方法を例示した。しかしながら、積層する層は半導体チップでなくてもよく、半導体チップを有しない構造層を一部に含んでいても構わない。そこで、第6の実施の形態では、半導体チップを有しない構造層を含む半導体装置の製造方法を例示する。ここで、構造層とは、シリコン基板、金属層、絶縁層等を含む半導体チップを有しない全ての層を指すものとする。
始めに、第6の実施の形態に係る半導体装置の構造について説明する。図14は、第6の実施の形態に係る半導体装置を例示する断面図である。第6の実施の形態に係る半導体装置100Fは、図1に示す第1の実施の形態に係る半導体装置100の樹脂層360と半導体チップ410との間に構造層810及び樹脂層860を設けた点を除いて、半導体装置100(図1参照)と同様に構成される。
続いて、第6の実施の形態に係る半導体装置の製造工程について説明をする。
第7の実施の形態では、図1に示す半導体装置100と図7に示す半導体装置100Bとを同時に作製する例を示す。なお、第7の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。図15A及び図15Bは、第7の実施の形態に係る半導体装置の製造工程を例示する図である。
第8の実施の形態では、複数の半導体チップが形成された半導体基板(ウェハ)を、半導体基板(ウェハ)状態のまま複数個積層し、その後個片化して複数の半導体チップの積層体を複数個作製する(所謂ウェハオンウェハ、以降、WOWという)。そして、WOW技術で作製した積層体を更に他の半導体基板(ウェハ)に積層後個片化する例を示す。なお、第8の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
始めに、第8の実施の形態に係る半導体装置の構造について説明する。図16は、第8の実施の形態に係る半導体装置を例示する断面図である。図16を参照するに、第8の実施の形態に係る半導体装置100Gにおいて、半導体チップ110上には樹脂層160を介して積層体600が積層されている。積層体600の側面は封止絶縁層である樹脂層655に封止されている。
続いて、第8の実施の形態に係る半導体装置の製造工程について説明をする。図17A〜図17Lは、第8の実施の形態に係る半導体装置の製造工程を例示する図である。
第9の実施の形態では、半導体チップにおける電極パッドやビアホールの設け方の例を示す。なお、第9の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
111,211,211c,611,611c 半導体基板
111a 主面
111b 背面
160a 面
120,220,320,420,620 基板本体
130,230,330,430,630 半導体集積回路
140,240,280 絶縁層
150,150a,150b,250,250a,250b,350,350a,350b,450,450a,450b,650 電極パッド
155,159,259,359,459 配線
160,255,260,355,360,455,460,660,655,860 樹脂層
210y,210z,310y,310z,410y,410z,600y,600z ビアホール
211x 凹部
270,370 レジスト膜
290,380,380a,390,390a,380b,385,480,480a,680 金属層
270x,270y,270z,370x,370y,460x,990x 開口部
600 積層体
810 構造層
810c シリコン基板
810d 絶縁膜
810x 溝
910 外部接続端子
960 接着層
970 支持体
975 押圧部材
990 枠部材
990y 隙間
B スクライブ領域
C 切断位置
D1、D2 深さ
H1 高さ
φ1〜φ3 直径
Claims (24)
- 主面側に半導体集積回路を有する複数の半導体チップが形成された半導体基板に、個片化された半導体チップを積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、その後積層された前記半導体チップ部分を個片化する半導体装置の製造方法であって、
前記半導体基板の前記主面上に絶縁層を形成する第1工程と、
主面側に半導体集積回路を有する個片化された半導体チップを、前記主面と反対側の面を前記絶縁層と対向させ、前記絶縁層を介して前記半導体基板に形成された半導体チップ上に積層する第2工程と、
異なる層の半導体チップ同士の信号伝達を可能にする接続部を形成する第3工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第3工程では、前記個片化された半導体チップを貫通するビアホールを形成し、
前記ビアホールを介して、異なる層の半導体チップ同士の信号伝達を可能にする接続部を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第3工程よりも前に、前記個片化された半導体チップの少なくとも側面の一部を封止する封止絶縁層を形成する第4工程を有し、
前記第3工程では、前記封止絶縁層を貫通する第2のビアホールを形成し、前記第2のビアホールを介して、異なる層の半導体チップ同士の信号伝達を可能にする接続部を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第3工程よりも前に、前記個片化された半導体チップの少なくとも側面の一部を封止する封止絶縁層を形成する第4工程を有し、
前記第3工程では、前記個片化された半導体チップを貫通するビアホールを形成すると共に、前記封止絶縁層を貫通する第2のビアホールを形成し、前記ビアホール及び前記第2のビアホールを介して、異なる層の半導体チップ同士の信号伝達を可能にする接続部を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第2工程において、前記個片化された半導体チップに代えて、複数の個片化された半導体チップが積層された積層体を、前記主面と反対側の面を前記絶縁層と対向させ、前記絶縁層を介して前記半導体基板に形成された半導体チップ上に積層することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2工程よりも前に、主面側に半導体集積回路を有する複数の半導体チップが形成された半導体基板を積層し、異なる層の前記半導体基板を構成する前記半導体チップ同士を信号伝達可能に接続し、その後前記半導体チップ部分を個片化して前記積層体を形成する第5工程を有することを特徴とする請求項5記載の半導体装置の製造方法。
- 前記第5工程は、
第1の半導体基板及び第2の半導体基板を準備する工程と、
前記第2の半導体基板を薄型化する工程と、
薄型化された前記第2の半導体基板の主面と反対側の面を、絶縁層を介して前記第1の半導体基板の主面に固着する工程と、
薄型化された前記第2の半導体基板に、前記第2の半導体基板の主面から主面と反対側の面に貫通するビアホールを形成する工程と、
前記ビアホールを介して、前記第1の半導体基板の前記半導体チップと前記第2の半導体基板の前記半導体チップとの間の信号伝達を可能にする接続部を形成する工程と、
前記半導体チップ部分を個片化する工程と、を有することを特徴とする請求項6記載の半導体装置の製造方法。 - 前記第2工程では、それぞれ機能又は形状が異なる半導体チップを、前記絶縁層を介して前記半導体基板に形成された半導体チップ上に積層することを特徴とする請求項1記載の半導体装置の製造方法。
- 積層された前記半導体チップの各々において、異なる層の半導体チップと接続される配線の各々には、積層される半導体チップ数に対応する数の電極パッドが割り当てられ、
前記電極パッドの各々は、対応する前記接続部と接続され、
前記電極パッドの一部は、何れの前記配線とも接続されていないことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第3工程よりも前に、前記個片化された半導体チップの少なくとも側面の一部を封止する封止絶縁層を形成する第4工程と、
前記第3工程よりも後に、前記個片化された半導体チップ上に第2の絶縁層を形成する第6工程と、
主面側に半導体集積回路を有する個片化された他の半導体チップを準備し、前記主面と反対側の面を前記第2の絶縁層と対向させ、前記第2の絶縁層を介して前記個片化された半導体チップ上に積層する第7工程と、
前記個片化された他の半導体チップと前記個片化された半導体チップとの間の信号伝達を可能にする接続部を形成する第8工程と、を有することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第3工程よりも前に、前記個片化された半導体チップの少なくとも側面の一部を封止する封止絶縁層を形成する第4工程を有し、
前記第4工程は、
前記第2工程よりも後に、前記個片化された半導体チップの少なくとも側面を封止する封止絶縁層を形成する工程であることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第3工程よりも前に、前記個片化された半導体チップの少なくとも側面の一部を封止する封止絶縁層を形成する第4工程を有し、
前記第4工程は、
前記第2工程よりも後に、前記絶縁層の外縁部に前記個片化された半導体チップを囲む枠部材を設け、前記枠部材と前記個片化された半導体チップとが形成する隙間に樹脂を充填して、前記個片化された半導体チップの少なくとも側面を封止する封止絶縁層を形成する工程であることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第3工程よりも前に、前記個片化された半導体チップの少なくとも側面の一部を封止する封止絶縁層を形成する第4工程を有し、
前記第4工程は、
前記第2工程よりも前に、前記個片化された半導体チップの前記主面を、接着層を介して支持体上に仮固定する工程と、
前記支持体上に仮固定された前記個片化された半導体チップの少なくとも前記側面の一部を封止する封止絶縁層を形成する工程と、を含み、
前記第2工程は、
前記封止絶縁層から露出する前記主面と反対側の面を前記絶縁層と対向させ、前記絶縁層を介して前記半導体基板に形成された半導体チップ上に積層する工程と、
前記接着層及び前記支持体を除去する工程と、を含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記半導体基板、前記個片化された半導体チップ、前記個片化された他の半導体チップの少なくとも1つを薄型化する第9工程を有することを特徴とする請求項10記載の半導体装置の製造方法。
- 前記半導体基板は、平面視略円形形状であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記接続部は、異なる層の半導体チップ同士を電気信号により接続することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記接続部は、異なる層の半導体チップ同士を光信号により接続することを特徴とする請求項1記載の半導体装置の製造方法。
- 積層された前記半導体チップの一部に、前記半導体チップと絶縁された、半導体チップを有しない構造層を含むことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記構造層は、基板、金属層又は絶縁層であることを特徴とする請求項18記載の半導体装置の製造方法。
- 前記構造層は、前記半導体チップを冷却する機能を有することを特徴とする請求項18記載の半導体装置の製造方法。
- 前記構造層はMEMSを有することを特徴とする請求項18記載の半導体装置の製造方法。
- 前記第9工程において薄型化された部分の前記半導体基板、前記個片化された半導体チップ、又は前記個片化された他の半導体チップの厚さは、前記半導体基板、前記個片化された半導体チップ、又は前記個片化された他の半導体チップのそれぞれが有するデバイスの素子分離深さの5倍以上であることを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第9工程において薄型化された部分の前記半導体基板、前記個片化された半導体チップ、又は前記個片化された他の半導体チップの厚さは1μm以上であることを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第3工程では、アスペクト比が0.5以上5以下であるビアホールを形成し、前記ビアホール内に前記接続部を形成することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013503609A JP5671606B2 (ja) | 2011-03-09 | 2012-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/055486 WO2012120659A1 (ja) | 2011-03-09 | 2011-03-09 | 半導体装置の製造方法 |
JPPCT/JP2011/055486 | 2011-03-09 | ||
JP2013503609A JP5671606B2 (ja) | 2011-03-09 | 2012-03-08 | 半導体装置の製造方法 |
PCT/JP2012/056005 WO2012121344A1 (ja) | 2011-03-09 | 2012-03-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012121344A1 true JPWO2012121344A1 (ja) | 2014-07-17 |
JP5671606B2 JP5671606B2 (ja) | 2015-02-18 |
Family
ID=52573927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013503609A Active JP5671606B2 (ja) | 2011-03-09 | 2012-03-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5671606B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102399132B1 (ko) * | 2020-06-24 | 2022-05-31 | 주식회사 심텍 | 단차가 있는 캐비티 기판을 이용하는 적층 패키지 및 이의 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005051150A (ja) * | 2003-07-31 | 2005-02-24 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
KR100914977B1 (ko) * | 2007-06-18 | 2009-09-02 | 주식회사 하이닉스반도체 | 스택 패키지의 제조 방법 |
KR100895813B1 (ko) * | 2007-06-20 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
KR100905785B1 (ko) * | 2007-07-27 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지, 이를 갖는 적층 웨이퍼 레벨 패키지 및적층 웨이퍼 레벨 패키지의 제조 방법 |
US7676912B2 (en) * | 2007-09-05 | 2010-03-16 | Headway Technologies, Inc. | Method of manufacturing electronic component package |
CN102160177B (zh) * | 2008-09-18 | 2015-01-21 | 国立大学法人东京大学 | 半导体装置的制造方法 |
JP2010080752A (ja) * | 2008-09-26 | 2010-04-08 | Panasonic Corp | 半導体装置の製造方法 |
-
2012
- 2012-03-08 JP JP2013503609A patent/JP5671606B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP5671606B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012121344A1 (ja) | 半導体装置の製造方法 | |
JP5693961B2 (ja) | 半導体装置の製造方法 | |
US10079159B2 (en) | Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package | |
US12033992B2 (en) | Package and manufacturing method thereof | |
JP4390775B2 (ja) | 半導体パッケージの製造方法 | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
JP5275192B2 (ja) | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 | |
TW202101602A (zh) | 具有增強性能之射頻元件及其形成方法 | |
TWI628757B (zh) | 終極薄扇出型晶片封裝構造及其製造方法 | |
TW200834769A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6393036B2 (ja) | 半導体装置及びその製造方法 | |
JP6485897B2 (ja) | 半導体装置の製造方法 | |
JP2017519360A (ja) | ウェーハレベルパッケージングのためのダイシング方法、およびウェーハレベルパッケージングに適応したダイシング構造を有する半導体チップ | |
JP6440291B2 (ja) | 半導体装置及びその製造方法 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
TWI689056B (zh) | 封裝結構及其製造方法 | |
US8951905B2 (en) | Semiconductor device and production method thereof | |
JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
JP5671606B2 (ja) | 半導体装置の製造方法 | |
TWI575676B (zh) | 電子封裝結構及其製法 | |
TWI752627B (zh) | 半導體元件及其製造方法 | |
TWI520238B (zh) | 半導體封裝件及其製法 | |
JP2010232292A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009246079A (ja) | 半導体パッケージおよびその製造方法 | |
JP2015119111A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5671606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |