CN102820218A - 晶片的减薄方法 - Google Patents
晶片的减薄方法 Download PDFInfo
- Publication number
- CN102820218A CN102820218A CN2011101523949A CN201110152394A CN102820218A CN 102820218 A CN102820218 A CN 102820218A CN 2011101523949 A CN2011101523949 A CN 2011101523949A CN 201110152394 A CN201110152394 A CN 201110152394A CN 102820218 A CN102820218 A CN 102820218A
- Authority
- CN
- China
- Prior art keywords
- wafer
- attenuate
- treating
- photoresist layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Abstract
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种晶片的减薄方法。
背景技术
晶片减薄在半导体制造领域有广泛的应用,包括微机电系统(MEMS)、LED芯片及其封装、CMOS图像传感芯片(CIS)和其它晶片级封装等。
图1A-1B示出了现有的对晶片进行减薄的工艺流程中各步骤的剖视图。如图1A所示,通过胶合等工艺将待减薄的晶片102固定在处理晶片101上。如图1B所示,对待减薄的晶片102进行研磨。采用上述工艺将待减薄的晶片减薄到100 以下时,待减薄的晶片的边缘区域开始出现破损现象。晶片通常为晶体,当晶片的边缘出现破裂时,裂纹会沿晶向逐渐延长,最终可能导致整个晶片断裂。为了使半导体器件具有良好的性能,当待减薄的晶片的目标厚度小于100时,采用现有技术的方法则无法实现。
因此,需要一种晶片的减薄方法,以解决现有技术中存在的问题。
发明内容
为了解决现有技术中存在的无法将晶片减薄至合适厚度的问题,本发明提出了一种晶片的减薄方法,包括:将待减薄的晶片固定到处理晶片的表面上;对所述待减薄的晶片进行减薄,使其具有第一厚度;在所述待减薄的晶片的表面形成覆盖其中心区域的光刻胶层;去除未被所述光刻胶层覆盖的所述待减薄的晶片;去除所述光刻胶层;以及对所述待减薄的晶片进行减薄,使其具有第二厚度。
优选地,采用研磨方法对所述待减薄的晶片进行减薄。
优选地,所述光刻胶层的形成方法包括:在所述待减薄的晶片的整个表面涂覆光刻胶;以及边洗去除所述待减薄的晶片表面上边缘区域的光刻胶,以形成覆盖所述中心区域的所述光刻胶层。
优选地,所述光刻胶层的边缘与所述待减薄的晶片的边缘之间的距离小于等于3mm。
优选地,所述光刻胶层的边缘与所述待减薄的晶片的边缘之间的距离为0.5-3mm。
优选地,去除未被所述光刻胶层覆盖的所述待减薄的晶片的方法为单面湿法刻蚀。
优选地,所述单面湿法刻蚀是向所述光刻胶层表面中央或接近中央的区域喷涂刻蚀剂,且在所述喷涂过程中使所述待减薄的晶片旋转。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A-1B为现有的对晶片进行减薄的工艺流程中各步骤的剖视图;
图2A-2F为根据本发明一个实施方式对晶片进行减薄的工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
图2A-2F为根据本发明一个实施方式对晶片进行减薄的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2A-2F来详细说明本发明的方法。
如图2A所示,将待减薄的晶片202固定到处理晶片201的表面上。
待减薄的晶片202可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。虽然图2A中未示出,但是待减薄的晶片202上可以形成有MEMS器件和/或CMOS器件等。其中,MEMS器件可以为完整的器件或者未制备完成的器件结构,CMOS器件例如是晶体管(例如,NMOS和/或PMOS)等。此外,待减薄的晶片202上还可以包括与晶体管相关的电路,例如互联层和层间介电层。
处理晶片201用于承载待减薄的晶片202,以防止后续的减薄等工艺过程中由于待减薄的晶片202的厚度较薄而损坏。处理晶片201的材料可以是以下所提到的材料中的至少一种:硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗等。处理晶片201的材料可以与待减薄的晶片202的材料相同,也可以不同。虽然图中示出的处理晶片201与待减薄的晶片202具有相同的尺寸,但是处理晶片201也可以具有与待减薄的晶片202不同的尺寸。当处理晶片201与待减薄的晶片202的尺寸不同时,优选地,待减薄的晶片202的尺寸小于处理晶片201的尺寸。
待减薄的晶片202可以采用目前所使用的或可能出现的多种方法固定在处理晶片201上。作为示例,待减薄的晶片202是粘接到处理晶片201的表面上的。
如图2B所示,对待减薄的晶片202进行减薄,使其具有第一厚度。
作为示例,可以采用研磨或刻蚀等方法对待减薄的晶片202进行减薄。优选地,采用研磨方法对待减薄的晶片202进行减薄。采用研磨方法对待减薄的晶片202进行减薄,不但可以很好地控制研磨速率和研磨时间,并且还具有操作方便等优点。优选地,所述第一厚度为100-150。
如图2C所示,在待减薄的晶片202的表面形成覆盖其中心区域的光刻胶层203。
作为示例,光刻胶层203的形成方法包括:在待减薄的晶片202的整个表面涂覆光刻胶;以及边洗去除待研磨的晶片202表面上边缘区域的光刻胶,以形成覆盖中心区域的光刻胶层203。当然,还可以采用其它方法形成光刻胶层203,例如,在待减薄的晶片202的整个表面涂覆光刻胶,然后经曝光、显影等工艺去除边缘区域的光刻胶。
为了保证待减薄的晶片202具有较大的可利用面积的同时,避免减薄过程中晶片的边缘区域破裂,优选地,光刻胶层203的边缘与待减薄的晶片202的边缘之间的距离小于等于3mm。更优选地,光刻胶层203的边缘与待减薄的晶片202的边缘之间的距离为0.5-3mm。
如图2D所示,去除未被光刻胶层203覆盖的待减薄的晶片202。
去除未被光刻胶层203覆盖的待减薄的晶片202的方法为单面湿法刻蚀。作为示例,单面湿法刻蚀可以是向光刻胶层203表面中央或接近中央的区域喷涂刻蚀剂,且喷涂过程中使待减薄的晶片202旋转。具体地,将喷嘴等喷涂设备移动至待减薄的晶片202的中央或靠近中央区域的上方位置,并与光刻胶层203的表面保持一定距离。该待减薄的晶片202处于静止状态或旋转状态时,开始向光刻胶层203表面中央或靠近中央区域喷出刻蚀剂。在喷涂的过程中,使待减薄的晶片202旋转。
如图2E所示,去除光刻胶层203。作为示例,可以采用灰化等方式去除光刻胶层203。
如图2F所示,对待减薄的晶片202进行减薄,使其具有第二厚度。
作为示例,可以采用研磨或刻蚀等方法对待减薄的晶片202进行第二次减薄。优选地,采用研磨方法对待减薄的晶片202进行减薄。采用研磨方法对待减薄的晶片202进行减薄,不但可以很好地控制研磨速率和研磨时间,并且还具有操作方便等优点。优选地,所述第二厚度小于100。更优选地,所述第二厚度为20-50。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种晶片的减薄方法,包括:
将待减薄的晶片固定到处理晶片的表面上;
对所述待减薄的晶片进行减薄,使其具有第一厚度;
在所述待减薄的晶片的表面形成覆盖其中心区域的光刻胶层;
去除未被所述光刻胶层覆盖的所述待减薄的晶片;
去除所述光刻胶层;以及
对所述待减薄的晶片进行减薄,使其具有第二厚度。
2.如权利要求1所述的方法,其特征在于,采用研磨方法对所述待减薄的晶片进行减薄。
4.如权利要求1所述的方法,其特征在于,所述光刻胶层的形成方法包括:
在所述待减薄的晶片的整个表面涂覆光刻胶;以及
边洗去除所述待减薄的晶片表面上边缘区域的光刻胶,以形成覆盖所述中心区域的所述光刻胶层。
5.如权利要求1所述的方法,其特征在于,所述光刻胶层的边缘与所述待减薄的晶片的边缘之间的距离小于等于3mm。
6.如权利要求5所述的方法,其特征在于,所述光刻胶层的边缘与所述待减薄的晶片的边缘之间的距离为0.5-3mm。
7.如权利要求1所述的方法,其特征在于,去除未被所述光刻胶层覆盖的所述待减薄的晶片的方法为单面湿法刻蚀。
8.如权利要求7所述的方法,其特征在于,所述单面湿法刻蚀是向所述光刻胶层表面中央或接近中央的区域喷涂刻蚀剂,且在所述喷涂过程中使所述待减薄的晶片旋转。
10.如权利要求9所述的方法,其特征在于,所述第二厚度为20-50。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110152394.9A CN102820218B (zh) | 2011-06-08 | 2011-06-08 | 晶片的减薄方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110152394.9A CN102820218B (zh) | 2011-06-08 | 2011-06-08 | 晶片的减薄方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102820218A true CN102820218A (zh) | 2012-12-12 |
CN102820218B CN102820218B (zh) | 2015-04-01 |
Family
ID=47304262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110152394.9A Active CN102820218B (zh) | 2011-06-08 | 2011-06-08 | 晶片的减薄方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102820218B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108022836A (zh) * | 2016-10-31 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种多层堆叠晶圆的研磨方法 |
CN108022938A (zh) * | 2016-10-31 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN111180324A (zh) * | 2019-12-27 | 2020-05-19 | 中芯集成电路(宁波)有限公司 | 键合晶圆结构的减薄方法及晶圆级封装结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273053A (ja) * | 2002-03-14 | 2003-09-26 | Disco Abrasive Syst Ltd | 平面研削方法 |
CN101399195A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄方法 |
CN102044428A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的减薄方法 |
-
2011
- 2011-06-08 CN CN201110152394.9A patent/CN102820218B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273053A (ja) * | 2002-03-14 | 2003-09-26 | Disco Abrasive Syst Ltd | 平面研削方法 |
CN101399195A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄方法 |
CN102044428A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的减薄方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108022836A (zh) * | 2016-10-31 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种多层堆叠晶圆的研磨方法 |
CN108022938A (zh) * | 2016-10-31 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN108022836B (zh) * | 2016-10-31 | 2021-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种多层堆叠晶圆的研磨方法 |
CN111180324A (zh) * | 2019-12-27 | 2020-05-19 | 中芯集成电路(宁波)有限公司 | 键合晶圆结构的减薄方法及晶圆级封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102820218B (zh) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6360194B2 (ja) | SiGeC層をエッチストップとする接合型半導体構造 | |
US8012785B2 (en) | Method of fabricating an integrated CMOS-MEMS device | |
KR101438291B1 (ko) | 비-리세싱된 쉘로우 트렌치 아이솔레이션(STI) 상의 더미 게이트를 갖는 FinFET | |
JP5028988B2 (ja) | 半導体装置の製造方法 | |
US20130115777A1 (en) | Manufacturing method for semiconductor structures | |
US9224696B2 (en) | Integrated semiconductor device and method for fabricating the same | |
US11127625B2 (en) | Semiconductor structure and related method | |
US9812361B2 (en) | Combination grinding after laser (GAL) and laser on-off function to increase die strength | |
US20090186465A1 (en) | Wafer dividing method | |
CN102820218A (zh) | 晶片的减薄方法 | |
US8030180B2 (en) | Method of manufacturing a semiconductor device | |
CN105448826A (zh) | 一种晶圆切割方法 | |
US9953877B2 (en) | Backside processed semiconductor device | |
US20150064812A1 (en) | Method of forming a semiconductor device employing an optical planarization layer | |
US9117695B1 (en) | Method for fabricating semiconductor device | |
US9947716B2 (en) | Chip package and manufacturing method thereof | |
CN105448683B (zh) | 一种半导体器件的制造方法和电子装置 | |
KR101217193B1 (ko) | 실리사이드 공정 전에 스페이서 제거 | |
US9646840B2 (en) | Method for CMP of high-K metal gate structures | |
US20090042367A1 (en) | Sawing method for a semiconductor element with a microelectromechanical system | |
US8133746B2 (en) | Method for semiconductor gate hardmask removal and decoupling of implants | |
CN105575916A (zh) | 一种半导体器件及其制造方法、电子装置 | |
US8853051B2 (en) | Methods of recessing an active region and STI structures in a common etch process | |
CN105448650A (zh) | 一种半导体器件及其制备方法、电子装置 | |
US9245972B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |