JPH01185922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01185922A JPH01185922A JP63011102A JP1110288A JPH01185922A JP H01185922 A JPH01185922 A JP H01185922A JP 63011102 A JP63011102 A JP 63011102A JP 1110288 A JP1110288 A JP 1110288A JP H01185922 A JPH01185922 A JP H01185922A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- alignment
- pattern
- alignment pattern
- wavelength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title description 3
- 230000007261 regionalization Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 34
- 238000001514 detection method Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にリソグラフ
ィー工程に使用するマスクの目合せ方法に関する。
ィー工程に使用するマスクの目合せ方法に関する。
従来、リソグラフィー工程においてマスクの目合せを行
うときには、各工程において使用するマスク上に目合せ
パターンをそれぞれ形成し、ウェハの製造工程に従って
前工程までにウェハ表面に製造されている目合せパター
ンにマスクの目合せパターンを合わせてレジスト膜に露
光していた。
うときには、各工程において使用するマスク上に目合せ
パターンをそれぞれ形成し、ウェハの製造工程に従って
前工程までにウェハ表面に製造されている目合せパター
ンにマスクの目合せパターンを合わせてレジスト膜に露
光していた。
上述した従来の製造方法では、ウェハ上の目合せパター
ンは製造する集積回路のパターンと同一プロセスを経る
ため、前工程の目合せパターンが後工程によって消され
たり覆われたりして見えなくなることがある。このため
、必要な工程間に対応するための複数の目合せパターン
を設けたり、前工程の目合せパターンに合せて後工程で
新たに目合せパターンをつくってさらに後工程へと引継
いでいく方法がとられている。このため、目合せパター
ンのために大きな面積がとられたり工程間で引継いでい
くときに目合せ誤差が累積するという欠点がある。また
、目合せ１２ウエハ上にレジスト材を塗布した状態で行
うので、レジスト膜厚による光の干渉を原因とする目合
せ誤差が発生したり、目合せを行うときの光の波長がレ
ジスト材の露光の波長以外のものでなければならなかっ
たりする。最後の問題はレジスト材を選定するときの制
限事項にもなっている。
ンは製造する集積回路のパターンと同一プロセスを経る
ため、前工程の目合せパターンが後工程によって消され
たり覆われたりして見えなくなることがある。このため
、必要な工程間に対応するための複数の目合せパターン
を設けたり、前工程の目合せパターンに合せて後工程で
新たに目合せパターンをつくってさらに後工程へと引継
いでいく方法がとられている。このため、目合せパター
ンのために大きな面積がとられたり工程間で引継いでい
くときに目合せ誤差が累積するという欠点がある。また
、目合せ１２ウエハ上にレジスト材を塗布した状態で行
うので、レジスト膜厚による光の干渉を原因とする目合
せ誤差が発生したり、目合せを行うときの光の波長がレ
ジスト材の露光の波長以外のものでなければならなかっ
たりする。最後の問題はレジスト材を選定するときの制
限事項にもなっている。
本発明の半導体装置の製造方法はリソグラフィー工程の
最初においてウェハー裏面に目合せパターンを製造し、
以後の工程はこのパターンにそれぞれの工程に使用する
マスクの目合せパターンを露光投影装置を介して一致さ
せ、ウェハー表面のレジスト膜に露光し、ウェハ裏面は
保護膜で覆ってエツチングなどの工程の影響を受けない
ようにし、最終工程まで共通して使用する方法である。
最初においてウェハー裏面に目合せパターンを製造し、
以後の工程はこのパターンにそれぞれの工程に使用する
マスクの目合せパターンを露光投影装置を介して一致さ
せ、ウェハー表面のレジスト膜に露光し、ウェハ裏面は
保護膜で覆ってエツチングなどの工程の影響を受けない
ようにし、最終工程まで共通して使用する方法である。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のウェハ裏面に目合せパター
ンを作成するまでの製造方法を説明する図である。ウェ
ハ１にレジスト膜２を塗布シ（イ）、ウェハ裏面用の目
合せパターンをもつマスクを介して露光現像しく口）、
エツチングしくハ）、レジスト膜２を剥離して表裏を反
すと（ニ）、裏面に目合せパターン４のあるウェハが製
造される。
ンを作成するまでの製造方法を説明する図である。ウェ
ハ１にレジスト膜２を塗布シ（イ）、ウェハ裏面用の目
合せパターンをもつマスクを介して露光現像しく口）、
エツチングしくハ）、レジスト膜２を剥離して表裏を反
すと（ニ）、裏面に目合せパターン４のあるウェハが製
造される。
第２図は第１図に続いてウェハ表面に膜を形成してそれ
をエツチングする製造工程を説明する図である。ウェハ
１の表面に所望の材料によって膜を成長させて形成膜３
としくイ）、その上にレジスト膜２を塗布しく口）、エ
ツチング用のマスクをウェハ１の裏面の目合せパターン
４と位置合わせをして露光現像する（ハ）。つぎに、レ
ジスト膜５をウェハ１の裏面に塗布しく二）、固化させ
てエツチングすると（ホ）、ウェハ１の表面の形成膜３
はエツチングされ、ウェハ１の裏面の目合せパターン４
は保護されている。そして、レジスト膜２，５を剥離す
ると（へ）、エツチング工程は完了する。
をエツチングする製造工程を説明する図である。ウェハ
１の表面に所望の材料によって膜を成長させて形成膜３
としくイ）、その上にレジスト膜２を塗布しく口）、エ
ツチング用のマスクをウェハ１の裏面の目合せパターン
４と位置合わせをして露光現像する（ハ）。つぎに、レ
ジスト膜５をウェハ１の裏面に塗布しく二）、固化させ
てエツチングすると（ホ）、ウェハ１の表面の形成膜３
はエツチングされ、ウェハ１の裏面の目合せパターン４
は保護されている。そして、レジスト膜２，５を剥離す
ると（へ）、エツチング工程は完了する。
第３図は本発明の他の実施例の製造方法を説明する図で
ある。第１図に示した方法でウェハ１の裏面に目合せパ
ターン４を作成し、つぎに第３図に示す方法でウェハ表
面にイオンインプランテーションを行う。ウェハｌの表
面にレジスト膜２を塗布しくイ）、ウェハ裏面の目合せ
パターン４にこの工程のマスクを位置合せして露光現像
する（口）。そして、ウェハ表面からイオンインプラン
テーションを行って拡散層６を作成しくハ）、レジスト
膜２を剥離すると（ニ）、イオンインプランテーション
工程は完了する。この実施例ではイオンインプランテー
ションをウェハ表面に限定できるので、第２図のような
ウェハ裏面の保護のためのレジスト膜塗布を省略するこ
とができる。
ある。第１図に示した方法でウェハ１の裏面に目合せパ
ターン４を作成し、つぎに第３図に示す方法でウェハ表
面にイオンインプランテーションを行う。ウェハｌの表
面にレジスト膜２を塗布しくイ）、ウェハ裏面の目合せ
パターン４にこの工程のマスクを位置合せして露光現像
する（口）。そして、ウェハ表面からイオンインプラン
テーションを行って拡散層６を作成しくハ）、レジスト
膜２を剥離すると（ニ）、イオンインプランテーション
工程は完了する。この実施例ではイオンインプランテー
ションをウェハ表面に限定できるので、第２図のような
ウェハ裏面の保護のためのレジスト膜塗布を省略するこ
とができる。
以上説明したように本発明はウェハ裏面に目合せパター
ンを設け、各工程のマスクをこの目合せパターンと位置
合せすることにより、工程間の位置合せ誤差を少なくし
、従来の方法のレジスト膜を通した位置検出による不具
合、すなわち光の干渉による検出誤差の発生、レジスト
材の露光波長と位置検出光の波長とからくる制限をなく
すことができる効果がある。
ンを設け、各工程のマスクをこの目合せパターンと位置
合せすることにより、工程間の位置合せ誤差を少なくし
、従来の方法のレジスト膜を通した位置検出による不具
合、すなわち光の干渉による検出誤差の発生、レジスト
材の露光波長と位置検出光の波長とからくる制限をなく
すことができる効果がある。
第１図（イ）〜（ニ）は本発明の一実施例のウェハ裏面
に目合せパターンを作成するまでの製造方法を示す各工
程での断面図、第２図は（イ）〜（へ）は第１図以降の
製造方法を示す各工程での断面図、第３図は（イ）〜（
ニ）は本発明の他の実施例による製造方法を説明する各
工程での断面図である。 １・・・・・・ウェハ、２．訃・団・レジスト膜、３・
・・・・・形成膜、４・・・・・・目合せパターン、６
・・・・・・拡散層。 代理人 弁理士 内 原 音 （ハ）「＝〒＝了！ 篤１１１￥］ 箭２図
に目合せパターンを作成するまでの製造方法を示す各工
程での断面図、第２図は（イ）〜（へ）は第１図以降の
製造方法を示す各工程での断面図、第３図は（イ）〜（
ニ）は本発明の他の実施例による製造方法を説明する各
工程での断面図である。 １・・・・・・ウェハ、２．訃・団・レジスト膜、３・
・・・・・形成膜、４・・・・・・目合せパターン、６
・・・・・・拡散層。 代理人 弁理士 内 原 音 （ハ）「＝〒＝了！ 篤１１１￥］ 箭２図
Claims (1)
- ウェハー裏面にマスク目合せのためのパターンをつけ
、しかる後に該パターンを基準としてウェハー表面にパ
ターン形成のための位置合せを行う製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011102A JPH01185922A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011102A JPH01185922A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185922A true JPH01185922A (ja) | 1989-07-25 |
Family
ID=11768648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011102A Pending JPH01185922A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185922A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064807B2 (en) | 2001-01-15 | 2006-06-20 | Asml Netherlands B.V. | Lithographic apparatus |
| US7113258B2 (en) | 2001-01-15 | 2006-09-26 | Asml Netherlands B.V. | Lithographic apparatus |
| CN103531510A (zh) * | 2013-10-24 | 2014-01-22 | 华东光电集成器件研究所 | 一种半导体电路p+外延图形的转移对准光刻方法 |
| JP2016143812A (ja) * | 2015-02-04 | 2016-08-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-01-20 JP JP63011102A patent/JPH01185922A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064807B2 (en) | 2001-01-15 | 2006-06-20 | Asml Netherlands B.V. | Lithographic apparatus |
| US7084955B2 (en) | 2001-01-15 | 2006-08-01 | Asml Netherlands B.V. | Lithographic apparatus |
| US7113258B2 (en) | 2001-01-15 | 2006-09-26 | Asml Netherlands B.V. | Lithographic apparatus |
| CN103531510A (zh) * | 2013-10-24 | 2014-01-22 | 华东光电集成器件研究所 | 一种半导体电路p+外延图形的转移对准光刻方法 |
| JP2016143812A (ja) * | 2015-02-04 | 2016-08-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200532771A (en) | Method for forming openings in a substrate using bottom antireflective coatings | |
| JPH01185922A (ja) | 半導体装置の製造方法 | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| JPH0219970B2 (ja) | ||
| US6566274B1 (en) | Lithography process for transparent substrates | |
| JP3366441B2 (ja) | λ／４シフト回折格子の製造方法 | |
| JPH02140914A (ja) | 半導体装置の製造方法 | |
| JPS61242023A (ja) | 微細パタ−ンの形成方法 | |
| JPH0544169B2 (ja) | ||
| JPS60235422A (ja) | マスクパタ−ンの欠陥修正方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JPH05166805A (ja) | パターン形成方法 | |
| JPS59155930A (ja) | 微細パタ−ンの形成方法 | |
| JPH0440456A (ja) | フォトマスクの製造方法 | |
| JPS63104327A (ja) | Ｘ線マスク、およびその製造方法 | |
| JP3185933B2 (ja) | 加工用レジスト層形成法 | |
| JPS61121436A (ja) | レジスト現像方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPH01296620A (ja) | パターン形成方法 | |
| JPH01239927A (ja) | パターン形成方法 | |
| JPS5984428A (ja) | パタ−ン形成方法 | |
| JPS61190930A (ja) | 半導体装置の製造方法 | |
| JPH08203821A (ja) | パターン形成方法 | |
| JPS62265723A (ja) | レジスト露光方法 |