JP2018518840A - ヘテロ構造体及び製造の方法 - Google Patents
ヘテロ構造体及び製造の方法 Download PDFInfo
- Publication number
- JP2018518840A JP2018518840A JP2017563155A JP2017563155A JP2018518840A JP 2018518840 A JP2018518840 A JP 2018518840A JP 2017563155 A JP2017563155 A JP 2017563155A JP 2017563155 A JP2017563155 A JP 2017563155A JP 2018518840 A JP2018518840 A JP 2018518840A
- Authority
- JP
- Japan
- Prior art keywords
- heterostructure
- cover layer
- layer
- support substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 80
- 239000002346 layers by function Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 10
- 101150091203 Acot1 gene Proteins 0.000 description 9
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000001627 detrimental effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02818—Means for compensation or elimination of undesirable effects
- H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
- H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
- H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
- H03H9/6489—Compensation of undesirable effects
- H03H9/6496—Reducing ripple in transfer characteristic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
- H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N35/00—Magnetostrictive devices
- H10N35/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本発明は、ヘテロ構造体、特に圧電構造体であって、カバー層、特に圧電材料の層を具備し、上記カバー層の材料が第１の熱膨張係数を有し、支持基板に組み付けられ、上記支持基板が、上記第１の熱膨張係数とは実質的に異なる第２の熱膨張係数を有し、界面のところに、上記カバー層が上記界面から上記カバー層の中まで延伸している少なくとも１つのリセスを備える、ヘテロ構造体及びその製造の方法に関する。【選択図】 図２Ｄ
Description
本発明は、一般に、ヘテロ構造体、特に圧電構造体、及びヘテロ構造体、特に圧電構造体の製造の方法に関する。
発明の目的は、ヘテロ構造体、特に圧電構造体、及びヘテロ構造体、特に圧電構造体の製造の方法を提案することである。
無線周波数（ＲＦ）表面弾性波（ＳＡＷ）技術は、例えば現在の携帯電話機のデュプレクサのような多数の用途に広く使用されている。標準ＳＡＷ技術のさらなる改善により、ＲＦバルク弾性波（ＢＡＷ）技術と競合できる状態に留まるための温度補償型ＳＡＷデバイスの開発がもたらされた。
温度補償型ＳＡＷは、図１Ａに模式的に示したように、任意選択で接着剤層１３０を間に置いて支持基板１１０に組み付けられた圧電材料の層１２０を備える圧電構造体１００内で得ることができる。温度補償型ＳＡＷデバイスの最近の発展が、Ｈａｓｈｉｍｏｔｏらによる最近の刊行物、「Ｒｅｃｅｎｔ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｍｐｅｎｓａｔｅｄ ＳＡＷ ｄｅｖｉｃｅｓ（温度補償型ＳＡＷデバイスの最近の発展）」、Ｕｌｔｒａｓｏｎｉｃｓ Ｓｙｍｐｏｓｉｕｍ ２０１１、ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ、７９〜８６ページに論評されており、図１Ａの手法をより詳細に図説している。支持基板１１０は、以て圧電構造体１００の硬化機能を有している。
しかしながら、図１Ａに模式的に示したようなこのような圧電構造体１００は、圧電材料の層１２０及び支持基板１１０それぞれの熱膨張係数（ＣＴＥ）の実質的な違いのために、熱処理に耐えることに適していないことがある。このようなＣＴＥの不一致は、最悪のケースでは、所定のしきい値よりも高い温度に対するこのような構造の破壊の原因になることもある。例えば圧電材料の層１２０の座屈のような他の現象が起きることもある。さらに、圧電構造体１００の湾曲が、熱処理での臨界値を超えることがあり、例えば臨界値よりも大きい値では、静電チャックが構造に接触しなくなることがある。加えて、大部分の圧電材料に関するＣＴＥの強い異方性が、異方性歪の蓄積のために熱処理を困難にする。
図１Ｂは、米国特許第８６６４７４７号に開示された手法を模式的に示しており、リセス１４０が、基板１１０’に組み付けられた層１２０’の面とは反対側の構造１００’の面に形成されている。層１２０’とは実質的に異なるＣＴＥを有する基板１１０’に形成された層１２０’にこのようにリセスを形成することは、このような構造１００’に蓄積される応力を調節することに役立つことがある。
しかしながら、このような手法を使用するといくつかの問題に直面する。特に、１〜１０μｍの範囲の比較的小さい厚さを有する層１２０’に関して、基板１１０’に対して下にある界面に損傷を与えないために、注意を払わなければならない。例えばソーイングのような正確ではない方法は、破断のための核形成サイトを後に残す表面領域の基板１１０’又は接着剤層（図１Ｂには図示せず）のいずれかに損傷をもたらすことがある。層１２０’の実質的なアンダーエッチングを引き起こすことがあるリソグラフィ及びエッチングステップがその後に含まれる場合には、これは構造１１０’に対して特に有害である。さらに、基板１１０’は、その表面に機能層が組み付けられなければならず、機能層はその特定の特性を失わないために変えられるべきではない。
本発明は、上に述べた問題を解消している。
特に、本発明は、ヘテロ構造体、特に圧電構造体であって、カバー層、特に圧電材料の層を具備し、上記カバー層が第１の熱膨張係数を有し、支持基板に組み付けられ、上記支持基板が、上記第１の熱膨張係数とは実質的に異なる第２の熱膨張係数を有し、界面のところに、上記カバー層が上記界面から上記カバー層の中まで延伸している少なくとも１つのリセスを備える、ヘテロ構造体に関する。
さらに有利な実施形態は、上記少なくとも１つのリセスが、上記カバー層全体にわたり延伸しているトレンチを形成している、ヘテロ構造体に関する。
さらに有利な実施形態は、上記少なくとも１つのリセスにより分離されている上記カバー層の部分が、所定の臨界長さよりも小さい横方向広がりを有し、上記臨界長さよりも上では、予め定められた温度での熱処理に起因して破壊が生じ得る、ヘテロ構造体に関する。
さらに有利な実施形態は、上記少なくとも１つのリセスが、上記支持基板との上記界面とは反対側の上記カバー層の表面まで延伸している、ヘテロ構造体に関する。
さらに有利な実施形態は、上記熱膨張係数のうちの少なくとも一方が強い異方性を示す、ヘテロ構造体に関する。
さらに有利な実施形態は、上記カバー層の材料が、特にＬＴＯ、ＬＮＯ、ＡｌＮ、ＺｎＯの中から選択される圧電材料である、ヘテロ構造体に関する。
さらに有利な実施形態は、上記支持基板の材料が、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＳｉＧｅ、サファイアの群の中から選択される、ヘテロ構造体に関する。
さらに有利な実施形態は、上記支持基板が、上記界面に隣り合う機能層を備える、ヘテロ構造体に関する。
さらに有利な実施形態は、上記機能層が、１ｋＯｈｍ／ｃｍよりも高い、好ましくは５ｋＯｈｍ／ｃｍよりも高い電気抵抗を上記支持基板に与える、ヘテロ構造体に関する。
さらに有利な実施形態は、上記機能層が、１０μｍ未満の、好ましくは１μｍ未満の、又はさらにはより好ましくは１００ｎｍ未満の厚さを有する、ヘテロ構造体に関する。
本発明は、支持基板を用意し、カバー層、特に圧電材料の層を用意するステップと、上記カバー層の表面に少なくとも１つのリセスを形成するステップと、上記支持基板と上記少なくとも１つのリセスを備えた上記カバー層の上記表面との間の組み付け界面のところに上記支持基板と上記カバー層とを組み付けるステップとを含む、ヘテロ構造体の製造の方法にもやはり関する。
さらに有利な実施形態は、上記組み付け界面とは反対側の上記カバー層の上記表面の薄化ステップをさらに含む、ヘテロ構造体の製造の方法に関する。
さらに有利な実施形態は、上記薄化ステップが、組み付けるステップに先立って原子種又はイオン種、特にＨ又はＨｅを注入して、上記カバー層に脆弱ゾーンを形成するステップと、組み付けるステップの後で上記脆弱ゾーンのところでの剥離のステップとを含む、ヘテロ構造体の製造の方法に関する。
さらに有利な実施形態は、上記薄化するステップが、グラインディング、ポリッシング、エッチング、又は任意の組み合わせの群の中から選択される技術により実行される、ヘテロ構造体の製造の方法に関する。
さらに有利な実施形態は、上記薄化ステップが、上記少なくとも１つのリセスを露出させる、ヘテロ構造体の製造の方法に関する。
発明は、例として以降に有利な実施形態を使用し、図面を参照してより詳細に説明されるであろう。しかしながら、説明される実施形態は、個々の特徴が互いに別個に実装されてもよいか又は省略されてもよい可能性のある構成に過ぎない。
本発明について、次いで特定の実施形態を参照して説明する。実施形態のうちのいずれかにある特徴及び代替形態が、互いに無関係に、特許請求の範囲の範囲に従った任意の他の実施形態の特徴及び代替形態と組み合わせられてもよいことが、当業者には明白であろう。
本発明の下記の説明では、圧電構造体及び圧電材料の層を例示的に参照している。しかしながら、上に既に指摘したように、本発明は、この特定の実施形態に限定されず、カバー層（２２０、３２０、４２０、５２０）及び支持基板（２１０、４１０、５１０）を備えている任意のヘテロ構造体（２００、４００、４００’、５００’）に関係し、カバー層の熱膨張係数が支持基板のうちの１つとは実質的に異なることをともなう。このようなヘテロ構造体は、上に記述したカバー層として識別可能な圧電材料の層を有するヘテロ構造体として識別可能な圧電構造体の特定の実施形態を包含する。本発明はまた、このようなヘテロ構造体（２００、４００、４００’、５００’）の製造の方法にも関係する。
図２Ａは、圧電材料の層２２０と、支持基板２１０と、圧電材料の層２２０及び支持基板２１０が組み付けられている界面から圧電材料の層２２０の中まで延伸する少なくとも１つのリセス２４０とを備えている圧電構造体２００を模式的に示している。圧電材料の層２２０は、第１の熱膨張係数ＣＴＥ１を有し、支持基板２１０は、第１の熱膨張係数ＣＴＥ１とは実質的に異なる第２の熱膨張係数ＣＴＥ２を有する、すなわち、関係Ｍａｘ（ＣＴＥ１；ＣＴＥ２）＞Ｍｉｎ（ＣＴＥ１；ＣＴＥ２）が成り立ち、特にＭａｘ（ＣＴＥ１；ＣＴＥ２）／Ｍｉｎ（ＣＴＥ１；ＣＴＥ２）＞２、好ましくは＞４又は＞６が成り立ち、したがって、Ｍａｘ（ＣＴＥ１；ＣＴＥ２）及びＭｉｎ（ＣＴＥ１；ＣＴＥ２）がそれぞれＣＴＥ１及びＣＴＥ２の両者の最大値及び最小値である。これは、ＣＴＥの最大の不一致を計算するために異方性ＣＴＥ値のケースにも当てはまる。
少なくとも１つのリセス２４０は、リセスを画定するために必要な精度に応じて、例えばマスキング及びエッチング（リソグラフィを含む）、又はさらにはソーイングのようなよく知られている技術により形成されてもよい。１００μｍから５ｍｍに至るまでの範囲に含まれる少なくとも１つのリセス２４０の横方向寸法は、容易に画定することができ、深さプロファイルが、例えば、化学薬品、エッチング速度、及びエッチング期間に依存して、０．５μｍから５０μｍに至るまでの範囲に制御されることがある。低コストの代替技術としてのソーイングは、数μｍの不確定度で制御される深さプロファイルを有する１から２ｍｍ幅のトレンチを容易に実現する。さらに下記に詳細に記されるような層移転（例えばスマートカー（ＳｍａｒｔＣｕｒ）（商標））のケースでは、少なくとも１つのリセスを露出させることが、移転させようとする層の厚さを少なくとも１つのリセスの深さプロファイルよりも小さい範囲内に調節することにより実現されることがある。
圧電材料から作られたカバー層のケースでは、圧電材料は、タンタル酸リチウム（ＬＴＯ）、ニオブ酸リチウム（ＬＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、等であってもよい。
支持基板２００の材料は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、サファイア、又は半導体産業において広く知られ使用されている任意の他の基板の群の中から選択されてもよい。
図２Ｂに模式的に開示した実施形態は、接着剤層２３０が圧電材料の層２２０と支持基板２１０との間の界面に存在する点で、図２Ａに示したものとは異なっている。下記に詳細に論じるように、圧電材料の層２２０と支持基板２１０との組み付けは、ボンディング技術、特に分子ボンディングを含むことがあり、接着剤層２３０は、ボンディングに先立って圧電材料の層２２０及び支持基板２１０にそれぞれ形成されている２つの酸化物層のボンディング界面であってもよい。他の組み付け技術は、例えばボンディング樹脂又はのりのような他のタイプの接着剤層２３０を含むことがある。
図２Ｃに模式的に描いた実施形態は、支持基板２１０が圧電材料の層２２０との界面の近くに機能層２５０を含む点で、図２Ａ及び図２Ｂのうちの一方とは異なっている。例えば、シリコン、特に１ｋＯｈｍ／ｃｍ又はさらには５ｋＯｈｍ／ｃｍよりも高い電気抵抗を有する高抵抗シリコン基板から作られている支持基板２１０のケースでは、機能層２５０は、酸化物ボンディング層の近くの界面導電性構成物を削除するために、いわゆるトラップリッチ層であってもよい。上記トラップリッチ層は、多結晶シリコン層として形成されるか、又は上記機能層に所定の気孔レベルを導入することによるかのいずれであってもよい。界面にあるこのような高抵抗機能層２５０は、信号の何らかの電気的損失がデバイス性能に対して有害であるＳＡＷデバイスに使用される圧電構造体２００にとって、特に関心が持たれる。さらに、このような機能層２５０は、圧電材料の層２２０を支持基板２１０から接続を切るために又は電気的に分離するために使用されることがある。このような機能層２５０は、１０μｍよりも薄い、又はさらには１μｍよりも薄い、又はさらには１００ｎｍよりも薄い厚さを有することがある。
最も顕著な材料は、シリコンが半導体産業で最も一般的に使用されている材料であるため、支持基板２１０として重要なものはシリコンである。既存の製造ラインでの取り扱い及び集積化は、したがってこのようなシリコン支持基板２１０を使用することにより容易になる。加えて、例えばＣＭＯＳのような機能マイクロエレクトロニックデバイスが、支持基板２１０に集積され、上記の高抵抗機能層２５０を横切ることにより圧電デバイスと必要な場合には電気的に接続されることがあり（電気ビアは図２Ｄには示されていない）、クロストークが最小化された極めて小型のデバイス構造をもたらす。
図２Ｄに模式的に開示した実施形態は、少なくとも１つのリセスが界面から支持基板２１０との界面とは反対側の圧電材料の層２２０の表面まで延伸する点で、図２Ａから図２Ｃに描いたものとは異なる。このような構成は、熱処理中の応力蓄積の調節をさらに改善する。しかしながら、圧電材料の能動表面は、少なくとも１つのリセスを露出させることのために縮小される。
少なくとも１つのリセス２４０の横方向寸法は、圧電材料の能動表面を増加させつつ、圧電構造体２００の十分な機械的安定性を持たせるように選択されなければならない。
図３Ａ、図３Ｂ、及び図３Ｃは、ウェハレベルでの平面図を模式的に示しており、少なくとも１つのリセス３４０の様々な実現のモードが表現されている。ＣＴＥの異方性が存在しないケースでは、図３Ａに示したような構成は、ＣＴＥの不一致に起因する熱処理の有害な効果を抑制するためには十分である可能性がある。最も近い及び／又は２番目に近いリセスまで距離ｄｌを有する圧電材料の層３２０での点状のリセス３４０が、支持基板との界面に形成され、したがって、距離ｄｌ（図３Ａでは、最も近い距離に対してｄｌ１そして２番目に近い距離に対してｄｌ２）が、所定の臨界長さｃｌよりも小さくなるように選択される。このような臨界長さｃｌは、臨界長さよりも大きいと、所定の温度における熱処理が有害な効果を引き起こし得る値になるように規定される。このような有害な効果は、例えば、圧電材料の層の座屈を含め湾曲に関する臨界値を超えるか、又は圧電構造体の破壊を引き起こし得る。ところが、取り扱い及び湾曲の問題は、制御される場合があり、特に破壊及び座屈は、例えばパッケージング及びデバイスのフロントエンド処理中に使用される熱処理に対応する２５０℃に至るまで、又はさらには５００℃に至るまでの温度に対して回避されるべきである。
図３Ｂ及び図３Ｃは、ＣＴＥの強い異方性が存在するケースを模式的に示している。少なくとも１つのリセスは、圧電材料の全体の層３２０にわたり延伸しているトレンチを形成している。主軸ｘ及びｙについてそれぞれの距離ｄｌｘ及びｄｌｙは、したがってこれらの主軸ｘ及びｙに由来する臨界長さよりも小さく、図３Ａに関連して上に開示した同じ基準に従う。
図４は、圧電構造体４００の製造の方法を模式的に示している。少なくとも１つのリセス４４０が、例えばリソグラフィ／マスキング及びエッチング技術により、圧電材料の層４２０に形成される。少なくとも１つのリセス４４０の深さは、その後の熱処理中に圧電構造体４００内で調節することを望む応力に依存することがあり、１００ｎｍから２０又はさらには５０μｍに至るまでの範囲であってもよい。任意選択で、少なくとも１つのリセス４４０は、材料、例えばリセスに堆積した（すなわち、ＰＶＤ又はＣＶＤ）酸化シリコンで埋められる。これは、このような構造に適用されるその後のボンディング又はエッチングにとって有利である可能性がある。任意選択的なステップＳ４１ａ及びＳ４１ｂは、圧電材料の層４２０及び支持基板４１０の各々にボンディング層４６０、例えば、それぞれの表面に堆積した酸化シリコンを設けることを模式的に示している（しかしながら、本発明はこのような手法に限定されず、代わりに１つのボンディング層４６０の使用、又はさらには何も使用しないことも想像することができる）。このようなボンディング層４６０は、例えばボンディング界面における粗さを最小にするための平坦化を含むその後の組み付けステップＳ４２を考慮して、さらに処理されることがある。組み付けステップＳ４２は、任意の種類のボンディング技術、特に分子ボンディングにより行われ得る。任意選択のボンディング層４６０は、したがって接着剤層４３０を形成する。類似の構成が、のり又は例えばボンディング樹脂としての他の接着剤の使用により得られることがある。圧電材料の層４２０との界面におけるボンディング層４６０の使用は、ボンディング界面における大きなボンディングエネルギーを維持しながらボンディング層４６０に対する上記界面を粗くすることを望むケースでは特に関心が持たれる。圧電材料の層４２０に対して粗くした界面が、最終ＳＡＷデバイスのいわゆるリップル効果を回避するために使用されることがある。
圧電材料の層４２０と支持基板４１０との組み付けの後で、Ｓ４３は、組み付け界面とは反対側の圧電材料の層４２０の表面の薄化ステップを模式的に示している。このような薄化ステップＳ４３は、限定しないが、グラインディング、ポリッシング、エッチング、又はこれらの技術の任意の組み合わせの群の中から選択される技術により行われてもよい。したがって、少なくとも１つのリセスを露出させること及びステップＳ４３の後の図４に示したような圧電構造体４００’を得ることが可能である。
図５は、圧電構造体５００’の製造の方法を模式的に示しており、ここではそれぞれの薄化ステップＳ５３が圧電構造体５００’を組み付けた後で脆弱ゾーン５６０のところでの剥離のステップを含む。脆弱ゾーン５７０は、イオン種及び／又は原子種、例えばＨ又はＨｅの注入により作られることがある。このような手法は、スマートカット（ＳｍａｒｔＣｕｔ）（商標）という用語の下で一般によく知られている。図５は、注入ステップが圧電材料の層５２０に少なくとも１つのリセス５４０の形成（ステップＳＡ２及びＳＢ２）の前（ステップＳＡ１）又は後（ステップＳＢ１）のいずれで実行されてもよいことを模式的に示している。さらに、図５は、図４のプロセスフローに開示したように、Ｓ５１での任意選択的な接着剤層５３０を設けるステップ、及び組み付けるステップＳ５２を模式的に示している。図５はそのときには、少なくとも１つのリセス５４０の深さが脆弱ゾーン５７０の深さを超えるシナリオを示しているに過ぎず、薄化ステップＳ５３により露出した少なくとも１つのリセス５４０を有する圧電構造体５００’をこのようにもたらしている。本発明は、このような実施形態に限定されず、例えば図２Ａから図２Ｃに示した実施形態に従った最終的な圧電構造体を得るために深さを容易に適応させることができる。露出していても又は露出していなくても、リセス５４０を有する圧電材料の層５２０の厚さは、１００ｎｍから１μｍに至るまで、又はさらには１０μｍに至るまで、又はさらには２０μｍに至るまでの範囲であるように選択されてもよい。
Claims (15)
- ヘテロ構造体（２００、４００、４００’、５００’）、特に圧電構造体であって、カバー層（２２０、４２０、５２０）、特に圧電材料の層を具備し、前記カバー層（２２０、４２０、５２０）が第１の熱膨張係数を有し、支持基板（２１０、４１０、５１０）に組み付けられ、前記支持基板（２１０、４１０、５１０）が前記第１の熱膨張係数とは実質的に異なる第２の熱膨張係数を有し、界面のところに、前記カバー層（２２０、４２０、５２０）が、前記界面から前記カバー層（２２０、４２０、５２０）の中まで延伸している少なくとも１つのリセス（２４０、３４０、４４０、５４０）を備える、ヘテロ構造体（２００、４００、４００’、５００’）。
- 前記少なくとも１つのリセス（２４０、３４０、４４０、５４０）が、前記カバー層（２２０、４２０、５２０）全体にわたり延伸しているトレンチを形成している、請求項１に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記少なくとも１つのリセス（２４０、３４０、４４０、５４０）により分離されている前記カバー層（２２０、４２０、５２０）の部分が、所定の臨界長さよりも小さい横方向広がりを有し、前記臨界長さよりも上では、予め定められた温度での熱処理に起因して破壊が生じ得る、請求項１又は２に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記少なくとも１つのリセス（２４０、３４０、４４０、５４０）が、前記支持基板（２１０、４１０、５１０）との前記界面とは反対側の前記カバー層（２２０、４２０、５２０）の表面まで延伸している、請求項１〜３のいずれか一項に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記熱膨張係数のうちの少なくとも一方が強い異方性を示す、請求項１〜４のいずれか一項に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記カバー層（２２０、４２０、５２０）の材料が、特にＬＴＯ、ＬＮＯ、ＡｌＮ、ＺｎＯの中から選択される圧電材料である、請求項１〜５のいずれか一項に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記支持基板（２１０、４１０、５１０）の材料が、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＳｉＧｅ、サファイアの群の中から選択される、請求項１〜６のいずれか一項に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記支持基板（２１０、４１０、５１０）が、前記界面に隣り合う機能層（２５０）を備えている、請求項１〜７のいずれか一項に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記機能層（２５０）が、１ｋＯｈｍ／ｃｍよりも高い、好ましくは５ｋＯｈｍ／ｃｍよりも高い電気抵抗を前記支持基板（２１０、４１０、５１０）に与える、請求項８に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 前記機能層（２５０）が、１０μｍ未満の、好ましくは１μｍ未満の、又はさらにはより好ましくは１００ｎｍ未満の厚さを有する、請求項８又は９に記載のヘテロ構造体（２００、４００、４００’、５００’）。
- 支持基板（２１０、４１０、５１０）を用意し、カバー層（２２０、４２０、５２０）、特に圧電材料の層を用意するステップと、前記カバー層（２２０、４２０、５２０）の表面に少なくとも１つのリセス（２４０、３４０、４４０、５４０）を形成するステップ（ＳＡ２、ＳＢ２）と、前記支持基板（２１０、４１０、５１０）と前記少なくとも１つのリセス（２４０、３４０、４４０、５４０）を備えた前記カバー層（２２０、４２０、５２０）の前記表面との間の組み付け界面のところに前記支持基板（２１０、４１０、５１０）と前記カバー層（２２０、４２０、５２０）とを組み付けるステップ（Ｓ４２、Ｓ５２）とを含む、ヘテロ構造体（２００、４００、４００’、５００’）の製造の方法。
- 前記組み付け界面とは反対側の前記カバー層（２２０、４２０、５２０）の前記表面の薄化のステップ（Ｓ４３）をさらに含む、請求項１１に記載のヘテロ構造体（２００、４００、４００’、５００’）の製造の方法。
- 前記薄化ステップ（Ｓ４３）が、組み付けるステップに先立って原子種又はイオン種、特にＨ又はＨｅを注入して（ＳＡ１、ＳＢ１）、前記カバー層（２２０、４２０、５２０）に脆弱ゾーン（５７０）を形成するステップと、組み付けるステップの後で前記脆弱ゾーンのところでの剥離のステップ（Ｓ５３）とを含む、請求項１２に記載のヘテロ構造体（２００、４００、４００’、５００’）の製造の方法。
- 前記薄化ステップ（Ｓ４３）が、グラインディング、ポリッシング、エッチング、又は任意の組み合わせの群の中から選択される技術により実行される、請求項１２に記載のヘテロ構造体（２００、４００、４００’、５００’）の製造の方法。
- 前記薄化ステップ（Ｓ４３）が、前記少なくとも１つのリセス（２４０、３４０、４４０、５４０）を露出させる、請求項１２〜１４のいずれか一項に記載のヘテロ構造体（２００、４００、４００’、５００’）の製造の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1501222A FR3037443B1 (fr) | 2015-06-12 | 2015-06-12 | Heterostructure et methode de fabrication |
| FR15/01222 | 2015-06-12 | ||
| PCT/EP2016/063198 WO2016198542A1 (en) | 2015-06-12 | 2016-06-09 | Heterostructure and method of fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018518840A true JP2018518840A (ja) | 2018-07-12 |
Family
ID=54848603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017563155A Pending JP2018518840A (ja) | 2015-06-12 | 2016-06-09 | ヘテロ構造体及び製造の方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (4) | US10826459B2 (ja) |
| EP (1) | EP3308411B1 (ja) |
| JP (1) | JP2018518840A (ja) |
| KR (3) | KR20180011243A (ja) |
| CN (2) | CN111864051A (ja) |
| FR (1) | FR3037443B1 (ja) |
| SG (1) | SG10201911991YA (ja) |
| WO (1) | WO2016198542A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020130076A1 (ja) * | 2018-12-20 | 2020-06-25 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110832774B (zh) * | 2017-07-27 | 2023-07-21 | 京瓷株式会社 | 弹性波元件 |
| FR3079660B1 (fr) * | 2018-03-29 | 2020-04-17 | Soitec | Procede de transfert d'une couche |
| US20200044621A1 (en) * | 2018-07-31 | 2020-02-06 | Qualcomm Incorporated | Thin film devices |
| TWI815970B (zh) * | 2018-11-09 | 2023-09-21 | 日商日本碍子股份有限公司 | 壓電性材料基板與支持基板的接合體、及其製造方法 |
| DE102019119239A1 (de) * | 2019-07-16 | 2021-01-21 | RF360 Europe GmbH | Multiplexer |
| CN113922778B (zh) * | 2020-07-10 | 2022-06-21 | 济南晶正电子科技有限公司 | 一种滤波器用压电衬底结构及其制备方法 |
| CN111883644B (zh) * | 2020-07-23 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | 一种异质压电薄膜结构及其制备方法 |
| CN114244311A (zh) * | 2021-12-22 | 2022-03-25 | 江苏卓胜微电子股份有限公司 | 一种声表面波谐振器及滤波器 |
| FR3136325A1 (fr) * | 2022-06-02 | 2023-12-08 | Soitec | Dispositif a ondes elastiques de surface |
| FR3136327A1 (fr) * | 2022-06-02 | 2023-12-08 | Soitec | Dispositif a ondes elastiques de surface |
| FR3136326A1 (fr) * | 2022-06-02 | 2023-12-08 | Soitec | Filtre dispositif a ondes elastiques de surface |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0755085A1 (en) * | 1995-07-19 | 1997-01-22 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and method of manufacturing the same |
| JPH0992895A (ja) * | 1995-07-19 | 1997-04-04 | Matsushita Electric Ind Co Ltd | 圧電素子とその製造方法 |
| JP2005347295A (ja) * | 2004-05-31 | 2005-12-15 | Shin Etsu Chem Co Ltd | 複合圧電基板 |
| WO2010102686A1 (en) * | 2009-03-09 | 2010-09-16 | S.O.I.Tec Silicon On Insulator Technologies | A method of producing a heterostructure with local adaptation of the thermal expansion coefficient |
| US20100308455A1 (en) * | 2008-12-09 | 2010-12-09 | Young Hae KIM | Method for Manufacturing Hetero-Bonded Wafer |
| WO2014002286A1 (ja) * | 2012-06-26 | 2014-01-03 | 本多電子株式会社 | 電気機械変換素子及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2789518B1 (fr) | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
| US6861021B2 (en) | 2002-04-16 | 2005-03-01 | General Electric Company | Molding tool construction and molding method |
| US8664747B2 (en) | 2008-04-28 | 2014-03-04 | Toshiba Techno Center Inc. | Trenched substrate for crystal growth and wafer bonding |
| JPWO2009139108A1 (ja) | 2008-05-12 | 2011-09-15 | 株式会社村田製作所 | 弾性境界波装置 |
| FR2953328B1 (fr) * | 2009-12-01 | 2012-03-30 | S O I Tec Silicon On Insulator Tech | Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques |
| US8141429B2 (en) | 2010-07-30 | 2012-03-27 | Rosemount Aerospace Inc. | High temperature capacitive static/dynamic pressure sensors and methods of making the same |
| FR2967812B1 (fr) * | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
| JP5601377B2 (ja) * | 2010-11-30 | 2014-10-08 | 株式会社村田製作所 | 弾性波装置及びその製造方法 |
| US9490418B2 (en) | 2011-03-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer |
| EP2738939B1 (en) * | 2011-07-29 | 2018-12-05 | Murata Manufacturing Co., Ltd. | Piezoelectric device and method of manufacturing piezoelectric device |
| JP6092535B2 (ja) * | 2012-07-04 | 2017-03-08 | 太陽誘電株式会社 | ラム波デバイスおよびその製造方法 |
| CN103765773B (zh) * | 2012-08-17 | 2015-11-25 | 日本碍子株式会社 | 复合基板、弹性表面波器件以及复合基板的制造方法 |
| US10283402B2 (en) * | 2015-03-03 | 2019-05-07 | Globalwafers Co., Ltd. | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
| US11646714B2 (en) * | 2018-07-10 | 2023-05-09 | Texas Instruments Incorporated | Laterally vibrating bulk acoustic wave resonator |
-
2015
- 2015-06-12 FR FR1501222A patent/FR3037443B1/fr active Active
-
2016
- 2016-06-09 KR KR1020177036949A patent/KR20180011243A/ko active Application Filing
- 2016-06-09 CN CN202010766588.7A patent/CN111864051A/zh active Pending
- 2016-06-09 SG SG10201911991YA patent/SG10201911991YA/en unknown
- 2016-06-09 JP JP2017563155A patent/JP2018518840A/ja active Pending
- 2016-06-09 WO PCT/EP2016/063198 patent/WO2016198542A1/en active Application Filing
- 2016-06-09 US US15/735,477 patent/US10826459B2/en active Active
- 2016-06-09 CN CN201680033898.XA patent/CN107710431B/zh active Active
- 2016-06-09 EP EP16728029.6A patent/EP3308411B1/en active Active
- 2016-06-09 KR KR1020207036755A patent/KR102301378B1/ko active IP Right Grant
- 2016-06-09 KR KR1020207007038A patent/KR102285595B1/ko active IP Right Grant
-
2020
- 2020-05-18 US US16/877,309 patent/US11595020B2/en active Active
- 2020-10-20 US US17/075,465 patent/US11637542B2/en active Active
-
2023
- 2023-04-18 US US18/302,440 patent/US20230275559A1/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0755085A1 (en) * | 1995-07-19 | 1997-01-22 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and method of manufacturing the same |
| JPH0992895A (ja) * | 1995-07-19 | 1997-04-04 | Matsushita Electric Ind Co Ltd | 圧電素子とその製造方法 |
| US5759753A (en) * | 1995-07-19 | 1998-06-02 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and method of manufacturing the same |
| JP2005347295A (ja) * | 2004-05-31 | 2005-12-15 | Shin Etsu Chem Co Ltd | 複合圧電基板 |
| US20100308455A1 (en) * | 2008-12-09 | 2010-12-09 | Young Hae KIM | Method for Manufacturing Hetero-Bonded Wafer |
| WO2010102686A1 (en) * | 2009-03-09 | 2010-09-16 | S.O.I.Tec Silicon On Insulator Technologies | A method of producing a heterostructure with local adaptation of the thermal expansion coefficient |
| US20120018855A1 (en) * | 2009-03-09 | 2012-01-26 | Cyrille Colnat | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient |
| JP2012519974A (ja) * | 2009-03-09 | 2012-08-30 | ソイテック | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 |
| WO2014002286A1 (ja) * | 2012-06-26 | 2014-01-03 | 本多電子株式会社 | 電気機械変換素子及びその製造方法 |
| US20150042210A1 (en) * | 2012-06-26 | 2015-02-12 | Honda Electronics Co., Ltd. | Electromechanical transformation device and method for manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020130076A1 (ja) * | 2018-12-20 | 2020-06-25 | ||
| WO2020130076A1 (ja) * | 2018-12-20 | 2020-06-25 | 三安ジャパンテクノロジー株式会社 | 弾性波デバイス、弾性波フィルタ、デュプレクサ及びモジュール |
| CN113228508A (zh) * | 2018-12-20 | 2021-08-06 | 三安日本科技株式会社 | 弹性波装置、弹性波滤波器、双工器及模块 |
| US11979139B2 (en) | 2018-12-20 | 2024-05-07 | Sanan Japan Technology Corporation | Elastic wave device, elastic waves filter, duplexer, and module |
Also Published As
| Publication number | Publication date |
|---|---|
| US11637542B2 (en) | 2023-04-25 |
| US10826459B2 (en) | 2020-11-03 |
| FR3037443A1 (ja) | 2016-12-16 |
| US20180159498A1 (en) | 2018-06-07 |
| US20210058058A1 (en) | 2021-02-25 |
| CN111864051A (zh) | 2020-10-30 |
| KR20200029067A (ko) | 2020-03-17 |
| KR20180011243A (ko) | 2018-01-31 |
| FR3037443B1 (fr) | 2018-07-13 |
| SG10201911991YA (en) | 2020-02-27 |
| WO2016198542A1 (en) | 2016-12-15 |
| KR20200145848A (ko) | 2020-12-30 |
| KR102301378B1 (ko) | 2021-09-14 |
| US20200280298A1 (en) | 2020-09-03 |
| CN107710431A (zh) | 2018-02-16 |
| US20230275559A1 (en) | 2023-08-31 |
| US11595020B2 (en) | 2023-02-28 |
| CN107710431B (zh) | 2020-07-31 |
| EP3308411A1 (en) | 2018-04-18 |
| EP3308411B1 (en) | 2021-10-13 |
| KR102285595B1 (ko) | 2021-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018518840A (ja) | ヘテロ構造体及び製造の方法 | |
| JP5950983B2 (ja) | 共通基板上にカラムｉｉｉ−ｖトランジスタとともにシリコンｃｍｏｓトランジスタを有する半導体構造 | |
| US9966301B2 (en) | Reduced substrate effects in monolithically integrated RF circuits | |
| JP2006173577A (ja) | 高い熱放散を伴う複合構造 | |
| JP6847957B2 (ja) | 温度補償表面音響波デバイスまたはバルク音響波デバイス用の基板 | |
| US10192805B2 (en) | Thermally conductive and electrically isolating layers in semiconductor structures | |
| TW201608694A (zh) | 用於高頻層轉移裝置之電磁干擾屏蔽 | |
| US20230327628A1 (en) | Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process | |
| KR20150139856A (ko) | 진보되고 열적으로 보상된 표면 탄성파 소자 및 제조 방법 | |
| KR20180017939A (ko) | 탄성파 필터 장치 | |
| JP2015510292A (ja) | モノリシック集積したｃｍｏｓおよび音波装置 | |
| US20220094337A1 (en) | Integration Method and Integration Structure for Control Circuit and Acoustic Wave Filter | |
| US20230246023A1 (en) | Method for fabricating semiconductor device | |
| JP2016171256A (ja) | 半導体装置、および、半導体装置の製造方法 | |
| US20220077842A1 (en) | Integration method and integration structure for control circuit and bulk acoustic wave filter | |
| US20220077844A1 (en) | Integration method and integration structure for control circuit and surface acoustic wave filter | |
| TW202226391A (zh) | 半晶圓級晶片級半導體封裝及其方法 | |
| KR20200124623A (ko) | 용융 본딩 및 본딩 분리를 위한 저밀도 실리콘 산화물에 대한 방법 및 구조물 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190903 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190919 |