CN103985649A - 晶圆级封装方法及晶圆 - Google Patents

晶圆级封装方法及晶圆 Download PDF

Info

Publication number
CN103985649A
CN103985649A CN201410241643.5A CN201410241643A CN103985649A CN 103985649 A CN103985649 A CN 103985649A CN 201410241643 A CN201410241643 A CN 201410241643A CN 103985649 A CN103985649 A CN 103985649A
Authority
CN
China
Prior art keywords
wafer
weld
ring
substrate wafer
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410241643.5A
Other languages
English (en)
Other versions
CN103985649B (zh
Inventor
王景道
姜利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Great Li Microtronics AS
Original Assignee
Hangzhou Great Li Microtronics AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Great Li Microtronics AS filed Critical Hangzhou Great Li Microtronics AS
Priority to CN201410241643.5A priority Critical patent/CN103985649B/zh
Publication of CN103985649A publication Critical patent/CN103985649A/zh
Application granted granted Critical
Publication of CN103985649B publication Critical patent/CN103985649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

本发明提供一种晶圆级封装方法及晶圆，所述晶圆级封装方法包括如下步骤：提供一衬底晶圆和一封盖晶圆，所述衬底晶圆和封盖晶圆的表面分别制作有焊环；在所述衬底晶圆上制作定位孔，在所述封盖晶圆上制作定位销；将所述定位销与所述定位孔对准，以实现衬底晶圆与封盖晶圆的对准；以所述衬底晶圆的焊环和封盖晶圆的焊环为中间层，对所述衬底晶圆和封盖晶圆进行键合。本发明的优点在于：采用定位销与定位孔配合对准，免除了真空键合设备的对准功能，有利于提高对准效率，且节约成本。定位销和定位孔设置在焊环的外侧，对衬底晶圆的器件没有任何影响。

Description

晶圆级封装方法及晶圆
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种晶圆级封装方法及晶圆。
背景技术
目前，晶圆级封装方法主要有两大分支：晶圆对晶圆的封装（Wafer-to-Wafer）和芯片对晶圆的封装（Chip-to-Wafer）。晶圆对晶圆的封装可整片一次完成封装，因此效率高，但受整片平整度影响较大，因而良率较低。芯片对晶圆的封装可只选择好的芯片（Die）来封装，且对整片的平整度要求不高，因此可提高良率；但，由于需逐个芯片对准封装，效率却又大大降低。
当前很多晶圆级封装并不要求真空条件，对于芯片对晶圆的晶圆级真空封装，又进一步要求设备具备真空条件下的对准功能，这无疑大幅提高设备的性能要求，也因此大幅提高工艺成本。
发明内容
本发明所要解决的技术问题是，提供一种晶圆级封装方法及晶圆，它能够免除真空键合设备的对准功能，提高对准效率。
为了解决上述问题，本发明提供一种晶圆级封装方法，包括如下步骤：提供一衬底晶圆和一封盖晶圆，所述衬底晶圆和封盖晶圆的表面分别制作有焊环；在所述衬底晶圆上制作定位孔，在所述封盖晶圆上制作定位销；将所述定位销与所述定位孔对准，以实现衬底晶圆与封盖晶圆的对准；以所述衬底晶圆的焊环和封盖晶圆的焊环为中间层，对所述衬底晶圆和封盖晶圆进行键合。
进一步，在所述定位孔中制作支撑柱，所述支撑柱支撑所述定位销，用以使所述衬底晶圆的焊环和封盖晶圆的焊环之间具有间隙。
进一步，在键合步骤之前，抽真空后，断裂所述支撑柱，用以使所述衬底晶圆的焊环和封盖晶圆的焊环接触。
进一步，所述定位销的高度与所述衬底晶圆的焊环和封盖晶圆的焊环的总高度之差小于所述定位孔的深度，以保证键合时所述衬底晶圆的焊环和封盖晶圆的焊环接触。
进一步，所述定位销的高度与所述衬底晶圆的焊环和封盖晶圆的焊环的总高度之差大于所述定位孔深度与所述支撑柱高度之差，以保证在抽真空时所述衬底晶圆的焊环和封盖晶圆的焊环之间具有间隙。
进一步，所述支撑柱采用深硅刻蚀的方法制作。
进一步，所述定位孔及定位销制作在所述衬底晶圆的焊环和封盖晶圆的焊环的外侧。
进一步，所述定位孔采用深硅刻蚀的方法制作，所述定位销采用电镀的方法制作。
本发明还提供一种晶圆，包括衬底晶圆和封盖晶圆，所述衬底晶圆和封盖晶圆的表面分别设置有焊环，所述衬底晶圆的焊环与所述封盖晶圆的焊环贴合，在所述衬底晶圆上设置有定位孔，在所述封盖晶圆上设置有定位销，所述定位销插入所述定位孔中，以实现衬底晶圆与封盖晶圆的对准。
进一步，所述定位孔及定位销设置在所述衬底晶圆的焊环和封盖晶圆的焊环的外侧。
本发明的优点在于：
（1）采用定位销与定位孔配合对准，免除了真空键合设备的对准功能，有利于提高对准效率，且节约成本。定位销和定位孔设置在焊环的外侧，对衬底晶圆的器件没有任何影响。
（2）定位孔中采用支撑柱临时支撑封盖晶圆，利于键合前抽取真空；且容易通过加压使支撑柱断裂，以便焊环能充分结束，完成封装。所述支撑柱可通过硅微加工方法制成，对衬底晶圆的器件没有任何影响。
附图说明
图1为本发明封晶圆级装方法的步骤示意图；
图2A~图2F为本发明晶圆级封装方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的晶圆级封装方法及晶圆的具体实施方式做详细说明。
参见图1，本发明晶圆级封装方法包括如下步骤：步骤S10，提供一衬底晶圆和一封盖晶圆，所述衬底晶圆和封盖晶圆的表面分别制作有焊环；步骤S11，在所述衬底晶圆上制作定位孔，在所述封盖晶圆上制作定位销；步骤S12，在所述定位孔中制作支撑柱；步骤S13，将所述定位销与所述定位孔对准；步骤S14，抽真空；步骤S15，断裂所述支撑柱，用以使所述衬底晶圆的焊环和封盖晶圆的焊环接触；步骤S16，以所述衬底晶圆的焊环和封盖晶圆的焊环为中间层，对所述衬底晶圆和封盖晶圆进行键合。
图2A~图2F为本发明晶圆级封装方法的工艺流程图。
参见图2A及步骤S10，提供一衬底晶圆100和一封盖晶圆110，所述衬底晶圆100和封盖晶圆110的表面分别制作有焊环102和焊环112。在本具体实施方式中，所述衬底晶圆100为MEMS器件晶圆。所述MEMS器件晶圆的器件（附图中未标示）制作在MEMS器件晶圆的焊环102的内侧。所述焊环102和焊环112可通过电镀或剥离方法制作，包含粘附及扩散阻挡层和键合层（附图中未标示），粘附及扩散阻挡层可采用TiW、Cr等材料制作，键合层可采用Cu/Sn或Au/Sn等结构组合制作。此外，还可在键合层上加一薄层Au作为氧化防护层，形成Cu/Sn/Au或Au/Sn/Au等结构组合。在制作焊环102时，MEMS器件晶圆未进行释放。
进一步，在本步骤中，在所述封盖晶圆110上还可以采用干法深硅刻蚀或湿法深硅刻蚀的方法制作有腔113，所述腔113可用于容纳吸气剂和光学增透膜，并可保证衬底晶圆的微机械构件的可动部分悬空。若本发明晶圆为光学器件，则需要在腔113中制作增透膜。
参见图2B及步骤S11，在所述衬底晶圆100上制作定位孔101，在所述封盖晶圆110上制作定位销111。所述定位孔101可采用深硅刻蚀的方法制作。深硅刻蚀为现有技术，在此不赘述。所述定位销111可以采用电镀的方法制作。电镀方法为现有技术，在此不赘述。在本具体实施方式中，所述定位孔101和所述定位销111制作在衬底晶圆100和封盖晶圆110的焊环102和焊环112的外侧，其优点在于，由于衬底晶圆100的器件及封盖晶圆110需要容纳的器件均设置在焊环102和焊环112的内侧，所以，定位孔101和定位销111对衬底晶圆100的器件和封盖晶圆110没有任何影响。
本发明晶圆级封装方法对所述定位孔101及定位销111的形状及数量没有特别限定，两者的形状可以相同，也可以不同，只要能够将所述定位孔101与所述定位销111对准即可。例如，定位孔101为圆形，定位销111为方形。所述定位孔101及定位销111的数量可依据用户需要选择两个、三个或更多个。
进一步，还可以包括在所述腔113中制作吸气剂114。若本发明晶圆级封装方法用于芯片到晶圆的封装，则在此步骤之后，需要将所述封盖晶圆110分割为单个封盖，可通过划片机器实现。
参见图2C及步骤S12，在所述定位孔102中制作支撑柱103。所述支撑柱103支撑所述定位销111，用以使所述衬底晶圆的焊环102和封盖晶圆的焊环112之间具有间隙，以利于后续的抽真空。所述支撑柱103采用深硅刻蚀的方法制作。若本发明晶圆级封装方法用于芯片到芯片的封装，则在此步骤之后，需要将所述衬底晶圆100分割为单个芯片，可通过划片机器实现。若衬底晶圆为MEMS晶圆，则在支撑柱103制作完成后或划片完成后，对衬底晶圆100进行释放。
参见图2D及步骤S13，将所述定位销111与所述定位孔101对准。
参见步骤S14，抽真空。抽取真空，使得后续键合步骤在真空氛围中进行。
参见图2E及步骤S15，断裂所述支撑柱103，用以使所述衬底晶圆的焊环102和封盖晶圆的焊环112接触。所述断裂支撑柱103的方法可为加压使支撑柱103断裂，封盖晶圆110下降，所述衬底晶圆的焊环102和封盖晶圆的焊环112接触。
参见图2F及步骤S16，以所述衬底晶圆的焊环102和封盖晶圆的焊环112为中间层，对所述衬底晶圆100和封盖晶圆110进行键合。加温加压形成真空封装。键合的方法为现有技术，在此不赘述。
所述定位销111的高度与所述衬底晶圆的焊环102和封盖晶圆的焊环112的总高度之差大于所述定位孔101深度与所述支撑柱103高度之差，以保证在抽真空时所述衬底晶圆的焊环102和封盖晶圆的焊环112之间具有间隙。所述定位销111的高度与所述衬底晶圆的焊环102和封盖晶圆的焊环112的总高度之差小于所述定位孔101的深度，以保证键合时所述衬底晶圆的焊环102和封盖晶圆的焊环112接触。
下面列举本发明晶圆级封装方法的一个实施例。在本实施例中，所述衬底晶圆为MEMS晶圆。
（1）在完成MEMS工艺流程（未释放）的衬底晶圆上制作焊环。焊环通过电镀或剥离方法制作，包含粘附及扩散阻挡层和键合层，粘附及扩散阻挡层可采用TiW、Cr等，键合层可采用Cu/Sn或Au/Sn等结构组合。此外，还可在键合层上加一薄层Au作为氧化防护层，形成Cu/Sn/Au或Au/Sn/Au等结构组合。
（2）在衬底晶圆上制作定位孔，所述定位孔可通过干法深硅刻蚀方法制作。定位孔可为圆形、方形或其它形状，数量可依据实际选择两个、三个或更多，所述定位孔在焊环外侧分散排列。
（3）在衬底晶圆上制作支撑柱，所述支撑柱可通过干法深硅刻蚀方法制作。支撑柱可为圆形、方形或其它形状，数量可依据实际选择一个、两个或更多，所述支撑柱在定位孔内分散排列。若本发明晶圆级封装方法用于芯片到芯片的封装，则在此步骤之后，需要将所述衬底晶圆分割为单个芯片，可通过划片机器实现。随后将衬底晶圆上的MEMS器件结构进行释放。
（4）在封盖晶圆上制作腔，可通过干法深硅刻蚀、湿法深硅刻蚀等方法制作。若为光学器件，则随后在封盖晶圆上制作增透膜。
（5）在封盖晶圆上制作焊环。焊环通过电镀方法制作，包含粘附及扩散阻挡层和键合层，粘附及扩散阻挡层可采用TiW、Cr等，键合层可采用Cu/Sn或Au/Sn等结构组合。此外，还可在键合层上加一薄层Au作为氧化防护层，形成Cu/Sn/Au或Au/Sn/Au等结构组合。
（6）在封盖晶圆上制作定位销。定位销采用金属（如Cu），通过电镀方法制作。定位销可为圆形、方形或其它形状，可以与衬底晶圆上的定位孔形状相同或不同，只需能与定位孔配合即可。
（7）在封盖晶圆上制作吸气剂。将封盖晶圆分割为单个封盖。可通过划片机实现制作。
（8）将单个封盖通过定位销逐一与定位孔进行定位对准，封盖的焊环和衬底晶圆的焊环因支撑柱的支撑保持一定间隙，有利于抽取真空。将已经定位对准的衬底晶圆和封盖整体载入真空键合设备中并抽取真空。
（9）适当加压使支撑柱断裂，封盖由此下降，封盖的焊环和衬底晶圆的焊环接触。
（10）进行键合。加温加压使焊环材料熔合形成真空封装。
本发明还提供一种晶圆，参见图2F，所述晶圆包括衬底晶圆100和封盖晶圆110。所述衬底晶圆100和封盖晶圆110的表面分别设置有焊环102和焊环112，所述衬底晶圆的焊环102与所述封盖晶圆的焊环112贴合。在所述衬底晶圆100上设置有定位孔101，在所述封盖晶圆110上设置有定位销111，所述定位销111插入所述定位孔101中，以实现衬底晶圆与封盖晶圆的对准。
进一步，所述衬底晶圆的焊环102与所述封盖晶圆的焊环112通过键合方法贴合。进一步，在所述定位孔101内设置有支撑柱103，在所述衬底晶圆100和封盖晶圆110键合之前，所述支撑柱103支撑所述定位销112，封盖晶圆的焊环112和衬底晶圆的焊环102因支撑柱103的支撑保持一定间隙，有利于抽取真空。在所述衬底晶圆100和封盖晶圆110键合之后，受到压力的作用，所述支撑柱103断裂，使得所述封盖晶圆110由此下降，封盖晶圆的焊环112和衬底晶圆的焊环102接触，以进行键合。
优选地，所述定位孔101及定位销111设置在所述衬底晶圆的焊环102和封盖晶圆的焊环112的外侧。其优点在于，由于衬底晶圆100的器件及封盖晶圆110需要容纳的器件均设置在焊环102和焊环112的内侧，所以，定位孔101和定位销111对衬底晶圆100的器件和封盖晶圆110没有任何影响。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。   

Claims (10)

1.一种晶圆级封装方法，其特征在于，包括如下步骤： 提供一衬底晶圆和一封盖晶圆，所述衬底晶圆和封盖晶圆的表面分别制作有焊环； 在所述衬底晶圆上制作定位孔，在所述封盖晶圆上制作定位销； 将所述定位孔与所述定位销对准，以实现衬底晶圆与封盖晶圆的对准； 以所述衬底晶圆的焊环和封盖晶圆的焊环为中间层，对所述衬底晶圆和封盖晶圆进行键合。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，在所述定位孔中制作支撑柱，所述支撑柱支撑所述定位销，以使所述衬底晶圆的焊环和封盖晶圆的焊环之间具有间隙。
3.根据权利要求2所述的晶圆级封装方法，其特征在于，在键合步骤之前，抽真空后，断裂所述支撑柱，以使所述衬底晶圆的焊环和封盖晶圆的焊环接触。
4.根据权利要求2所述的晶圆级封装方法，其特征在于，所述定位销的高度与所述衬底晶圆的焊环和封盖晶圆的焊环的总高度之差小于所述定位孔的深度，以保证键合时所述衬底晶圆的焊环和封盖晶圆的焊环接触。
5.根据权利要求2所述的晶圆级封装方法，其特征在于，所述定位销的高度与所述衬底晶圆的焊环和封盖晶圆的焊环的总高度之差大于所述定位孔深度与所述支撑柱高度之差，以保证在抽真空时所述衬底晶圆的焊环和封盖晶圆的焊环之间具有间隙。
6.根据权利要求2所述的晶圆级封装方法，其特征在于，所述支撑柱采用深硅刻蚀的方法制作。
7.根据权利要求1所述的封装方法，其特征在于，所述定位孔及定位销制作在所述衬底晶圆的焊环和封盖晶圆的焊环的外侧。
8.根据权利要求1所述的晶圆级封装方法，其特征在于，所述定位孔采用深硅刻蚀的方法制作，所述定位销采用电镀的方法制作。
9.一种晶圆，包括衬底晶圆和封盖晶圆，所述衬底晶圆和封盖晶圆的表面分别设置有焊环，所述衬底晶圆的焊环与所述封盖晶圆的焊环贴合，其特征在于，在所述衬底晶圆上设置有定位孔，在所述封盖晶圆上设置有定位销，所述定位销插入所述定位孔中，以实现衬底晶圆与封盖晶圆的对准。
10.根据权利要求9所述的晶圆，其特征在于，所述定位孔及定位销设置在所述衬底晶圆的焊环和封盖晶圆的焊环的外侧。
CN201410241643.5A 2014-06-03 2014-06-03 晶圆级封装方法及晶圆 Active CN103985649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410241643.5A CN103985649B (zh) 2014-06-03 2014-06-03 晶圆级封装方法及晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410241643.5A CN103985649B (zh) 2014-06-03 2014-06-03 晶圆级封装方法及晶圆

Publications (2)

Publication Number Publication Date
CN103985649A true CN103985649A (zh) 2014-08-13
CN103985649B CN103985649B (zh) 2017-01-11

Family

ID=51277567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410241643.5A Active CN103985649B (zh) 2014-06-03 2014-06-03 晶圆级封装方法及晶圆

Country Status (1)

Country Link
CN (1) CN103985649B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392144B1 (en) * 2000-03-01 2002-05-21 Sandia Corporation Micromechanical die attachment surcharge
CN101552263B (zh) * 2009-05-18 2011-02-09 中国电子科技集团公司第十三研究所 芯片圆片级封装及其封装方法
CN102627253B (zh) * 2012-04-24 2014-08-13 江苏物联网研究发展中心 一种用于mems器件的自对准封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法

Also Published As

Publication number Publication date
CN103985649B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
US7863092B1 (en) Low cost bumping and bonding method for stacked die
CN102862947B (zh) 一种mems器件及其晶圆级真空封装方法
CN103318838B (zh) 一种应用于微机电系统器件的真空封装方法
CN102583219A (zh) 一种晶圆级mems器件的真空封装结构及封装方法
CN104860260A (zh) Mems圆片级封装的划片方法
CN105428331A (zh) 一种基于载体的扇出2.5d/3d封装结构
CN102935994A (zh) 新型cmos-mems兼容的非制冷红外传感器像素级封装方法
CN104795338A (zh) 背照式影像芯片的晶圆级低成本封装工艺和结构
CN110214369A (zh) 用于键合芯片的方法和装置
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
CN103887219A (zh) 自对准拾取头和用于利用自对准拾取头制造装置的方法
CN102633228A (zh) 新型cmos-mems兼容的非制冷红外传感器晶圆级封装方法
CN103811396A (zh) 圆片封装工艺用治具
CN103500716A (zh) 一种芯片键合对准方法
US8039312B1 (en) Method for forming a capped micro-electro-mechanical system (MEMS) device
CN103985649A (zh) 晶圆级封装方法及晶圆
CN103187349A (zh) 带凸点圆片键合的夹具及其键合方法
US20160207758A1 (en) Thin capping for mems devices
CN104795436A (zh) 晶圆封装结构、芯片封装结构及其封装方法
CN104355285B (zh) 一种mems器件的真空封装结构及其制造方法
CN103311140B (zh) 一种圆片级封装的引线焊盘引出方法
CN204680671U (zh) 晶圆封装结构及芯片封装结构
CN202434491U (zh) 带凸点圆片键合的夹具
CN207451614U (zh) 切割及湿法腐蚀双结合的封装结构
CN103985642A (zh) 晶圆级封装方法及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant