CN104795436A - 晶圆封装结构、芯片封装结构及其封装方法 - Google Patents
晶圆封装结构、芯片封装结构及其封装方法 Download PDFInfo
- Publication number
- CN104795436A CN104795436A CN201510209486.4A CN201510209486A CN104795436A CN 104795436 A CN104795436 A CN 104795436A CN 201510209486 A CN201510209486 A CN 201510209486A CN 104795436 A CN104795436 A CN 104795436A
- Authority
- CN
- China
- Prior art keywords
- groove
- wafer
- base unit
- substrate
- image sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 210000002421 cell wall Anatomy 0.000 claims description 7
- 238000009795 derivation Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001179 sorption measurement Methods 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 238000012856 packing Methods 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种晶圆封装结构、芯片封装结构及其封装方法，晶圆封装结构包括具有若干基底单元的大片基底，该大片基底具有第一表面及与其相对的第二表面，每个基底单元的第一表面中部形成有至少一第一凹槽，中间的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽连通周边相邻基底单元的第一凹槽，边缘的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通。上述封装结构能够使大片基底上第一凹槽与腔室内导通，平衡腔室内与第一凹槽内的气压，从而可避免抽真空步骤中静电膜鼓起，保证干法刻蚀制程中片子的静电吸附能力；芯片封装结构由晶圆封装结构切割分立形成。
Description
技术领域
本发明涉及晶圆级封装技术领域，尤其是涉及一种晶圆封装结构、芯片封装结构及其封装方法。
背景技术
在晶圆封装结构中，基底作为其他芯片的承载或支撑，通常具有相对的第一表面和第二表面，一些晶圆封装过程中，通常需要对基底的第二表面进行干法刻蚀形成开口或对与基底第二表面粘合的晶圆的非功能面进行干法刻蚀形成开口，而在进行干法刻蚀形成开口时，需要先以静电吸附等方式吸附基底的第一表面对其进行定位，然后在真空环境下进行刻蚀制程。静电吸附实施时要在基底的第一表面贴静电膜，但对于基底的第一表面上形成有凹槽的基底，该静电膜覆盖在凹槽上，将形成一个藏有空气的封闭空间，这样，在刻蚀前的抽真空步骤中，凹槽所在位置的静电膜会因凹槽内与腔室内气压有差异而鼓起，导致静电吸附能力变差，甚至产生飞片，严重影响刻蚀制程。
发明内容
为了解决上述技术问题，本发明提出一种晶圆封装结构、芯片封装结构及其封装方法，该晶圆封装结构及其封装方法能够使大片基底上凹槽与腔室内导通，平衡腔室内与凹槽内的气压，从而可避免抽真空步骤中静电膜鼓起，保证干法刻蚀制程中片子的静电吸附能力；该芯片封装结构由晶圆封装结构切割分立形成。
本发明的技术方案是这样实现的：
一种晶圆封装结构，包括具有若干基底单元的大片基底，该大片基底具有第一表面及与其相对的第二表面，每个基底单元的第一表面中部形成有至少一第一凹槽，中间的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽连通周边相邻基底单元的第一凹槽，边缘的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通。
作为本发明的进一步改进，每个基底单元的第一表面周边位置形成有至少一条贯穿边缘的排气沟道，所述排气沟道连通该基底单元上的排气沟槽。
作为本发明的进一步改进，所述排气沟槽为直条形沟槽或弯曲形沟槽。
作为本发明的进一步改进，还包括具有若干影像传感芯片单元的晶圆，每个影像传感芯片的功能面具有感光区及位于该感光区周边的若干第一焊垫，每个影像传感芯片的非功能面通过干法刻蚀形成有用于将所述第一焊垫的电性导出的第一开口；所述大片基底的第二表面粘合于所述晶圆的功能面上，使所述大片基底的基底单元与所述晶圆的影像传感芯片单元一一对应；每个基底单元的中部的第一凹槽底部形成有暴露该基底单元对应的影像传感芯片单元的感光区的第二凹槽，且该第一凹槽底部形成有覆盖第二凹槽第一开口的透光基板，透光基板周边与第一凹槽的槽壁之间具有间隙。
作为本发明的进一步改进，每个基底单元的第二表面上形成有若干凹陷。
作为本发明的进一步改进，所述第一凹槽底部设有功能芯片，所述功能芯片具有第一表面及与其相对的第二表面，所述功能芯片的第一表面具有若干第二焊垫，所述基底的第二表面通过干法刻蚀形成有用于将所述第二焊垫的电性导出的第二开口，所述功能芯片周边与第一凹槽的槽壁之间具有间隙。
一种影像传感芯片封装结构，其为权利要求4或5所述的晶圆封装结构沿预定切割线切割后形成的任一单颗影像传感芯片的封装结构。
一种影像传感芯片的晶圆级封装方法，包括以下步骤：
a、提供一具有若干基底单元的大片基底和一具有若干影像传感芯片单元的晶圆，该大片基底具有第一表面及与其相对的第二表面，该晶圆具有功能面及与其相对的非功能面，每个影像传感芯片的功能面具有感光区及位于该感光区周边的若干第一焊垫；
b、在每个基底单元的第一表面中部形成一第一凹槽；
c、在每个第一凹槽底部形成一第二凹槽；
d、在中间的基底单元的第一凹槽周边形成至少一条排气沟槽，该排气沟槽连通周边相邻基底单元的第一凹槽，在边缘的基底单元的第一凹槽周边形成至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通；
e、对大片基底的第二表面进行薄，直至暴露每个基底单元的第二凹槽；
f、在每个基底单元的第一表面的第一凹槽内固定一透光基板，所述透光基板覆盖住第二凹槽；
g、将大片基底的暴露第二凹槽后的第二表面粘合于晶圆的功能面上，使大片基底的基底单元与晶圆的影像传感芯片单元一一对应，并使该基底单元上的第二凹槽正对该影像传感芯片的感光区；
h、对晶圆的非功能面进行减薄；
i、在大片基底的第一表面贴静电膜，在真空环境中对晶圆的非功能面进行干法刻蚀，形成暴露晶圆功能面每个第一焊垫的第一开口；
j、在晶圆非功能面完成钝化、重布线、植球、切割工艺，形成单颗封装芯片。
作为本发明的进一步改进，在步骤e后至步骤g前，还有步骤：在大片基底减薄露出第二凹槽的第二表面形成若干凹陷。
作为本发明的进一步改进，步骤d中排气沟槽的形成是在步骤b第一凹槽形成之前，或者与第一凹槽同时形成，或者在步骤c第二凹槽形成之前，或者与第二凹槽同时形成。
本发明的有益效果是：本发明提供一种晶圆封装结构、芯片封装结构及其封装方法，该晶圆封装结构及其封装方法通过在大片基底的第一表面刻出连通第一凹槽的一条或若干排气沟槽，并使该排气沟槽连通至该大片基底的边缘，与外界环境连通，能够使静电膜下第一凹槽内的气体通过排气沟槽排到基底边缘外，这样，能够平衡腔室内与凹槽内的气压，避免抽真空步骤中静电膜鼓起，保证干法刻蚀制程中片子的静电吸附能力；该芯片封装结构由晶圆封装结构切割分立形成，具有排气沟槽结构。较佳的，大片基底的每个基底单元第一表面周边位置形成有至少一条贯穿边缘的排气沟道，排气沟道连通该基底单元上的排气沟槽，在抽真空过程中，能够起到更好的导气排气作用。更佳的，该排气沟槽为弯曲形沟槽，可以避免毛细现象，使空气通过排气沟槽自由流通，而水等液体不易进入第一凹槽内。
附图说明
图1为本发明实施例1步骤a中提供的大片基底结构示意图；
图2为本发明实施例1步骤b后大片基底结构示意图；
图3为本发明实施例1步骤c后大片基底结构示意图；
图4为本发明实施例1步骤d后大片基底结构示意图；
图5为本发明实施例1步骤e后大片基底结构示意图；
图6为本发明实施例1步骤f后大片基底结构示意图；
图7为本发明实施例1步骤g后大片基底与晶圆粘合结构示意图；
图8为本发明实施例1步骤h后大片基底与晶圆粘合结构示意图；
图9为本发明实施例1步骤i中大片基底的第一表面贴静电膜结构示意图；
图10为本发明实施例1步骤i后大片基底与晶圆粘合结构示意图；
图11为本发明实施例1步骤j后形成的单颗影像传感芯片封装结构示意图；
图12为图11另一视角结构示意图；
图13为图12中排气沟槽与排气沟道立体示意图；
图14为本发明中排气沟槽为弯曲形沟道的结构示意图；
图15为本发明中基底单元第二表面的凹陷结构示意图；
图16为本发明实施例2形成的单颗功能芯片封装结构示意图；
图17为图16另一视角结构示意图。
结合附图，作以下说明：
1——基底单元 2——第一凹槽
3——第二凹槽 4——排气沟槽
5——排气沟道 6——凹陷
601——孔洞 602——小沟槽
7——透光基板 8——粘胶
9——影像传感芯片单元 901——第一焊垫
902——感光区 10——第一开口
11——静电膜 12——功能芯片
13——第二焊垫 14——第二开口
具体实施方式
以下结合附图对本发明的具体实施例进行说明，其中不同实施例中相对应的结构使用相同的标号，但不代表不同实施例及/或结构之间必然有相关性。为方便示意，一些现有惯用的结构在图示中以简化结构绘示，附图中的各结构未按相同比例缩放，故不代表实施例中各结构的实际相对大小。
实施例1
参见图11、图12、图13和图14，一种晶圆封装结构，包括具有若干基底单元1的大片基底和具有若干影像传感芯片单元9的晶圆。
该大片基底具有第一表面及与其相对的第二表面，每个基底单元的第一表面中部形成有至少一第一凹槽2，中间的基底单元的第一凹槽周边形成有至少一条排气沟槽4，该排气沟槽连通周边相邻基底单元的第一凹槽，边缘的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通。较佳的，参见图12，每个基底单元的第一凹槽2四边分别设有一个排气沟槽4，四个排气沟槽均延伸至基底单元的边缘外侧，即在基底第一表面下方的水平面与外界环境连通。
该晶圆具有功能面及与其相对的非功能面，每个影像传感芯片的功能面具有感光区902及位于该感光区周边的若干第一焊垫901，每个影像传感芯片的非功能面通过干法刻蚀形成有用于将所述第一焊垫的电性导出的第一开口10。该干法刻蚀的第一开口10可以为槽、孔或者各自/相互的组合，如单直/斜槽结构，单直/斜孔结构，上槽与下槽组合结构、上槽与下孔组合结构，上槽与下槽及槽底设孔的组合结构，直/斜孔及孔底设小孔的组合结构等。该第一开口10用于暴露第一焊垫的上表面或者贯穿第一焊垫暴露其侧表面，将第一焊垫901的电性引出，如通过金属重布线技术，将第一焊垫电性通过第一开口内壁引到芯片的第二表面上，或者通过金属打线方式将第一焊垫电性引出，与外部电路相连。根据具体方案进行后续的第一焊垫电性引出制程，图中不再做具体示意。本实施例第一开口形状为直孔，其他形状的第一开口不在此一一图示。
所述大片基底的第二表面粘合于所述晶圆的功能面上，使所述大片基底的基底单元与所述晶圆的影像传感芯片单元一一对应；每个基底单元的中部已形成有一个所述第一凹槽，该第一凹槽底部形成有暴露该基底单元对应的影像传感芯片单元的感光区的第二凹槽3，且该第一凹槽底部形成有覆盖第二凹槽第一开口的透光基板7，透光基板周边与第一凹槽的槽壁之间具有间隙。其中第二凹槽能够暴露该基底单元对应的影像传感芯片单元的感光区，且透光基板与第一凹槽的槽壁之间有间隙，意味着，在与基底单元第一表面平行的截面上，第二凹槽3的尺寸小于第一凹槽2的尺寸，第二凹槽3的尺寸不小于感光区902的尺寸，且第二凹槽2在垂直第一表面方向贯通基底单元1。
上述结构中，基底单元1材料可以为有承载或支撑作用的半导体基底材料、陶瓷材料、高分子材料等，且不限于此，较佳的，基底材料与影像传感芯片的基底材料的热膨胀系数相差不大。该影像传感芯片可以为高像素影像传感芯片。该透光基板7可以为红外光学镀膜玻璃或高分子材料等。
优选的，每个基底单元的第一表面周边位置形成有至少一条贯穿边缘的排气沟道5，所述排气沟道连通该基底单元上的排气沟槽。该排气沟道是一个半封闭沟道，相邻的两个基底单元的半封闭沟道围成一个封闭的沟道，具体形成方法为：在大片基底的相邻基底单元之间先形成封闭的排气沟道，然后沿纵向中心线一分为二形成每个基底单元的半个沟道结构，参见图3。
第一凹槽或第二凹槽的形状由透明基板形状和影像传感芯片的感光区决定，比如，与基底的第一表面平行的截面形状可以为多边形或圆形。
排气沟槽4的可以为直接连通第一凹槽并延伸至基底单元边缘的直条形沟槽或弯曲形沟槽。优选的，排气沟槽为弯曲形沟槽，参见图4，弯曲形沟槽可以避免毛细现象，使空气通过排气沟槽自由流通，而水等液体不易进入第一凹槽内。
排气沟槽4与排气沟道5的深度可以相同，也可以不同，优选的，所述排气沟槽与所述排气沟道的深度相同，以同时形成。
为了改善大片基底与晶圆键合时的无胶、溢胶等问题，优选的，在每个基底单元的第二表面上形成有若干凹陷6。若干所述凹陷可以为孔洞601或/和小沟槽602。孔洞的截面形状可以为圆弧形或多边形等，小沟槽的截面形状可以为直条形或弯曲条形，参见图15。
一种影像传感芯片的晶圆级封装方法，其步骤如下：
a、参见图1，提供一具有若干基底单元1的大片基底和一具有若干影像传感芯片单元9的晶圆，该大片基底具有第一表面及与其相对的第二表面，该晶圆具有功能面及与其相对的非功能面，每个影像传感芯片的功能面具有感光区902及位于该感光区周边的若干第一焊垫901；该大片基底的材料可以为有承载或支撑作用的半导体硅基底材料、陶瓷、高分子材料等，且不限于此。
b、参见图2，在每个基底单元的第一表面中部形成一第一凹槽2；第一凹槽2与基底单元第一表面平行的截面形状可以为多边形、圆形。
c、参见图3，在每个第一凹槽底部形成一第二凹槽3；第二凹槽3与基底单元第一表面平行的截面形状可以为多边形、圆形，第二凹槽3的尺寸小于第一凹槽2的尺寸，大于待封装影像传感芯片感光区902的尺寸。第一凹槽2与第二凹槽3的深度根据具体要求选定。
d、参见图4，在中间的基底单元的第一凹槽周边形成至少一条排气沟槽4，该排气沟槽连通周边相邻基底单元的第一凹槽，在边缘的基底单元的第一凹槽周边形成至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通；
附加的，第一凹槽底部可同时形成排气沟槽，或者后续固定透光基板时，使透光基板7与第一凹槽底部留有间隙，用以同时排出第二凹槽的空气；
e、参见图5，对大片基底的第二表面进行减薄，直至暴露每个基底单元的第二凹槽；
f、参见图6，在每个基底单元的第一表面的第一凹槽内固定一透光基板7，所述透光基板覆盖住第二凹槽；即该透光基板7覆盖住影像传感芯片的感光区，透光基板7可以为红外光学玻璃、高分子材料等。
g、参见图7，将大片基底的暴露第二凹槽后的第二表面粘合于晶圆的功能面上，使大片基底的基底单元与晶圆的影像传感芯片单元一一对应，并使该基底单元上的第二凹槽正对该影像传感芯片的感光区；具体实施时，在大片基底第二表面上涂粘胶8，与晶圆功能面粘合，使影像传感芯片单元的感光区902正对一个第二凹槽2。其中影像传感芯片可以为高像素影像传感芯片。
h、参见图8，对晶圆的非功能面进行减薄；
i、参见图9和图10，在大片基底的第一表面贴静电膜11，在真空环境中对晶圆的非功能面进行干法刻蚀，形成暴露晶圆功能面每个第一焊垫的第一开口；具体的，在一实施例中，大片基底的第一表面贴静电膜11，刻蚀前腔内抽真空时，第一凹槽2内的气体通过所述的排气沟槽4排出到外界环境，保证第一凹槽2内气压不高于腔室气压。
j、在晶圆非功能面完成钝化、重布线、植球、切割工艺，形成单颗封装芯片，参见图11(钝化、重布线、植球未画出)。
优选的，参见图14，每个基底单元的第一表面周边位置形成有至少一条贯穿边缘的排气沟道5，所述排气沟道连通该基底单元上的排气沟槽。排气沟槽4及排气沟道5的形成可以在第一凹槽2形成之前，也可以在第二凹槽3形成之前。若不管控排气沟槽4及排气沟道5的深度，还可以与第一凹槽2或第二凹槽3同时形成。
优选的，参见图15，在步骤e基底减薄后至步骤g大片基底减薄露出第二凹槽3的表面上涂粘胶8前，还有步骤：在大片基底第二表面形成凹陷6，如孔洞或小沟槽结构，以改善后续键合效果。
实施例2
参见图16和图17，一种晶圆封装结构，包括具有若干基底单元1的大片基底，该大片基底具有第一表面及与其相对的第二表面，每个基底单元的第一表面中部形成有至少一第一凹槽2，中间的基底单元的第一凹槽周边形成有至少一条排气沟槽4，该排气沟槽连通周边相邻基底单元的第一凹槽，边缘的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通。较佳的，每个基底单元的第一凹槽2四边分别设有一个排气沟槽4，四个排气沟槽均延伸至基底单元的边缘外侧，即在基底第一表面下方的水平面与外界环境连通。
所述第一凹槽底部设有功能芯片12，所述功能芯片具有第一表面及与其相对的第二表面，所述功能芯片的第一表面具有若干第二焊垫13，所述基底的第二表面通过干法刻蚀形成有用于将所述第二焊垫的电性导出的第二开口14，所述功能芯片周边与第一凹槽的槽壁之间具有间隙。
以上实施例是参照附图，对本发明的优选实施例进行详细说明，本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。
Claims (10)
1.一种晶圆封装结构，其特征在于：包括具有若干基底单元(1)的大片基底，该大片基底具有第一表面及与其相对的第二表面，每个基底单元的第一表面中部形成有至少一第一凹槽(2)，中间的基底单元的第一凹槽周边形成有至少一条排气沟槽(4)，该排气沟槽连通周边相邻基底单元的第一凹槽，边缘的基底单元的第一凹槽周边形成有至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通。
2.根据权利要求1所述的晶圆封装结构，其特征在于：每个基底单元的第一表面周边位置形成有至少一条贯穿边缘的排气沟道(5)，所述排气沟道连通该基底单元上的排气沟槽。
3.根据权利要求1所述的晶圆封装结构，其特征在于：所述排气沟槽为直条形沟槽或弯曲形沟槽。
4.根据权利要求1至3任一项所述的晶圆封装结构，其特征在于：还包括具有若干影像传感芯片单元(9)的晶圆，每个影像传感芯片的功能面具有感光区(902)及位于该感光区周边的若干第一焊垫(901)，每个影像传感芯片的非功能面通过干法刻蚀形成有用于将所述第一焊垫的电性导出的第一开口(10)；所述大片基底的第二表面粘合于所述晶圆的功能面上，使所述大片基底的基底单元与所述晶圆的影像传感芯片单元一一对应；每个基底单元的中部的第一凹槽底部形成有暴露该基底单元对应的影像传感芯片单元的感光区的第二凹槽(3)，且该第一凹槽底部形成有覆盖第二凹槽第一开口的透光基板(7)，透光基板周边与第一凹槽的槽壁之间具有间隙。
5.根据权利要求4所述的晶圆封装结构，其特征在于：每个基底单元的第二表面上形成有若干凹陷(6)。
6.根据权利要求1至3任一项所述的晶圆封装结构，其特征在于：所述第一凹槽底部设有功能芯片(12)，所述功能芯片具有第一表面及与其相对的第二表面，所述功能芯片的第一表面具有若干第二焊垫(13)，所述基底的第二表面通过干法刻蚀形成有用于将所述第二焊垫的电性导出的第二开口(14)，所述功能芯片周边与第一凹槽的槽壁之间具有间隙。
7.一种影像传感芯片封装结构，其特征在于：其为权利要求4或5所述的晶圆封装结构沿预定切割线切割后形成的任一单颗影像传感芯片的封装结构。
8.一种影像传感芯片的晶圆级封装方法，其特征在于，包括以下步骤：
a、提供一具有若干基底单元(1)的大片基底和一具有若干影像传感芯片单元(9)的晶圆，该大片基底具有第一表面及与其相对的第二表面，该晶圆具有功能面及与其相对的非功能面，每个影像传感芯片的功能面具有感光区(902)及位于该感光区周边的若干第一焊垫(901)；
b、在每个基底单元的第一表面中部形成一第一凹槽(2)；
c、在每个第一凹槽底部形成一第二凹槽(3)；
d、在中间的基底单元的第一凹槽周边形成至少一条排气沟槽(4)，该排气沟槽连通周边相邻基底单元的第一凹槽，在边缘的基底单元的第一凹槽周边形成至少一条排气沟槽，该排气沟槽延伸至基底的边缘与外界环境连通；
e、对大片基底的第二表面进行薄，直至暴露每个基底单元的第二凹槽；
f、在每个基底单元的第一表面的第一凹槽内固定一透光基板(7)，所述透光基板覆盖住第二凹槽；
g、将大片基底的暴露第二凹槽后的第二表面粘合于晶圆的功能面上，使大片基底的基底单元与晶圆的影像传感芯片单元一一对应，并使该基底单元上的第二凹槽正对该影像传感芯片的感光区；
h、对晶圆的非功能面进行减薄；
i、在大片基底的第一表面贴静电膜(11)，在真空环境中对晶圆的非功能面进行干法刻蚀，形成暴露晶圆功能面每个第一焊垫的第一开口(10)；
j、在晶圆非功能面完成钝化、重布线、植球、切割工艺，形成单颗封装芯片。
9.根据权利要求8所述影像传感芯片的晶圆级封装方法，其特征在于，在步骤e后至步骤g前，还有步骤：在大片基底减薄露出第二凹槽的第二表面形成若干凹陷(6)。
10.根据权利要求8所述影像传感芯片的晶圆级封装方法，其特征在于，步骤d中排气沟槽(4)的形成是在步骤b第一凹槽形成之前，或者与第一凹槽同时形成，或者在步骤c第二凹槽形成之前，或者与第二凹槽同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510209486.4A CN104795436B (zh) | 2015-04-28 | 2015-04-28 | 晶圆封装结构、芯片封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510209486.4A CN104795436B (zh) | 2015-04-28 | 2015-04-28 | 晶圆封装结构、芯片封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104795436A true CN104795436A (zh) | 2015-07-22 |
| CN104795436B CN104795436B (zh) | 2017-08-25 |
Family
ID=53560118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510209486.4A Active CN104795436B (zh) | 2015-04-28 | 2015-04-28 | 晶圆封装结构、芯片封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795436B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016184002A1 (zh) * | 2015-05-18 | 2016-11-24 | 华天科技（昆山）电子有限公司 | 高像素影像传感芯片的晶圆级封装结构 |
| CN110504934A (zh) * | 2019-08-28 | 2019-11-26 | 杭州见闻录科技有限公司 | 一种芯片封装方法及封装结构 |
| CN113023661A (zh) * | 2019-12-09 | 2021-06-25 | 觉芯电子(无锡)有限公司 | 一种微镜及制作方法 |
| CN113135550A (zh) * | 2021-02-26 | 2021-07-20 | 欧梯恩智能科技(苏州)有限公司 | 一种光子传感芯片制备方法及光子传感芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150756A (ja) * | 1998-11-13 | 2000-05-30 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置及びリードフレーム |
| WO2000035000A1 (en) * | 1998-12-08 | 2000-06-15 | Cvc Products, Inc. | Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric |
| US20010026014A1 (en) * | 2000-03-28 | 2001-10-04 | Noriaki Sakamoto | Semiconductor device |
| CN101609824A (zh) * | 2008-06-18 | 2009-12-23 | 力成科技股份有限公司 | 半导体封装的通用型基板及半导体封装构造 |
| CN101777502A (zh) * | 2009-01-13 | 2010-07-14 | 日月光半导体制造股份有限公司 | 倒装芯片封装方法 |
| CN204680671U (zh) * | 2015-04-28 | 2015-09-30 | 华天科技（昆山）电子有限公司 | 晶圆封装结构及芯片封装结构 |
-
2015
- 2015-04-28 CN CN201510209486.4A patent/CN104795436B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150756A (ja) * | 1998-11-13 | 2000-05-30 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置及びリードフレーム |
| WO2000035000A1 (en) * | 1998-12-08 | 2000-06-15 | Cvc Products, Inc. | Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric |
| US20010026014A1 (en) * | 2000-03-28 | 2001-10-04 | Noriaki Sakamoto | Semiconductor device |
| CN101609824A (zh) * | 2008-06-18 | 2009-12-23 | 力成科技股份有限公司 | 半导体封装的通用型基板及半导体封装构造 |
| CN101777502A (zh) * | 2009-01-13 | 2010-07-14 | 日月光半导体制造股份有限公司 | 倒装芯片封装方法 |
| CN204680671U (zh) * | 2015-04-28 | 2015-09-30 | 华天科技（昆山）电子有限公司 | 晶圆封装结构及芯片封装结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016184002A1 (zh) * | 2015-05-18 | 2016-11-24 | 华天科技（昆山）电子有限公司 | 高像素影像传感芯片的晶圆级封装结构 |
| CN110504934A (zh) * | 2019-08-28 | 2019-11-26 | 杭州见闻录科技有限公司 | 一种芯片封装方法及封装结构 |
| CN113023661A (zh) * | 2019-12-09 | 2021-06-25 | 觉芯电子(无锡)有限公司 | 一种微镜及制作方法 |
| CN113023661B (zh) * | 2019-12-09 | 2024-05-28 | 觉芯电子(无锡)有限公司 | 一种微镜及制作方法 |
| CN113135550A (zh) * | 2021-02-26 | 2021-07-20 | 欧梯恩智能科技(苏州)有限公司 | 一种光子传感芯片制备方法及光子传感芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104795436B (zh) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367382B (zh) | 一种图像传感器芯片的晶圆级封装方法 | |
| CN104795436A (zh) | 晶圆封装结构、芯片封装结构及其封装方法 | |
| CN204760384U (zh) | 高像素影像传感芯片的晶圆级封装结构 | |
| CN103818874B (zh) | Mems结构与处理电路集成系统的封装方法 | |
| US6856014B1 (en) | Method for fabricating a lid for a wafer level packaged optical MEMS device | |
| US8614491B2 (en) | Package interface plate for package isolation structures | |
| TW200518354A (en) | Device package and methods for the fabrication and testing thereof | |
| CN101587886A (zh) | 电子元件封装体及其制造方法 | |
| CN104078479A (zh) | 图像传感器的晶圆级封装方法和图像传感器封装结构 | |
| KR20190065920A (ko) | 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지 | |
| CN102255056A (zh) | 一种增强玻璃料密封oled器件密封性能的方法 | |
| CN106876289B (zh) | 一种芯片的封装方法 | |
| TW201714291A (zh) | 影像傳感晶片的封裝方法以及封裝結構 | |
| CN204680671U (zh) | 晶圆封装结构及芯片封装结构 | |
| US11807522B2 (en) | Encapsulant barrier | |
| CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| CN107078068B (zh) | 晶圆级芯片的封装方法及封装体 | |
| CN101962166B (zh) | 封装结构以及封装方法 | |
| CN105529303A (zh) | 键合工艺中去除气泡区域的方法 | |
| CN110745773A (zh) | 用于气密密封的薄膜结构 | |
| CN111554617A (zh) | 一种芯片封装方法 | |
| CN107946260A (zh) | 一种圆片级包覆型芯片封装结构及其封装方法 | |
| CN103021965A (zh) | 基于硅衬底和玻璃封盖的透光封装结构及封装方法 | |
| CN203481209U (zh) | 影像传感器的晶圆级封装结构 | |
| CN101960608A (zh) | 半导体设备以及半导体设备的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |