CN102749680A - 光栅耦合器制造方法以及半导体器件装置方法 - Google Patents

光栅耦合器制造方法以及半导体器件装置方法 Download PDF

Info

Publication number
CN102749680A
CN102749680A CN2012102617276A CN201210261727A CN102749680A CN 102749680 A CN102749680 A CN 102749680A CN 2012102617276 A CN2012102617276 A CN 2012102617276A CN 201210261727 A CN201210261727 A CN 201210261727A CN 102749680 A CN102749680 A CN 102749680A
Authority
CN
China
Prior art keywords
layer
grating coupler
grating
polysilicon
manufacturing approach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102617276A
Other languages
English (en)
Inventor
仇超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012102617276A priority Critical patent/CN102749680A/zh
Publication of CN102749680A publication Critical patent/CN102749680A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种光栅耦合器制造方法以及半导体器件装置方法。根据本发明的光栅耦合器制造方法包括：有源区及光波导层制作过程，用于在制作光栅耦合器光波导层的同时形成MOS晶体管的有源区；多晶硅处理过程，用于在形成光栅耦合器的多晶硅覆盖层同时制造MOS晶体管的多晶硅栅极；以及光栅制造过程，用于制造光栅耦合器的光栅。根据本发明的光栅耦合器制造方法可有效地同时制造光栅耦合器以及CMOS电路，或者同时制造光栅耦合器以及MOS电路；并且，由于形成了具有多晶硅覆盖的光栅耦合器，提高了光栅耦合器的耦合效率。

Description

光栅耦合器制造方法以及半导体器件装置方法
技术领域
本发明涉及半导体技术领域，具体地说，本发明涉及光子器件技术领域，更具体地说，本发明涉及一种光栅耦合器制造方法、以及采用了该光栅耦合器制造方法的半导体器件装置方法。
背景技术
集成硅基光学系统，由于其小的器件尺寸，以及与传统集成电路C M OS工艺良好的兼容性，成为目前研究的一个热点。许多微纳米器件己经在硅基上实现集成，如激光器、调制器、滤波器、耦合器、缓存器等。而光栅用于实现耦合器功能，有着耦合面积小、耦合效率高等优点，从而广泛用在平面光学系统中。
进入新世纪以来，随着微纳光电集成技术的不断发展。芯片的集成度越来越高，器件的尺寸不断缩小，用于传输光信号的波导逐渐缩小到了亚微米尺、在用于通信波段的众多光波导材料中，绝缘体上硅材料由于波导层有强大的光限制能力，易于制作亚微米级别的低损耗光波导；同时制备工艺与微电子集成电路工艺兼容，大大减少了制作光电芯片的成本，使之成为实现高密度光电集成电路芯片的最有竞争力的材料之一。
然而，如图1、图2所示，现有技术光栅耦合器的制作方法包括以下步骤：绝缘层上硅(SOI：silicon-on-insulator)衬底从下往上依次为背衬底6，埋氧化层7，顶硅层(图中未示)；通过刻蚀所述顶硅层形成光波导81，作为光传输层，该步刻蚀可以与CMOS的有源区刻蚀一步形成；再采用光刻、刻蚀工艺在光波导81内形成光栅82,将光波导中传输的光耦合到光纤中。所述采用光刻、刻蚀工艺在光波导81内形成光栅82是一步浅刻蚀工艺，需要单独的光罩掩模，增加了上艺流程的复杂程度，成本高。
而且，根据现有技术的上述光栅耦合器制造方法制造的光栅耦合器的耦合效率太低，一般耦合效率最多只能到达40％左右。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种与CMOS工艺兼容的能够提高光栅耦合器的耦合效率的光栅耦合器制造方法、以及采用了该光栅耦合器制造方法的半导体器件装置方法。
根据本发明的第一方面，提供了一种光栅耦合器制造方法，其包括：有源区及光波导层制作过程，用于在制作光栅耦合器光波导层的同时形成MOS晶体管的有源区；多晶硅处理过程，用于在形成光栅耦合器的多晶硅覆盖层同时制造MOS晶体管的多晶硅栅极；以及光栅制造过程，用于制造光栅耦合器的光栅。
优选地，所述有源区及光波导层制作过程包括：掩膜层形成步骤，用于在顶硅层上形成掩膜层；顶硅层刻蚀步骤，用于利用形成图案的掩膜层来刻蚀顶硅层，其中所述图案对应于MOS器件的有源区和光波导；二氧化硅层沉积步骤，用于在顶硅层刻蚀步骤之后得到的结构上形成二氧化硅层，并且利用所沉积的二氧化硅填充顶硅层刻蚀步骤中在刻蚀顶硅层中刻蚀出的凹槽；平坦化步骤，用于去除所述二氧化硅层；以及掩膜层去除步骤，用于去除所述掩膜层。
优选地，所述多晶硅处理过程包括：氧化物层形成步骤，用于在经过有源区及光波导层处理过程之后的结构上形成氧化物层，所述氧化物层用作MOS晶体管的栅极氧化物层；多晶硅层形成步骤，用于在所述氧化物层上形成多晶硅层，所述多晶硅层用作MOS晶体管的多晶硅栅极；以及多晶硅层刻蚀步骤，用于对所述氧化物层进行刻蚀以形成MOS晶体管的多晶硅栅极以及所述光栅耦合器的光栅区域。
优选地，所述光栅制造过程包括：对所述光栅区域进行刻蚀以在所述光栅区域中形成光栅，由此形成多晶硅光栅耦合器；并且，光栅区域刻蚀步骤同时对顶部硅层进行了刻蚀。
优选地，所述掩膜层是氮化硅层，但二氧化硅等CMOS工艺中常用的材料也可用作所述掩模层。
优选地，在平坦化步骤中通过化学机械研磨来去除二氧化硅层。
优选地，所述光栅区域刻蚀步骤刻蚀了几十纳米的顶部硅层。
根据本发明的第二方面，提供了一种采用了根据本发明的第一方面所述的光栅耦合器制造方法的半导体器件装置方法。
根据本发明，可有效地同时制造光栅耦合器以及CMOS电路，或者同时制造光栅耦合器以及MOS电路，并且，由于形成了具有多晶硅覆盖的光栅耦合器，提高了光栅耦合器的耦合效率。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是现有技术的光栅拙合器的剖面图。
图2是现有技术的光栅藕合器的俯视图。
图3至图8示意性地示出了根据本发明优选实施例的有源区及光波导层处理过程。
图9示意性地示出了根据本发明优选实施例的有源区及光波导层处理过程之后得到的器件结构。
图10至图11示意性地示出了根据本发明优选实施例的多晶硅处理过程。
图12示意性地示出了根据本发明优选实施例的光栅制造过程。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
根据本发明优选实施例的的光栅耦合器制造方法包括：
有源区及光波导层制造过程，用于在处理光栅耦合器光波导层的同时形成MOS晶体管的有源区；
多晶硅处理过程，用于在形成光栅耦合器的多晶硅覆盖层同时制造MOS晶体管的多晶硅栅极；以及
光栅制造过程，用于制造光栅耦合器的光栅。
由此，根据本发明优选实施例的光栅耦合器制造方法可有效地同时制造光栅耦合器以及CMOS电路，或者同时制造光栅耦合器以及MOS电路。
更具体地说，图3至图8示意性地示出了根据本发明优选实施例的有源区及光波导层处理过程。
如图3至图8所示，根据本发明优选实施例的有源区及光波导层处理过程包括：
掩膜层形成步骤，用于在顶硅层3上形成掩膜层4，例如所述掩膜层4是氮化硅层；但是，二氧化硅等CMOS工艺中常用的材料也可用作所述掩模层
顶硅层刻蚀步骤，用于利用形成图案的掩膜层4来刻蚀顶硅层3，其中所述图案对应于MOS器件的有源区6；
二氧化硅层沉积步骤，用于在顶硅层刻蚀步骤之后得到的结构上形成二氧化硅层5，并且利用所沉积的二氧化硅填充顶硅层刻蚀步骤中在刻蚀顶硅层3中刻蚀出的凹槽；
平坦化步骤，用于去除二氧化硅层5，例如，通过化学机械研磨来去除二氧化硅层5；以及
掩膜层去除步骤，用于去除掩膜层4。
图9示意性地示出了根据本发明优选实施例的有源区及光波导层处理过程之后得到的器件结构。如图9所示，其中未示出二氧化硅层等结构。如图9所示，光波导100和MOS器件的有源区6处于同一层。
进一步地，图10至图11示意性地示出了根据本发明优选实施例的多晶硅处理过程。
如图10至图11所示，根据本发明优选实施例的多晶硅处理过程包括：
氧化物层形成步骤，用于在经过有源区及光波导层处理过程之后的结构上形成氧化物层7；具体地说，氧化物层7可以用作MOS晶体管的栅极氧化物层；
多晶硅层形成步骤，用于在所述氧化物层7上形成多晶硅层8(请参见图10)；具体地说，多晶硅层8可用作MOS晶体管的多晶硅栅极的层；以及
多晶硅层刻蚀步骤，用于对所述氧化物层7进行刻蚀以形成MOS晶体管的多晶硅栅极G1以及所述光栅耦合器的光栅区域9(请参见图11)。
图12示意性地示出了根据本发明优选实施例的光栅制造过程。
如图12所示，根据本发明优选实施例的光栅制造过程包括
对光栅区域9进行刻蚀以在光栅区域9中形成光栅，由此形成多晶硅光栅耦合器；并且，优选地，光栅区域刻蚀步骤同时对顶部硅层3进行了刻蚀，例如光栅区域刻蚀步骤刻蚀了几十纳米的顶部硅层3。
根据本发明，可有效地同时制造光栅耦合器以及CMOS电路，或者同时制造光栅耦合器以及MOS电路，并且，由于形成了具有多晶硅覆盖的光栅耦合器，提高了光栅耦合器的耦合效率，例如，根据本发明制成的光栅耦合器的耦合效率可以提高至70％左右。
根据本发明的另一优选实施例，本发明还提供了一种采用了上述光栅耦合器制造方法的半导体器件装置方法。根据本发明实施例的半导体器件装置方法可有效地同时制造光栅耦合器以及CMOS电路，或者同时制造光栅耦合器以及MOS电路。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种光栅耦合器制造方法，其特征在于包括：
有源区及光波导层制作过程，用于在制作光栅耦合器光波导层的同时形成MOS晶体管的有源区；
多晶硅处理过程，用于在形成光栅耦合器的多晶硅覆盖层同时制造MOS晶体管的多晶硅栅极；以及
光栅制造过程，用于制造光栅耦合器的光栅。
2.根据权利要求1所述的光栅耦合器制造方法，其特征在于，所述有源区及光波导层处理过程包括：
掩膜层形成步骤，用于在顶硅层上形成掩膜层；
顶硅层刻蚀步骤，用于利用形成图案的掩膜层来刻蚀顶硅层，其中所述图案对应于MOS器件的有源区和光波导；
二氧化硅层沉积步骤，用于在顶硅层刻蚀步骤之后得到的结构上形成二氧化硅层，并且利用所沉积的二氧化硅填充顶硅层刻蚀步骤中在刻蚀顶硅层中刻蚀出的凹槽；
平坦化步骤，用于去除所述二氧化硅层；以及
掩膜层去除步骤，用于去除所述掩膜层。
3.根据权利要求1或2所述的光栅耦合器制造方法，其特征在于，所述多晶硅处理过程包括：
氧化物层形成步骤，用于在经过有源区及光波导层处理过程之后的结构上形成氧化物层，所述氧化物层用作M OS晶体管的栅极氧化物层；
多晶硅层形成步骤，用于在所述氧化物层上形成多晶硅层，所述多晶硅层用作MOS晶体管的多晶硅栅极；以及
多晶硅层刻蚀步骤，用于对所述氧化物层进行刻蚀以形成M OS晶体管的多晶硅栅极以及所述光栅耦合器的光栅区域。
4.根据权利要求3所述的光栅耦合器制造方法，其特征在于，所述光栅制造过程包括：
对所述光栅区域进行刻蚀以在所述光栅区域中形成光栅，由此形成多晶硅光栅耦合器；并且，光栅区域刻蚀步骤同时对顶部硅层进行了刻蚀。
5.根据权利要求2所述的光栅耦合器制造方法，其特征在于，所述掩膜层是氮化硅层，或者所述掩模层采用二氧化硅CMOS工艺中的材料。
6.根据权利要求4所述的光栅耦合器制造方法，其特征在于，所述光栅区域刻蚀步骤刻蚀了几十纳米的顶部硅层。
7.一种光栅耦合器制造方法，其特征在于采用了根据权利要求1至6之一所述的光栅耦合器制造方法。
CN2012102617276A 2012-07-26 2012-07-26 光栅耦合器制造方法以及半导体器件装置方法 Pending CN102749680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102617276A CN102749680A (zh) 2012-07-26 2012-07-26 光栅耦合器制造方法以及半导体器件装置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102617276A CN102749680A (zh) 2012-07-26 2012-07-26 光栅耦合器制造方法以及半导体器件装置方法

Publications (1)

Publication Number Publication Date
CN102749680A true CN102749680A (zh) 2012-10-24

Family

ID=47030018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102617276A Pending CN102749680A (zh) 2012-07-26 2012-07-26 光栅耦合器制造方法以及半导体器件装置方法

Country Status (1)

Country Link
CN (1) CN102749680A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140193115A1 (en) * 2013-01-10 2014-07-10 The Regents Of The University Of Colorado, A Body Corporate Method and Apparatus for Optical Waveguide-to-Semiconductor Coupling and Optical Vias for Monolithically Integrated Electronic and Photonic Circuits
CN110068894A (zh) * 2018-01-22 2019-07-30 中国科学院半导体研究所 基于cmos后工艺实现的三维光电集成光栅耦合器及制备方法
US10983275B2 (en) 2016-03-21 2021-04-20 The Regents Of The University Of Colorado, A Body Corporate Method and apparatus for optical waveguide-to-semiconductor coupling for integrated photonic circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102323646A (zh) * 2011-09-29 2012-01-18 上海宏力半导体制造有限公司 光栅耦合器及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102323646A (zh) * 2011-09-29 2012-01-18 上海宏力半导体制造有限公司 光栅耦合器及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GÜNTHER ROELKENS 等: "High efficiency Silicon-on-Insulator grating coupler based on a poly-Silicon overlay", 《OPTICS EXPRESS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140193115A1 (en) * 2013-01-10 2014-07-10 The Regents Of The University Of Colorado, A Body Corporate Method and Apparatus for Optical Waveguide-to-Semiconductor Coupling and Optical Vias for Monolithically Integrated Electronic and Photonic Circuits
US10514509B2 (en) * 2013-01-10 2019-12-24 The Regents Of The University Of Colorado, A Body Corporate Method and apparatus for optical waveguide-to-semiconductor coupling and optical vias for monolithically integrated electronic and photonic circuits
US10983275B2 (en) 2016-03-21 2021-04-20 The Regents Of The University Of Colorado, A Body Corporate Method and apparatus for optical waveguide-to-semiconductor coupling for integrated photonic circuits
CN110068894A (zh) * 2018-01-22 2019-07-30 中国科学院半导体研究所 基于cmos后工艺实现的三维光电集成光栅耦合器及制备方法
CN110068894B (zh) * 2018-01-22 2020-05-12 中国科学院半导体研究所 基于cmos后工艺实现的三维光电集成光栅耦合器及制备方法

Similar Documents

Publication Publication Date Title
CN102323646B (zh) 光栅耦合器及其制作方法
US7811844B2 (en) Method for fabricating electronic and photonic devices on a semiconductor substrate
US9709741B2 (en) Inverse taper waveguides for low-loss mode converters
US9568674B2 (en) Photonic device structure and method of manufacture
US10197733B2 (en) Edge coupling device fabrication
US9606291B2 (en) Multilevel waveguide structure
US8299555B2 (en) Semiconductor optoelectronic structure
US11506840B2 (en) Back end of line process integrated optical device fabrication
WO2016195732A1 (en) Back end of line process integrated optical device fabrication
US20090324162A1 (en) Cmos compatible integrated dielectric optical waveguide coupler and fabrication
KR20170009912A (ko) 광 커플러
US9231372B2 (en) Semiconductor laser and method of fabricating the same
CN102749680A (zh) 光栅耦合器制造方法以及半导体器件装置方法
US10514502B2 (en) Back-side etching and cleaving of substrates
US9709748B2 (en) Frontside coupled waveguide with backside optical connection using a curved spacer
US11921318B2 (en) Semiconductor structure and method of forming the same
CN111077607B (zh) 硅基光波导器件的制造方法
CN111785678A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20121024

RJ01 Rejection of invention patent application after publication