CN103890906A - 用于生产机械柔性的硅基底的方法 - Google Patents

用于生产机械柔性的硅基底的方法 Download PDF

Info

Publication number
CN103890906A
CN103890906A CN201280049378.XA CN201280049378A CN103890906A CN 103890906 A CN103890906 A CN 103890906A CN 201280049378 A CN201280049378 A CN 201280049378A CN 103890906 A CN103890906 A CN 103890906A
Authority
CN
China
Prior art keywords
silicon base
layer
etching stopping
stopping layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280049378.XA
Other languages
English (en)
Other versions
CN103890906B (zh
Inventor
穆罕默德·M·胡赛因
约纳森·普列托·罗雅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
King Abdullah University of Science and Technology KAUST
Original Assignee
King Abdullah University of Science and Technology KAUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2012/046205 external-priority patent/WO2013009833A1/en
Application filed by King Abdullah University of Science and Technology KAUST filed Critical King Abdullah University of Science and Technology KAUST
Priority to CN201710346555.5A priority Critical patent/CN107424913A/zh
Publication of CN103890906A publication Critical patent/CN103890906A/zh
Application granted granted Critical
Publication of CN103890906B publication Critical patent/CN103890906B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种用于制造机械柔性的硅基底的方法。在一个实施例中，该方法包括提供硅基底。该方法进一步包括在所述硅基底中形成第一蚀刻停止层和在所述硅基底中形成第二蚀刻停止层。该方法还包括在所述第一蚀刻停止层和所述第二蚀刻停止层上方形成一个或多个沟槽。该方法进一步包括移除所述第一蚀刻停止层与所述第二蚀刻停止层之间的硅基底。

Description

用于生产机械柔性的硅基底的方法
交叉引用相关申请
该申请要求2011年8月15日申请的US临时专利申请61/523,606的优先权，其全部内容合并于此作为参考。该申请还要求2012年7月11日申请的国际专利申请PCT/US2012/046205的优先权，其要求2011年7月11日申请的US临时专利申请61/506，495的优先权，这两者的全部内容合并于此作为参考。
发明背景
技术领域
本发明涉及微结构的制造，且更具体地涉及一种用于生产机械柔性的硅基底的方法。
相关技术的说明
以基底、线、带和颗粒形式的单晶硅的纳米结构元件有益于电子、光电子、传感及其他领域中的多个应用。可伸缩的且易于展开的硅基集成电路（IC）将有助于可植入生物医学应用、可再生能源、传感器及智能卡领域中的许多新技术的发展。
依赖于半导体晶片的上表面的光刻工艺方法能够很好地控制厚度、宽度、长度和结晶度。这些方法可形成具有微米到纳米范围的厚度的膜、管和带。
制造机械柔性的纳米带（基底）的一种常见的做法是选用湿法蚀刻（111）硅或绝缘硅（SOI）晶片，并随后将产品转移到塑料基底上。然而，由于高成本的（111）硅或SOI晶片的使用，该工艺的成本较高。制造机械柔性的基底的另一个类似的常见做法为使用背磨工艺。背磨排除了再循环利用不包括在机械柔性的基底的最终产品中的剩余部分晶片的可能性。因此，存在对于机械柔性的硅基底的低成本制造的需求。
发明内容
公开了一种用于制造机械柔性的硅基底的方法。在一个实施例中，该方法可包括提供硅基底，在所述硅基底中形成第一蚀刻停止层，在所述硅基底中形成第二蚀刻停止层，在所述第一蚀刻停止层和所述第二蚀刻停止层中形成一个或多个沟槽，以及移除所述第一蚀刻停止层与所述第二蚀刻停止层之间的硅基底。
在一个实施例中，形成第一蚀刻停止层可包括离子注入。所述第一蚀刻停止层可包括硼层。在一个实施例中，形成第二蚀刻停止层也可包括离子注入。所述第二蚀刻停止层可包括硼层。在一个实施例中，形成一个或多个沟槽可包括在所述硅基底之上形成保护层。该方法还可包括蚀刻所述保护层和部分所述硅基底。该方法可进一步包括在一个或多个沟槽中的每一个的内部形成垂直的侧壁层。在一个实施例中，该方法可包括移除保护层。该方法还可包括移除所述垂直侧壁形成膜层。
术语“耦联”被定义为尽管不必直接地也不必机械地连接。
除非另外明确地要求，术语“a”和“an”被定义为一个或多个。
术语“基本上”和它的变型很大程度上而不必完全地按照本领域普通技术人员所理解的那样详细说明，且在非限定的实施例中，“基本上”涉及所规定的范围的10%、优选为5%、更优选地为1%，以及最优选地为0.5%。
术语“包括”（以及包括的任何形式，诸如包括的“单数动词形式”和“动名词形式”）、“具有”（以及具有的任何形式，诸如具有的“单数动词形式”和“动名词形式”）、“包含”（以及包含的任何形式，诸如包含的“单数动词形式”和“动名词形式”）以及“含有”（以及含有的任何形式，诸如含有的“单数动词形式”和“动名词形式”）为开放式的系动词。因此，“包括”、“具有”、“包含”或“含有”一个或多个步骤或元件的方法或装置具有这些一个或多个步骤或元件，但是不限于仅仅拥有这些一个或多个元件。同样地，“包括”、“具有”、“包含”或“含有”一个或多个特征的方法的步骤或装置的元件拥有这些一个或多个特征，但不限于仅仅拥有这些一个或多个特征。而且，以特定方式构成的装置或结构至少以那种方式构成，但也可以未列出的方式构成。
参考与附图相关联的特定实施例的随后的详细说明，其他的特征及相关的优点将变得显而易见。
附图说明
下面的附图形成本说明书的一部分并被包含以进一步说明本发明的某些方面。通过参考与本文所提出的具体实施例的详细说明相结合的这些附图中的一个或多个，本发明可被更好地理解。
图1为阐释一种用于制造机械柔性的硅基底的方法的一个实施例的示意图。
图2为阐释一种用于制造机械柔性的硅基底的方法的一个实施例的示意流程图。
图3A-3J为逐步阐释一种用于制造机械柔性的硅基底的方法的产品的剖面示意图。
图4示出了机械柔性的硅基底的一个实施例。
图5示出了光学透明的硅基底的一个实施例。
详细说明
参考结合附图阐述的和随后描述详细说明的非限制性实施例，各种特征和有利细节将被更全面地阐明。公知的原材料、处理技术、成份和设备的说明被省略，以致不会不必要地在细节上模糊本发明。然而，应理解，详细的说明和具体的示例，尽管标示本发明的实施例，仅仅以阐释的方式给出，而不是以限定的方式给出。根据该公开，基于本发明潜在的创造性构思的精神和/或范围内的各种替换、变型、添加、和/或组合，对于本领域技术人员来说将变得显而易见。
图1阐释了用于制造机械柔性的硅基底的方法100的一个实施例。图3示出了由方法100的每一步所生产的产品。在一个实施例中，如图3中所示出的，该方法可包括102提供硅基底302。该方法100可进一步包括104在所述硅基底中形成第一蚀刻停止层304。在一个实施例中，形成所述第一蚀刻停止层304可包括离子注入。在一个实施例中，离子注入可为高能量硼注入（1E20/cm3）。
在一个实施例中，该方法100可进一步包括106在所述硅基底中形成第二蚀刻停止层306。在一个实施例中，形成所述第二蚀刻停止层306可包括离子注入。在一个实施例中，离子注入可为高能量硼注入（1E20/cm3）。所述第二蚀刻停止层306可被构造成平行于所述第一蚀刻停止层304。在这样的实施例中，硅层可形成于第一蚀刻停止层304与第二蚀刻停止层306之间。所述第一蚀刻停止层304和所述第二蚀刻停止层306的位置可被构造成控制机械柔性的硅基底的深度。
在一个实施例中，方法100可进一步包括108移除所述第一蚀刻停止层304与所述第二蚀刻停止层306之间的硅层。在一个实施例中，移除所述第一蚀刻停止层304与所述第二蚀刻停止层306之间的硅层可包括利用联氨的硅的湿法蚀刻。
在一个实施例中，由方法100形成的硅基底可为机械柔性的。在一个实施例中，由方法100形成的硅基底可为光学透明的。由方法100形成的硅基底也可为多孔的。在另一个实施例中，方法100也可被用于直接在柔性硅上制造高性能电子器件，而不用任何转移或这类工艺。
图2阐释了用于制造机械柔性的硅基底的方法200的一个实施例。图3示出了由方法200的每个步骤生产出的相应产品。在一个实施例中，方法200可包括202提供硅基底302。该方法200还可包括204在所述硅基底302中形成第一蚀刻停止层304。在一个实施例中，在所述硅基底302上形成所述第一蚀刻停止层304可包括离子注入。在一个实施例中，离子注入可为高能量硼注入（1E20/cm3）。
在一个实施例中，方法200可进一步包括206在所述硅基底302中形成第二蚀刻停止层306。所述第二蚀刻停止层306可形成于所述第一蚀刻停止层304的上方。在一个实施例中，在所述硅基底302上形成所述第二蚀刻停止层306可包括离子注入。在一个实施例中，离子注入可为高能量硼注入（1E20/cm3）。
在一个实施例中，所述第二蚀刻停止层306可被构造成平行于第一蚀刻停止层304。在这样的实施例中，硅层可形成于所述第一蚀刻停止层304与所述第二蚀刻停止层306之间。所述第一蚀刻停止层304和所述第二蚀刻停止层306的位置可控制机械柔性的硅基底的深度。图3C中示出了硅基底302中所形成的所述第一蚀刻停止层304和所述第二蚀刻停止层306。
在一个实施例中，所述方法200可进一步包括208在硅基底302的表面之上形成硬掩膜层308。所述硬掩膜层308可平行于所述第一蚀刻停止层304和所述第二蚀刻停止层306。在一个实施例中，硬掩膜层308可为Si3N4层。在可替换的实施例中，硬掩膜层308可为氧化物层。本领域的普通技术人员可认识到用于硬掩膜层308的其他材料。方法200可进一步包括209在所述硬掩膜层308之上形成光刻胶层309。
方法200可进一步包括210蚀刻所述硅基底以便在所述第二蚀刻停止层306之上形成一个或多个沟槽310。210蚀刻可穿透所述光刻胶层309、所述硬掩膜层308和所述第二蚀刻停止层306之上的硅层。该方法可进一步包括211移除所述光刻胶层309。在一个实施例中，所述一个或多个沟槽301的顶部可与硬掩膜层308的顶部处于同一水平。在一个实施例中，210蚀刻硅基底可包括RIE。在另一个实施例中，210蚀刻硅基底可包括DRIE。本领域普通技术人员可认识到形成沟槽310的其它的各向异性蚀刻方法。
在一个实施例中，方法200可进一步包括212氧化所述硅基底302以便在所述一个或多个沟槽310内暴露的硅上形成垂直侧壁层312。在一个实施例中，如果所述垂直侧壁为二氧化硅，那么212氧化所述硅基底302可包括在富氧环境中烘烤所述基底302。
该方法200可进一步包括214移除所述一个或多个沟槽310中的每一个的底部上的垂直侧壁层312。在一个实施例中，移除所述一个或多个沟槽310中的每一个的底部上的垂直侧壁层312可包括RIE。本领域普通技术人员可认识到移除一个或多个沟槽310中的每一个的底部上的垂直侧壁层312的其他替换方式。
在一个实施例中，方法200可进一步包括216移除所述第一蚀刻停止层304与所述第二蚀刻停止层306之间的硅层。在一个实施例中，216移除所述第一蚀刻停止层304与所述第二蚀刻停止层306之间的硅层可包括利用联氨蚀刻所述硅层。所述方法200还可包括218移除所述硬掩膜层308。所述方法200可进一步包括220移除所述一个或多个沟槽310中的每一个内的垂直侧壁层312。方法200也可包括221使顶层硅层与所述基底分离。
在一个实施例中，由方法200形成的硅基底可为机械柔性的。在一个实施例中，由方法200形成的所述硅基底可为光学透明的。由方法200形成的所述硅基底也可为多孔的。在另一个实施例中，方法200也可被用于直接在柔性硅上制造高性能的电子器件，而无需任何转移或这类工艺。
图4和5示出了由方法200所生产的硅基底。如从图4中所见的，所生产的硅基底为机械柔性的。图5示出了所产生的硅基底为光学透明的。
根据本公开，本文所公开和要求保护的所有方法可被制造和实行，而无需过度试验。尽管已依据优选实施例描述了本发明的装置和方法，变型可被施加到本文所描述的方法和步骤中或者方法步骤的顺序中而无需脱离本发明的概念、精神和范围，对于本领域技术人员来说是显而易见的。此外，可对所公开的装置进行修改，及元件可被消除或替换，而对于本文所描述的元件将会获得同样的或等同的结果。对于本领域技术人员来说显而易见的所有这样的等同替换和变型，被认为位于本发明的精神、范围和概念内，诸如附属的权利要求所限定的。

Claims (28)

1.一种用于制造硅基底的方法，其包括
提供硅基底；
在所述硅基底中形成第一蚀刻停止层；
在所述硅基底中形成第二蚀刻停止层；以及
移除所述第一蚀刻停止层与所述第二蚀刻停止层之间的所述硅基底。
2.根据权利要求1的方法，其中，所述硅基底为柔性的。
3.根据权利要求1的方法，其进一步被构造成不需任何转移工艺而直接在柔性硅上制造高性能电子器件。
4.根据权利要求1的方法，其中，形成第一蚀刻停止层包括离子注入。
5.根据权利要求1的方法，其中，形成第二蚀刻停止层包括离子注入。
6.根据权利要求1的方法，其中，所述第一蚀刻停止层包括硼层。
7.根据权利要求1的方法，其中，所述第二蚀刻停止层包括硼层。
8.根据权利要求1的方法，其进一步包括在所述第一蚀刻停止层和所述第二蚀刻停止层之上形成一个或多个沟槽。
9.根据权利要求8的方法，其中，形成一个或多个沟槽包括在硅基底之上形成保护层。
10.根据权利要求9的方法，其进一步包括在所述保护层之上形成光刻胶层。
11.根据权利要求10的方法，其进一步包括蚀刻所述光刻胶层、所述保护层和部分所述硅基底。
12.根据权利要求11的方法，其进一步包括移除所述光刻胶层。
13.根据权利要求12的方法，其进一步包括在所述一个或多个沟槽中的每一个的内部形成垂直侧壁层。
14.根据权利要求13的方法，其进一步包括移除部分所述垂直侧壁层。
15.根据权利要求14的方法，其进一步包括移除所述保护层。
16.一种根据下面的方法所形成的硅基底，该方法包括：
提供硅基底；
在所述硅基底中形成第一蚀刻停止层；
在所述硅基底中形成第二蚀刻停止层；以及
移除所述第一蚀刻停止层与所述第二蚀刻停止层之间的所述硅基底。
17.根据权利要求16的硅基底，其为机械柔性的。
18.根据权利要求16的硅基底，其中，形成第一蚀刻停止层包括离子注入。
19.根据权利要求16的硅基底，其中，形成第二蚀刻停止层包括离子注入。
20.根据权利要求16的硅基底，其中，该方法进一步包括在所述第一蚀刻停止层和所述第二蚀刻停止层上方形成一个或多个沟槽。
21.根据权利要求20的硅基底，其中，形成一个或多个沟槽包括在所述硅基底之上形成保护层。
22.根据权利要求21的硅基底，其中，形成一个或多个沟槽包括在所述硅基底之上形成保护层。
23.根据权利要求22的硅基底，其中，该方法进一步包括在所述保护层之上形成光刻胶层。
24.根据权利要求23的硅基底，其中，该方法进一步包括蚀刻所述光刻胶层、所述保护层和部分所述硅基底。
25.根据权利要求24的硅基底，其中，该方法进一步包括移除所述光刻胶层。
26.根据权利要求25的硅基底，其中，该方法进一步包括在所述一个或多个沟槽中的每一个的内部形成垂直侧壁层。
27.根据权利要求26的硅基底，其中，该方法进一步包括移除部分所述垂直侧壁层。
28.根据权利要求27的硅基底，其中，该方法进一步包括移除所述保护层。
CN201280049378.XA 2011-08-15 2012-08-15 用于生产机械柔性的硅基底的方法 Expired - Fee Related CN103890906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710346555.5A CN107424913A (zh) 2011-08-15 2012-08-15 用于生产机械柔性的硅基底的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161523606P 2011-08-15 2011-08-15
US61/523,606 2011-08-15
PCT/US2012/046205 WO2013009833A1 (en) 2011-07-11 2012-07-11 Integrated circuit manufacturing for low-profile and flexible devices
USPCT/US2012/046205 2012-07-11
PCT/US2012/050847 WO2013025748A1 (en) 2011-08-15 2012-08-15 Method for producing mechanically flexible silicon substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710346555.5A Division CN107424913A (zh) 2011-08-15 2012-08-15 用于生产机械柔性的硅基底的方法

Publications (2)

Publication Number Publication Date
CN103890906A true CN103890906A (zh) 2014-06-25
CN103890906B CN103890906B (zh) 2017-06-09

Family

ID=47715442

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280049378.XA Expired - Fee Related CN103890906B (zh) 2011-08-15 2012-08-15 用于生产机械柔性的硅基底的方法
CN201710346555.5A Pending CN107424913A (zh) 2011-08-15 2012-08-15 用于生产机械柔性的硅基底的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710346555.5A Pending CN107424913A (zh) 2011-08-15 2012-08-15 用于生产机械柔性的硅基底的方法

Country Status (6)

Country Link
US (1) US9520293B2 (zh)
EP (1) EP2745309A1 (zh)
JP (1) JP5890904B2 (zh)
KR (1) KR101599162B1 (zh)
CN (2) CN103890906B (zh)
WO (1) WO2013025748A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462995B1 (ko) * 2016-01-06 2022-11-03 엘지이노텍 주식회사 수광 모듈 및 그를 포함하는 먼지 센서
US11019728B2 (en) 2016-01-19 2021-05-25 King Abdullah University Of Science And Technology Wearable electronics formed on intermediate layer on textiles
US20190051639A1 (en) 2016-02-29 2019-02-14 King Abdullah University Of Science And Technology Sticker electronics
US20190047210A1 (en) 2016-04-08 2019-02-14 King Abdullah University Of Science And Technology Embedding complex objects with 3d printing
EP3459105A1 (en) 2016-05-16 2019-03-27 King Abdullah University Of Science And Technology Decal electronics for printed high performance cmos electronic systems
WO2018069780A1 (en) 2016-10-11 2018-04-19 King Abdullah University Of Science And Technology Activatable electronic component destruction device
US20200268611A1 (en) 2017-10-16 2020-08-27 King Abdullah University Of Science And Technology Container cap with modular electronic system and method
EP3697200A1 (en) 2017-10-16 2020-08-26 King Abdullah University Of Science And Technology Sensor system, method of production, and sensor deployment system
CN110854154B (zh) * 2019-11-18 2024-04-30 佛山市国星半导体技术有限公司 一种硅基微型led芯片及其制作方法
WO2022064329A1 (en) 2020-09-28 2022-03-31 King Abdullah University Of Science And Technology Combined wireless and body channel communication system for physiological data collection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JP2004055752A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US20040248380A1 (en) * 2003-06-06 2004-12-09 Cecile Aulnette Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
CN1697140A (zh) * 2004-05-10 2005-11-16 中国科学院半导体研究所 湿法腐蚀两步法制备超薄柔性硅衬底的腐蚀工艺
CN101064250A (zh) * 2006-04-28 2007-10-31 海力士半导体有限公司 半导体器件中凹陷通道的制造方法
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6919259B2 (en) * 2002-10-21 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method for STI etching using endpoint detection
JP3813123B2 (ja) * 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
JP2006128547A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 半導体装置及びその製造方法
DE102005052055B3 (de) * 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
JP4684126B2 (ja) * 2006-02-22 2011-05-18 シャープ株式会社 光電変換素子の製造方法
WO2007104443A1 (de) 2006-03-14 2007-09-20 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
US7494856B2 (en) * 2006-03-30 2009-02-24 Freescale Semiconductor, Inc. Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor
JP2008053250A (ja) 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
JP2008187061A (ja) * 2007-01-31 2008-08-14 Elpida Memory Inc 積層メモリ
US8661634B2 (en) 2009-07-06 2014-03-04 KAIST (Korea Advanced Institute of Science and Technology Method of manufacturing a flexible piezoelectric device
US8367544B2 (en) * 2009-10-20 2013-02-05 International Business Machines Corporation Self-aligned patterned etch stop layers for semiconductor devices
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JP2004055752A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US20040248380A1 (en) * 2003-06-06 2004-12-09 Cecile Aulnette Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
CN1697140A (zh) * 2004-05-10 2005-11-16 中国科学院半导体研究所 湿法腐蚀两步法制备超薄柔性硅衬底的腐蚀工艺
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
CN101064250A (zh) * 2006-04-28 2007-10-31 海力士半导体有限公司 半导体器件中凹陷通道的制造方法

Also Published As

Publication number Publication date
CN103890906B (zh) 2017-06-09
KR101599162B1 (ko) 2016-03-02
EP2745309A1 (en) 2014-06-25
US20140239459A1 (en) 2014-08-28
JP2014529890A (ja) 2014-11-13
WO2013025748A1 (en) 2013-02-21
JP5890904B2 (ja) 2016-03-22
US9520293B2 (en) 2016-12-13
CN107424913A (zh) 2017-12-01
KR20140063702A (ko) 2014-05-27

Similar Documents

Publication Publication Date Title
CN103890906A (zh) 用于生产机械柔性的硅基底的方法
CN105293419B (zh) 一种防止悬浮层刻蚀损伤的mems器件
CN103117243A (zh) 反调sti形成
JP6193828B2 (ja) 不揮発性記憶装置及びその製造方法
CN106409649B (zh) 一种多层soi材料及其制备方法
US20140141571A1 (en) Integrated circuit manufacturing for low-profile and flexible devices
CN105161450A (zh) 一种双浅沟槽隔离形成方法
KR101547057B1 (ko) 버퍼층을 이용한 나노제너레이터 분리 방법 및 이를 이용한 플렉서블 나노제너레이터 제조방법
CN102381681A (zh) 一种微机械结构与集成电路单片集成的加工方法
CN110098145A (zh) 单晶硅薄膜及其制作方法
US20140041900A1 (en) Circuit Pattern with high aspect ratio and Method of Manufacturing the Same
TW201816443A (zh) 用於製作半導體結構之方法
CN103311241B (zh) 一种双多晶电容和mos管的集成结构及其制造方法
KR100583429B1 (ko) 가요성 단결정 필름 및 그 제조 방법
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
JP2012004307A5 (zh)
US20150188029A1 (en) Piezoelectric actuator module, method of manufacturing the same, and mems sensor having the same
CN105355586B (zh) 隔离结构的制作方法及半导体器件
JP4959552B2 (ja) 可撓性単結晶フィルム及びその製造方法
JP2009246346A5 (zh)
TWI702686B (zh) 半導體基板與半導體裝置
CN104934480B (zh) 鳍式场效应晶体管结构及其制作方法
US7525157B2 (en) Semiconductor device and manufacturing method thereof
US20120168896A1 (en) Double side wafer process, method and device
JP5538673B2 (ja) Ｓｏｑ基板を用いた半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20180815

CF01 Termination of patent right due to non-payment of annual fee