KR20130116629A - 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 - Google Patents
도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 Download PDFInfo
- Publication number
- KR20130116629A KR20130116629A KR1020120039190A KR20120039190A KR20130116629A KR 20130116629 A KR20130116629 A KR 20130116629A KR 1020120039190 A KR1020120039190 A KR 1020120039190A KR 20120039190 A KR20120039190 A KR 20120039190A KR 20130116629 A KR20130116629 A KR 20130116629A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- separation layer
- semiconductor
- wafer
- separation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000926 separation method Methods 0.000 claims abstract description 53
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 17
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 12
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 12
- 239000010439 graphite Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 95
- 235000012431 wafers Nutrition 0.000 claims description 49
- 239000012790 adhesive layer Substances 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02444—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 실시예는 웨이퍼 본딩 후 분리공정을 용이하게 하는 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법을 제공하기 위한 것으로, 기판; 상기 기판 상에 형성된 탄소로 이루어진 분리층; 및 상기 분리층 상에 형성된 실리콘층을 포함하는 도너 웨이퍼를 포함하고, 접착층과 탄소로 이루어진 분리층이 구비된 제1반도체 웨이퍼를 제공하는 단계; 소자 및 접착층이 구비된 제2반도체 웨이퍼를 제공하는 단계; 상기 접착층끼리 마주하여 상기 제1 및 제2반도체 웨이퍼를 본딩시키는 단계; 및 상기 분리층을 통해 상기 제1반도체 웨이퍼를 분리하는 단계를 포함하며, 탄소로 이루어진 분리층이 형성된 도너 웨이퍼를 적용하여, 본딩 후 분리 공정을 용이하게 하는 효과가 있다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 도너 웨이퍼 및 이를 이용한 3차원 반도체 장치 제조방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라 패턴의 크기 및 패턴 사이의 거리가 감소되고 있다. 그러나, 패턴의 크기가 감소함에 따라 저항이 매우 증가되는 문제가 있으며, 더욱이 패턴의 크기를 감소시킴으로써 얻는 집적도 증가는 한계가 있다.
이에 따라, 최근에는 기판 위에 MOS트랜지스터와 같은 반도체 단위 소자들이 적층된 3차원 구조의 반도체 장치들을 개발하고 있다.
3차원 구조 반도체 장치는 이미 제작된 베이스 반도체 기판과 절연층들로 구성된 하나의 반도체 소자 위에 다른 제2의 반도체 기판을 접착하여 형성할 수 있다.
특히, 제2의 반도체 기판을 접착하는 공정 후, 분리(Separating) 공정을 용이하게 할 필요성이 있다.
본 발명의 실시예는 접착 후 분리공정을 용이하게 하는 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법을 제공한다.
본 실시예에 따른 도너 웨이퍼는 기판; 상기 기판 상에 형성된 탄소로 이루어진 분리층; 및 상기 분리층 상에 형성된 실리콘층을 포함하는 것을 특징으로 한다.
특ㅎ, 상기 기판과 분리층 사이에 씨드층을 포함하고, 상기 분리층은 그래핀(Graphene) 또는 흑연(Grahite)을 포함하는 것을 특징으로 한다.
본 실시예에 따른 반도체 장치 제조 방법은 접착층과 탄소로 이루어진 분리층이 구비된 제1반도체 웨이퍼를 제공하는 단계; 소자 및 접착층이 구비된 제2반도체 웨이퍼를 제공하는 단계; 상기 접착층끼리 마주하여 상기 제1 및 제2반도체 웨이퍼를 본딩시키는 단계; 및 상기 분리층을 통해 상기 제1반도체 웨이퍼를 분리하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 제1반도체 웨이퍼를 분리하는 단계는, 에싱 공정 또는 산소 플라즈마 공정으로 진행하는 것을 특징으로 한다.
또한, 상기 제1반도체 웨이퍼를 분리하는 단계 후, 평탄화 공정을 진행하는 단계를 더 포함하는 것을 특징으로 한다.
본 실시예는 탄소로 이루어진 분리층이 형성된 도너 웨이퍼를 적용하여, 본딩 후 분리 공정을 용이하게 하는 효과가 있다.
도 1은 본 실시예에 따른 도너 웨이퍼를 설명하기 위한 단면도,
도 2a 내지 도 2b는 도 1의 도너 웨이퍼를 형성하기 위한 공정 단면도,
도 3a 내지 도 3d는 도 1의 도너 웨이퍼를 적용한 반도체 장치 제조 방법을 설명하는 공정 단면도.
도 2a 내지 도 2b는 도 1의 도너 웨이퍼를 형성하기 위한 공정 단면도,
도 3a 내지 도 3d는 도 1의 도너 웨이퍼를 적용한 반도체 장치 제조 방법을 설명하는 공정 단면도.
이하, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자가 본 실시예의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 실시예에 따른 도너 웨이퍼를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 도너 웨이퍼로 사용될 반도체 기판(11) 상부에 씨드층(12)이 형성된다. 씨드층(12)은 분리층(13)을 형성하기 위한 씨드층 역할을 하고, 예컨대 씨드층(12)은 실리콘카바이드(SiC)층을 포함한다. 그리고, 씨드층(12) 상에 탄소(C)로 이루어진 분리층(13)이 형성된다. 분리층(13)은 제거가 용이한 물질로 형성하고, 예컨대, 그래핀(Graphene) 또는 흑연(그래파이트, Graphite)으로 형성할 수 있다. 그리고, 분리층(13) 상에 단결정실리콘층(14)이 형성되고, 단결정실리콘층(14) 상에 접착층(15)이 형성된다.
한편, 3차원 구조 반도체 장치를 형성하기 위해서 도너 웨이퍼와 억셉터 웨이퍼를 본딩(Bonding) 시킨 후, 분리층(13)을 기준으로 도너 웨이퍼의 기판을 분리(Cleaving) 시키는 공정이 진행된다. 이때, 분리층(13)은 탄소로 이루어진 탄소층 예컨대, 그래핀 또는 흑연으로 형성함으로써 애싱(Ashing) 또는 산소 플라즈마(O2 Plasma) 공정을 통해 쉽게 제거가 가능하며 따라서 분리공정을 용이하게 진행할 수 있다.
도 2a 내지 도 2b는 도 1의 도너 웨이퍼를 형성하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 도너 웨이퍼로 사용될 기판(11) 상에 씨드층(12)을 형성한다. 씨드층(12)은 분리층(13)을 형성하기 위한 씨드(Seed)층 역할을 하며, 에피택셜 성장(Epitaxial Growth)을 통해 형성할 수 있다. 씨드층(12)은 예컨대, 실리콘카바이드(SiC)층을 포함할 수 있다.
이어서, 씨드층(12) 상에 분리층(13)을 형성한다. 분리층(13)은 분리 공정을 진행하기 위한 대상층으로 사용되며, 따라서 쉽게 제거가 용이한 물질로 형성할 수 있다. 분리층(13)은 탄소로 이루어진 물질층으로 형성할 수 있고, 예컨대 분리층(13)은 그래핀(Graphene) 또는 흑연(그래파이트, Graphite)으로 형성할 수 있다. 분리층(13)은 씨드층(12) 상에 열처리를 통한 에피택셜 성장을 진행하여 형성할 수 있다.
도 2b에 도시된 바와 같이, 분리층(13) 상에 단결정실리콘층(14)을 형성한다. 단결정실리콘층(14)은 억셉터 웨이퍼(Acceptor wafer)에 접착되어 회로 구성에 사용될 층으로, 분리층(13) 상에 실리콘 에피택시(Silicon Epitaxy) 공정을 통해 형성할 수 있다.
이어서, 단결정실리콘층(14) 상에 접착층(15)을 형성한다. 접착층(15)은 예컨대, 반응 경화형 접착제, 열경화형 접착제, 자외선 경화형 접착제 등의 광경화형 접착제(Photo-setting adhesive), 혐기 경화형 접착제(anaerobe adhesive) 등의 각종 경화형 접착제를 이용할 수 있다. 또는 금속계, 에폭시계, 아크릴레이트계, 실리콘계 등으로 형성할 수 있다. 특히, 접착층(15)을 금속계로 형성하는 경우 티타늄(Ti)층, 텅스텐(W)층 및 구리(Cu)층으로 이루어진 그룹 중에서 선택된 어느 하나의 금속층을 포함할 수 있다.
도 3a 내지 도 3d는 도 1의 도너 웨이퍼를 적용한 반도체 장치 제조 방법을 설명하는 공정 단면도이다.
도 3a에 도시된 바와 같이, 3차원 반도체 장치를 형성하기 위한 제1반도체 웨이퍼(100)와 제2반도체 웨이퍼(200)를 준비한다. 제1반도체 웨이퍼(100)는 제2반도체 웨이퍼(200)에 접착될 도너 웨이퍼(Donor Wafer)이고, 제2반도체 웨이퍼(200)는 반도체 소자가 형성되는 억셉터 웨이퍼(Acceptor Wafer)이다.
제1반도체 웨이퍼(100)는 도 2a 내지 도 2b의 실시예를 통해 형성된 웨이퍼이다. 즉, 도너 웨이퍼로 사용될 반도체 기판(11) 상부에 씨드층(12)이 형성된다. 씨드층(12)은 분리층(13)을 형성하기 위한 씨드층 역할을 하고, 예컨대 씨드층(12)은 실리콘카바이드(SiC)층을 포함한다. 그리고, 씨드층(12) 상에 탄소(C)로 이루어진 분리층(13)이 형성된다. 분리층(13)은 제거가 용이한 물질로 형성하고, 예컨대, 그래핀(Graphene) 또는 흑연(그래파이트, Graphite)으로 형성할 수 있다. 그리고, 분리층(13) 상에 단결정실리콘층(14)이 형성되고, 단결정실리콘층(14) 상에 접착층(15)이 형성된다. 특히, 접착층(22)을 금속계로 형성하는 경우 티타늄(Ti)층, 텅스텐(W)층 및 구리(Cu)층으로 이루어진 그룹 중에서 선택된 어느 하나의 금속층을 포함할 수 있다.
제2반도체 웨이퍼(200)는 MOS-FET, DRAM, SRAM, PRAM 또는 플래시 메모리 소자를 형성하기 위한 기판을 포함할 수 있으며, 본 실시예에서는 DRAM 소자를 형성하기 위한 기판을 포함하는 것으로 설명한다.
제2반도체 기판(21)은 벌크 실리콘, 벌크 실리콘-게르마늄 또는 이들 상에 실리콘 또는 실리콘-게르마늄 에피층이 형성된 반도체 기판일 수 있다. 또한, 제2반도체 기판(21)은 실리콘-사파이어(Silicon-On-Sapphire; SOS) 기술, 실리콘-온-인슐레이터(Silicon-On-Insulator;SOI) 기술, 박막 트랜지스터(Thin film transistor;TFT) 기술, 도핑된 반도체들 및 도핑되지 않은 반도체들, 기판 반도체에 의해 지지되는 실리콘 에피택셜 층(Epitaxial Layer) 등으로 이루어진 그룹 중에서 선택된 어느 하나의 반도체 구조를 포함할 수 있다.
제2반도체 기판(21)은 도시되지 않았으나 웰(Well), 소자분리막(Isolation Layer), 게이트(Gate), 소스/드레인(Source/Drain)과 다수의 콘택 및 배선 등의 소정 공정이 완료된 기판을 포함할 수 있다. 또한, 기판(21)의 최상층은 층간절연막이 형성될 수 있다.
이어서, 기판(21) 상에 접착층(22)을 형성한다. 접착층(22)은 예컨대, 반응 경화형 접착제, 열경화형 접착제, 자외선 경화형 접착제 등의 광경화형 접착제(Photo-setting adhesive), 혐기 경화형 접착제(anaerobe adhesive) 등의 각종 경화형 접착제를 이용할 수 있다. 또는 금속계, 에폭시계, 아크릴레이트계, 실리콘계 등으로 형성할 수 있다.
도 3b에 도시된 바와 같이, 제1 및 제2반도체 웨이퍼를 접착(Bonding)시킨다. 접착층(15, 22)이 금속물질로 형성된 경우, 열과 압력을 통해 접착할 수 있다. 또는, 절연막과 절연막의 접착 공정, 절연막과 반도체의 접착공정 등으로 진행할 수 있다. 또한, 접착층(15, 22)이 실리콘계로 형성된 경우, 실리콘간에 열에 의한 실리콘산화막(Silicon dioxide) 형성을 통해 접착할 수 있다.
도 3c에 도시된 바와 같이, 제1반도체 웨이퍼(100)의 분리 공정을 진행한다. 분리 공정은 탄소로 이루어진 분리층(13)을 기준으로 진행된다. 분리 공정은 건식식각으로 진행할 수 있으며, 건식 식각은 애싱(Ashing) 공정 또는 산소 플라즈마(O2 Plasma) 공정을 포함할 수 있다.
특히, 분리층(13)이 탄소로 이루어진 탄소층 즉, 그래핀 또는 흑연으로 이루어져 있으므로, 애싱 공정 또는 산소 플라즈마 공정을 통해 쉽게 제거하기 용이하다.
도 3d에 도시된 바와 같이, 단결정실리콘층(14)의 표면을 타겟으로 평탄화 공정을 진행한다. 평탄화 공정은 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 진행할 수 있다.
평탄화 공정을 통해, 분리 공정시 발생한 잔류물(Residue) 및 단결정실리콘층(14) 표면의 거칠기(Roughness)를 개선할 수 있다. 평탄화 공정 이후 추가로 플라즈마 처리(Plasma treatment)를 진행할 수 있다.
위와 같이, 탄소로 이루어진 분리층을 적용하고, 본딩 후 분리 공정을 산소를 이용한 건식식각으로 간단한 공정을 통해 진행할 수 있는 장점이 있다.
본 실시예의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 실시예의 기술 분야의 통상의 전문가라면 본 실시예의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 기판 12 : 씨드층
13 : 분리층 14 : 단결정실리콘층
15 : 접착층
13 : 분리층 14 : 단결정실리콘층
15 : 접착층
Claims (10)
- 기판;
상기 기판 상에 형성된 탄소로 이루어진 분리층; 및
상기 분리층 상에 형성된 실리콘층
을 포함하는 도너 웨이퍼.
- 제1항에 있어서,
상기 기판과 분리층 사이에 씨드층을 포함하는 도너 웨이퍼.
- 제2항에 있어서,
상기 씨드층은 실리콘카바이드(SiC)를 포함하는 도너 웨이퍼.
- 제1항에 있어서,
상기 분리층은 그래핀(Graphene) 또는 흑연(Grahite)을 포함하는 도너 웨이퍼.
- 제1항에 있어서,
상기 분리층 또는 실리콘층은 에피택셜 성장(Epitaxial growth)을 통해 형성하는 도너 웨이퍼.
- 제1항에 있어서,
상기 실리콘층 상에 접착층을 더 포함하는 도너 웨이퍼.
- 접착층과 탄소로 이루어진 분리층이 구비된 제1반도체 웨이퍼를 제공하는 단계;
소자 및 접착층이 구비된 제2반도체 웨이퍼를 제공하는 단계;
상기 접착층끼리 마주하여 상기 제1 및 제2반도체 웨이퍼를 본딩시키는 단계; 및
상기 분리층을 통해 상기 제1반도체 웨이퍼를 분리하는 단계
를 포함하는 반도체 장치 제조 방법.
- 제7항에 있어서,
상기 제1반도체 웨이퍼를 분리하는 단계는,
에싱 공정 또는 산소 플라즈마 공정으로 진행하는 반도체 장치 제조 방법.
- 제7항에 있어서,
상기 제1반도체 웨이퍼를 분리하는 단계 후,
평탄화 공정을 진행하는 단계를 더 포함하는 반도체 장치 제조 방법.
- 제7항에 있어서,
상기 분리층은 그래핀(Graphene) 또는 흑연(Grahite)을 포함하는 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120039190A KR20130116629A (ko) | 2012-04-16 | 2012-04-16 | 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120039190A KR20130116629A (ko) | 2012-04-16 | 2012-04-16 | 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130116629A true KR20130116629A (ko) | 2013-10-24 |
Family
ID=49635657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120039190A KR20130116629A (ko) | 2012-04-16 | 2012-04-16 | 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130116629A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190133442A1 (en) * | 2017-09-06 | 2019-05-09 | California Institute Of Technology | Intraocular pressure sensor |
-
2012
- 2012-04-16 KR KR1020120039190A patent/KR20130116629A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190133442A1 (en) * | 2017-09-06 | 2019-05-09 | California Institute Of Technology | Intraocular pressure sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180337091A1 (en) | Novel 3d integration method using soi substrates and structures produced thereby | |
| JP5524817B2 (ja) | 薄いｓｏｉデバイスの製造 | |
| US20120003815A1 (en) | Semiconductor structure and method of fabricating the same | |
| US8969155B2 (en) | Fin structure with varying isolation thickness | |
| US20170271207A9 (en) | Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby | |
| US9384978B1 (en) | Method of forming trenches | |
| TW200737349A (en) | Methods for forming thin oxide layers on semiconductor wafers | |
| JP2014529890A (ja) | 機械的に柔軟なシリコン基板の製造方法 | |
| KR101057569B1 (ko) | 3차원 반도체 장치의 제조 방법 | |
| US7361574B1 (en) | Single-crystal silicon-on-glass from film transfer | |
| JP2009117688A5 (ko) | ||
| JP2015508234A (ja) | 電子デバイスの三次元実装のための方法 | |
| CN102148183A (zh) | 具有阶梯型氧化埋层的soi的形成方法 | |
| US20150017798A1 (en) | Method of manufacturing through-silicon-via | |
| KR101873876B1 (ko) | 후방측 변형 토폴로지를 갖는 반도체-온-절연체 | |
| KR20130116629A (ko) | 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 | |
| KR101003542B1 (ko) | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치 | |
| WO2008139898A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR101003541B1 (ko) | 3차원 반도체 장치의 제조 방법 | |
| KR20110077498A (ko) | Ｓｏｉ 기판의 제조 방법 | |
| WO2008069606A1 (en) | Method of manufacturing integrated circuit having stacked structure and the integrated circuit | |
| US8664114B2 (en) | Image sensor and method for fabricating the same | |
| KR20130116628A (ko) | 반도체장치 제조 방법 | |
| Seshan et al. | Summing Up | |
| JP2015065281A (ja) | ３次元構造集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |