JP5531973B2 - 貼り合わせ基板及びその製造方法 - Google Patents
貼り合わせ基板及びその製造方法 Download PDFInfo
- Publication number
- JP5531973B2 JP5531973B2 JP2011009367A JP2011009367A JP5531973B2 JP 5531973 B2 JP5531973 B2 JP 5531973B2 JP 2011009367 A JP2011009367 A JP 2011009367A JP 2011009367 A JP2011009367 A JP 2011009367A JP 5531973 B2 JP5531973 B2 JP 5531973B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- bonded
- sensor
- porous region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 219
- 238000004519 manufacturing process Methods 0.000 title claims description 80
- 238000000034 method Methods 0.000 claims description 62
- 239000010408 film Substances 0.000 claims description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 27
- 229910021426 porous silicon Inorganic materials 0.000 claims description 15
- 239000002585 base Substances 0.000 description 42
- 239000011521 glass Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 239000011148 porous material Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000007743 anodising Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
- G01L9/0045—Diaphragm associated with a buried cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、各種デバイスの製造に用いられる貼り合わせ基板及びその製造方法に関する。
近年、加速度ないしは角速度等によって誘起される慣性力、圧力、その他の種々の物理量の計測に用いられる各種センサーや、流体等の流路がシリコン基板に設けられた流体センサー等の各種シリコンデバイスが注目されている。このようなシリコンデバイスは、シリコン基板上に作製された片持ち梁や中空構造の質量体、あるいはシリコン基板内に作製された中空構造（キャビティ）等を有し、従来よりＭＥＭＳ技術として各種物理量を測定するセンサーや、マイクロポンプなどのアクチュエーターに広く用いられている。
そのようなシリコンデバイスのセンサーを製造する方法の一例として、特許文献１にあるようにＳＯＩ基板を用いたものが報告されている。このセンサー作製フローを特許文献１を参考に図２を用いて簡単に説明する。まずベース基板２３上に絶縁膜２２と、該絶縁膜２２上に薄膜層２１を有するＳＯＩウェーハ２０を用意し（図２（ａ））、ＳＯＩウェーハ２０の薄膜層２１表面に、センサー部２４となるブリッジ抵抗素子や、制御部２５（ＣＭＯＳ回路）及び配線部２６を作製する（図２（ｂ））。次にＳＯＩウェーハ２０の表面、裏面を保護材（レジスト２７）で覆い、センサー部に対応する裏面部分をフォトリソグラフィーにて窓明け後、エッチングによりセンサー部に対応する裏面シリコン部分２８を薄膜化する（図２（ｂ）、（ｃ））。このあとガラス基板２９に貼り付けることで、圧力センサーとして完成する（図２（ｄ））。このように、例えば圧力センサーやモーションセンサー等のセンサー部及び制御部をＭＥＭＳ技術を用いてウェーハ上に一体化して作製する場合、センサー部のための部分的な中空構造（キャビティ）等を作製する必要がある。
しかしながら、このような従来のシリコンデバイスのセンサーの製造方法では、中空構造（キャビティ）等を作製するために、ＳＯＩウェーハを作製する工程と、該ＳＯＩウェーハをエッチングする工程と、ガラス基板にエッチングされたＳＯＩウェーハを貼り付ける工程との３段階の工程が必要である。そのため、必然的に工程数が多くなり、多数の部材を必要とする問題があった。また、中空構造（キャビティ）等の作製には、アルカリエッチングやドライエッチングが利用されているが、そのための設備が大掛かりとなる問題がある。さらに、中空構造（キャビティ）等を有するシリコンデバイスは構造強度が低下する問題もある。そのため従来のシリコンデバイスの作製技術には問題があった。
そこで、中空構造（キャビティ）等を作製するためのエッチング工程とガラス基板等他の部材の貼り付け工程を必要としない簡単な工程で、センサー等を作製するための基板を製造する方法が望まれていた。また、従来のように構造強度の問題となる中空構造を形成しなくともセンサー等の作製に用いることができる基板の開発が望まれていた。
「ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ」、 Ｖｏｌ．８０−Ｃ，Ｎｏ．３（１９９７）ｐｐ．３７８−３８７
本発明は、上述の事情に鑑みてなされたものであり、中空構造（キャビティ）等を作製するためのエッチング工程やガラス基板等他の部材との貼り付け工程等を必要としない簡単な工程で、センサー等を作製するための貼り合わせ基板を製造する方法、及び従来のように構造強度の問題となる中空構造を形成しなくとも、センサー等の作製に用いることができる貼り合わせ基板を提供することを目的とする。
上記目的を達成するために、本発明では、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面に部分的に多孔質領域を形成する多孔質領域形成工程と、
前記ボンド基板の貼り合わせ面に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
前記ベース基板の貼り合わせ面に部分的に多孔質領域を形成する多孔質領域形成工程と、
前記ボンド基板の貼り合わせ面に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
このような貼り合わせ基板の製造方法であれば、中空構造（キャビティ）等を作製するためにエッチング工程及びガラス基板等他の部材の貼り付け工程を行わなくとも、従来のセンサー等の中空構造の代わりに多孔質領域を多孔質領域形成工程により簡単に形成でき、簡単な工程でセンサー等を作製するための貼り合わせ基板を製造することができる。
また、前記多孔質領域形成工程において、前記ベース基板の貼り合わせ面にレジストマスクを形成し、該ベース基板を陽極酸化した後に、前記レジストマスクを取り除くことで前記ベース基板の貼り合わせ面に部分的に前記多孔質領域を形成することが好ましい。
このような陽極酸化法によれば前記多孔質領域を容易に形成でき、かつ前記多孔質領域の厚さ、多孔度、孔径を基板の用途に応じて容易に制御できるため好ましい。
さらに、前記多孔質領域としてポーラスシリコンを形成することが好ましい。
このように、ポーラスシリコンを形成することで構造強度の信頼性の高い貼り合わせ基板を製造することができるため好ましい。
また、前記ベース基板及び／又は前記ボンド基板として、シリコン基板を用いることが好ましい。
このように、シリコン基板を用いることで、前記ベース基板に前記多孔質領域をより簡単に形成することができ、前記ボンド基板に前記絶縁膜として酸化膜をより簡単に形成できるため好ましい。また、薄膜層はいわゆるＳＯＩ層となり、種々のデバイス製造に適用できる。
また、上記目的を達成するために、本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は前記絶縁膜との界面において部分的に多孔質領域を有するものであることを特徴とする貼り合わせ基板を提供する。
このような貼り合わせ基板であれば、従来のように構造強度の問題となる中空構造を形成しなくとも、センサー等の作製に用いることができる貼り合わせ基板となる。
また、前記ベース基板がシリコン基板であること、及び／又は前記薄膜層がシリコンからなるものであることが好ましい。
このような前記ベース基板、薄膜層及びＳＯＩ層であれば、取り扱いが容易で基板上にセンサー等や制御部（ＣＭＯＳ回路）等を容易に形成できる貼り合わせ基板となるため好ましい。
以上説明したように本発明によれば、中空構造（キャビティ）等を作製するためのエッチング工程やガラス基板等他の部材の貼り付け工程等を必要としない簡単な工程で、センサー等を作製するための貼り合わせ基板を製造することができる。また、従来のように構造強度の問題となる中空構造を形成しなくとも、センサー等の作製に用いることができる多孔質領域を有する貼り合わせ基板を提供することができる。特に、本発明によれば、ＭＥＭＳ技術を応用して作製される各種センサーやアクチュエーターの作製、特に圧力センサーの作製について、大幅に作製工程を減らすことが可能となる。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、中空構造（キャビティ）等を作製するためのエッチング工程とガラス基板等他の部材の貼り付け工程を必要としない簡単な工程で、センサー等を作製するための基板を製造する方法の開発が望まれていた。また、従来のように構造強度の問題となる中空構造を形成しなくとも、センサー等の作製に用いることができる基板の開発が望まれていた。
前述のように、中空構造（キャビティ）等を作製するためのエッチング工程とガラス基板等他の部材の貼り付け工程を必要としない簡単な工程で、センサー等を作製するための基板を製造する方法の開発が望まれていた。また、従来のように構造強度の問題となる中空構造を形成しなくとも、センサー等の作製に用いることができる基板の開発が望まれていた。
本発明者らは、中空構造（キャビティ）等を作製するためのエッチング工程とガラス基板等他の部材の貼り付け工程を必要としない簡単な工程で、かつ他の基板を用いないで、センサー等を作製するための基板を製造する方法について鋭意研究を重ね、最後のガラス基板等を貼り付けることなく、基板内に中空構造（キャビティ）等に代わる構造を作製すればよいことを見出し、そのためには中空構造（キャビティ）等に代わる構造として基板内に多孔質領域を形成することを見出し、本発明に想到した。
さらに、本発明者らは、特に圧力センサーの用途について検討し、圧力の変化を検知できかつ構造強度のある多孔質領域としてポーラスシリコンに着目した。このようなポーラスシリコン自体については多数の特許文献などに報告されている。その利用法の多くは、ＳＯＩウェーハを作製する方法についてであり、非特許文献１にあるように古くから報告されているＥＬＴＲＡＮ（登録商標）基板以外に、特許文献２、３のようにＳＯＩウェーハ作製法も提案されている。一般的なポーラスシリコン作製方法は陽極酸化法であり、おおむね以下の通りである。まずＨＦ（フッ化水素）を含む水溶液を準備、これにシリコンウェーハを入れる。そして対向電極との間に直流電圧を印加する。この際、シリコン基板側を陽極とする。ＨＦ水溶液濃度や基板抵抗率、印加電流密度、時間などのパラメータによりポーラスシリコンの出来具合（多孔度）が変化する。この多孔度に影響するパラメータは例えば、非特許文献１などにも詳しく紹介されている。
このようにして作製されたポーラスシリコンを使ったＳＯＩとしては、ＥＬＲＡＮ：ポーラスシリコン層の上にエピタキシャル成長を行い、酸化膜付きウェーハと貼り合わせ、ポーラス層で剥離する方法（非特許文献１）、ポーラス層の上にエピタキシャル成長後酸化雰囲気でアニールを行い、ポーラス層を酸化し、これをＢＯＸ層（埋め込み酸化膜層）とする方法（ポーラス層の内部酸化：特許文献２）、多孔度を徐々に下げてポーラスシリコンを形成しアニールすることで表面はマイグレーションにより単結晶化し、内部の多孔度の高いところはＢＯＸ層とする方法（特許文献３）等が知られている。しかしながら、いずれもポーラスシリコン層を剥離ないしは、酸化し、最終ウェーハになったときにそのまま残すものではなく、多孔質領域を基板内部に残留させることは検討されていなかった。本発明は、基板内に中空構造（キャビティ）等に代わる構造として基板内に多孔質領域を形成することでセンサー等を製造するための基板として用いることができることを見出してなされた発明である。以下、本発明について詳細に説明する。
すなわち、本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は前記絶縁膜との界面において部分的に多孔質領域を有するものであることを特徴とする貼り合わせ基板を提供する。
［貼り合わせ基板］
本発明の貼り合わせ基板は、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する。また、本発明の貼り合わせ基板の前記ベース基板は前記絶縁膜との界面において部分的に多孔質領域を有するものである。本発明の貼り合わせ基板は、特に制限されないが、ＳＯＩ基板（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）とすることもできる。以下、本発明の貼り合わせ基板の各構成要素について詳述する。
本発明の貼り合わせ基板は、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する。また、本発明の貼り合わせ基板の前記ベース基板は前記絶縁膜との界面において部分的に多孔質領域を有するものである。本発明の貼り合わせ基板は、特に制限されないが、ＳＯＩ基板（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）とすることもできる。以下、本発明の貼り合わせ基板の各構成要素について詳述する。
［ベース基板］
前記ベース基板は、特に制限されないが、シリコン基板、特にシリコン単結晶基板であることが好ましい。ベース基板がシリコン基板であれば、後述の多孔質領域を容易に形成できセンサー等を作製するために好適な貼り合わせ基板となる。
前記ベース基板は、特に制限されないが、シリコン基板、特にシリコン単結晶基板であることが好ましい。ベース基板がシリコン基板であれば、後述の多孔質領域を容易に形成できセンサー等を作製するために好適な貼り合わせ基板となる。
［多孔質領域］
さらに、前記ベース基板は前記絶縁膜との界面において部分的に前記多孔質領域を有する。前記多孔質領域としては特に制限されないがポーラスシリコンが好ましい。ポーラスシリコンは構造的に強度があるため、センサー等、特に圧力センサーを作製するために好適な貼り合わせ基板なる。
さらに、前記ベース基板は前記絶縁膜との界面において部分的に前記多孔質領域を有する。前記多孔質領域としては特に制限されないがポーラスシリコンが好ましい。ポーラスシリコンは構造的に強度があるため、センサー等、特に圧力センサーを作製するために好適な貼り合わせ基板なる。
［絶縁膜］
前記絶縁膜は、特に制限されないが、シリコン酸化膜であることが好ましい。前記絶縁膜がシリコン酸化膜であれば、優れた絶縁性を有し、その膜厚の制御も容易であるため、センサー等の他、制御部（ＣＭＯＳ回路）及び配線部を作製するために好適な貼り合わせ基板となる。
前記絶縁膜は、特に制限されないが、シリコン酸化膜であることが好ましい。前記絶縁膜がシリコン酸化膜であれば、優れた絶縁性を有し、その膜厚の制御も容易であるため、センサー等の他、制御部（ＣＭＯＳ回路）及び配線部を作製するために好適な貼り合わせ基板となる。
［薄膜層基板］
前記薄膜層は、特に制限されないが、シリコン、特にシリコン単結晶からなるものであることが好ましい。前記薄膜層がシリコンであれば、センサー等の他、制御部（ＣＭＯＳ回路）及び配線部を作製するために好適な貼り合わせ基板となる。もちろん、化合物半導体等、他の半導体であっても良い。
前記薄膜層は、特に制限されないが、シリコン、特にシリコン単結晶からなるものであることが好ましい。前記薄膜層がシリコンであれば、センサー等の他、制御部（ＣＭＯＳ回路）及び配線部を作製するために好適な貼り合わせ基板となる。もちろん、化合物半導体等、他の半導体であっても良い。
従来のセンサーを作製するための基板の中空構造（キャビティ）等は、センサー部２４に対応するベース基板２３の部分をエッチング等にて絶縁膜２２までエッチングして作製した空間を（図２（ｂ）、（ｃ））、ＳＯＩウェーハ２０裏面にガラス等２９の材料を接合して封止したものであった（図２（ｄ））。これに代わり、図１（ｇ）、（ｈ）のように本発明ではセンサー部７に対応するベース基板１の部分をエッチング除去せずとも、多孔質領域３がセンサーやアクチュエーター等のデバイスの製造に必要な中空構造（キャビティ）の代わりとなる。以上のような貼り合わせ基板であれば、ガラス基板等他の部材を用いず、従来のように構造強度の問題となる中空構造を形成しなくとも、センサー等の作製に用いることができる多孔質領域を有する貼り合わせ基板となる。
また、本発明は、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面に部分的に多孔質領域を形成する多孔質領域形成工程と、
前記ボンド基板の貼り合わせ面に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
前記ベース基板の貼り合わせ面に部分的に多孔質領域を形成する多孔質領域形成工程と、
前記ボンド基板の貼り合わせ面に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
以下、本発明の貼り合わせ基板の製造方法の実施形態について図１を参照して説明する。図１は、本発明の貼り合わせ基板の製造方法、該貼り合わせ基板上にセンサーを製造する方法を説明するフロー図である。
［多孔質領域形成工程］
本発明の多孔質領域形成工程では、前記ベース基板の貼り合わせ面に部分的に多孔質領域を形成する。本発明の多孔質領域形成工程は、特に制限されないが、陽極酸化法により行われることが好ましい。該陽極酸化法ではベース基板の貼り合わせ面にレジストマスクを形成し、該マスクされたベース基板を陽極酸化した後に、前記レジストマスクを取り除くことで前記ベース基板の貼り合わせ面に部分的に前記多孔質領域を形成することができる。以下、この陽極酸化法を用いた方法について説明する。
本発明の多孔質領域形成工程では、前記ベース基板の貼り合わせ面に部分的に多孔質領域を形成する。本発明の多孔質領域形成工程は、特に制限されないが、陽極酸化法により行われることが好ましい。該陽極酸化法ではベース基板の貼り合わせ面にレジストマスクを形成し、該マスクされたベース基板を陽極酸化した後に、前記レジストマスクを取り除くことで前記ベース基板の貼り合わせ面に部分的に前記多孔質領域を形成することができる。以下、この陽極酸化法を用いた方法について説明する。
図１に示すようにまず、ベース基板１の貼り合わせ面上にレジスト膜２を形成し、多孔質領域３を形成したくない箇所（非多孔質領域）にフォトリソグラフィーによりレジストマスク２’を形成する（図１（ａ）〜（ｃ））。この場合、レジストマスク２’で覆われた箇所がのちの制御部８（ＣＭＯＳ回路）を作りこみ、レジストマスク２’で覆われてない箇所（レジスト開放部）がのちのブリッジ抵抗素子等が形成されたセンサー部７等となる。
その後、例えばＨＦ（フッ化水素）含有液等の陽極酸化液中でシリコン単結晶基板等のベース基板１を陽極として電流を流すことにより、ベース基板１のレジスト開放部の表面に、数ｎｍの径の微細孔を有する多孔質領域３を形成する（図１（ｄ））。これにより、多孔質領域３を形成したい箇所に形成することができる。ここで、ＨＦ含有液等の陽極酸化液の組成やイオン濃度、電流値を変更することで、多孔質領域３の多孔度、厚さ、及び孔径等を調整することができる。例えば、ＨＦ濃度が３０％、電流印加時間が８秒である場合には、多孔質領域３の厚さが約２００ｎｍ、多孔度が約４０％になりうる。この陽極酸化法の条件に依存する多孔質領域３の多孔度、厚さ、及び孔径等は、作製されるセンサーやアクチュエーター等の性能に応じて適宜決定することができる。
なお、多孔質領域３は、前記陽極酸化法以外の方法によって形成されてもよい。例えば、多数の微細開口を有するレジストマスクを通してベース基板１をドライエッチング又はウエットエッチングすることによっても多孔質領域３を形成することができる。
また、前記多孔質領域としてポーラスシリコンを形成することが好ましい。ポーラスシリコンを形成することで構造強度の信頼性の高い貼り合わせ基板を製造することができるため好ましい。
なお、図１（ａ）工程で準備する前記ベース基板及び／又は前記ボンド基板としては、シリコン基板、特にシリコン単結晶基板を用いることが好ましい。このように、シリコン基板を用いることで、前述の多孔質領域形成工程において前記ベース基板に前記多孔質領域をより簡単に形成することができ、また後述する絶縁膜形成工程において前記ボンド基板に前記絶縁膜をより簡単に形成できるため好ましい。
［絶縁膜形成工程］
本発明の絶縁膜形成工程では、図１（ｅ）に示すように、図１（ａ）で準備したボンド基板４の貼り合わせ面に絶縁膜として酸化膜５を形成する。このときの酸化条件、酸化方法は貼り合わせ基板としたときに必要な絶縁膜５’の条件によって適宜変化する。例えば、本発明の貼り合わせ基板が圧力センサー用途であれば比較的厚い酸化膜（１μｍ程度）が必要と予想される。そのような、比較的厚い酸化膜を形成する場合には、１１００℃などの高温での水蒸気酸化など、酸化速度が速い方法が好ましい。
本発明の絶縁膜形成工程では、図１（ｅ）に示すように、図１（ａ）で準備したボンド基板４の貼り合わせ面に絶縁膜として酸化膜５を形成する。このときの酸化条件、酸化方法は貼り合わせ基板としたときに必要な絶縁膜５’の条件によって適宜変化する。例えば、本発明の貼り合わせ基板が圧力センサー用途であれば比較的厚い酸化膜（１μｍ程度）が必要と予想される。そのような、比較的厚い酸化膜を形成する場合には、１１００℃などの高温での水蒸気酸化など、酸化速度が速い方法が好ましい。
［貼り合わせ工程］
本発明の貼り合わせ工程では、前記酸化膜５を介して前記ベース基板と前記ボンド基板を貼り合わせる（図１（ｆ））。また、本発明の貼り合わせ工程では、貼り合わせ後に結合強度を上げるために結合熱処理を行うこともできる。さらに、例えば本発明の貼り合わせ基板が圧力センサーの作製に用いられる場合には、センサーとして必要な圧力を多孔質領域３が有することが好ましいため、貼り合わせ雰囲気は減圧環境とする場合もある。
本発明の貼り合わせ工程では、前記酸化膜５を介して前記ベース基板と前記ボンド基板を貼り合わせる（図１（ｆ））。また、本発明の貼り合わせ工程では、貼り合わせ後に結合強度を上げるために結合熱処理を行うこともできる。さらに、例えば本発明の貼り合わせ基板が圧力センサーの作製に用いられる場合には、センサーとして必要な圧力を多孔質領域３が有することが好ましいため、貼り合わせ雰囲気は減圧環境とする場合もある。
［薄膜化工程］
本発明の薄膜化工程では、前記貼り合わせ工程後に、貼り合わせられた前記ボンド基板４を薄膜化して薄膜層６を形成する（図１（ｇ））。この場合の薄膜化方法としては、研磨による方法も可能であるし、貼り合わせ前に前記ボンド基板に水素イオンを注入してイオン注入層を形成し、その後熱処理して該イオン注入層で剥離、薄膜化する方法でも良い。
本発明の薄膜化工程では、前記貼り合わせ工程後に、貼り合わせられた前記ボンド基板４を薄膜化して薄膜層６を形成する（図１（ｇ））。この場合の薄膜化方法としては、研磨による方法も可能であるし、貼り合わせ前に前記ボンド基板に水素イオンを注入してイオン注入層を形成し、その後熱処理して該イオン注入層で剥離、薄膜化する方法でも良い。
前記薄膜化工程後に、薄膜層６の表面改質のため、熱処理や仕上げの研磨、さらにはエピタキシャル成長を行うことも可能である。これらの表面改質等の処理としては、センサーデバイスで求められる表面品質に合わせた処理を適宜選択することが出来る。
従来のセンサーを製造するための基板の製造方法では、センサー部２４のベース基板２３をエッチングなどにて絶縁膜２２までエッチングし、その後、裏面にガラス基板２９などの材料を貼り付けることで、基板に中空構造（キャビティ）等を形成していた（図２（ｂ）〜（ｄ））。しかし、以上のように本発明の貼り合わせ基板の製造方法では、このような工程がなく、貼り合わせ基板の製造プロセスにおいて、多孔質領域形成工程を含めるのみで中空構造（キャビティ）等に代わる多孔質領域を作製することが可能である。すなわち、本発明の貼り合わせ基板の製造方法であれば、中空構造（キャビティ）等を作製するためのエッチング工程とガラス基板等他の部材の貼り付け工程を必要としない簡単な工程で、センサー等を作製するための貼り合わせ基板を製造することができる。さらに、以下に本発明により製造された貼り合わせ基板を用いてセンサーデバイスを製造する工程について例示する。
［センサーデバイス製造工程］
以上のようにして作製された貼り合わせ基板１０の薄膜層６の表面側に、多孔質領域３上にブリッジ抵抗素子などのセンサー部７、非多孔質領域には制御部８（ＣＭＯＳ回路）及び配線部９等をつくり込むことでセンサーが完成する（図１（ｈ））。本発明の貼り合わせ基板を用いて作製されたセンサーは、中空構造（キャビティ）の代わりに多孔質領域３を有するものであるため構造強度が高く高品質のセンサーとなる。
以上のようにして作製された貼り合わせ基板１０の薄膜層６の表面側に、多孔質領域３上にブリッジ抵抗素子などのセンサー部７、非多孔質領域には制御部８（ＣＭＯＳ回路）及び配線部９等をつくり込むことでセンサーが完成する（図１（ｈ））。本発明の貼り合わせ基板を用いて作製されたセンサーは、中空構造（キャビティ）の代わりに多孔質領域３を有するものであるため構造強度が高く高品質のセンサーとなる。
このように本発明の貼り合わせ基板の製造方法であれば、中空構造（キャビティ）等を作製するためのエッチング工程とガラス基板等他の部材の貼り付け工程を必要としない簡単な工程で、センサー等を作製するための貼り合わせ基板を製造することができ、さらに、続けて貼り合わせ基板上にセンサー部、制御部等を作りこむことが可能であり、センサー作製工程をも簡略化することが可能である。また、これにより作製されたセンサーは構造強度が高く高品質のセンサーとなる。
以下、実施例、比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
［実施例１］
抵抗率０．０５Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、まずこれにレジストを塗布し、フォトリソグラフィーを行うことで、多孔質領域を形成したくない個所にレジストマスクを形成する。ここでは、後でＨＦ中で陽極酸化されることを考慮して耐ＨＦ性が高いと思われるネガレジストを使用した。前記レジストマスクにおいて、貼り合わせ基板上のセンサーになる部分（多孔質領域が形成される部分）は１００μｍ角の開口部とした。このベース基板に対してＨＦ濃度２５％、電流印加時間５００秒の条件で陽極酸化を行い、多孔質領域の厚さが約２０００ｎｍ、多孔度が約４０％の多孔層をベース基板に部分的に形成した。この陽極酸化後に、硫酸−過酸化水素混合液にてレジストマスクを除去後、ＲＣＡ洗浄を実施した。
抵抗率０．０５Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をベース基板として、まずこれにレジストを塗布し、フォトリソグラフィーを行うことで、多孔質領域を形成したくない個所にレジストマスクを形成する。ここでは、後でＨＦ中で陽極酸化されることを考慮して耐ＨＦ性が高いと思われるネガレジストを使用した。前記レジストマスクにおいて、貼り合わせ基板上のセンサーになる部分（多孔質領域が形成される部分）は１００μｍ角の開口部とした。このベース基板に対してＨＦ濃度２５％、電流印加時間５００秒の条件で陽極酸化を行い、多孔質領域の厚さが約２０００ｎｍ、多孔度が約４０％の多孔層をベース基板に部分的に形成した。この陽極酸化後に、硫酸−過酸化水素混合液にてレジストマスクを除去後、ＲＣＡ洗浄を実施した。
一方、抵抗率０．０５Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板をボンド基板とし、水蒸気酸化（１１００℃）により貼り合わせ面に厚さ１μｍの酸化膜を形成した。
次に、前記酸化膜を介して前記ベース基板と前記ボンド基板を貼り合わせ、結合強度を上げるために、１０００℃で３０分間、結合熱処理を行った。貼り合わせ工程は、窒素雰囲気、１．３Ｐａの減圧下で行った。その後、貼り合わせられた前記ボンド基板を研磨により薄膜化して薄膜層を形成して、貼り合わせ基板（Ａ−１）を作製した。
さらに、この貼り合わせ基板の非多孔質領域にはＣＭＯＳで構成された制御部を形成し、多孔質領域にはブリッジ抵抗で構成された圧力変化をセンシングする素子をそれぞれ形成し、圧力センサー（Ａ−２）とした。
［比較例１］
ベース基板及びボンド基板として抵抗率０．０５Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を用い、水蒸気酸化（１１００℃）によりボンド基板の貼り合わせ面に厚さ１μｍの酸化膜を形成した。次に、前記酸化膜を介して前記ベース基板と前記ボンド基板を貼り合わせ、結合強度を上げるために、１０００℃で３０分間、結合熱処理を行った。その後、貼り合わせられた前記ボンド基板を研磨により薄膜化して薄膜層を形成して、貼り合わせ基板（Ｂ−１）を作製した。
ベース基板及びボンド基板として抵抗率０．０５Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を用い、水蒸気酸化（１１００℃）によりボンド基板の貼り合わせ面に厚さ１μｍの酸化膜を形成した。次に、前記酸化膜を介して前記ベース基板と前記ボンド基板を貼り合わせ、結合強度を上げるために、１０００℃で３０分間、結合熱処理を行った。その後、貼り合わせられた前記ボンド基板を研磨により薄膜化して薄膜層を形成して、貼り合わせ基板（Ｂ−１）を作製した。
比較例１においては、さらに中空構造（キャビティ）を形成する必要がある。まず、貼り合わせ基板の薄膜層表面に、ＣＭＯＳで構成された制御部、ブリッジ抵抗で構成された圧力変化をセンシングする素子をそれぞれ形成した。次に、貼り合わせ基板の表面、裏面を保護材（レジスト）で覆い、センサー部に対応する裏面部分をフォトリソグラフィーにて窓明け後、エッチングによりセンサー部に対応する裏面シリコン部分を絶縁膜までエッチングにより薄膜化し溝を作製した。このあと貼り合わせ基板の裏面にガラス基板に貼り付けることで空孔を封止して中空構造（キャビティ）を形成し、圧力センサー（Ｂ−２）とした。
以上の貼り合わせ基板（Ａ−１）の製造工程では多孔質領域形成工程が含まれるものの、貼り合わせ基板製造工程全体からすれば非常に簡単かつ時間のかからない工程であるため、製造コスト、及び製造時間は貼り合わせ基板（Ｂ−１）の製造とほとんど変わらないものであった。一方で、貼り合わせ基板（Ｂ−１）を用いて圧力センサー（Ｂ−２）を作製した場合には、中空構造（キャビティ）等を作製するためのエッチング工程やガラス基板との貼り付け工程を必要とするため、エッチングのための大がかりな設備が必要となり、工程数が多くなり、ガラス基板も必要となり、従来通り多大な製造コスト及び製造時間が必要であった。これに比べ、本発明の貼り合わせ基板（Ａ−１）を用いて圧力センサー（Ａ−２）を作製した場合には、貼り合わせ基板上に制御部とセンサー部等を形成するだけでよく、製造コスト及び製造時間を大幅に削減できることが示された。また、圧力センサー（Ｂ−２）が中空構造に由来する構造強度の問題を有するのに対し、圧力センサー（Ａ−２）は代わりに多孔質領域を有するため構造強度に対する信頼性の高い圧力センサーとなることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ベース基板、 ２…レジスト膜、 ２’…レジストマスク ３…多孔質領域、 ４…ボンド基板、 ５…酸化膜、 ５’…絶縁膜、 ６…薄膜層、 ７…センサー部、 ８…制御部、 ９…配線部、 １０…貼り合わせ基板、 ２０…ＳＯＩウェーハ、 ２１…薄膜層、 ２２…絶縁膜、 ２３…ベース基板、 ２４…センサー部、 ２５…制御部、 ２６…配線部、 ２７…レジスト、 ２８…センサー部に対応する裏面シリコン部分、 ２９…ガラス基板
Claims (6)
- 絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面に部分的に、上にセンサー部を作製するための多孔質領域を形成する多孔質領域形成工程と、
前記ボンド基板の貼り合わせ面に前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法。 - 前記多孔質領域形成工程において、前記ベース基板の貼り合わせ面にレジストマスクを形成し、該ベース基板を陽極酸化した後に、前記レジストマスクを取り除くことで前記ベース基板の貼り合わせ面に部分的に前記多孔質領域を形成することを特徴とする請求項１に記載の貼り合わせ基板の製造方法。
- 前記多孔質領域としてポーラスシリコンを形成することを特徴とする請求項１又は請求項２に記載の貼り合わせ基板の製造方法。
- 前記ベース基板及び／又は前記ボンド基板として、シリコン基板を用いることを特徴とする請求項１乃至請求項３のいずれか１項に記載の貼り合わせ基板の製造方法。
- ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記ベース基板は前記絶縁膜との界面において部分的に、上にセンサー部を作製するための多孔質領域を有するものであることを特徴とする貼り合わせ基板。
- 前記ベース基板がシリコン基板であること、及び／又は前記薄膜層がシリコンからなるものであることを特徴とする請求項５に記載の貼り合わせ基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011009367A JP5531973B2 (ja) | 2011-01-20 | 2011-01-20 | 貼り合わせ基板及びその製造方法 |
| PCT/JP2012/000023 WO2012098825A1 (ja) | 2011-01-20 | 2012-01-05 | 貼り合わせ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011009367A JP5531973B2 (ja) | 2011-01-20 | 2011-01-20 | 貼り合わせ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012151316A JP2012151316A (ja) | 2012-08-09 |
| JP5531973B2 true JP5531973B2 (ja) | 2014-06-25 |
Family
ID=46515461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011009367A Active JP5531973B2 (ja) | 2011-01-20 | 2011-01-20 | 貼り合わせ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5531973B2 (ja) |
| WO (1) | WO2012098825A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376859B1 (en) * | 1998-07-29 | 2002-04-23 | Texas Instruments Incorporated | Variable porosity porous silicon isolation |
| JP4034099B2 (ja) * | 2002-03-28 | 2008-01-16 | 株式会社ルネサステクノロジ | 高周波用モノリシック集積回路装置およびその製造方法 |
| JP4272607B2 (ja) * | 2004-09-29 | 2009-06-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多孔質シリコンの酸化によるｓｏｉ |
-
2011
- 2011-01-20 JP JP2011009367A patent/JP5531973B2/ja active Active
-
2012
- 2012-01-05 WO PCT/JP2012/000023 patent/WO2012098825A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012098825A1 (ja) | 2012-07-26 |
| JP2012151316A (ja) | 2012-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5505367B2 (ja) | 基板の一部に絶縁層を有する貼り合わせ基板の製造方法 | |
| US6610582B1 (en) | Field-assisted fusion bonding | |
| KR100692593B1 (ko) | Ｍｅｍｓ 구조체, 외팔보 형태의 ｍｅｍｓ 구조체 및밀봉된 유체채널의 제조 방법. | |
| JP2012117144A (ja) | 正確に制御されたマスク陽極酸化のための方法 | |
| FI114755B (fi) | Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekon ontelorakenne | |
| JP2007222990A (ja) | 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス | |
| JP6281883B2 (ja) | パッケージ形成方法 | |
| JP5673170B2 (ja) | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 | |
| JP5531973B2 (ja) | 貼り合わせ基板及びその製造方法 | |
| JP2016503961A (ja) | 仮貼り合わせ層の被着方法 | |
| CN103407958A (zh) | 埋层腔体型soi的制造方法 | |
| JP5454485B2 (ja) | 貼り合わせ基板の製造方法 | |
| KR20090105910A (ko) | 거친 계면을 생성하고 조절하는 방법 | |
| JPH08102544A (ja) | 金属の陽極処理膜による微小機械装置 | |
| JP2018140478A (ja) | シリコンチップ及びその製造方法 | |
| JP2015101536A (ja) | 貫通細孔アレイを有する多孔質シリコン自立膜およびその製造方法 | |
| US6217647B1 (en) | Method for producing a monocrystalline layer of a conducting or semiconducting material | |
| CN113838795A (zh) | 含有空腔的多层绝缘体上的硅晶圆及其制备方法 | |
| Lukas et al. | Suspended Two-Dimensional Material Membranes For Sensor Applications Fabricated With A High-Yield Transfer Process | |
| CN116358748A (zh) | 一种悬浮二维材料压力传感器及其制备方法 | |
| JP2006196614A (ja) | 半導体基板の製造方法 | |
| André et al. | Fabrication and modeling of 3-D self-assembled SOI MEMS controlled by thermal and plastic strains | |
| TW201539591A (zh) | 具精確間隙之微機電晶圓結構與及其製作方法 | |
| JP2011114282A (ja) | Ｓｏｉ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5531973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |