CN103430278A - 贴合基板及其制造方法 - Google Patents

贴合基板及其制造方法 Download PDF

Info

Publication number
CN103430278A
CN103430278A CN2012800084650A CN201280008465A CN103430278A CN 103430278 A CN103430278 A CN 103430278A CN 2012800084650 A CN2012800084650 A CN 2012800084650A CN 201280008465 A CN201280008465 A CN 201280008465A CN 103430278 A CN103430278 A CN 103430278A
Authority
CN
China
Prior art keywords
aforementioned
substrate
porous layer
dielectric film
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800084650A
Other languages
English (en)
Other versions
CN103430278B (zh
Inventor
大槻刚
曲伟峰
田原史夫
大井裕喜
三谷清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN103430278A publication Critical patent/CN103430278A/zh
Application granted granted Critical
Publication of CN103430278B publication Critical patent/CN103430278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)

Abstract

本发明是一种贴合基板的制造方法，其是隔着绝缘膜将基底基板与结合基板贴合来制造贴合基板，其特征在于，其至少具有：多孔质层形成步骤，是在前述基底基板的贴合面上局部地形成多孔质层、或形成厚度局部不同的多孔质层；绝缘膜形成步骤，是利用将前述多孔质层变化为前述绝缘膜，而在前述基底基板的贴合面上形成局部厚度不同的前述绝缘膜；贴合步骤，是隔着该绝缘膜将前述基底基板与前述结合基板贴合；及，薄膜化步骤，是将贴合后的前述结合基板薄膜化而形成薄膜层。由此，提供一种贴合基板的制造方法，能以简单的方法来制造局部厚度不同的绝缘膜。

Description

贴合基板及其制造方法
技术领域
本发明涉及一种贴合基板及其制造方法。
背景技术
近年来，一种硅器件备受关注，所述硅器件是将下述各种传感器和组件等一体化地制作在同一基板上而构成：用于测量由加速度和角速度等所引起的惯性力、压力、及其他各种物理量的各种传感器；硅基板上设置有流道的流体传感器等；及处理高电压、高电流的功率元件。
这种传感器等，具有利用微机电系统(Micro Electro Mechanical System，MEMS)技术等，在硅基板上制作而成的悬臂或中空结构的质量体、或在硅基板内制作而成的中空结构等。作为将这种传感器制作在基板上的方法的一例，报告出一种使用绝缘衬底上的硅(Silicon-On-Insulator，SOI)基板的方法（专利文献1）。在专利文献1中，先准备一种在基底基板上具有绝缘膜，并在该绝缘膜上具有薄膜层的SOI晶片，然后，在SOI晶片的薄膜层表面上制作传感器部即电桥电阻元件、或控制部（互补金属氧化物(Complementary MetalOxide Semiconductor，CMOS)电路）和配线部等。然后，以保护材料（抗蚀剂）覆盖SOI晶片的表面、背面，利用影印石版术(Photolithography)将对应于传感器部的背面部开孔后，通过蚀刻将对应于传感器部的背面硅部分薄膜化。之后，利用贴在玻璃基板上，而完成压力传感器。并且，在将高电压/高电流功率元件制作在基板上的方法中，介绍出以下方法：分别将元件区域分离为施加高电压的部分、与除此以外的部分并配置（专利文献2）。
现有技术文献
专利文献
专利文献1：日本特开平4-103177号公报
专利文献2：日本特开2009-147297号公报
专利文献3：日本特开2005-229062号公报
专利文献4：日本特开2006-100479号公报
非专利文献
非专利文献1：《IEICE Transactions on Electron》,Vol.80-C,No.3(1997)pp.378-387
发明内容
发明所要解决的课题
本来，根据形成在薄膜层上的传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等的种类，所需要的绝缘膜的厚度有所不同。但是，关于具有适合于各个元件的局部膜厚不同的绝缘膜的贴合基板，制作较为困难，如果是通常的贴合基板的制造方法，就只能制作基板内具有均匀绝缘膜的贴合基板。因此，贴合基板的绝缘膜的决定标准为，电路内最需要耐压的部分则需要最厚的膜厚。但是，如果绝缘膜的厚度均匀且较厚，将存在以下问题：当一体化制作传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件时，制作步骤繁杂，并且各元件的功能受限。因此，期待开发出一种贴合基板的制造方法及贴合基板，所述贴合基板的制造方法能以简单的方法形成局部厚度不同的绝缘膜，而所述贴合基板具有局部厚度不同的绝缘膜。
本发明是鉴于上述情况而完成的，其目的在于，提供一种贴合基板的制造方法，所述贴合基板的制造方法能以简单的方法制造局部厚度不同的绝缘膜。并且，其目的在于，提供一种贴合基板，所述贴合基板是当一体化制作传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件时，可以将这些元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，可以减少制作步骤并制作高性能的元件。
解决课题的方法
为了实现上述目的，本发明提供一种贴合基板的制造方法，其是隔着绝缘膜将基底基板与结合基板贴合来制造贴合基板，其特征在于，其至少具有：
多孔质层形成步骤，是在前述基底基板的贴合面上局部地形成多孔质层、或形成厚度局部不同的多孔质层；
绝缘膜形成步骤，是通过将前述多孔质层变化为前述绝缘膜，而在前述基底基板的贴合面上形成局部厚度不同的前述绝缘膜；
贴合步骤，是隔着该绝缘膜将前述基底基板与前述结合基板贴合；及，
薄膜化步骤，是将贴合后的前述结合基板薄膜化而形成薄膜层。
如果为这种具有多孔质层形成步骤与绝缘膜形成步骤的贴合基板的制造方法，利用绝缘膜相对于基底基板的形成有多孔质层的部分与未形成多孔质层的部分的形成速度的差，由此可以容易形成局部厚度不同的绝缘膜。并且，这样制造的贴合基板在一体化制作传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件时，可以将这些元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，可以减少制作步骤并制作高性能的元件。
并且优选为，在前述多孔质层形成步骤中，当在前述基底基板的贴合面上形成厚度局部不同的前述多孔质层时，至少，在前述基底基板的贴合面上形成保护膜，并在该保护膜上形成抗蚀剂掩模，将前述保护膜图案成形为前述抗蚀剂掩模的形状，然后去除前述抗蚀剂掩模，在具有前述图案成形而成的保护膜的前述基底基板的贴合面上形成前述多孔质层，由此在前述基底基板的整个贴合面上形成厚度局部不同的前述多孔质层。
如果为这种多孔质层形成步骤，由于无保护膜的部分形成较深的多孔质层，有保护膜的部分形成较浅的多孔质层，因此，容易在基底基板的整个贴合面上，形成厚度局部不同的多孔质层，因而优选。
并且优选为，在前述多孔质层形成步骤中，当在前述基底基板的贴合面上局部地形成前述多孔质层时，至少，在前述基底基板的贴合面上形成抗蚀剂掩模，并在该基底基板的贴合面上形成多孔质层，然后去除前述抗蚀剂掩模，由此在前述基底基板的贴合面上局部地形成前述多孔质层。
如果为这种多孔质层形成步骤，由于有抗蚀剂掩模的部分并未形成多孔质层，因此，容易在基底基板的贴合面上局部地形成前述多孔质层，因而优选。
并且优选为，在前述多孔质层形成步骤中，通过对前述基底基板的贴合面进行阳极氧化，而在前述基底基板的贴合面上局部地形成前述多孔质层、或形成厚度局部不同的前述多孔质层。
利用这种阳极氧化法，可以容易形成多孔质层，并可以根据基板的用途而容易地控制多孔质层的厚度、孔隙度(porosity)及孔径，因而优选。
并且优选为，在前述多孔质层形成步骤中，当在前述基底基板的贴合面上形成厚度局部不同的前述多孔质层时，对前述基底基板的贴合面进行阳极氧化，并去除前述图案成形而成的保护膜。
如果为这种多孔质层形成步骤，由于无保护膜的部分形成较深的多孔质层，而有保护膜的部分在利用阳极氧化而被去除之前的期间内并不进行多孔质层的形成，因而形成较浅的多孔质层，因此，容易在基底基板的整个贴合面上，形成厚度局部不同的多孔质层，因而优选。
并且优选为，使用硅基板来作为前述基底基板及/或前述结合基板。
这样一来，通过使用硅基板来作为基底基板，在多孔质层形成步骤中容易形成多孔质层，并且在绝缘膜形成步骤中容易形成氧化膜作为绝缘膜，因而优选。并且，通过使用硅基板来作为结合基板，在薄膜化步骤中形成的薄膜层成为一般所说的SOI层，且容易制造传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等各种元件，因而优选。并且，通过使前述基底基板和前述结合基板两者都使用硅基板，由于结构本身也并不复杂，并可以应用以往的步骤，从而能以低成本、良率良好地制造，因而优选。
并且优选为，在前述绝缘膜形成步骤中，利用热氧化将前述多孔质层变化为氧化膜，由此在前述基底基板的贴合面上形成局部厚度不同的前述绝缘膜。
通过如此地形成氧化膜，由于容易在基底基板的贴合面上形成局部厚度不同的绝缘膜，因而优选。并且，氧化膜由于具有优异的绝缘性，因此优选作为绝缘膜。
并且，为了实现上述目的，本发明提供一种贴合基板，其特征在于，在基底基板上具有绝缘膜，并在该绝缘膜上具有薄膜层，且至少前述绝缘膜的局部厚度不同。
如果为这种贴合基板，当一体化制作传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件时，由于可以将这些元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，可以减少制作步骤并制作高性能的元件。
并且优选为，前述绝缘膜与前述薄膜层的界面平坦。
如果为这种贴合基板，就更适合将应用MEMS技术制作而成的传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件一体化地形成，因而优选。
并且优选为，前述基底基板为硅基板，及/或前述薄膜层由硅所形成。
如果为这种基底基板及薄膜层（SOI层），由于贴合基板操作容易，且更适合于将需要不同耐压特性的元件一体化地形成在同一基板上，因而优选。
并且优选为，前述绝缘膜为氧化膜。
如果局部厚度不同的绝缘膜为氧化膜，贴合基板就更适合于一体化制作需要不同耐压特性的元件，因而优选。
发明的效果
如以上所说明，根据本发明，可以提供一种贴合基板的制造方法，其能以简单的方法，形成局部厚度不同的绝缘膜。并且，可以提供一种贴合基板，其是当在同一基板上一体化制作传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件时，可以将这些元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，可以减少制作步骤并制作高性能的元件。
附图说明
图1是本发明的贴合基板的剖面图。
图2是表示本发明的贴合基板的制造步骤的第一方式、及在该贴合基板上形成元件的步骤的流程图。
图3是表示本发明的贴合基板的制造步骤的第二方式、及在该贴合基板上形成元件的步骤的流程图。
图4是在本发明的贴合基板的制造步骤的第一方式中，形成有绝缘膜的基底基板的剖面照片。
具体实施方式
以下，说明本发明的实施方式，但本发明并不限定于此实施方式。
在同一基板上制作的元件等的功能有较大区分，例如传感器有传感器部与控制部，而高电压/高电流功率元件有高电压部与控制部。当然，一般认为，根据所制作的元件的种类、功能，对基板所要求的特性也不同。尤其是在贴合基板中，一般认为绝缘膜的厚度是重要的参数。以传感器来说，一般认为传感器部所要求的最适合的绝缘膜的膜厚、与控制部所要求的最适合的绝缘膜的膜厚不同，而在高电压/高电流功率元件中，高电压/高电流部所要求的最适合的绝缘膜的膜厚、与控制部所要求的最适合的绝缘膜的膜厚应当不同。但是，如果是以往的贴合基板的制造方法，从贴合基板的制作阶段来看，并不存在简单地控制特定位置的绝缘膜的膜厚的方法。因此，如上所述，期待开发出一种贴合基板的制造方法及贴合基板，所述贴合基板的制造方法能以简单的方法形成局部厚度不同的绝缘膜，而所述贴合基板具有局部厚度不同的绝缘膜。
本发明人针对能以简单的方法来形成局部厚度不同的绝缘膜的贴合基板的制造方法、及具有局部厚度不同的绝缘膜的贴合基板，反复努力研究而发现多孔质层比非多孔质层更快地形成绝缘膜，并发现通过在基底基板的贴合面上局部地形成多孔质层，或形成厚度局部不同的多孔质层，而可以在同一基板面上形成绝缘膜形成速度不同的部分，并发现通过将多孔质层变化为绝缘膜，能以简单的方法形成局部厚度不同的绝缘膜，从而完成本发明。
关于多孔硅本身，许多专利文献等已经提出报告。它的利用方法是关于制作SOI晶片的方法，除了像非专利文献1这样的以往已经提出报告的ELTRAN（注册商标）基板以外，如专利文献3、4，还提出一种SOI晶片制作法。通常的多孔硅制作方法为阳极氧化法，大致如下。首先，准备包含氟化氢(Hydrogen Fluoride，HF)的水溶液，并在其中放入硅晶片。然后在与对电极(counter electrode)之间施加直流电压。此时，使硅基板侧为阳极。根据HF水溶液浓度或基板电阻率、施加电流密度、及时间等参数，多孔硅的好坏（孔隙度）发生变化。影响此孔隙度的参数在例如非专利文献1等中也有详细介绍。
作为使用这样制作而成的多孔硅的SOI，已知有以下方法：在ELTRAN基板的多孔硅层上进行外延生长，与附带氧化膜的晶片贴合，并在多孔层处剥离的方法（非专利文献1）；在多孔层上外延生长后，在氧化环境下进行退火，而将多孔层氧化，并将其作为BOX层（埋入式氧化膜层）的方法（多孔层的内部氧化：专利文献3）；及，通过缓慢降低孔隙度来形成多孔硅并退火，表面通过迁移(migration)而单晶化，并将内部的孔隙度较高处作为BOX层的方法（专利文献4）等。但是，所有BOX层为均匀的厚度，无法形成局部膜厚不同的绝缘膜。本发明的贴合基板是基于以下发现而完成的发明：由于具有局部膜厚不同的绝缘膜，可以将需要不同耐压特性的元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，可以减少制作步骤并制作高性能的元件。以下，详细说明本发明。
[贴合基板]
即，本发明提供一种贴合基板，其特征在于，在基底基板上具有绝缘膜，并在该绝缘膜上具有薄膜层，且至少前述绝缘膜的局部厚度不同。
本发明的贴合基板的剖面，图示于图1。本发明的贴合基板10的特征在于：在基底基板1上具有绝缘膜6，并在该绝缘膜6上具有薄膜层8，尤其在于绝缘膜6的局部厚度不同。本发明的贴合基板并无特别限制，可以为SOI基板(Silicon On Insulator)。以下，详细叙述本发明的贴合基板的各构成要素。
[基底基板]
本发明的基底基板并无特别限制，但优选为硅基板，尤其优选为单晶硅基板。如果基底基板为硅基板，尤其为单晶硅基板，就易于操作，并且，如以下所说明，由于可以易于形成多孔硅来作为多孔质层，因而优选。当然，也可以使用化合物半导体等的其他半导体基板、石英基板等。
[绝缘膜]
本发明的贴合基板，在前述基底基板上具有绝缘膜，该绝缘膜的局部厚度不同。绝缘膜并无特别限制，但优选为硅氧化膜。如果绝缘膜为硅氧化膜，由于具有优异的耐压特性，也容易控制它的膜厚，因而优选。
并且，优选为绝缘膜与薄膜层的界面平坦。如果为这种贴合基板，由于容易使薄膜层的厚度均匀，并容易将需要不同耐压特性的元件一体化地形成在同一基板上，因而优选。
[薄膜层]
本发明的贴合基板，在前述绝缘膜上具有薄膜层。薄膜层并无特别限制，但优选为硅，尤其优选为由单晶硅所形成的薄膜层，即SOI层。如果薄膜层为硅，由于贴合基板容易操作，并更加适合于将需要不同耐压特性的元件一体化地形成在同一基板上。当然，薄膜层也可以为化合物半导体等其他半导体。
如果是以往的贴合基板的制造方法，由于只能制作在基板内具有均匀绝缘膜的贴合基板，因此，当一体化制作需要不同耐压特性的元件时，步骤繁杂，且元件的低性能化成为问题。但是，如果为这种本发明的贴合基板，当一体化制作传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件时，可以将这些元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，可以减少制作步骤并制作高性能的元件。
[贴合基板的制造方法]
并且，本发明提供一种贴合基板的制造方法，其是隔着绝缘膜将基底基板与结合基板贴合来制造贴合基板，所述贴合基板的制造方法的特征在于，其至少具有：
多孔质层形成步骤，是在前述基底基板的贴合面上局部地形成多孔质层，或形成厚度局部不同的多孔质层；
绝缘膜形成步骤，是利用将前述多孔质层变化为前述绝缘膜，而在前述基底基板的贴合面上形成局部厚度不同的前述绝缘膜；
贴合步骤，是隔着该绝缘膜将前述基底基板与前述结合基板贴合；及，
薄膜化步骤，是将贴合后的前述结合基板薄膜化而形成薄膜层。
以下，参照图2和图3来说明本发明的贴合基板的制造方法的实施方式。图2和图3是表示本发明的贴合基板的制造步骤的第一方式与第二方式的流程图。
[多孔质层形成步骤]
在本发明的多孔质层形成步骤中，在基底基板1的贴合面上局部地形成多孔质层5、或形成厚度局部不同的多孔质层5（图2(a)～(g)、图3(a)～(e)）。通过进行此多孔质层形成步骤，可以利用绝缘膜相对于基底基板的形成有多孔质层的部分与未形成多孔质层的部分的形成速度的差，因此，在后述的绝缘膜形成步骤中，可以形成局部厚度不同的绝缘膜。以下，例示出多孔质层形成步骤的第一与第二方式，但是本发明的多孔质层形成步骤并不限定于此方式。
作为多孔质层形成步骤的第一方式，在基底基板的贴合面上形成厚度局部不同的多孔质层时，至少，在前述基底基板1的贴合面上形成保护膜2，并在该保护膜2上形成抗蚀剂掩模4，将前述保护膜2图案成形为前述抗蚀剂掩模4的形状，然后去除前述抗蚀剂掩模4，并在具有前述图案成形而成的保护膜2’的前述基底基板1的贴合面上形成前述多孔质层5，由此可以在前述基底基板1的整个贴合面上形成厚度局部不同的前述多孔质层5（参照图2(a)～(g)）。
如果为这种多孔质层形成步骤，由于无保护膜的部分形成较深的多孔质层，而有保护膜的部分形成较浅的多孔质层，因此，可以容易在基底基板的整个贴合面上形成厚度局部不同的多孔质层，因而优选。以下，使用图2进行说明。
如图2所示，首先，在准备好的基底基板1上形成保护膜2（图2(a)、(b)）。此保护膜的膜厚与制作贴合基板10时的绝缘膜6的膜厚有关，但具体的厚度还与多孔质层5的形成方法，例如后述阳极氧化法的条件相关联而被决定。即，当利用阳极氧化法形成多孔质层5时，由于它的条件，尤其HF浓度会导致保护膜2被蚀刻的速度产生差异，因此，保护膜2的膜厚与后续的阳极氧化条件显著相关。此时，优选为使保护膜2为氧化膜。
然后，在保护膜2上涂布抗蚀膜3（图2(c)），并利用影印石版术来形成抗蚀剂掩模4（图2(d)）。接着，通过蚀刻等将保护膜2图案成形为抗蚀剂掩模4的形状，使它成为图案成形后的保护膜2’（图2(e)），并去除抗蚀剂掩模4（图2(f)）。此时，在图2(d)中，使所形成的抗蚀剂掩模4的图案与绝缘膜6的将要改变厚度的部分相对应。图案成形而成的保护膜2’的作用在于阻碍多孔质层5的形成，因此，在被图案成形而成的保护膜2’覆盖的部分形成较浅的多孔质层5，而在未被覆盖的部分形成较深的多孔质层5。因此，在绝缘膜形成步骤后，被图案成形而成的保护膜2’覆盖的部分成为绝缘膜6较薄的部分，而未被图案成形而成的保护膜2’覆盖的部分成为绝缘膜6较厚的部分。
然后，在具有图案成形而成的保护膜2’的基底基板1的贴合面上形成多孔质层5（图2(g)）。如果像这样对具有图案成形而成的保护膜2’的基底基板1形成多孔质层5，那么被图案成形而成的保护膜2’覆盖的部分与未被覆盖的部分相比，多孔质层5的形成将产生延迟，结果形成厚度局部不同的多孔质层5。尤其，当使用后述的阳极氧化法等的多孔质层5的形成是朝向基板内部增进的方法时，基底基板1的表面没有段差，即表面平坦。这样一来，如果形成多孔质层5后的基底基板1的贴合面平坦，由于容易贴合，因而优选。
并且，作为多孔质层形成步骤的第二方式，优选为在基底基板的贴合面上局部地形成多孔质层时，至少，在前述基底基板1的贴合面上形成抗蚀剂掩模4，并在该基底基板1的贴合面上形成多孔质层5，然后去除前述抗蚀剂掩模4，由此在前述基底基板1的贴合面上局部地形成前述多孔质层5（参照图3(a)～(e)）。
如果为这种多孔质层形成步骤，由于可以容易地在基底基板的贴合面上局部地形成多孔质层，因而优选。以下，使用图3进行说明。
如图3所示，首先，在准备好的基底基板1上涂布抗蚀膜3（图3(a)、(b)），利用影印石版术来形成抗蚀剂掩模4（图3(c)）。此图案与绝缘膜6的将要增加膜厚的部分相对应。此时，在绝缘膜形成步骤后，被抗蚀剂掩模4覆盖的部分成为绝缘膜6较薄的部分，而未被抗蚀剂掩模4覆盖的部分成为绝缘膜6较厚的部分。
然后，在具有抗蚀剂掩模4的基底基板1的贴合面上形成多孔质层5（图3(d)），并去除抗蚀剂掩模4（图3(e)）。如果像这样对具有抗蚀剂掩模4的基底基板1形成多孔质层5，由于被抗蚀剂掩模4覆盖的部分不会继续形成多孔质层5，因此，可以在基底基板1的贴合面上局部地形成多孔质层5。尤其，当使用后述的阳极氧化法等的多孔质层5的形成是朝向基板内部增进的方法时，基底基板1的表面没有段差，即表面平坦。这样一来，如果形成多孔质层5后的基底基板1的贴合面平坦，由于容易贴合，因而优选。
并且，在上述第一、第二方式下的多孔质层形成步骤中，优选为通过将基底基板的贴合面阳极氧化，而在基底基板的贴合面上局部地形成多孔质层、或形成厚度局部不同的多孔质层。根据这种阳极氧化法，可以容易形成多孔质层，并可以容易根据基板的用途来控制多孔质层的厚度、孔隙度、及孔径，因而优选。以下，对使用此阳极氧化法的方法进行说明。
通过在例如含有HF（氟化氢）的液体等阳极氧化液中，将单晶硅基板等基底基板1作为阳极并流通电流，从而在基底基板1的表面上，形成具有直径为几纳米的微孔的多孔质层5（多孔质体）（参照图2(g)、图3(d)）。在此，可以通过变更含有HF的液体等阳极氧化液的组成或离子浓度、电流值，来调整多孔质层5的孔隙度、厚度、及孔径等。例如，当HF浓度为30%、电流施加时间为8秒时，多孔质层5的厚度可以为约200nm，孔隙度可以为约40%。与此阳极氧化法条件相关的多孔质层5的孔隙度、厚度、及孔径等，可以考虑所要求的绝缘膜的膜厚等再决定。
并且，在多孔质层形成步骤中，优选为当在基底基板1的贴合面上形成厚度局部不同的多孔质层5时（参照图2(a)～(g)），将基底基板1的贴合面阳极氧化，并去除图案成形而成的保护膜2’。此时，未被图案成形而成的保护膜2’覆盖的部分形成较深的多孔质层5，被图案成形而成的保护膜2’覆盖的部分，由于在保护膜2’利用阳极氧化而被去除之前的期间内并不进行多孔质层5的形成，因此，所形成的多孔质层5较浅。因此，容易在基底基板1的整个贴合面上形成厚度局部不同的多孔质层5。
另外，多孔质层5也可以利用除阳极氧化法以外的方法而形成。也可以通过以下方法来形成多孔质层5，例如：通过具有多个微细开口的掩膜，对基底基板1进行干蚀刻或湿蚀刻。
并且，在图2(a)、(i)及图3(a)、(g)中，作为所准备的基底基板1及/或结合基板7，优选为使用硅基板、尤其是单晶硅基板。这样一来，通过使用硅基板来作为基底基板1，由于在前述多孔质层形成步骤中，容易形成多孔质层5，利用上述阳极氧化法，容易形成作为多孔质层5的多孔硅，因而优选。并且，在后述的绝缘膜形成步骤中，由于容易在基底基板1上形成绝缘膜6，因而优选。并且，通过使用硅基板来作为结合基板7，由于在薄膜化步骤中形成的薄膜层8成为一般所说的SOI层，可以应用于传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等各种元件制造中，因而优选。并且，通过使基底基板1和结合基板7两者都使用硅基板，由于结构本身也并不复杂，并可以应用以往的步骤，从而能以低成本、良率良好地制造，因而优选。
[绝缘膜形成步骤]
在本发明的绝缘膜形成步骤中，通过将多孔质层5变化为绝缘膜6，在基底基板1的贴合面上形成局部厚度不同的绝缘膜6（图2(h)、图3(f)）。此时，优选为在绝缘膜形成步骤中，通过利用热氧化将多孔质层5变化为氧化膜，而在基底基板的贴合面上形成局部厚度不同的绝缘膜6。这样一来，通过形成氧化膜，由于容易在基底基板1的贴合面上形成局部厚度不同的绝缘膜6，因而优选。此时的氧化条件、氧化方法是根据制造贴合基板10时所需要的绝缘膜6的膜厚等而适当决定。
本发明人发现，多孔质层5与通常的基底基板1的表面相比，形成绝缘膜6的速度较快。例如，当使用单晶硅基板来作为基底基板1时，作为多孔质层5的多孔硅层与单晶硅基板相比，氧化速度较大，为1.5倍左右。利用此形成速度的不同，可以选择较早地形成多孔质层5再形成绝缘膜6。结果为，可以形成与多孔质层5的厚度相应的作为绝缘膜6的氧化膜。关于此时的氧化条件，如果是用于压力传感器用途或功率元件，预计需要1μm左右的较厚的氧化膜。因此，虽然并无特别限制，但优选为以1100℃等的高温、水蒸气氧化等氧化速度较快的方法。另外，在绝缘膜形成步骤中，也可以在基底基板1和结合基板7的贴合面两者上形成绝缘膜6。
[贴合步骤]
本发明的贴合步骤是隔着绝缘膜6，将基底基板1与结合基板7贴合（图2(j)、图3(h)）。并且，在本发明的贴合步骤中，也可以在贴合后进行结合热处理以提高结合强度。此贴合步骤的条件并无特别限定，可以应用任何通常制作贴合基板的条件。
[薄膜化步骤]
本发明的薄膜化步骤是在贴合步骤后，将贴合后的结合基板7薄膜化而形成薄膜层8（图2(k)、图3(i)）。作为此时的薄膜化方法，可以是利用蚀刻或研磨的方法，也可以是贴合前在结合基板7上注入氢离子，而形成离子注入层，然后进行热处理，在该离子注入层处剥离，从而薄膜化的方法。
在薄膜化步骤之后，还可以进行热处理或精磨，并进行外延生长，以进行薄膜层8的表面改质。作为这些表面改质等的处理，可以适当选择符合传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等制作所要求的表面品质的处理。这样一来，就可以制造本发明的具有绝缘膜6的贴合基板10。
由于以往难以形成膜厚不同的绝缘膜，因此存在以下问题：当一体化地形成需要不同耐压特性的元件时，因制作步骤繁杂，并且无法选择最适合的绝缘膜厚，而导致元件的功能受限。但是，如上所述，如果是本发明的贴合基板的制造方法，就能以简单的方法在贴合基板面内形成不同厚度的绝缘膜。以下，针对在利用本发明制造而成的贴合基板上制作需要不同耐压特性的元件的步骤进行例示。
[需要不同耐压特性的元件的制作步骤]
本发明可以在薄膜化步骤之后，进行在制造而成的贴合基板10的薄膜层8上，形成传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等元件9的步骤（图2(l)、图3(j)）。在如上所述地制作而成的贴合基板上，准确地图案化并形成与需要不同耐压特性的元件膜厚相应的绝缘膜6。因此，能以更少的制作步骤，制作高性能的传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等元件9（图2(k)～(l)、图3(i)～(j)）。
[实施例]
以下，示出实施例、比较例，更为具体地说明本发明，但是本发明并不限定于下述实施例。
（实施例1）
将电阻率为0.05Ω·cm的掺杂有硼且直径为150mm的单晶硅基板作为基底基板，在氢和氧的热反应而得的水蒸气(pyro)环境下，以1000℃对此基底基板进行90分钟的处理，来形成200nm的氧化膜并作为保护膜。之后，涂布抗蚀剂，并利用影印石版术来形成抗蚀剂掩模。此次选择负性抗蚀剂。在制作贴合基板时，绝缘膜较厚的部分制作成1mm方形(1mm×1mm)的开口部。利用缓冲HF溶液对附带此抗蚀剂掩模的晶片蚀刻保护膜，并以硫酸过氧化氢混合液去除抗蚀剂后，通过实施RCA清洗，将保护膜图案成形为抗蚀剂掩模的形状。以HF浓度为25%、电流施加时间为500秒，对此基底基板进行阳极氧化，形成厚度为约1000nm、孔隙度为约40%的多孔质层。有保护膜的部分在此保护膜被HF溶液蚀刻之前的期间内并未形成多孔质层。结果为，在基底基板的贴合面上形成厚度局部不同的多孔质层。阳极氧化后，在氢和氧的热反应而得的水蒸气环境下，以1150℃对基底基板进行6小时处理，通过利用热氧化将多孔质层变化为氧化膜，从而在基底基板的贴合面上形成局部厚度不同的绝缘膜。此时，没有保护膜的多孔质层氧化而成的层成为1μm的氧化膜，有保护膜的部分成为0.6μm的氧化膜。形成有绝缘膜的基底基板的剖面照片示于图4。如图4所示，得知在基底基板的贴合面上，形成有局部厚度不同的绝缘膜。
在此基底基板上，作为结合基板，贴合电阻率为0.05Ω·cm的掺杂有硼且直径为150mm的单晶硅基板，并以1150℃进行结合热处理。之后，通过研磨将结合基板薄膜化，由此形成硅层厚为20μm的薄膜层，从而制作本发明的贴合基板。
（实施例2）
将电阻率为0.05Ω·cm的掺杂有硼且直径为150mm的单晶硅基板作为基底基板，对此基底基板涂布抗蚀剂，并利用影印石版术来形成抗蚀剂掩模。此次选择负性抗蚀剂。在制作贴合基板时，绝缘膜较厚的部分制作成1mm见方的开口部。以HF浓度为25%、电流施加时间为500秒，对附带此抗蚀剂掩模的晶片进行阳极氧化，形成厚度为约1000nm、孔隙度为约40%的多孔质层。有抗蚀剂掩模的部分由于未被阳极氧化，因此，在基底基板上形成阳极氧化的部分与未阳极氧化的部分。结果为，可以在基底基板的贴合面上局部地形成多孔质层。在阳极氧化后，去除抗蚀剂掩模，然后在氢和氧的热反应而得的水蒸气环境下，以1150℃对基底基板进行6小时处理，利用热氧化将多孔质层变化为氧化膜，由此在基底基板的贴合面上形成局部厚度不同的绝缘膜。此时，形成有多孔质层的部分氧化而成的层成为1μm的氧化膜，有抗蚀剂掩模的部分（非多孔质层）成为0.6μm的氧化膜。确认形成有绝缘膜的基底基板的剖面，与图4相同，得知在基底基板的贴合面上形成有局部厚度不同的绝缘膜。
在此基底基板上，作为结合基板，贴合电阻率为0.05Ω·cm的掺杂有硼且直径为150mm的单晶硅基板，并以1150℃进行结合热处理。之后，通过研磨将结合基板薄膜化，由此形成硅层厚为20μm的薄膜层，从而制作本发明的贴合基板。
（比较例1）
然后，作为比较例1，对不进行多孔质层形成步骤的既有方法进行说明。将电阻率为0.05Ω·cm的掺杂有硼且直径为150mm的单晶硅基板作为基底基板，以1150℃，在氢和氧的热反应而得的水蒸气环境下，对此基底基板进行6小时处理，从而形成600nm厚度的氧化膜并作为绝缘膜。在此基底基板上，作为结合基板，贴合电阻率为0.05Ω·cm的掺杂有硼且直径为150mm的单晶硅基板，并以1150℃进行结合热处理。之后，通过研磨将结合基板薄膜化，由此形成硅层厚为20μm的薄膜层，而制作贴合基板。确认形成有绝缘膜的基底基板的剖面，得知在基底基板的贴合面上形成有0.6μm的均匀厚度的绝缘膜。
以上表明，未形成多孔质层的比较例1无法制作具有局部厚度不同的绝缘膜的贴合基板。相对于此，如果为本发明的贴合基板的制造方法，那么在基底基板的贴合面上局部地形成多孔质层、或形成厚度局部不同的多孔质层，并利用热氧化来将多孔质层变化为氧化膜，由此可以在基底基板的贴合面上形成局部厚度不同的绝缘膜。
并且，本发明的贴合基板的绝缘膜虽然局部厚度不同，但由于贴合界面平坦，因此，绝缘膜与薄膜层的界面平坦。因此，可以像通常那样进行影印石版术步骤并制作元件。因而，由于可以准确地将传感元件、高电压/高电流功率元件、及控制部（CMOS电路等）等需要不同耐压特性的元件分别形成在具有最适合膜厚的绝缘膜的部分上，因此，贴合基板的制作步骤得以减少并且可以制作高性能的元件。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质相同的结构、并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。

Claims (11)

1.一种贴合基板的制造方法，其是隔着绝缘膜将基底基板与结合基板贴合来制造贴合基板，其特征在于，
其至少具有：
多孔质层形成步骤，该多孔质层形成步骤是在前述基底基板的贴合面上局部地形成多孔质层、或形成厚度局部不同的多孔质层；
绝缘膜形成步骤，该绝缘膜形成步骤是通过将前述多孔质层变化为前述绝缘膜，而在前述基底基板的贴合面上形成局部厚度不同的前述绝缘膜；
贴合步骤，该贴合步骤是隔着该绝缘膜将前述基底基板与前述结合基板贴合；及，
薄膜化步骤，该薄膜化步骤是将贴合后的前述结合基板薄膜化而形成薄膜层。
2.如权利要求1所述的贴合基板的制造方法，其中，
在前述多孔质层形成步骤中，当在前述基底基板的贴合面上形成厚度局部不同的前述多孔质层时，至少，
在前述基底基板的贴合面上形成保护膜，并在该保护膜上形成抗蚀剂掩模，将前述保护膜图案成形为前述抗蚀剂掩模的形状，然后去除前述抗蚀剂掩模，在具有前述图案成形而成的保护膜的前述基底基板的贴合面上形成前述多孔质层，由此在前述基底基板的整个贴合面上形成厚度局部不同的前述多孔质层。
3.如权利要求1所述的贴合基板的制造方法，其中，
在前述多孔质层形成步骤中，当在前述基底基板的贴合面上局部地形成前述多孔质层时，至少，
在前述基底基板的贴合面上形成抗蚀剂掩模，并在该基底基板的贴合面上形成多孔质层，然后去除前述抗蚀剂掩模，由此在前述基底基板的贴合面上局部地形成前述多孔质层。
4.如权利要求1至3中的任一项所述的贴合基板的制造方法，其中，
在前述多孔质层形成步骤中，通过对前述基底基板的贴合面进行阳极氧化，而在前述基底基板的贴合面上局部地形成前述多孔质层、或形成厚度局部不同的前述多孔质层。
5.如权利要求2所述的贴合基板的制造方法，其中，
在前述多孔质层形成步骤中，当在前述基底基板的贴合面上形成厚度局部不同的前述多孔质层时，
对前述基底基板的贴合面进行阳极氧化，并去除前述图案成形而成的保护膜。
6.如权利要求1至5中的任一项所述的贴合基板的制造方法，其中，
使用硅基板来作为前述基底基板及/或前述结合基板。
7.如权利要求1至6中的任一项所述的贴合基板的制造方法，其中，
在前述绝缘膜形成步骤中，利用热氧化将前述多孔质层变化为氧化膜，由此在前述基底基板的贴合面上形成局部厚度不同的前述绝缘膜。
8.一种贴合基板，其特征在于，
在基底基板上具有绝缘膜，并在该绝缘膜上具有薄膜层，且至少前述绝缘膜的局部厚度不同。
9.如权利要求8所述的贴合基板，其中，
前述绝缘膜与前述薄膜层的界面平坦。
10.如权利要求8或9所述的贴合基板，其中，
前述基底基板为硅基板，及/或前述薄膜层由硅所形成。
11.如权利要求10所述的贴合基板，其中，
前述绝缘膜为氧化膜。
CN201280008465.0A 2011-02-09 2012-01-06 贴合基板及其制造方法 Active CN103430278B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-025623 2011-02-09
JP2011025623A JP5454485B2 (ja) 2011-02-09 2011-02-09 貼り合わせ基板の製造方法
PCT/JP2012/000049 WO2012108121A1 (ja) 2011-02-09 2012-01-06 貼り合わせ基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN103430278A true CN103430278A (zh) 2013-12-04
CN103430278B CN103430278B (zh) 2016-03-30

Family

ID=46638349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280008465.0A Active CN103430278B (zh) 2011-02-09 2012-01-06 贴合基板及其制造方法

Country Status (6)

Country Link
US (1) US8900971B2 (zh)
EP (1) EP2674965B1 (zh)
JP (1) JP5454485B2 (zh)
KR (1) KR101699249B1 (zh)
CN (1) CN103430278B (zh)
WO (1) WO2012108121A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275664A (ja) * 1991-10-11 1993-10-22 Canon Inc 半導体物品の製造方法
US6955971B2 (en) * 2002-11-12 2005-10-18 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and methods for fabricating same
CN101123205A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
CN101174640A (zh) * 2007-11-14 2008-05-07 中国科学院上海微系统与信息技术研究所 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3054651B2 (ja) 1990-08-23 2000-06-19 セイコーインスツルメンツ株式会社 半導体圧力センサーおよびにその製造方法
JP4032476B2 (ja) * 1997-12-25 2008-01-16 日産自動車株式会社 微小装置の製造方法
US7935613B2 (en) * 2003-12-16 2011-05-03 International Business Machines Corporation Three-dimensional silicon on oxide device isolation
JP2005229062A (ja) 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
JP4272607B2 (ja) 2004-09-29 2009-06-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 多孔質シリコンの酸化によるｓｏｉ
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
CN101636832B (zh) * 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi
US8278731B2 (en) 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
JP4737255B2 (ja) 2007-11-20 2011-07-27 株式会社デンソー Ｓｏｉ基板を用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275664A (ja) * 1991-10-11 1993-10-22 Canon Inc 半導体物品の製造方法
US6955971B2 (en) * 2002-11-12 2005-10-18 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and methods for fabricating same
CN101123205A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
CN101174640A (zh) * 2007-11-14 2008-05-07 中国科学院上海微系统与信息技术研究所 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法

Also Published As

Publication number Publication date
KR101699249B1 (ko) 2017-01-24
EP2674965B1 (en) 2016-03-23
WO2012108121A1 (ja) 2012-08-16
CN103430278B (zh) 2016-03-30
JP2012164904A (ja) 2012-08-30
US20130341763A1 (en) 2013-12-26
KR20140014115A (ko) 2014-02-05
EP2674965A4 (en) 2014-08-13
US8900971B2 (en) 2014-12-02
EP2674965A1 (en) 2013-12-18
JP5454485B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
EP2709140B1 (en) Method for producing laminated substrate having insulating layer at portion of substrate
US6277712B1 (en) Multilayered wafer with thick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof
US6610582B1 (en) Field-assisted fusion bonding
JP4929753B2 (ja) 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ
US20050016288A1 (en) Micromechanical apparatus, pressure sensor, and method
WO2017158845A1 (ja) メンブレンデバイスの製造方法、メンブレンデバイス、および、ナノポアデバイス
US6746932B2 (en) Method of reducing the thickness of a silicon substrate
US5989974A (en) Method of manufacturing a semiconductor device
JPH11166866A (ja) 電子装置および電子装置のためのメンブレンを形成する方法
CN103430278B (zh) 贴合基板及其制造方法
WO2009057988A3 (en) Radio frequency mems switch
CN103407958A (zh) 埋层腔体型soi的制造方法
EP1650158B1 (en) Silicon-on-insulator substrate, its fabrication method and MEMS floating structure formed therein
JPH1131825A (ja) 半導体力学量センサの製造方法
US8685777B2 (en) Method for fabricating a fixed structure defining a volume receiving a movable element in particular of a MEMS
US10825719B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
JP2004521755A (ja) 表面マイクロメカニカル構造体の製造方法並びにセンサ
JP4214567B2 (ja) 圧力センサ用半導体基板の製造方法
JP5531973B2 (ja) 貼り合わせ基板及びその製造方法
JPH11186566A (ja) 微小装置の製造方法
JPH1197654A (ja) 半導体基板の製造方法
JPH02281760A (ja) 単結晶薄模部材の製造方法
JP3580285B2 (ja) 半導体力学量センサの製造方法
JP2011114282A (ja) Ｓｏｉ基板およびその製造方法
JPH04106945A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant