JPH05275664A - 半導体物品の製造方法 - Google Patents

半導体物品の製造方法

Info

Publication number
JPH05275664A
JPH05275664A JP4298215A JP29821592A JPH05275664A JP H05275664 A JPH05275664 A JP H05275664A JP 4298215 A JP4298215 A JP 4298215A JP 29821592 A JP29821592 A JP 29821592A JP H05275664 A JPH05275664 A JP H05275664A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
porous
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4298215A
Other languages
English (en)
Other versions
JP3112126B2 (ja
Inventor
Takeshi Ichikawa
武史 市川
Kiyobumi Sakaguchi
清文 坂口
Jun Nakayama
潤 中山
Yasuhiro Naruse
泰弘 成瀬
Kenji Yamagata
憲二 山方
Masaru Sakamoto
勝 坂本
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JPH05275664A publication Critical patent/JPH05275664A/ja
Application granted granted Critical
Publication of JP3112126B2 publication Critical patent/JP3112126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 複雑な作業工程を必要とすることなく絶縁層
上に良質の半導体層が形成された半導体物品を歩留り良
く且つ低コストで製造できる半導体物品の製造方法を提
供する。 【構成】 多孔質半導体領域１２上に非多孔質の半導体
層１３を有する第１の基体１１を用意し、前記第１の基
体の前記半導体層１３側の表面に凹凸を形成し、前記第
１の基体の前記凹凸の形成された表面を第２の基体１５
の表面１６に接触するように貼合わせ、前記半導体層１
３が前記第２の基体に貼合わされた状態において、前記
多孔質半導体１２を除去し、前記半導体層１３を前記第
１の基体１１から前記第２の基体１５に転写（ｔｒａｎ
ｓｆｅｒ）する、ことを特徴とする半導体物品の製造方
法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路や半導
体レーザー、発光ダイオード、等の半導体素子を形成す
る為の半導体物品の製造方法に関し、特に基板上に形成
された半導体層を別の基板に転写する工程を含む半導体
物品の製造方法に関連するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
物品は、半導体ウエハー、半導体基板、半導体基材、半
導体装置等の名称で知られており、その半導体領域を利
用して半導体素子が形成されているものや半導体素子が
形成される前の状態のものを含むものとする。
【０００３】このような半導体物品のなかには、絶縁物
上に半導体層を有するものもある。
【０００４】絶縁物上の単結晶Ｓｉ半導体層の形成は、
シリコン オン インシュレーター（ＳＯＩ）技術とし
て広く知られ、このＳＯＩ技術を利用したデバイスは、
通常のＳｉ集積回路を作製するバルクＳｉ基板では到達
しえない数々の優位点を有することから多くの研究が成
されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、３．浮遊容量が低減され素子の動作
の高速化が可能、４．ウエル形成工程が省略できる、
５．ラッチアップを防止できる、６．薄膜化による完全
空乏型電界効果トランジスタが可能、等の優位点が得ら
れる。
【０００５】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。
【０００６】その一例は、単結晶サファイア基板上に、
ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシーさ
せて形成するＳＯＳ（シリコン オン サファイア）技
術である。これは最も成熟したＳＯＩ技術として一応の
成功を収めはしたが、Ｓｉ層と下地サファイア基板界面
の格子不整合により大量の結晶欠陥、サファイア基板か
らのアルミニュームのＳｉ層への混入、そして何よりも
基板の高価格と大面積化への遅れにより、その応用の広
がりが妨げられている。比較的近年には、サファイア基
板を使用せずにＳＯＩ構造を実現しようという試みが行
われている。この試みは、次の二つに大別される。 １．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基
板を部分的に表出させ、その部分をシードとして横方向
へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶層
を形成する（この場合には、ＳｉＯ2 上にＳｉ層の堆積
をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2 を形成する（この方法は、Ｓｉ層の堆
積をともなわない。） 上記１を実現する手段として、ＣＶＤにより、直接、単
結晶層Ｓｉを気相横方向エピタキシャル成長させる方法
や、いったん非晶質Ｓｉを堆積しておいて、熱処理によ
り固相横方向エピタキシャル成長させる方法や、いった
ん堆積した非晶質あるいは多結晶Ｓｉ層に電子線、レー
ザー光等のエネルギービームを収束して照射し、溶融再
結晶により単結晶層をＳｉＯ2 上に成長させる方法や、
棒状ヒーターにより帯状に溶融領域を走査する方法（Ｚ
ｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉｚａ
ｔｉｏｎ）が知られている。
【０００７】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。
【０００８】たとえば、ＣＶＤ法は平坦薄膜化するに
は、犠牲酸化が必要となり、固相成長法ではその結晶性
が悪い。また、ビームアニール法では、収束ビーム走査
による処理時間と、ビームの重なり具合、焦点調整など
の制御性に問題がある。
【０００９】一方、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃ
ｒｙｓｔａｌｌｉｚａｔｉｏｎ法はこのなかでももっと
も成熟しており、比較的大規模な集積回路も試作されて
はいるが、依然として、亜粒界等の結晶欠陥は、多数残
留しており、少数キャリヤーデバイスを作成するにいた
ってない。
【００１０】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の３種
類の方法が挙げられる。
【００１１】（２−１） Ｖ型の溝が表面に異方性エッ
チングされたＳｉ単結晶基板に酸化膜を形成し、該酸化
膜上に多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した
後、Ｓｉ基板の裏面から研磨によって、厚い多結晶Ｓｉ
層上にＶ溝に囲まれて誘電分離されたＳｉ単結晶領域を
形成する。
【００１２】この手法に於ては、結晶性は良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程、単
結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層の
みを残す工程に、制御と生産性の点から問題がある。
【００１３】（２−２） サイモックス（ＳＩＭＯＸ：
ｓｅｐｅｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔ
ｅｄ ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸
素のイオン注入によりＳｉＯ2 層を形成する方法であ
り、Ｓｉプロセスと整合性が良いため現在もっとも成熟
した手法である。
【００１４】しかしながら、ＳｉＯ2 層を形成するため
には、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハーコストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、少数キャリ
ヤーデバイスを作製できる充分な品質に至っていない。
【００１５】（２−３） 多孔質Ｓｉの酸化による誘電
体分離によりＳＯＩ構造を形成する方法。この方法は、
Ｐ型Ｓｉ単結晶基板表面にＮ型Ｓｉ層をプロトンイオン
注入、（イマイ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ，ｖｏｌ ６３，５４７（１９８３））、もしくは、
エピタキシャル成長とパターニングによって島状に形成
し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成
法によりＰ型Ｓｉ基板のみを多孔質化したのち、増速酸
化によりＮ型Ｓｉ島を誘電体分離する方法である。
【００１６】本方法では、Ｓｉ島領域すなわちデバイス
領域の大きさは、せいぜい数μｍから百μｍ程度であり
デバイス作成上大きな制約となるうえ、Ｓｉ島へのスト
レスも大きく結晶内部には欠陥が多く生じてしまうとい
う問題点がある。
【００１７】又、上記方法２−３に必須である多孔質層
の化学エッチングによる除去においても問題点が生じ
る。
【００１８】一般に、 Ｐ＝（２．３３−Ａ）／２．３３ （１） をｐｏｒｏｓｉｔｙといい、陽極化成時に、この値を変
化させることが可能であり、次のように表わせる。
【００１９】 Ｐ＝（ｍ１−ｍ２）／（ｍ１−ｍ３） （２） または、 Ｐ＝（ｍ１−ｍ２）／ρＡｔ （３） ｍ１：陽極化成前の全重量 ｍ２：陽極化成後の全重量 ｍ３：多孔質Ｓｉを除去した後の全重量 ρ ：単結晶Ｓｉの密度 Ａ ：多孔質化した面積 ｔ ：多孔質Ｓｉの厚さ で表されるが、多孔質化する領域の面積を正確に算出で
きない場合も多々ある。この場合は、式（２）が有効で
あるが、ｍ３を測定するためには、多孔質Ｓｉをエッチ
ングしなければならない。
【００２０】また、上記した多孔質Ｓｉ上のエピタキシ
ャル成長において、多孔質Ｓｉはその構造的性質のた
め、ヘテロエピタキシャル成長の際に発生する歪みを緩
和して、欠陥の発生を抑制することが可能である。しか
しながら、この場合も、多孔質ＳｉのＰｏｒｏｓｉｔｙ
が非常に重要なパラメーターとなることは明らかであ
る。したがって、上記のＰｏｒｏｓｉｔｙの測定は、こ
の場合も必要不可欠である。
【００２１】そして、多孔質Ｓｉをエッチングする方法
としては、（２−３−１） ＮａＯＨ水溶液で多孔質Ｓ
ｉをエッチングする（Ｇ．Ｂｏｎｃｈｉｌ，Ｒ．Ｈｅｒ
ｉｎｏ，Ｋ．Ｂａｒｌａ，ａｎｄ Ｊ．Ｃ．Ｐｆｉｓｔ
ｅｒ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏ
ｌ．１３０，ｎｏ．７，１６１１（１９８３））。
【００２２】（２−３−２） 単結晶Ｓｉをエッチング
することが可能なエッチング液で多孔質Ｓｉをエッチン
グする。が知られている。
【００２３】上記２−３−２の方法は、通常、フッ硝酸
系のエッチング液が用いられるが、このときのＳｉのエ
ッチング過程は、 Ｓｉ＋２Ｏ→ＳｉＯ2 （４） ＳｉＯ2 ＋４ＨＦ→ＳｉＦ4 ＋Ｈ2 Ｏ （５） に示される様に、Ｓｉが硝酸で酸化され、ＳｉＯ2 に変
質し、そのＳｉＯ2 をフッ酸でエッチングすることによ
りＳｉのエッチングが進む。
【００２４】同様に結晶Ｓｉをエッチングする方法とし
ては、上記フッ硝酸系エッチング液の他に、 エチレンジアミン系 ＫＯＨ系 ヒドラジン系 などがある。
【００２５】しかしながら、上記２−３−２のエッチン
グ液では、多孔質Ｓｉがエッチングされるが、結晶Ｓｉ
もエッチングされてしまう。
【００２６】これらのことから、多孔質Ｓｉの選択エッ
チングを行うためには、上記Ｓｉエッチング液以外で多
孔質Ｓｉをエッチングすることのできるエッチング液を
選ぶ必要がある。従来行われている多孔質Ｓｉの選択エ
ッチングは、ＮａＯＨ水溶液をエッチング液としたエッ
チングのみである。
【００２７】しかしながら、従来行われているＮａＯＨ
水溶液を用いた多孔質Ｓｉの選択エッチング方法では、
Ｎａイオンがエッチング表面に吸着することは避けられ
ない。このＮａイオンは、不純物汚染の主たる原因とな
り、界面準位を形成するなどの悪影響を与えるのみで、
半導体プロセスにおいて導入されてはならない物質であ
る。
【００２８】そして、方法２−３は多孔質化と酸化によ
る分離を行うため、Ｎ型単結晶Ｓｉ層の大きさが高々１
０×１０μｍ□程度と制約され（Ｐｏｒｏｕｓ Ｓｉｌ
ｉｃｏｎ：Ｔｈｅ ｍａｔｅｒｉａｌ ａｎｄ ｉｔｓ
ａｐｐｌｉｃａｔｉｏｎｔｏ Ｓ０１ ｔｅｃｈｎｏ
ｌｏｇｉｅｓ （ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎ
ｇｉｎｃｅｒｉｎｇ ８（１９８８）Ｐ．２９３〜Ｐ３
１０，Ｇ．Ｂｏｍｃｈｉｌ ａｎｄ Ａ．Ｈａｌｉｍａ
ｏｕｉ）、基板が反るなどの問題点があった。
【００２９】そこで、本発明者等は、まず従来の方法２
−３に代表される技術を大巾に改良し、絶縁物上に単結
晶Ｓｉ層を形成する方法を考え出した。図１（ａ）〜
（ｄ）は上記絶縁物上に単結晶Ｓｉ層を形成する方法の
工程を説明するための断面図である。
【００３０】図１（ａ）に示す様に、厚さ２００μｍの
Ｐ型シリコン基板（図示せず）を陽極にして、５０％フ
ッ酸中で電流密度１００ｍＡ／ｃｍ2 の条件で陽極化成
を行うと、２４分でＰ型シリコン基板が全て多孔質化
し、多孔質シリコン基板１になる。さらに、多孔質シリ
コン基板１上にエピタキシャル層２を成長させる。
【００３１】次に図１（ｂ）に示す様に、石英基板３を
準備し、石英基板３と多孔質シリコン基板１上のエピタ
キシャル層２とを貼合わせる。
【００３２】次に図１（ｃ）に示す様に、貼合わせたシ
リコン基板の多孔質シリコン基板１を除去し、石英基板
３上に単結晶のエピタキシャル層２を形成する。
【００３３】次に図１（ｄ）に示す様に、エピタキシャ
ル層２を部分的エッチングして素子分離を行い、エピタ
キシャル層２をエピタキシャル層２ａ〜２ｃとする。
【００３４】しかしながら、上記の絶縁物上に単結晶Ｓ
ｉ層を形成する方法においては、Ｐ型シリコン基板を全
て多孔質化し、多孔質シリコン基板１とするために、多
孔質化に時間がかかり、効率の点で改善が望まれてい
た。
【００３５】また、Ｐ型シリコン基板を全て多孔質化し
たのちエッチングで除去するため、Ｐ型シリコン基板を
一度しか使用できず、コストが高くなるため改善が望ま
れていた。
【００３６】方法２−３に代表される「貼合わせＳＯ
Ｉ」技術においては、シリコン基板を薄膜化する工程が
重要である。即ち通常数百μｍもの厚さのシリコン基板
を均一に数μｍ、もしくは１μｍ以下の厚さまで研磨、
或いはエッチングしなければならず、その制御性や均一
性の面で技術的に極めて困難である。この膜厚制御の困
難さ故、ＳＯＩ技術の中でも最も良質な単結晶薄膜を提
供できる可能性を持っていながら、未だ生産されるに至
ってない。
【００３７】そして貼合わせＳＯＩにおいてもう一つの
重要な課題は、支持体にシリコン以外の絶縁性基板を用
いた場合の両基板の熱膨張係数の違いに起因する応力の
発生である。支持体となる基板側にシリコン基板を用い
る場合（即ちシリコン基板同士の貼合わせ）には殆ど問
題にならないが、支持体となる基板側にガラスのような
シリコン以外の絶縁性基板を用いる場合には、二枚の基
板を貼合わせた後、その界面の結合を強力なものにする
ための１０００℃前後の熱処理工程の際に、両基板の熱
膨張係数の違いから、貼合ったまま基板が反ってしまっ
たり、または基板が割れてしまったり、または両基板が
はがれてしまう場合がある。熱膨張係数がシリコンと近
い材料を合成して支持基板に用いた例もあるが、そのよ
うな材料は知られている限りでは耐熱性が悪く、結合を
強めるための熱処理やデバイスを形成するためのプロセ
ス温度に耐えられない。基板にかかる応力は、熱処理前
のシリコン基板が薄ければ薄いほど小さくなり、熱処理
を施した際の基板の反り量や両基板の剥離、または破壊
の確率も小さくなる。しかしながら、たとえ０．１μｍ
程度の膜厚の極めて薄いシリコン単結晶膜であっても、
通常の半導体プロセスで用いられる熱工程を通すと、フ
ォトマスクのアライメントを狂わせてしまう程度の基板
の反りを生じさせる。
【００３８】（発明の目的）本発明の目的は上述した技
術的課題を解決することのできる半導体物品の製造方法
を提供することにある。
【００３９】本発明の別の目的は、複雑な作業工程を必
要とすることなく絶縁層上に良質の半導体層が形成され
た半導体物品を歩留り良く且つ低コストで製造できる半
導体物品の製造方法を提供することにある。
【００４０】本発明の更に別の目的は２つの基体を互い
に貼合わせる時に発生する空隙（ｖｏｉｄ）がほとんど
ないか又は極めて少なく、大面積の基体の貼合わせが容
易に行える半導体物品の製造方法を提供することにあ
る。
【００４１】更に別の本発明の目的は熱膨張係数が互い
に異なる２つの基体を容易に貼合わせられる半導体物品
の製造方法を提供することにある。
【００４２】更に本発明の他の目的は、２つの基体を貼
合わせた後、一方の基体の除去が容易に行えしかも転写
された半導体薄膜が割れたり、剥れたり、反ったりする
ことのない半導体物品の製造方法を提供することにあ
る。
【００４３】更に他の本発明の目的は、半導体層の平坦
性を保ちながら複数の活性領域間の絶縁分離が容易に行
える半導体物品の製造方法を提供することにある。
【００４４】更に他の本発明の目的は、結晶性に優れ欠
陥の極めて少ないＳＯＩ型の半導体物品の製造方法を提
供することにある。
【００４５】
【課題を解決するための手段】上述した本発明の目的を
達成する為の構成は、多孔質半導体領域上に非多孔質の
半導体層を有する第１の基体を用意する工程と、前記第
１の基体の前記半導体層側表面を第２の基体に接触させ
て貼合わせる工程と、前記半導体層を前記第２の基体に
貼合わせた状態で前記多孔質半導体領域を除去して前記
半導体層を前記第１の基体から前記第２の基体に転写す
る工程と、前記貼合わせ工程の前又は後に前記半導体層
を複数の島状領域に分離する工程と、を含む半導体物品
の製造方法、である。
【００４６】
【作用】上述した本発明によれば、転写される半導体層
が転写前後に、複数の島状領域に分離されるので、応力
による半導体層の反りや、はがれがなくなる。
【００４７】
【実施例】（実施態様例）以下、本発明の好適な実施態
様例について述べるが本発明はこれらの実施態様例に限
定されるものではなく、本発明の目的が達成されるもの
であればよい。
【００４８】本発明の一実施態様例においては、多孔質
半導体上に設けられている半導体層を別の基板に転写す
る工程を含む。この場合、多孔質半導体のみを除去する
為に選択エッチングを利用することが望ましい。
【００４９】まず、本発明に用いられる選択エッチング
について説明する。
【００５０】［選択エッチング］選択エッチングに用い
られるエッチャントとしては、フッ硝酸酢酸、弗酸（Ｈ
Ｆ）、バッファード弗酸（ＢＨＦ）が望ましく、必要に
応じてこれらに過酸化水素水（Ｈ2 Ｏ2 ）、アルコール
の少なくともいずれか一方を加えたエッチング液が挙げ
られる。
【００５１】フッ酸を用いる場合、エッチング液におい
て、ＨＦ濃度は好ましくは１〜９５％、より好ましくは
５〜９０％、さらに好ましくは５〜８０％の範囲で設定
される。バッファードフッ酸を用いる場合、エッチング
液において、ＨＦ濃度は好ましくは１〜９５％、より好
ましくは１〜８５％、さらに好ましくは１〜７０％の範
囲で設定され、ＮＨ4 Ｆ濃度は好ましくは１〜９５％、
より好ましくは５〜９０％、さらに好ましくは５〜８０
％の範囲で設定される。
【００５２】エッチング液において、Ｈ2 Ｏ2 濃度は好
ましくは１〜９５％、より好ましくは５〜９０％、さら
に好ましくは１０〜８０％で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。エッチング液におい
て、アルコール濃度は好ましくは８０％以下、より好ま
しくは６０％以下、さらに好ましくは４０％以下で、且
つ、上記アルコールの効果を奏する範囲内で設定され
る。
【００５３】このうち、過酸化水素は、半導体としての
Ｓｉの酸化剤として作用し、過酸化水素の比率を変える
ことにより反応速度を制御することが可能である。
【００５４】また、アルコールは、表面活性剤として作
用し、エッチングによる反応生成気体の気泡を瞬時にエ
ッチング表面から除去し、均一に、かつ効率良く多孔質
Ｓｉの選択エッチングが可能となる。
【００５５】次に、具体例として多孔質Ｓｉのみを無電
解湿式化学エッチングする選択エッチング法について、
以下に述べる。
【００５６】図２に、多孔質Ｓｉと単結晶Ｓｉを４９％
弗酸とアルコールと３０％過酸化水素水との混合液に撹
はんすることなしに浸潤したときのエッチングされた多
孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性を
示す。多孔質Ｓｉは単結晶Ｓｉを陽極化成によって作成
したものである。その陽極化成の条件を以下に示す。
【００５７】 印加電圧 ：２．６（Ｖ） 電流密度 ：３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間 ：２．４（時間） 多孔質Ｓｉの厚み：３００（μｍ） Ｐｏｒｏｓｉｔｙ：５６（％） なお、陽極化成によって形成する多孔質Ｓｉの出発材料
は、単結晶Ｓｉに限定されるものではなく、他の結晶構
造のＳｉでも可能である。
【００５８】上記条件により作成した多孔質Ｓｉを、室
温において４９％弗酸とアルコールと３０％過酸化水素
水との混合液（１０：６：５０）（白丸）に撹はんする
ことなしに浸潤した後、該多孔質Ｓｉの厚みの減少を測
定した。図２に示す通り、多孔質Ｓｉは急速にエッチン
グされ、４０分ほどで８０μｍ、更に、８０分経過させ
ると１０７μｍも、高度の表面性を有して、均一にエッ
チングされる。エッチング速度は溶液濃度及び、温度に
依存する。
【００５９】この時、過酸化水素水を添加すると、シリ
コンの酸化を増速し、反応速度を無添加にくらべて増速
することが可能となり、更に過酸化水素水の比率を変え
ることにより、その反応速度を制御することができる。
【００６０】また、５００μｍ厚の非多孔質Ｓｉを、室
温において４９％弗酸とアルコールと３０％過酸化水素
水との混合液（１０：６：５０）（黒丸）に撹はんする
ことなしに浸潤した後に、該非多孔質シリコンの厚みの
減少を測定した。非多孔質シリコンは、８０分経過した
後にも、５０オングストローム以下しかエッチングされ
なかった。
【００６１】この時、アルコールを添加すると、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から、撹はんすることなく除去でき、均一にかつ効率
よく多孔質Ｓｉをエッチングすることができる。
【００６２】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００６３】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲で設定される。
【００６４】また、以下に挙げるエッチング液によって
も図３〜９に示す通り、良好な選択エッチングを行え
た。
【００６５】図３は、エッチング液として、ＢＨＦ：ア
ルコール：３０％Ｈ2 Ｏ2 （１０：６：５０）を用いた
場合のエッチング特性、図４は、エッチング液として、
ＨＦ：Ｈ2 Ｏ2 （１：５）を用いた場合のエッチング特
性、図５は、エッチング液として、ＨＦ：アルコール
（５：３）を用いた場合のエッチング特性、図６は、エ
ッチング液として、ＨＦを用いた場合のエッチング特
性、図７は、エッチング液として、ＢＨＦ：アルコール
（５：３）を用いた場合のエッチング特性、図８は、エ
ッチング液として、ＢＨＦ：Ｈ2 Ｏ2 （１：５）を用い
た場合のエッチング特性、図９は、エッチング液とし
て、ＢＨＦを用いた場合のエッチング特性、を示すもの
である。
【００６６】なお、本発明は、板状の半導体基板に限ら
れることはなく、半導体素子を載置する基体であれば同
様に実施可能であり、同様の作用効果を得ることができ
るものである。
【００６７】選択エッチング時のエッチング液の温度
は、好ましくは０〜１００℃、より好ましくは５〜８０
℃、さらに好ましくは５〜６０℃の範囲内で設定され
る。
【００６８】［多孔質半導体の形成法］次に、本発明に
用いられる多孔質半導体の形成法について述べる。
【００６９】Ｓｉ基板は、ＨＦ溶液を用いた陽極化成法
によって、多孔質化させることができる。この多孔質Ｓ
ｉ層は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べ
て、その密度をＨＦ溶液を５０〜２０％に変化させるこ
とで密度１．１〜０．６ｇ／ｃｍ3 の範囲に変化させる
ことができる。この多孔質層は、下記の理由により、Ｐ
型Ｓｉ基板に形成され易い。
【００７０】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電界研磨の研究過程に於て発見された
（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ ３５，ｐ．３３３（１９５６））。ま
た、ウナガミ等は、陽極化成におけるＳｉの溶解反応を
研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している
（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃ ｈｅｍ．Ｓｏ
ｃ．，ｖｏｌ．１２７，ｐ．４７６（１９８０））。
【００７１】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここでｅ+ 及び、ｅ- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々シリコン１原子が溶解する
ために必要な正孔の数であり、ｎ＞２又はλ＞４なる条
件が満たされた場合に多孔質シリコンが形成されるとし
ている。
【００７２】以上のことから、正孔の存在するＰ型シリ
コンは多孔質化され易い。この多孔質化に於ける、選択
性は長野ら及び、イマイによって実証されている。（長
野、中島、安野、大中、梶原；電子通信学会技術研究報
告、ｖｏｌ ７９，ＳＳＤ７９−９５４９（１９７
９）），（Ｋ．イマイ；Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌ
ｅｃｔｒｏｎｉｃｓ ｖｏｌ ２４，１５９（１９８
１））。
【００７３】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【００７４】具体的な多孔質シリコンの形成方法につい
ては、図１０を用いて説明する。まず基板としてＰ型の
単結晶シリコン基板２００を用意する。Ｎ型でも不可能
ではないが、その場合は低抵抗の基板に限定される。基
板２００を２０７に示すような装置にセッティングす
る。即ち基板の片側がフッ酸系の溶液２０４に接してい
て、溶液側に負の電極２０６が接続されており、逆側は
正の金属電極２０５に接続されている。別な装置として
は図２の２０８に示すように、正電極側２０５’も溶液
２０４’を介して電位をとる構成でもかまわない。いず
れにせよフッ酸系溶液に接している負の電極側から多孔
質化が起こる。フッ酸系溶液２０４としては、一般的に
は濃フッ酸（４９％ＨＦ）を用いる。純水（Ｈ2 Ｏ）で
希釈していくと、流す電流値にもよるが、ある濃度から
エッチングが起こってしまうので好ましくない。また陽
極化成中に基板２００の表面から気泡が発生してしま
い、この気泡を効率よく取り除く目的から、界面活性剤
としてアルコールを加える場合がある。アルコールとし
てメタノール、エタノール、プロパノール、イソプロパ
ノール等が用いられる。また界面活性剤の代わりに撹は
ん器を用いて、溶液を撹はんしながら陽極化成を行って
もよい。負電極２０６に関しては、フッ酸溶液に対して
侵食されないような材料、例えば金（Ａｕ）、白金（Ｐ
ｔ）等が用いられる。正側の電極２０５の材質は一般に
用いられる金属材料でかまわないが、陽極化成が基板２
００すべてになされた時点で、フッ酸系溶液２０４が正
電極２０５に達するので、正電極２０５の表面にも耐フ
ッ酸溶液性の金属膜をコーティングしておくとよい。陽
極化成を行う電流値は最大数百ｍＡ／ｃｍ2 であり、最
小値は零でなければよい。この値は多孔質化したシリコ
ンの表面に良質のエピタキシャル成長ができる範囲内で
決定される。通常電流値が大きいと陽極化成の速度が増
すと同時に、多孔質シリコン層の密度が小さくなる。即
ち孔の占める体積がおおきくなる。これによってエピタ
キシャル成長の条件が変わってくるのである。
【００７５】［多孔質半導体上の半導体層の形成法］多
孔質半導体上への半導体層の形成法としては、多孔質半
導体基体上にエピタキシャル成長させる方法と、単結晶
半導体基体の上部表面層を除いて、上述した方法により
多孔質化させる方法と、が代表例として挙げられる。
【００７６】例えば多孔質Ｓｉ層には、透過電子顕微鏡
による観察によれば、平均約６００オングストローム程
度の径の孔が形成されており、その密度は単結晶Ｓｉに
比べると、半分以下になるにもかかわらず、単結晶性は
維持されており、多孔質層の上部へ単結晶Ｓｉ層をエピ
タキシャル成長させることが可能となっている。
【００７７】ただし、高温処理を行うと多孔質Ｓｉが変
質する場合があり、増速エッチングの特性等が変化し、
特に１０００℃以上では、内部の孔の再配列が起こり、
増速エッチングの特性が損なわれる。このため、多孔質
シリコン層上へのＳｉ層の非多孔質シリコンエピタキシ
ャル成長には、分子線エピタキシャル成長、プラズマＣ
ＶＤ、光ＣＶＤ法、バイアス・スパッター法、液相成長
法等の低温成長が好適とされる。
【００７８】［島状領域の形成法］本発明においては、
転写前又は転写後に半導体層を島状領域に分離する工程
が含まれる。
【００７９】このような分離は化学エッチングや機械的
研削により行えるが、より好ましくはウエットエッチン
グや反応性イオンエッチング等のドライエッチングが用
いられる。とりわけ半導体層をエッチングして溝を形成
するのは、半導体層を複数に分離して島状領域を形成す
るとともに、後工程で多孔質層をエッチングする時に、
エッチング液を該溝から導いて多孔質層をエッチングす
るためである。このように溝からエッチングすることに
よりエッチング速度を大幅に早めることができる。な
お、溝を形成するエッチングは半導体層だけでなく多孔
質層も行うことが望ましい。溝の大きさが大きくなると
ともに、多孔質層の露出面積が大きくなり更にエッチン
グ速度が早くなるからである。
【００８０】少なくとも溝（所望形状に半導体層をエッ
チングすることで溝が形成される）からエッチング液が
侵入するために、多孔質層の側面だけでなく溝からもエ
ッチングが進行し、溝がない場合に比べエッチング速度
を著しく向上させることができる。なお、溝を形成する
エッチングを半導体層だけでなく多孔質層についても行
えば、溝の大きさが大きくなるとともに、多孔質層の露
出面積が大きくなるため更にエッチング速度が早くな
る。
【００８１】こうして形成された溝即ち島状領域間には
絶縁体等を充てんして素子分離領域とすることが望まし
い。
【００８２】上述したエッチング速度を重要な問題とし
ない場合にはこのような素子分離領域は半導体層の転写
前に行ってもかまわない。
【００８３】［第１の基体］多孔質半導体領域とその上
の半導体層とを有する第１の基体は、多孔質半導体基板
上に半導体層を形成したもの、非多孔質である半導体基
板の一部を多孔質化して残りの部分を半導体層とするも
の、一部が多孔質化された基板上に更に半導体層を形成
したもの、等が挙げられる。又、貼合わせの際には半導
体層表面に酸化膜又は窒化膜等の絶縁膜を形成してもよ
い。
【００８４】［第２の基体］半導体層が転写される第２
の基体としては、後述するように石英、ガラス等の絶縁
性透光性基板や半導体基板表面に酸化膜や窒化膜の設け
られたものが挙げられる。後者の場合には、第２の基体
自体にトランジスタ等の半導体素子が既に形成されてい
てもよい。
【００８５】上述した、貼合わせ工程、多孔質半導体を
除去する転写工程を経て得られた島状半導体領域には、
Ｙａｍａｄａ等に付与された「Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ Ｄｅｖｉｃｅａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｄｅｖｉｃｅ ｈａｖｉｎｇｓａｉｄ ｄ
ｅｖｉｃｅ ｐｒｏｕｉｄｅｄ ｔｈｅｒｅｉｎ」とい
うタイトルのＵ．Ｓ．Ｐａｔｅｎｔ Ｎｏ．５，０４
０，０４１号明細書に開示されているような周知のプロ
セスを利用して、ＭＯＳトランジスタやダイオードを形
成する。
【００８６】こうして得られた半導体素子を有する半導
体物品は電子デバイスとして高性能なものとなるのであ
る。
【００８７】（実施態様例１）図１１（ａ）に示すよう
に、先ず、Ｓｉ単結晶基板１１を用意して、その表面を
多孔質化し多孔質層１２を形成する。
【００８８】次いで図１１（ｂ）に示すように、エピタ
キシャル成長を多孔質化した基板表面に行い、非多孔質
シリコン単結晶層１３を形成する。
【００８９】次に図１１（ｃ）に示すように、通常の半
導体プロセスによりレジスト１４等で非多孔質シリコン
表面をパターニングした後に非多孔質シリコン層１３、
多孔質シリコン層１２及び第１のシリコン基板１１まで
エッチングし溝を形成する。
【００９０】このエッチング工程は、通常の半導体プロ
セスで用いられているＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ）等のドライプロセスでも、弗酸と
硝酸の水溶液等によるウエットプロセスによるエッチン
グでも構わない。
【００９１】次に図１１（ｄ）に示すように、もう一つ
のＳｉ基板（第２のシリコン基板）１５を用意して、そ
の表面に絶縁物１６を形成した後、エッチング溝の形成
された、非多孔質シリコン単結晶層１３表面に該絶縁物
１６を表面に持つＳｉ基板１５を貼りつける。
【００９２】絶縁物１６としては通常の半導体プロセス
で用いられているＳｉＯ2 やＳｉＮ等が考えられるが、
特に限定されるものではない。
【００９３】この後に図１１（ｅ）に示すように、Ｓｉ
基板１１側から、研削工程によりＳｉ基板１１を前述の
エッチング溝が露出するまで除去する。
【００９４】ついでエッチング溝を通して多孔質Ｓｉ層
１２を全部、弗酸（もしくはバッファード弗酸…以下Ｂ
ＨＦと略）、もしくは弗酸（もしくはＢＨＦ）に過酸化
水素水を加えたもの、もしくは弗酸（もしくはＢＨＦ）
にアルコールを加えたもの、もしくは弗酸（もしくはＢ
ＨＦ）に過酸化水素水及びアルコールを加えた混合液
を、選択エッチング液として、アルコールの存在する場
合は撹はんすることなく、アルコールの存在しない場合
は撹はんしながら浸潤することによって、多孔質Ｓｉ１
２のみを無電解湿式化学エッチングし、第１のＳｉ基板
１１をリフトオフして絶縁物１６上に非多孔質シリコン
単結晶層１３を残存させ形成する（図１１（ｆ））。
【００９５】図１１（ｇ）は本発明で得られた半導体基
板が示される。すなわち、絶縁物基板１５＋１６上に、
結晶性がシリコンウエハーと同等な単結晶Ｓｉ層１３が
平坦に、しかも均一に形成される。こうして得られた半
導体基板は、絶縁分離された電子素子作製という点から
見ても好適に使用することができる。
【００９６】また、図１２、図１３はこのような本発明
の方法により形成された半導体基板の斜視図であり、そ
れぞれ異なる溝形状により、絶縁分離された結晶島が複
数形成されている。
【００９７】本発明における溝の形状はこれら図１２，
１３に示すものに限定されることはなく、複数の結晶島
に分離できるものであればよい。具体的には丸形、だ円
形の結晶島や、三角形や五角形等多角形の結晶島となる
ように溝を形成すればよい。
【００９８】（実施態様例２）以下、本発明の実施態様
例２について図を参照しながら説明する。
【００９９】図１４（ａ）に示すように、先ず、Ｓｉ単
結晶基板１１を用意して、その表面を多孔質化し多孔質
シリコン層１２を形成する。
【０１００】Ｓｉ基板は、ＨＦ溶液を用いた陽極化成法
によって、多孔質化させる。
【０１０１】ついで図１４（ｂ）に示すように種々の成
長法により、多孔質化した基板表面に非多孔質シリコン
単結晶層１３を形成する。
【０１０２】次に図１４（ｃ）に示すように、通常の半
導体プロセスによりレジスト１４等で非多孔質シリコン
表面をパターニングした後に、非多孔質シリコン層、多
孔質シリコン層及びシリコン基板をエッチングし、溝を
形成する。このエッチング工程は通常の半導体プロセス
で用いられているＲＩＥ（Ｒｅａｃｔｉｖｅ ＩｏｎＥ
ｔｃｈｉｎｇ）等のドライプロセスでも、弗酸と硝酸の
水溶液等によるウエットプロセスによるエッチングでも
構わないもので、特に限定されるものではない。
【０１０３】次に図１４（ｄ）に示すように、ガラスに
代表される光透過性基板１５を用意して、多孔質Ｓｉ基
板上の非多孔質シリコン単結晶層表面に該光透過性基板
１５を貼りつける。
【０１０４】この後に、図１４（ｅ）に示すように、研
削工程によりシリコン基板を該エッチング溝が露出する
まで除去する。
【０１０５】ついで、エッチング溝を通して、弗酸（も
しくはＢＨＦ）、もしくは弗酸（もしくはＢＨＦ）と過
酸化水素水やアルコールとの混合液を、選択エッチング
液として、アルコールの存在する場合は撹はんすること
なく、アルコールの存在しない場合は撹はんしながら、
浸潤することによって、多孔質Ｓｉ層１２のみを無電解
湿式化学エッチングしてシリコン基板１１をリフトオフ
し、光透過性基板１５上に単結晶シリコン層１３を残存
させ形成する（図１４（ｆ））。
【０１０６】図１４（ｇ）には本発明で得られた半導体
基板が示される。すなわち、光透過性基板１５上に結晶
性がシリコンウエハーと同等な単結晶Ｓｉ層１３が平坦
に、しかも均一に形成される。
【０１０７】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
【０１０８】また、図１５、図１６はこのような本発明
の方法により作製された半導体基板の斜視図を示すもの
である。
【０１０９】（実施態様例３）図１７（ａ）〜（ｄ）は
半導体物品の製造方法の実施態様例３の工程を説明する
ための模式図である。
【０１１０】まず図１７（ａ）に示す様に、厚さ５００
μｍのＰ型シリコン基板２５を例えばＨＦ：Ｈ2 Ｏ：Ｃ
2 Ｈ5 ＯＨ＝１：１：１溶液中で電流密度３０ｍＡ／ｃ
ｍ2にて１０分間、陽極化成を行い、厚さ２０μｍの多
孔質シリコン層２６を形成する。
【０１１１】さらにＳｉＨ4 をソースガスとし、Ｈ2 雰
囲気中で成長温度を８５０℃とし１×１０-2Ｔｏｒｒの
圧力で３０分間成長を行い、エピタキシャル層２２を形
成する。
【０１１２】次に図１７（ｂ）に示す様に、ＲＩＥによ
り素子形成領域上に残したレジスト２７ａ〜２７ｃをマ
スクにして、エピタキシャル層２２と多孔質シリコン層
２６の一部とを除去すると、エピタキシャル層２２はエ
ピタキシャル層２２ａ〜２２ｃとなる。
【０１１３】次に図１７（ｃ）に示す様に、レジスト２
７ａ〜２７ｃを除去した後、石英基板２３とエピタキシ
ャル層２２ａ〜２２ｃとを重ね合せ、窒素雰囲気中で６
００℃、１時間熱処理し、石英基板２３とエピタキシャ
ル層２２ａ〜２２ｃとを貼合わせる。
【０１１４】次に図１７（ｄ）に示す様に、該貼り合せ
たＰ型シリコン基板２５上の多孔質シリコン層２６をバ
ッファード・フッ酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）で選択的にエッチング除
去すると、Ｐ型シリコン基板２５が分離し、石英基板２
３上にエピタキシャル層２２ａ〜２２ｃが形成される。
【０１１５】（実施態様例４）図１８（ａ）〜（ｄ）は
本発明の半導体物品の製造方法の実施態様例４の工程を
説明するための模式図である。なお、図１７の構成部材
と同一構成部材については同一符号を付する。
【０１１６】まず図１８（ａ）に示す様に、Ｐ型シリコ
ン基板２５上に多孔質シリコン層２６とエピタキシャル
層２２を形成する。
【０１１７】次に図１８（ｂ）に示す様に、エピタキシ
ャル層２２上に厚さ５０００Åのシリコン酸化膜２４を
形成し、ＲＩＥを用いて素子形成領域上に残したレジス
ト２７ａ〜２７ｃをマスクにして、シリコン酸化膜２４
とエピタキシャル層２２と多孔質シリコン層２６の一部
とを除去すると、エピタキシャル層２２はエピタキシャ
ル層２２ａ〜２２ｃとなる。
【０１１８】次に図２２（ｃ）に示す様に、レジスト２
７ａ〜２７ｃを除去した後、表面に３０００Åのシリコ
ン酸化膜２８を形成したもう一方のシリコン基板２９に
シリコン酸化膜２４を重ね合せ、窒素雰囲気中で８００
℃、１時間の熱処理を行い、シリコン基板２９上のシリ
コン酸化膜２８とＰ型シリコン基板２５上のシリコン酸
化膜２４とを貼合わせる。
【０１１９】次に図１８（ｄ）に示す様に、多孔質シリ
コン層２６を選択的にエッチング除去すると、Ｐ型シリ
コン基板２５が分離し、シリコン基板２９上のシリコン
酸化膜２８，２４上にエピタキシャル層２２ａ〜２２ｃ
が形成される。
【０１２０】以上説明したように、実施態様例３及び４
の半導体物品の製造方法によれば、半導体基板の表面の
みを多孔質化することで、多孔質化領域を形成する時間
を短縮させることができ、また、多孔質化されない部分
の半導体基板は、多孔質層をエッチングする工程におい
ても多孔質層に比べてエッチング速度が十分遅いために
ほとんどエッチングされず、繰り返し利用することがで
きる。従って、多孔質化に要する時間は大幅に短縮さ
れ、また半導体基板は繰り返し用いることができるので
材料コストを低減することができる。
【０１２１】なお、上述した半導体物品の製造方法にお
いては、多孔質層のエッチングが、多孔質層の側面だけ
でなく、少なくともエピタキシャル層に設けられた溝
（所望形状にエピタキシャル層をエッチングすることで
溝が形成される）からもなされるため、溝がない場合に
比べエッチング速度を著しく向上させることができる。
【０１２２】（実施態様例５）以下、半導体材料として
シリコンを例に挙げ、本発明の実施態様例５を具体的に
説明するが、本発明における半導体材料はシリコンのみ
に何等限定されるものではない。
【０１２３】図１９は、本実施例による半導体物品を製
造する為の工程を示す模式図である。
【０１２４】先ず、Ｎ型Ｓｉ単結晶基板３２の表面にボ
ロン等をイオン注入してＰ型単結晶層３１を形成し、Ｐ
型Ｓｉ単結晶基板３１を、ＨＦ溶液を用いた陽極化成法
によって、多孔質Ｓｉ基板３１に変質させる。この多孔
質Ｓｉ層３１は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3
に比べて、その密度をＨＦ溶液濃度を５０〜２０％に変
化させることで、密度１．１〜０．６ｇ／ｃｍ3 の範囲
に変化させることができる（図１９（ａ））。
【０１２５】つづいて、図１９（ｂ）に示されるよう
に、多孔質Ｓｉ層３１上に結晶性の優れた非多孔質半導
体単結晶層３３をエピタキシャル成長させる。
【０１２６】次に、例えばシリコン酸化膜等の絶縁膜３
４を形成し、所望のパターンにパターニングし、表面を
凹凸状とする（図１９（ｃ））。
【０１２７】次に、図１９（ｄ）に示すように、絶縁層
３４をマスク材として、再度多孔質化処理を行い、凹部
の非多孔質半導体単結晶層３３を多孔質層３３’に変成
する。
【０１２８】次に、図１９（ｅ）に示すように、第２の
基体として、もう一つのＳｉ基板３５を用意して、前記
工程で作製した第１の基体の絶縁層３４表面に貼合わせ
る。本実施例では、図に示すように、第１の基体と第２
の基体とは凹凸面で貼り合わされるため接触面積が小さ
く、従来のように全面的に平坦な面で貼り合わされる場
合に比べて、密着性が良く、接触面での隙間（ｖｏｉ
ｄ）が発生しにくくなる。
【０１２９】この後、適当な加熱処理を行うことによ
り、より強固な接合とすることができる。
【０１３０】この後に、図１９（ｆ）に示すように、多
孔質Ｓｉ基板３１を全部エッチングして除去し、絶縁層
３４上に薄膜化した単結晶シリコン層３３を残存させ形
成する。
【０１３１】こうして、絶縁層３４を介した基板３５上
に結晶性がシリコンウエハと同等な単結晶Ｓｉ層３３
が、平坦に、しかも均一に薄層化されて、ウエハ全域の
所望の部分のみに形成される。
【０１３２】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
【０１３３】（実施態様例６）図２０を参照して本発明
の実施態様例６について説明する。
【０１３４】単結晶シリコン基板１００を陽極化成して
多孔質シリコン１０１を形成する。このとき多孔質化す
る領域は、基板の片側表面層のみでも基板全体でもかま
わない。片側表面層のみを多孔質化する場合には、その
領域は１０〜１００μｍの厚みでよい（工程（ａ））。
【０１３５】１０１’は基板の片側表面層１０１のみを
多孔質化したもの、１０１''は基板全体を多孔質化した
ものを示している。
【０１３６】以上のようにして形成した多孔質シリコン
基板、もしくは多孔質層１０１上に、非多孔質の単結晶
シリコン層１０２をエピタキシャル成長する（工程
（ａ））。エピタキシャル成長は一般的な熱ＣＶＤ、減
圧ＣＶＤ、プラズマＣＶＤ、分子線エピタキシー、スパ
ッタ法等で行われる。成長する膜厚はＳＯＩ層の設計値
と同じくすれば良いが、好ましくは２μｍ以下の膜厚が
良い。これは２μｍを超える膜厚の単結晶シリコン膜が
ＳｉＯ2 を主成分とする透明絶縁性基板と密着している
場合、これを熱処理すると両材料の熱膨張係数の違いか
ら貼合わせ界面に大きな応力が発生し、シリコン膜の破
壊、基板の反り、または界面での剥離等が起こってしま
うからである。膜厚が２μｍ以下であれば応力は比較的
小さくてすむので、膜の破壊、剥離、反り等はより起こ
りにくい。
【０１３７】上記成長したエピタキシャル面を支持基板
であるＳｉＯ2 を主成分とする透明絶縁性基板１１０と
貼合わせ、次の研磨及びエッチング工程に耐える程度の
界面結合力を持たせるために、第１の熱処理を行う。こ
こで透明絶縁性基板１１０は溶融石英、合成石英、高融
点（結晶化）ガラス等の中から選ばれる。熱処理の温度
はシリコン基板と絶縁性基板の厚みに大きく依存する
が、６００℃以下で行うのが好ましい。例えば絶縁性基
板に厚みが５００〜６００μｍの石英ガラスを用い、シ
リコン基板側も同じ厚みのものを貼合わせた場合、約２
００〜２５０℃の熱処理で両基板は剥離する。シリコン
基板側だけを３００μｍ厚に薄くすると、約４００〜４
５０℃程度まで耐えることができる。更にシリコン基板
を薄くすることで熱処理の限界温度を上げることは可能
だが、実際には４００〜５００℃程度の熱処理によって
次の研磨及びエッチング工程に十分耐えるだけの結合力
が得られるので、これ以上の温度での熱処理はあまり意
味を持たなくなる。また第１の熱処理によって得ようと
する結合力は、主に研磨のせん断応力に耐えることを目
的としているので、仮に単結晶シリコン膜を残す際に研
磨を行わずにエッチングのみで対処するならば、第１の
熱処理は行わなくても良い。即ち室温で両基板を密着さ
せたときに生ずる、界面の分子間結合力のみでもエッチ
ング処理に耐えることは可能である。
【０１３８】次の工程（ｄ）ではエピタキシャル成長層
１０２を残して多孔質部分１０１他を選択的に除去す
る。このとき除去される部分が全体にわたって多孔質で
ある場合には、貼合わせた基板ごとフッ酸系溶液中に浸
しておけば、多孔質部分１０１は全て選択的にエッチン
グされる。エッチングされる部分に単結晶シリコン基板
１００のままの領域を含む場合には、シリコン基板１０
０の領域のみを研磨して除去するのが好ましい。そして
多孔質部分１０１が露出した時点で研磨を終了し、後は
フッ酸系溶液中で選択エッチングを行える。
【０１３９】いづれの場合にせよ多孔質でない単結晶の
エピタキシャル成長部分１０２は殆どフッ酸と反応しな
いので薄膜として残る。また当然のことながら支持基板
１１０は、ＳｉＯ2 を主成分とするためにフッ酸系溶液
に反応し易いので、予め貼合わせ面と反対側の面にＣＶ
Ｄ等でシリコン窒化膜や他のフッ酸と反応しにくい物質
を堆積しておくと良い。またはエッチング液に基板を浸
す前に多孔質部分１０１をある程度薄くしておけば、多
孔質の選択エッチングに要する時間が短くてすむので、
支持基板もあまり反応させることなしに済む。選択エッ
チングに用いるフッ酸系溶液というのは、フッ酸のほか
に過酸化水素水（Ｈ2 Ｏ2 ）やアルコール類を混合した
ものが用いられる。フッ酸と硝酸、もしくはこれに酢酸
を加えた混合溶液でも多孔質シリコンの選択エッチング
は可能だが、この場合残されるべき単結晶シリコン薄膜
も多少エッチングされるので、精密に時間等の制御をす
る必要がある。
【０１４０】最後に工程（ｅ）で透明絶縁性基板１１０
上のシリコン単結晶薄膜１０２を、通常のフォトリソグ
ラフィー及びエッチング工程により島状に分離する。分
離される島状領域の面積は、素子形成のプロセス温度等
にも左右されるが概ね最大で６００×６００μｍ2 程度
である。これ以上の面積にした場合、応力によりプロセ
ス中に薄膜が基板から剥離する可能性がある。島状領域
の面積は小さいほど応力の影響を受けないので好ましい
が、実際には素子の面積や形状に合わせて分離するのが
好ましい。
【０１４１】シリコン単結晶膜１０２が島状に分離され
た後に８００℃以上で第２の熱処理を行い、薄膜１０２
と基板１１０の界面の結合力を強力なものとする。な
お、第２の熱処理は素子形成プロセスにおける酸化工程
等がこの代替となってもかまわない。８００℃未満で
は、薄膜１０２と基板１１０との界面の結合力が十分で
はなく、プロセス中に剥離するおそれがある。なお、１
０００℃〜１１００℃がより好ましい。
【０１４２】（実施態様例７）本実施例では、２００μ
ｍ厚のｐ型（１００）単結晶Ｓｉ基板を５０％ＨＦ溶液
中で電流密度１００ｍＡ／ｃｍ2 で陽極化成処理するこ
とにより多孔質化速度約８．４μｍ／ｍｉｎで約２４分
間で基板全体を多孔質化する。
【０１４３】次に、多孔質Ｓｉ基板の表面上に、素子分
離に利用される絶縁膜として、プラズマＣＶＤ法で１μ
ｍ厚のＳｉＮ膜を形成する。そして、絶縁分離領域に対
応する領域以外の絶縁膜を除去する（即ち半導体素子を
形成する領域に対応する領域の絶縁膜を除去する）。こ
れにより、図２１に示される様に、多孔質Ｓｉ基板４１
上の絶縁分離のための領域に対応する領域にのみ絶縁層
４２をパターニング形成した構造が得られる。
【０１４４】次に、図２２に示される様に、絶縁層４２
の存在しない多孔質Ｓｉ基板４１の表面に選択的にエピ
タキシャル成長により単結晶Ｓｉ層４５を絶縁層４２と
ほぼ同一の厚さに形成する。エピタキシャル成長には減
圧ＣＶＤ法を用い、成長条件の代表例は次のとおりであ
る。
【０１４５】 ガス：ＳｉＨ2 Ｃｌ2 １０００ＳＣＣＭ ＨＣｌ １５０ＳＣＣＭ Ｈ2 ２３０ＳＬＭ 温度：１０００℃ 圧力：８０Ｔｏｒｒ 時間：２．５ｍｉｎ。
【０１４６】次に、単結晶Ｓｉ層のＮＰＮトランジスタ
を形成すべき領域（図２２における左側の領域）の上部
に、図２２に示される様に、ｎ型不純物Ａｓを導入しｎ
型領域４６を形成する。
【０１４７】更に、単結晶Ｓｉ層４５（ｎ型領域４６を
含む）の表面を酸化させて５００Å厚の酸化Ｓｉ層４１
７を形成した後、ＣＶＤ法によりＢＰＳＧ膜４１８を２
０００Å厚に堆積させ９００℃でリフローさせる。こう
すれば上記エピタキシャル成長の際に生じたファセット
による微細な凹凸を覆って、図２３に示される様に、良
好に平坦化された上面が得られる。
【０１４８】次に、図２４に示される様に、表面に５０
００Å厚の酸化Ｓｉ層４３を形成したＳｉ基板４４の該
酸化Ｓｉ層４３と上記ＢＰＳＧ膜４１８とを接合する。
この接合は、例えば接合面を洗浄し、次いで該接合面ど
うしを適合させ、熱処理することにより行われる。熱処
理は酸素、窒素、水素、希ガス等の雰囲気中で、６００
℃以上の温度で行う。一般的に、熱処理温度が高ければ
高いほど、界面の結合力が強まる。本実施例に最適な条
件は、酸素雰囲気中で１０００℃で３０分間熱処理する
ことであり、これによって強固な接合が得られる。
【０１４９】その後、多孔質Ｓｉ基板４１を除去するた
め、非多孔質Ｓｉと多孔質Ｓｉとのエッチングの選択比
の高いエッチャントを用いて、エッチングを行う。好適
に用いられるエッチャントとしては、フッ硝酸酢酸溶液
が挙げられる。例えば、フッ硝酸酢酸溶液（１：３：
８）に対するエッチング速度は、非多孔質単結晶Ｓｉの
場合は１μｍ／ｍｉｎ弱程度であるが、多孔質単結晶Ｓ
ｉの場合はその約１００倍に増速される。このエッチャ
ントでのエッチングにより２００μｍ厚の多孔質Ｓｉ基
板４１は約２分間で除去されることになり、かくして図
２５に示す様にＳｉ基板４４上に酸化Ｓｉ層４３、ＢＰ
ＳＧ膜４１８及び酸化Ｓｉ層４１７からなる絶縁層を介
して平坦な表面（上面）をもつ１μｍ厚の単結晶Ｓｉ層
４５が形成され該単結晶Ｓｉ層が絶縁層４２で絶縁分離
された構造の半導体基材が得られる。
【０１５０】次に、単結晶Ｓｉ層のｎＭＯＳトランジス
タを形成すべき領域（図２５における中央の領域）に、
図２５に示される様に、ｐ型不純物Ｂを導入しｐウェル
４１０を形成する。
【０１５１】次に、図２６に示される様に、単結晶Ｓｉ
層のＮＰＮトランジスタを形成すべき領域（図２５にお
ける右側の領域）において、不純物導入によりコレクタ
領域４７、ベース領域４８及びエミッタ領域４９を形成
し、ＮＰＮトランジスタを形成する。
【０１５２】また、図２６に示される様に、熱酸化によ
り単結晶Ｓｉ層の表面に酸化Ｓｉ層を形成し、その上に
ポリシリコンでゲート４１１を形成する。そして、単結
晶Ｓｉ層のｎＭＯＳトランジスタを形成すべき領域（図
２５における中央の領域）に、ｎ型不純物Ａｓを導入し
ソース領域・ドレイン領域４１２を形成する。同様に、
図２６に示される様に、単結晶Ｓｉ層のｐＭＯＳトラン
ジスタを形成すべき領域（図２５における左側の領域）
に、ｐ型不純物Ｂを導入しソース領域・ドレイン領域４
１３を形成する。こうして、中央の領域にｎＭＯＳトラ
ンジスタを形成し、左側の領域にｐＭＯＳトランジスタ
を形成する。
【０１５３】次に、Ａｌ−Ｓｉ等で電極配線４１４を形
成し、更にＳｉＮ保護膜４１５を堆積させ、ボンディン
グ用パッドのための開口４１６形成する。
【０１５４】以上により、３つのトランジスタを絶縁分
離して形成した平坦度の極めて良好な半導体装置が得ら
れる。
【０１５５】以上詳述したように、本実施態様例によれ
ば、非多孔質単結晶半導体層の表面またはその上に形成
した絶縁層の表面に対し絶縁性表面を有する基体の該絶
縁性表面を接合する前に前記非多孔質単結晶半導体層を
絶縁分離しておくので、基体に接合した後に多孔質半導
体をエッチング除去して極めて平坦性の良好な絶縁分離
された複数の半導体領域を有する半導体基材が得られ
る。従って、ＬＯＣＯＳ分離法の様な表面凹凸を発生さ
せることなく、またトレンチ分離法の様に工程を複雑化
させることなく安価に半導体基材及び半導体装置を作製
することができる。
【０１５６】また、本実施態様例によれば、多孔質半導
体をエッチング除去して非多孔質単結晶半導体層を基体
上に残留させるので、生産性、制御性、均一性及び経済
性に優れた高性能の半導体基材及び半導体装置が得られ
る。
【０１５７】（実施例１）前述した実施態様例１に従っ
て、２００ミクロンの厚みを持ったＰ型（１００）単結
晶Ｓｉ基板Ａ（第１のシリコン基板）をＨＦ溶液中にお
いて陽極化成を行った。
【０１５８】陽極化成条件は以下のとおりであった。
【０１５９】 印加電圧 ： ２．６（Ｖ） 電流密度 ： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝
１：１：１ 時間 ： ６０（秒） 多孔質Ｓｉの厚み： ２（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 次に、該Ｐ型（１００）多孔質Ｓｉ表面上にバイアス
スパッター法（以下ＢＳ法と略）により、Ｓｉエピタキ
シャル層を０．０５ミクロン成長させた。堆積条件は、
以下のとおりである。
【０１６０】 表面クリーニング条件 温度 ： ３８０℃ 雰囲気 ： Ａｒ 圧力 ： １５ｍＴｏｒｒ 基板電位 ： ５Ｖ ターゲット電位： −５Ｖ 高周波電力 ： ５Ｗ ＲＦ周波数 ： １００ＭＨｚ 堆積条件 ＲＦ周波数 ： １００ＭＨｚ 高周波電力 ： １００Ｗ 温度 ： ３８０℃ Ａｒガス圧力 ： １５ｍＴｏｒｒ 成長時間 ： ４ｍｉｎ 膜厚 ： ０．０５μｍ ターゲット直流電位： −１５０Ｖ 基板直流電位 ： ＋１０Ｖ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより６
ｍｍ角、幅１００μｍのスクライブラインにパターニン
グし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水溶液
により非多孔質シリコン層、多孔質シリコン層、及びシ
リコン基板を約２５μｍエッチングし溝を形成した。
【０１６１】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂ（第２のシ
リコン基板）を重ねあわせ、酸素雰囲気中で６００℃，
０．５時間加熱することにより、両者のＳｉ基板は、強
固に接合された。
【０１６２】ついで、Ｓｉ基板Ａの裏面から研削工程に
よりＳｉ基板Ａを約１８０μｍ除去し、スクライブライ
ンであるエッチング溝を露出させた。
【０１６３】その後、該張り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹はんすることなく浸潤させ、エッチング
溝を通して多孔質Ｓｉ層を選択エッチングさせ、Ｓｉ基
板Ａをリフトオフさせる。
【０１６４】１７時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に６ｍｍ角の島状に、エッチングされ
ずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去され
た。
【０１６５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は極めて低く１７時間後でも１００
０オングストローム以下であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質シリ
コン単結晶層におけるサイドエッチング量は実用上無視
できる。
【０１６６】結果として、図２に示す様に、ＳｉＯ2 １
６上に０．０５μｍの厚みを持った非多孔質シリコン単
結晶層１３が形成できた。
【０１６７】透過電子顕微鏡による断面観察の結果、Ｂ
Ｓ法による非多孔質シリコン層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されている、およ
そ０．０５μｍ厚ＳＯＩ構造が形成されていることが確
認された。
【０１６８】（実施例２）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０１６９】陽極化成条件は実施例１と同様とした。
【０１７０】次に、該Ｐ型（１００）多孔質Ｓｉ基板上
にＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法により、非多孔質シリコ
ン単結晶エピタキシャル層を０．１ミクロン成長させ
た。堆積条件は、以下のとおりである。
【０１７１】 温度 ： ７００℃ 圧力 ： １×１０-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
幅１００μｍのスクライブラインを１ｍｍ間隔でパター
ニングし、その後４９％弗酸：濃硝酸：酢酸＝１：３：
８の水溶液により非多孔質シリコン層、多孔質シリコン
層、及びシリコン基板を約２５μｍエッチングし溝を形
成した。
【０１７２】次に、レジストを剥離し、通常の基板洗浄
を行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂを重ねあわ
せ、酸素雰囲気中で７００℃，０．５時間加熱すること
により、両者のＳｉ基板は、強固に接合された。
【０１７３】ついで、Ｓｉ基板Ａの裏面から研削工程に
よりＳｉ基板Ａを約１８０μｍ除去し、スクライブライ
ンであるエッチング溝を露出させ、その後、該張り合わ
せた基板をバッファード弗酸（３６％フッ化アンモニウ
ムと４．５％弗酸との混合水溶液）とアルコールと３０
％過酸化水素水との混合液（１０：６：５０）で撹はん
することなく浸潤させ、エッチング溝を通して多孔質Ｓ
ｉ層を選択エッチングさせ、Ｓｉ基板Ａをリフトオフさ
せる。
【０１７４】１７時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に１ｍｍ幅のＳｉ領域としてエッチン
グされずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去
された。
【０１７５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、１７時間後でも１
０００オングストローム以下であり、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
シリコン単結晶層におけるサイドエッチング量は実用上
無視できる。
【０１７６】結果として、図３に示すように、ＳｉＯ2
１６上に０．１μｍの厚みを持った非多孔質シリコン単
結晶層１３が形成できた。
【０１７７】透過電子顕微鏡による断面観察の結果、Ｍ
ＢＥ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。
【０１７８】（実施例３）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０１７９】陽極化成条件は実施例１と同様とした。
【０１８０】次に、該Ｐ型（１００）多孔質Ｓｉ基板上
にプラズマＣＶＤ法により、Ｓｉエピタキシャル層を
０．１ミクロン成長させた。堆積条件は、以下のとおり
である。
【０１８１】 ガス ： ＳｉＨ4 高周波電力 ： １００Ｗ 温度 ： ８００℃ 圧力 ： １×１０-2Ｔｏｒｒ 成長速度 ： ２．５ｎｍ／ｓｅｃ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより６
ｍｍ角、幅１００μｍのスクライブラインにパターニン
グし、その後４９％弗酸：濃硝酸：酢酸＝１：３：８の
水溶液により非多孔質シリコン層、多孔質シリコン層、
及びシリコン基板を約２５μｍエッチングし、溝を形成
した。
【０１８２】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂを重ねあわ
せ、窒素雰囲気中で８００℃，０．５時間加熱すること
により、両者のＳｉ基板は、強固に接合された。
【０１８３】ついでＳｉ基板Ａの裏面から研削工程によ
りＳｉ基板Ａを約１８０μｍ除去し、スクライブライン
であるエッチング溝を露出させた。
【０１８４】その後、該張り合わせた基板を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で撹はんし
ながら浸潤し、エッチング溝を通して多孔質Ｓｉ層を選
択エッチングさせ、Ｓｉ基板Ａをリフトオフさせる。
【０１８５】１７時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に６ｍｍ角の島状に、エッチングされ
ずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去され
た。
【０１８６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、１７時間後でも１
０００オングストローム以下であり、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
シリコン単結晶層におけるサイドエッチング量は実用上
無視できる。
【０１８７】結果としてＳｉＯ2 上に０．１μｍの厚み
を持った非多孔質シリコン単結晶層が形成できた。
【０１８８】透過電子顕微鏡による断面観察の結果、プ
ラズマＣＶＤ法による非多孔質シリコン層には新たな結
晶欠陥は導入されておらず、良好な結晶性が維持されて
いる、およそ０．１μｍ厚ＳＯＩ構造が形成されている
ことが確認された。
【０１８９】（実施例４）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０１９０】陽極化成条件は実施例１と同様とした。
【０１９１】次に、該Ｐ型（１００）多孔質Ｓｉ基板上
に液相成長法により、非多孔質シリコン単結晶エピタキ
シャル層を５ミクロン低温成長させた。成長条件は、以
下のとおりである。
【０１９２】 溶媒 ： Ｓｎ 成長温度 ： ９００℃ 成長雰囲気 ： Ｈ2 成長時間 ： ５０分 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより６
ｍｍ角、幅１００μｍのスクライブラインにパターニン
グし、その後４９％弗酸：濃硝酸：酢酸＝１：３：８の
水溶液により非多孔質シリコン層、多孔質シリコン層、
及びシリコン基板を約２５μｍエッチングし溝を形成し
た。
【０１９３】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂを重ねあわ
せ、窒素雰囲気中で９００℃，０．５時間加熱すること
により、両者のＳｉ基板は、強固に接合された。
【０１９４】ついでＳｉ基板Ａの裏面から研削工程によ
りＳｉ基板Ａを約１９０μｍ除去し、スクライブライン
であるエッチング溝を露出させた。
【０１９５】その後、該張り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で撹はんすること
なく浸潤させ、エッチング溝を通して多孔質Ｓｉ層を選
択エッチングさせ、Ｓｉ基板Ａをリフトオフさせる。
【０１９６】２１時間後には、非多孔質シリコン単結晶
層のみが窒化膜上に６ｍｍ角の島状に、エッチングされ
ずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去され
た。
【０１９７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２１時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質シ
リコン単結晶層におけるサイドエッチング量は実用上無
視できる。結果としてＳｉＯ2 上に５μｍの厚みを持っ
た非多孔質シリコン単結晶層が形成できた。
【０１９８】透過電子顕微鏡による断面観察の結果、液
相成長法による非多孔質シリコン層には新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されている、
およそ５μｍ厚ＳＯＩ構造が形成されていることが確認
された。
【０１９９】（実施例５）２００ミクロンの厚みを持っ
たｎ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０２００】陽極化成条件は実施例１と同様とした。次
に、該Ｐ型（１００）多孔質Ｓｉ基板上に減圧ＣＶＤ法
により、Ｓｉエピタキシャル層を０．１ミクロン成長さ
せた。堆積条件は、以下のとおりである。
【０２０１】 ソースガス ： ＳｉＨ4 キャリヤーガス： Ｈ2 温度 ： ８５０℃ 圧力 ： １×１０-2Ｔｏｒｒ 成長速度 ： ３．３ｎｍ／ｓｅｃ 次に、レジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより６
ｍｍ角、幅１００μｍのスクライブラインにパターニン
グし、その後４９％弗酸：濃硝酸：酢酸＝１：３：８の
水溶液により非多孔質シリコン層、多孔質シリコン層、
及びシリコン基板を約２５μｍエッチングし溝を形成し
た。
【０２０２】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂを重ねあわ
せ、酸素雰囲気中で８００℃，０．５時間加熱すること
により、両者のＳｉ基板は、強固に接合された。
【０２０３】ついでＳｉ基板Ａの裏面から研削工程によ
りＳｉ基板Ａを約１８０μｍ除去し、スクライブライン
であるエッチング溝を露出させた。
【０２０４】その後、該張り合わせた基板を４９％弗酸
で撹はんしながら浸潤させ、エッチング溝を通して多孔
質Ｓｉ層を選択エッチングさせ、Ｓｉ基板Ａをリフトオ
フさせる。
【０２０５】２０時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に６ｍｍ角の島状に、エッチングされ
ずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去され
た。
【０２０６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２０時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質シ
リコン単結晶層におけるサイドエッチング量は実用上無
視できる。
【０２０７】結果としてＳｉＯ2 上に０．１μｍの厚み
を持った非多孔質シリコン単結晶層が形成できた。
【０２０８】透過電子顕微鏡による断面観察の結果、減
圧ＣＶＤ法による非多孔質シリコン層には新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されてい
る、およそ０．１μｍ厚ＳＯＩ構造が形成されているこ
とが確認された。
【０２０９】（実施例６）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０２１０】陽極化成条件は実施例１と同様とした。
【０２１１】次に、該Ｐ型（１００）多孔質Ｓｉ基板上
にＣＶＤ法により、Ｓｉエピタキシャル層を２μｍ成長
させた。堆積条件は、以下のとおりである。
【０２１２】 温度 ： ９００℃ Ｈ2 ： １５０ ｌ／ｍｉｎ ＳｉＨ2 Ｃｌ2 ： １ ｌ／ｍｉｎ 圧力 ： ８０Ｔｏｒｒ 成長時間 ： ５ｍｉｎ 膜厚 ： ２μｍ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより幅
１００μｍのスクライブラインを１ｍｍ間隔でパターニ
ングし、その後４９％弗酸：濃硝酸：酢酸＝１：３：８
の水溶液により非多孔質シリコン層、多孔質シリコン
層、及びシリコン基板を約２５μｍエッチングし溝を形
成した。
【０２１３】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂを重ね合わ
せ、酸素雰囲気中で６００℃，０．５時間加熱すること
により、両者のＳｉ基板は、強固に接合された。
【０２１４】ついで、Ｓｉ基板Ａの裏面から研削工程に
よりＳｉ基板Ａを約１８０μｍ除去し、スクライブライ
ンであるエッチング溝を露出させた。
【０２１５】その後、該張り合わせた基板をバッファー
ド弗酸（３６％フッ化アンモニウムと４．５％弗酸との
混合水溶液）とアルコールとの混合液（１０：１）で撹
はんすることなく浸潤させ、エッチング溝を通して多孔
質Ｓｉ層を選択エッチングさせ、Ｓｉ基板Ａをリフトオ
フさせる。
【０２１６】２３時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に１ｍｍ幅のＳｉ領域としてエッチン
グされずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去
された。
【０２１７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２３時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質シ
リコン単結晶層におけるサイドエッチング量は実用上無
視できる。結果としてＳｉＯ2 上に２μｍの厚みを持っ
た非多孔質シリコン単結晶層が形成できた。
【０２１８】透過電子顕微鏡による断面観察の結果、Ｃ
ＶＤ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。
【０２１９】（実施例７）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０２２０】陽極化成条件は実施例１と同様とした。
【０２２１】次に、該Ｐ型（１００）多孔質Ｓｉ基板上
にＣＶＤ法により、Ｓｉエピタキシャル層を２μｍ成長
させた。堆積条件は、以下のとおりである。
【０２２２】 温度 ： ９００℃ Ｈ2 ： １５０ ｌ／ｍｉｎ ＳｉＨ2 Ｃｌ2 ： １ ｌ／ｍｉｎ 圧力 ： ８０Ｔｏｒｒ 成長時間 ： ５ｍｉｎ 膜厚 ： ２μｍ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより幅
１００μｍのスクライブラインを１ｍｍ間隔でパターニ
ングし、その後４９％弗酸：濃硝酸：酢酸＝１：３：８
の水溶液により非多孔質シリコン層、多孔質シリコン
層、及びシリコン基板を約２５μｍエッチングし溝を形
成した。
【０２２３】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、５０００オングストロームの酸化層を形成したＳｉ
基板Ｂを重ねあわせ、酸素雰囲気中で６００℃，０．５
時間加熱することにより、両者のＳｉ基板は、強固に接
合された。
【０２２４】ついで、Ｓｉ基板Ａの裏面から研削工程に
よりＳｉ基板Ａを約１８０μｍ除去し、スクライブライ
ンであるエッチング溝を露出させた。
【０２２５】その後、該張り合わせた基板をバッファー
ド弗酸（３６％フッ化アンモニウムと４．５％弗酸との
混合水溶液）と３０％過酸化水素水との混合液（１：
５）で撹はんしながら浸潤させ、エッチング溝を通して
多孔質Ｓｉ層を選択エッチングさせ、Ｓｉ基板Ａをリフ
トオフさせる。
【０２２６】１６時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に１ｍｍ幅のＳｉ領域としてエッチン
グされずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去
された。非多孔質Ｓｉ単結晶の該エッチング液に対する
エッチング速度は、極めて低く１６時間後でも１０００
オングストローム以下であり、多孔質層のエッチング速
度との選択比は十の五乗以上にも達し、非多孔質シリコ
ン単結晶層におけるサイドエッチング量は実用上無視で
きる。
【０２２７】結果としてＳｉＯ2 上に２μｍの厚みを持
った非多孔質シリコン単結晶層が形成できた。
【０２２８】透過電子顕微鏡による断面観察の結果、Ｃ
ＶＤ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。
【０２２９】（実施例８）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板をＨＦ溶液中において
陽極化成を行った。
【０２３０】陽極化成条件は実施例１と同様とした。
【０２３１】次に、該Ｐ型（１００）多孔質Ｓｉ基板上
にＣＶＤ法により、Ｓｉエピタキシャル層を２μｍ成長
させた。堆積条件は、以下のとおりである。
【０２３２】 温度 ： ９００℃ Ｈ2 ： １５０ ｌ／ｍｉｎ ＳｉＨ2 Ｃｌ2 ： １ ｌ／ｍｉｎ 圧力 ： ８０Ｔｏｒｒ 成長時間 ： ５ｍｉｎ 膜厚 ： ２μｍ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより幅
１００μｍのスクライブラインを１ｍｍ間隔でパターニ
ングし、その後４９％弗酸：濃硝酸：酢酸＝１：３：８
の水溶液により非多孔質シリコン層、多孔質シリコン
層、及びシリコン基板を約２５μｍエッチングし溝を形
成した。
【０２３３】次に、レジストを剥離し通常の基板洗浄を
行った後、非多孔質シリコンエピタキシャル層の表面
に、１０００オングストロームの窒化膜と５０００オン
グストロームの酸化層を積層したＳｉ基板Ｂを重ねあわ
せ、酸素雰囲気中で６００℃，０．５時間加熱すること
により、両者のＳｉ基板は、強固に接合された。
【０２３４】ついでＳｉ基板Ａの裏面からバッファラッ
プ法による研磨工程によりＳｉ基板Ａを約１８０μｍ除
去し、スクライブラインであるエッチング溝を露出させ
た。
【０２３５】その後、該張り合わせた基板をバッファー
ド弗酸（３６％フッ化アンモニウムと４．５％弗酸との
混合水溶液）で撹はんしながら浸潤させ、エッチング溝
を通して多孔質Ｓｉ層を選択エッチングさせ、Ｓｉ基板
Ａをリフトオフさせる。
【０２３６】２２時間後には、非多孔質シリコン単結晶
層のみが酸化膜上に１ｍｍ幅のＳｉ領域としてエッチン
グされずに残り、多孔質ＳｉやＳｉ基板Ａは完全に除去
された。
【０２３７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は極めて低く、２２時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質シ
リコン単結晶層におけるサイドエッチング量は実用上無
視できる。
【０２３８】結果としてＳｉＯ2 上に２μｍの厚みを持
った非多孔質シリコン単結晶層が形成できた。
【０２３９】透過電子顕微鏡による断面観察の結果、Ｃ
ＶＤ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることが確認され
た。
【０２４０】以上、詳述した実施例１〜８によれば、絶
縁物基板上に結晶性が単結晶ウエハー並に優れたＳｉ結
晶層を得るうえで、生産性、均一性、制御性、経済性の
面において卓越した方法を提供することができる。
【０２４１】特に、溝を形成することにより、同一の絶
縁基板上に、絶縁分離した複数の結晶島を、結晶性が単
結晶ウエハー並に優れたＳｉ結晶層により形成すること
ができるため、絶縁分離された複数の電子素子を同一基
板上に形成する場合に、生産性、均一性、制御性、経済
性を向上できる。
【０２４２】更に、多孔質Ｓｉのエッチングにおいて、
半導体プロセス上悪影響をおよぼさない湿式化学エッチ
ング液を用いることができ、かつ、多孔質Ｓｉと非多孔
質Ｓｉとのエッチングの選択比が５桁以上もあり、制御
性、生産性に多大の進歩がある。
【０２４３】（実施例９）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行った。この時の電流密度は、３０
ｍＡ／ｃｍ2 でおよそ２μｍの多孔質層が６０秒でＰ型
Ｓｉ基板表面に形成された。
【０２４４】次に、該Ｐ型（１００）シリコン基板上多
孔質Ｓｉ層上に、バイアススパッター法により、非多孔
質単結晶シリコンエピタキシャル層を０．０５ミクロン
低温成長させた。堆積条件は、以下のとおりである。
【０２４５】 基板表面クリーニング ＲＦ周波数 ： １００ＭＨｚ 高周波電力 ： ５Ｗ 温度 ： ３８０℃ Ａｒガス圧力 ： １５×１０-3Ｔｏｒｒ クリーニング時間 ： ５分 ターゲット直流バイアス： −５Ｖ 基板直流バイアス ： ＋５Ｖ 成膜 ＲＦ周波数 ： １００ＭＨｚ 高周波電力 ： １００Ｗ 温度 ： ３８０℃ Ａｒガス圧力 ： １５×１０-3Ｔｏｒｒ 成長時間 ： ３分 成長膜厚 ： ０．０５μｍ ターゲット直流バイアス： −１５０Ｖ 基板直流バイアス ： ＋１０Ｖ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
６ｍｍ角、幅１００μｍのスクライブラインにパターニ
ングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水溶
液により非多孔質シリコン単結晶層、多孔質シリコン層
及びシリコン基板を約２５μｍエッチングし溝を形成し
た。
【０２４６】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した５００℃付近に軟化点のあるガラス基板を重ね
合わせ、酸素雰囲気中で４５０℃，０．５時間加熱する
ことにより、両者の基板は、強固に接合された。
【０２４７】次いでプラズマＣＶＤ法によって、エッチ
ング停止膜としてＳｉ3 Ｎ4 を０．１μｍ堆積して、貼
りあわせた２枚の基板を被覆した。
【０２４８】ついで、Ｓｉ基板Ａの裏面から研削工程に
よりＳｉ基板を約１８０μｍ除去し、スクライブライン
であるエッチング溝を露出させ、その後、該張り合わせ
た基板を４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）で撹はんすることなく浸
潤し、エッチング溝を通して多孔質Ｓｉ層を選択エッチ
ングさせ、Ｓｉ基板をリフトオフさせた。
【０２４９】１７時間後には、非多孔質シリコン単結晶
層だけが溶融石英基板上に６ｍｍ角の島状にエッチング
されずに残り、多孔質シリコン層やシリコン基板は完全
に除去された。
【０２５０】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く１７時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質単
結晶層におけるサイドエッチング量は実用上無視でき
た。
【０２５１】すなわちＳｉ3 Ｎ4 層を除去した後には、
図１５の斜視図に示すように、溶融石英ガラス基板１５
上に０．０５μｍの厚みを持った単結晶Ｓｉ層１３が形
成できた。
【０２５２】また、Ｓｉ3 Ｎ4 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ層のみ
を完全に除去しえる。
【０２５３】透過電子顕微鏡による断面観察の結果、Ｂ
Ｓ法によるＳｉ層には新たな結晶欠陥は導入されておら
ず、良好な結晶性が維持されているおよそ０．０５μｍ
厚ＳＯＩ構造が形成されていることが確認された。
【０２５４】（実施例１０）２００ミクロンの厚みを持
ったＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
０ｍＡ／ｃｍ2 で、Ｐ型Ｓｉ基板上に約５０００オング
ストロームの多孔質層を形成した。
【０２５５】ついで多孔質シリコン層上にＭＢＥ（分子
線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐ
ｉｔａｘｙ）法により、Ｓｉエピタキシャル層を０．１
ミクロン低温成長させた。堆積条件は、以下のとおりで
ある。
【０２５６】 温度 ： ７００℃ 圧力 ： １×１０-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
幅１００μｍのスクライブラインを１ｍｍ間隔でパター
ニングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水
溶液により非多孔質シリコン単結晶層、多孔質シリコン
層及びシリコン基板を約２５μｍエッチングし、溝を形
成した。
【０２５７】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、酸素雰囲気中で７００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０２５８】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼りあわせた２枚の基板を被
覆した。
【０２５９】ついでＳｉ基板の裏面から研削工程によ
り、Ｓｉ基板を約１８０μｍ除去しスクライブラインで
あるエッチング溝を露出させ、その後、該張り合わせた
基板ＢＨＦ（フッ化アンモニウム３６％と弗酸４．５％
との混合水溶液）４９％弗酸とアルコールと３０％過酸
化水素水との混合液（１０：６：５０）で撹はんするこ
となく浸潤し、エッチング溝を通して多孔質Ｓｉ層を選
択エッチングさせ、Ｓｉ基板Ａをリフトオフさせた。
【０２６０】９時間後には、非多孔質シリコン単結晶層
だけが溶融石英基板上に１ｍｍ幅にエッチングされずに
残り、多孔質シリコン層やシリコン基板は完全に除去さ
れた。
【０２６１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、９時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質単
結晶層におけるサイドエッチング量は実用上無視でき
た。
【０２６２】すなわちＳｉ3 Ｎ4 層を除去した後には、
図１６に示すような溶融石英ガラス基板上に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。
【０２６３】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０２６４】透過電子顕微鏡による断面観察の結果、Ｍ
ＢＥ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されているおよそ０．１μｍ
厚ＳＯＩ構造が形成されていることが確認された。
【０２６５】（実施例１１）２００ミクロンの厚みを持
ったＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
０ｍＡ／ｃｍ2 で、Ｐ型Ｓｉ基板上に約５０００オング
ストロームの多孔質層を形成した。
【０２６６】ついで該Ｐ型（１００）Ｓｉ基板上の多孔
質Ｓｉ層上にプラズマＣＶＤ法により、Ｓｉエピタキシ
ャル層を０．１μｍ低温成長させた。堆積条件は、以下
のとおりである。
【０２６７】 ガス ： ＳｉＨ4 高周波電力 ： １００Ｗ 温度 ： ８００℃ 圧力 ： １×１０-2Ｔｏｒｒ 成長速度 ： ２．５ｎｍ／ｓｅｃ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
幅１００μｍのスクライブラインを１ｍｍ間隔でパター
ニングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水
溶液により非多孔質シリコン単結晶層、多孔質シリコン
層及びシリコン基板を約２５μｍエッチングし、溝を形
成した。
【０２６８】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、窒素雰囲気中で８００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０２６９】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼りあわせた２枚の基板を被
覆した。
【０２７０】ついでＳｉ基板の裏面から研削工程により
Ｓｉ基板を約１８０μｍ除去し、スクライブラインであ
るエッチング溝を露出させ、その後、該張り合わせた基
板を４９％弗酸と３０％過酸化水素水との混合液（１：
５）で撹はんしながら浸潤し、エッチング溝を通して多
孔質Ｓｉ層を選択エッチングさせ、Ｓｉ基板をリフトオ
フさせた。
【０２７１】１６０分後には、非多孔質シリコン単結晶
層だけが溶融石英基板上に１ｍｍ幅にエッチングされず
に残り、多孔質シリコン層やシリコン基板は完全に除去
された。
【０２７２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く３時間後でも１００
０オングストローム以下であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質単結
晶層におけるサイドエッチング量は実用上無視できる。
【０２７３】すなわちＳｉ3 Ｎ4 層を除去した後には、
溶融石英ガラス基板上に０．１μｍの厚みを持った単結
晶Ｓｉ層が形成できた。
【０２７４】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０２７５】透過電子顕微鏡による断面観察の結果、プ
ラズマＣＶＤ法によるＳｉ層には新たな結晶欠陥は導入
されておらず、良好な結晶性が維持されているおよそ
０．１μｍ厚ＳＯＩ構造が形成されていることが確認さ
れた。
【０２７６】（実施例１２）２００ミクロンの厚みを持
ったＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、１
０ｍＡ／ｃｍ2 で、Ｓｉ基板上に約５０００オングスト
ロームの多孔質Ｓｉ層を形成した。
【０２７７】次に、該Ｐ型（１００）上多孔質Ｓｉ基板
上に液相成長法により、Ｓｉエピタキシャル層を０．５
ミクロン低温成長させた。成長条件は、以下のとおりで
ある。
【０２７８】 溶媒 ： Ｓｎ 成長温度 ： ９００℃ 成長雰囲気 ： Ｈ2 成長時間 ： ５分 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
６ｍｍ角、幅１００μｍのスクライブラインにパターニ
ングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水溶
液により非多孔質シリコン単結晶層、多孔質シリコン層
及びシリコン基板を約２５μｍエッチングし、溝を形成
した。
【０２７９】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、窒素雰囲気中で９００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０２８０】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼り合わせた２枚の基板を被
覆した。
【０２８１】ついでＳｉ基板の裏面から研削工程により
Ｓｉ基板を約１８０μｍ除去し、スクライブラインであ
るエッチング溝を露出させ、その後、該張り合わせた基
板を４９％弗酸とアルコールとの混合液（１０：１）で
撹はんすることなく浸潤し、エッチング溝を通して多孔
質Ｓｉ層を選択エッチングさせ、Ｓｉ基板をリフトオフ
した。
【０２８２】２１時間後には、非多孔質シリコン単結晶
層だけが溶融石英基板上に６ｍｍ角の島状にエッチング
されずに残り、多孔質シリコン層やシリコン基板は完全
に除去された。
【０２８３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２１時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質単
結晶層におけるサイドエッチング量は実用上無視でき
る。
【０２８４】すなわちＳｉ3 Ｎ4 層を除去した後には、
溶融石英ガラス基板上に５μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。
【０２８５】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０２８６】透過電子顕微鏡による断面観察の結果、液
相成長法によるＳｉ層には新たな結晶欠陥は導入されて
おらず、良好な結晶性が維持されているおよそ５μｍ厚
ＳＯＩ構造が形成されていることが確認された。
【０２８７】（実施例１３）２００ミクロンの厚みを持
ったｎ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、３
０ｍＡ／ｃｍ2 で、およそμｍの多孔質層が６０秒でＰ
型Ｓｉ基板表面に形成された。
【０２８８】次に、該ｎ型（１００）シリコン基板上の
多孔質Ｓｉ層上に減圧ＣＶＤ法により、Ｓｉエピタキシ
ャル層を０．５ミクロン低温成長させた。堆積条件は、
以下のとおりである。
【０２８９】 ソースガス ： ＳｉＨ4 ８００ＳＣＣＭ キャリヤーガス ： Ｈ2 １５０ ｌ／ｍｉｎ 温度 ： ８５０℃ 圧力 ： １×１０-2Ｔｏｒｒ 成長速度 ： ３．３ｎｍ／ｓｅｃ 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
６ｍｍ角、幅１００μｍのスクライブラインにパターニ
ングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水溶
液により非多孔質シリコン単結晶層、多孔質シリコン層
及びシリコン基板を約２５μｍエッチングし、溝を形成
した。
【０２９０】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、酸素雰囲気中で８００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０２９１】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼り合わせた２枚の基板を被
覆した。
【０２９２】ついでＳｉ基板の裏面からラッピング法に
よる研削工程によりＳｉ基板を約１８０μｍ除去しスク
ライブラインであるエッチング溝を露出させ、その後、
該張り合わせた基板を４９％弗酸で撹はんしながら浸潤
し、エッチング溝を通して多孔質Ｓｉ層を選択エッチン
グさせ、Ｓｉ基板をリフトオフさせる。
【０２９３】２０時間後には、非多孔質シリコン単結晶
層だけが溶融石英基板上に６ｍｍ角の島状にエッチング
されずに残り、多孔質シリコン層やシリコン基板は完全
に除去された。
【０２９４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２０時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質単
結晶層におけるサイドエッチング量は実用上無視でき
た。
【０２９５】すなわちＳｉ3 Ｎ4 層を除去した後には、
溶融石英ガラス基板上に０．１μｍの厚みを持った単結
晶Ｓｉ層が形成できた。
【０２９６】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０２９７】透過電子顕微鏡による断面観察の結果、減
圧ＣＶＤ法によるＳｉ層には新たな結晶欠陥は導入され
ておらず、良好な結晶性が維持されているおよそ０．１
μｍ厚ＳＯＩ構造が形成されていることが確認された。
【０２９８】（実施例１４）２００ミクロンの厚みを持
ったＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。このときの電流密度は、
３０ｍＡ／ｃｍ2 でおよそ２μｍの多孔質層が６０秒で
Ｐ型Ｓｉ基板表面に形成された。
【０２９９】次に、該Ｐ型（１００）シリコン基板上多
孔質Ｓｉ層上にＣＶＤ法により、非多孔質単結晶シリコ
ンエピタキシャル層を２ミクロン低温成長させた。堆積
条件は、以下のとおりである。
【０３００】 基板温度 ： ９００℃ キャリアガス ： Ｈ2 １５０ ｌ／ｍｉｎ ソースガス ： Ｓｉ2 Ｃｌ2 １ ｌ／ｍｉｎ 圧力 ： ８０Ｔｏｒｒ 時間 ： ５分 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
幅１００μｍのスクライブラインを１ｍｍ間隔でパター
ニングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水
溶液により非多孔質シリコン単結晶層、多孔質シリコン
層及びシリコン基板を約２５μｍエッチングし、溝を形
成した。
【０３０１】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、酸素雰囲気中で６００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０３０２】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼りあわせた２枚の基板を被
覆した。
【０３０３】ついでＳｉ基板の裏面から研削工程により
Ｓｉ基板を約１８０μｍ除去しスクライブラインである
エッチング溝を露出させ、その後、該張り合わせた基板
をＢＨＦ（フッ化アンモニウム３６％と弗酸４．５％と
の混合溶液）とアルコールの混合液（１０：１）で撹は
んすることなく浸潤し、エッチング溝を通して多孔質Ｓ
ｉ層を選択エッチングさせ、Ｓｉ基板をリフトオフし
た。
【０３０４】１２時間後には、非多孔質シリコン単結晶
層だけが溶融石英基板上に１ｍｍ幅にエッチングされず
に残り、多孔質シリコン層やシリコン基板は完全に除去
された。
【０３０５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く１２時間後でも１０
００オングストローム以下であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質単
結晶層におけるサイドエッチング量は実用上無視でき
る。
【０３０６】すなわちＳｉ3 Ｎ4 層を除去した後には、
溶融石英ガラス基板上に２μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。
【０３０７】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０３０８】透過電子顕微鏡による断面観察の結果、Ｃ
ＶＤ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されているおよそ２μｍ厚Ｓ
ＯＩ構造が形成されていることが確認された。
【０３０９】（実施例１５）２００ミクロンの厚みを持
ったＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。このときの電流密度は、
３０ｍＡ／ｃｍ2 でおよそ２μｍの多孔質層が６０秒で
Ｐ型Ｓｉ基板表面に形成された。
【０３１０】次に、該Ｐ型（１００）シリコン基板上の
多孔質Ｓｉ層上にＣＶＤ法により、非多孔質単結晶シリ
コンエピタキシャル層を２ミクロン低温成長させた。堆
積条件は、以下のとおりである。
【０３１１】 基板温度 ： ９００℃ キャリアガス ： Ｈ2 １５０ ｌ／ｍｉｎ ソースガス ： Ｓｉ2 Ｃｌ2 １ ｌ／ｍｉｎ 圧力 ： ８０Ｔｏｒｒ 時間 ： ５分 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
幅１００μｍのスクライブラインを１ｍｍ間隔でパタニ
ングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水溶
液により非多孔質シリコン単結晶層、多孔質シリコン層
及びシリコン基板を約２５μｍエッチングし溝を形成し
た。
【０３１２】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、酸素雰囲気中で６００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０３１３】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼りあわせた２枚の基板を被
覆した。
【０３１４】ついでＳｉ基板の裏面から研削工程により
Ｓｉ基板を約１８０μｍ除去しスクライブラインである
エッチング溝を露出させ、その後、該張り合わせた基板
をＢＨＦ（フッ化アンモニウム３６％と弗酸４．５％と
の混合溶液）と３０％過酸化水素水との混合液（１：
５）で撹はんしながら浸潤し、エッチング溝を通して多
孔質Ｓｉ層を選択エッチングさせ、Ｓｉ基板をリフトオ
フした。
【０３１５】８時間後には、非多孔質シリコン単結晶層
だけが溶融石英基板上に１ｍｍ幅にエッチングされずに
残り、多孔質シリコン層やシリコン基板は完全に除去さ
れた。
【０３１６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く８時間後でも１００
０オングストローム以下であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質単結
晶層におけるサイドエッチング量は実用上無視できた。
【０３１７】すなわちＳｉ3 Ｎ4 層を除去した後には、
溶融石英ガラス基板上に２μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。
【０３１８】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０３１９】透過電子顕微鏡による断面観察の結果、Ｃ
ＶＤ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されているおよそ２μｍ厚Ｓ
ＯＩ構造が形成されていることが確認された。
【０３２０】（実施例１６）２００ミクロンの厚みを持
ったＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液
中において陽極化成を行った。この時の電流密度は、３
０ｍＡ／ｃｍ2 で、およそ２μｍの多孔質層が６０秒で
Ｐ型Ｓｉ基板表面に形成された。
【０３２１】次に、該Ｐ型（１００）シリコン基板上の
多孔質Ｓｉ層上にＣＶＤ法により、非多孔質単結晶シリ
コンエピタキシャル層を２ミクロン低温成長させた。堆
積条件は、以下のとおりである。
【０３２２】 基板温度 ： ９００℃ キャリアガス ： Ｈ2 １５０ ｌ／ｍｉｎ ソースガス ： Ｓｉ2 Ｃｌ2 １ ｌ／ｍｉｎ 圧力 ： ８０Ｔｏｒｒ 時間 ： ５分 次にレジストをエピタキシャル成長層表面に塗布した
後、通常の半導体フォトリソグラフィプロセスにより、
幅１００μｍのスクライブラインを１ｍｍ間隔でパター
ニングし、４９％弗酸：濃硝酸：酢酸＝１：３：８の水
溶液により非多孔質シリコン単結晶層、多孔質シリコン
層及びシリコン基板を約２５μｍエッチングし、溝を形
成した。
【０３２３】次にレジストを剥離し、通常の基板洗浄を
行った後、非多孔質シリコン単結晶層の表面に光学研磨
を施した溶融石英（ｆｕｚｅｄ ｓｉｌｉｃａ）ガラス
基板を重ねあわせ、酸素雰囲気中で６００℃，０．５時
間加熱することにより、両者の基板は、強固に接合され
た。
【０３２４】次いでプラズマＣＶＤ法によってＳｉ3 Ｎ
4 を０．１μｍ堆積して、貼りあわせた２枚の基板を被
覆した。
【０３２５】ついでＳｉ基板の裏面から研削工程により
Ｓｉ基板を約１８０μｍ除去しスクライブラインである
エッチング溝を露出させ、その後、該張り合わせた基板
をＢＨＦ（フッ化アンモニウム３６％と弗酸４．５％と
の混合水溶液）で撹はんしながら浸潤し、エッチング溝
を通して多孔質Ｓｉ層を選択エッチングさせ、Ｓｉ基板
をリフトオフした。
【０３２６】１１時間後には、非多孔質シリコン単結晶
層だけが溶融石英基板上に１ｍｍ幅にエッチングされず
に残り、多孔質シリコン層やシリコン基板は完全に除去
された。
【０３２７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、１１時間後でも１
０００オングストローム以下であり、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
単結晶層におけるサイドエッチング量は実用上無視でき
た。
【０３２８】すなわちＳｉ3 Ｎ4 層を除去した後には、
溶融石英ガラス基板上に２μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。
【０３２９】またＳｉ3 Ｎ4 層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。
【０３３０】透過電子顕微鏡による断面観察の結果、Ｃ
ＶＤ法によるＳｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されている、およそ２μｍ厚
ＳＯＩ構造が形成されていることが確認された。
【０３３１】以上詳述した実施例９〜１６によれば、ガ
ラスに代表される光透過性絶縁物基板上に、結晶性が単
結晶ウエハー並に優れたＳｉ結晶層を得るうえで、生産
性、均一性、制御性、経済性の面において卓越した方法
を提供することができる。
【０３３２】特に、溝を形成することにより、同一の絶
縁基板上に、絶縁分離した複数の結晶島を、結晶性が単
結晶ウエハー並に優れたＳｉ結晶層により形成すること
ができるため、絶縁分離された複数の電子素子を同一基
板上に形成する場合に、生産性、均一性、制御性、経済
性を向上できる。
【０３３３】更に、多孔質Ｓｉのエッチングにおいて、
半導体プロセス上悪影響をおよぼさない湿式化学エッチ
ング液を用いることができ、かつ、多孔質Ｓｉと非多孔
質Ｓｉとのエッチングの選択比が５桁以上もあり、制御
性、生産性に多大の進歩がある。
【０３３４】（実施例１７）以下、本発明の実施例１７
について説明する。
【０３３５】図１９の工程図を参照しながら、本実施例
を説明する。
【０３３６】Ｎ型Ｓｉ層３２上に、ボロンを１×１０14
〜１０16イオン注入し、これを熱処理して基板を形成し
た。この基板を５０％のＨＦ溶液中において陽極化成を
行った。この時の電流密度は、１００ｍＡ／ｃｍ2 であ
った。この時の多孔質化速度は８．４μｍ／ｍｉｎ．で
あり、１０ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板３１全体は、２分で多孔質化された。前述したよう
にこの陽極化成では、Ｐ型（１００）Ｓｉ基板３１のみ
が多孔質化され、Ｎ型Ｓｉ層２には変化がなかった（図
１９（ａ））。
【０３３７】上述の説明では、Ｎ型基板にＰ型不純物を
導入し、選択的にＰ型拡散領域を多孔質化したが、Ｐ型
基板を用いて、多孔質化の時間制御によっても〜５０μ
ｍ程度の制御は可能である。
【０３３８】次に多孔質Ｓｉ層３１上に非多孔質Ｓｉ単
結晶層３３をエピタキシャル成長させた（図１９
（ｂ））。
【０３３９】次に非多孔質Ｓｉ単結晶層３３上に熱酸化
膜３４を５０００Å（？）成長させた。これは水素，酸
素の混合ガス中１１００℃の温度で５０分おこなった。
【０３４０】更にマスク材の効果を向上するため、酸化
膜／窒化膜の積層構造とすることも可能である。
【０３４１】次にこの絶縁層３４を所望のパターンにパ
ターニングすることにより、表面を凹凸状とした（図１
９（ｃ））。
【０３４２】次に、この絶縁層３４をマスク材として、
再度前述した多孔質化処理を行うことにより、凹凸状の
表面の凹部の非多孔質Ｓｉ単結晶層３３のみを多孔質化
した（図１９（ｄ））。
【０３４３】次に、この第１の基体の凹凸面の絶縁層３
４の表面に、第２の基体として、Ｓｉ基板３５を貼合わ
せた。この後、酸素雰囲気中で１０００℃，２．０時間
加熱することにより、両者のＳｉ基板は、強固に接合さ
れた（図１９（ｅ））。
【０３４４】次に、多孔質層３１をエッチングにより除
去する。前述したように、通常のＳｉ単結晶のフッ硝酸
酢酸溶液に対するエッチング速度は、約毎分１ミクロン
弱程度（フッ硝酸酢酸溶液１：３：８）であるが、多孔
質層のエッチング速度はその百倍ほど増速される。すな
わち、〜１０ミクロンの厚みをもった多孔質化半導体層
３１は１０ｓｅｃで除去され、同時にＳｉ基板３２も除
去された。
【０３４５】こうして絶縁層４３上に０．５μｍの厚み
を持った単結晶Ｓｉ層３３が形成できた（図１９
（ｆ））。
【０３４６】図１９（ｇ）は、多孔質と非多孔質界面を
除去するとともに、素子分離を行うために酸化を行った
状態である。
【０３４７】（実施例１８）基体表面に凹凸を設ける方
法として、実施例１７では多孔質化を利用したが、他の
方法を用いることも可能であった。
【０３４８】それはＳｉのドライエッチングによる方法
により凹凸を設ける方法である。
【０３４９】実施例１７と同様にして、図２７（ａ）に
示すような半導体基体を得た。マスク材として用いる絶
縁膜３４には、酸化膜を用いたが、代わりに窒化膜又は
レジストであっても良い。ドライエッチングでは条件に
もよるが、Ｓｉ／絶縁膜の選択比は、多孔質化に比べる
と、１０倍以上も良いため、マスク材の膜厚は薄膜化で
きる。
【０３５０】ここで、Ｃｌ2 系のドライエッチングを行
うことにより、図２７の（ｂ）に示すような半導体基体
を得た。多孔質化と異なり、単結晶層３３の形状は、パ
ワー、圧力等により、自由にコントロール可能となる。
これを再度酸化して図２７の（ｃ）に示す半導体基体を
得た。
【０３５１】以上説明した実施例１７，１８によれば、
絶縁性基板上に結晶性が単結晶ウエハ並に優れたＳｉ結
晶層を得るうえで、生産性、均一性、制御性、経済性の
面において卓越した方法を提供することができる。
【０３５２】特に基体貼合わせ面を凹凸状にして、基体
の密着性を良くし、均一、強固で、隙間等の欠陥のない
単結晶シリコン層を得ることができる。
【０３５３】また、必要な部分のみを凸部に形成して貼
合わせ、凹部の貼合わせない部分を素子分離領域や配線
の引き回し等の領域に利用することもできる。
【０３５４】更に、処理を短時間に行うことが可能とな
り、その生産性と経済性に優れるという効果が得られ
る。
【０３５５】（実施例１９）図２０及び図１０を用いて
本発明の実施例１９について説明する。
【０３５６】工程（ａ）のように２００ミクロンの厚み
を持った４インチＰ型（１００）単結晶シリコン基板
（０．１〜０．２Ωｃｍ）を用意し、これを図１０に示
すような装置にセットして陽極化成を行い、多孔質シリ
コン１０１を得た。この時の溶液２０４は４９％ＨＦ溶
液を用い、電流密度は１００ｍＡ／ｃｍ2 であった。そ
してこの時の多孔質化速度は８．４μｍ／ｍｉｎ．であ
り、２００μｍの厚みを持ったＰ型（１００）シリコン
基板は２４分で全体が多孔質化された。
【０３５７】工程（ｂ）のように該Ｐ型（１００）多孔
質シリコン基板１０１上にＣＶＤ法により、単結晶シリ
コン層１０２を１．０μｍエピタキシャル成長した。堆
積条件は以下のとおりである。
【０３５８】 使用ガス：ＳｉＨ4 ／Ｈ2 ガス流量：０．６２／１４０（ｌ／ｍｉｎ） 温度：７５０℃ 圧力：８０Ｔｏｒｒ 成長速度：０．１２μｍ／ｍｉｎ． 工程（ｃ）のように上記方法にて作成した基板を塩酸／
過酸化水素水／水の混合液で洗浄し、乾燥させた後に同
方法にて洗浄した４インチの溶融石英基板１１０と室温
で密着させた。そして貼合わせた基板を１５０℃のオー
ブン中で２０分間第１の熱処理を行った。
【０３５９】工程（ｄ）のように上記貼合わせ基板を選
択エッチング溶液中に浸し、多孔質部分１０１のみを選
択エッチングした。このときエッチング溶液の組成と多
孔質シリコンに対するエッチング速度は、 ＨＦ：Ｈ2 Ｏ2 ：Ｃ2 Ｈ5 ＯＨ＝５：２５：６ １．６μｍ／ｍｉｎ． であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層１０２のエッチング速度は０．０００６μ
ｍ／ｈｏｕｒであり、殆どエッチングされずに残った。
また石英基板１１０は、上記エッチング液でのエッチン
グ速度が約０．５μｍ／ｍｉｎ．であるので、エッチン
グ時間中に約６３μｍエッチングされたことになる。石
英基板の元の厚みは５２５μｍだったので約４６２μｍ
に減ったことになる。
【０３６０】工程（ｅ）のように上記工程により得られ
た石英基板１１０上の単結晶シリコン薄膜１０２の全領
域を、通常のフォトリソグラフィー及びエッチング工程
で４０×４０μｍ2 の島状に、縦横２μｍの間隔をもっ
てパターニングした。
【０３６１】パターニング後に第２の熱処理として、窒
素雰囲気中、１０００℃、２時間の熱処理を行い、透明
基板上に厚さ１μｍの単結晶シリコン薄膜を備えたＳＯ
Ｉ基板を得た。
【０３６２】（実施例２０）図２８を用いて本発明の実
施例２０の詳細を説明する。
【０３６３】工程（ａ）のように２００μｍの厚みを持
った抵抗率０．０１Ω・ｃｍのＰ型（１００）シリコン
基板３００を用意し、その全体を第１実施例と同様にし
て多孔質３０１とした。
【０３６４】工程（ｂ）のように得られた基板の一表面
に第１実施例と同様にしてエピタキシャル層３０２を
０．５μｍの厚みに形成した。
【０３６５】工程（ｃ）のように上記方法にて作成した
基板を塩酸／過酸化水素水／水の混合液で洗浄し、乾燥
させた後に同方法にて洗浄した４インチの溶融石英基板
３１０と室温で密着させた。そして貼合わせた基板の石
英基板３１０側に、次の選択エッチング工程の保護膜と
して、プラズマＣＶＤでシリコン窒化膜３０３を０．３
μｍ堆積した。このときシリコン窒化膜３０３の堆積温
度が３００℃であったので、これを第１の熱処理と兼ね
た。また窒化膜３０３の組成は、フッ酸に対するエッチ
ング耐性を高めるために、通常の比率よりもシリコンが
多いＳｉ：Ｎ＝３．７：４とした。
【０３６６】工程（ｄ）のように実施例１９と同様なエ
ッチング方法で、多孔質部分３０１を選択的にエッチン
グした。このとき保護膜であるシリコン窒化膜３０３
は、多孔質シリコン３０１が全てエッチングされるのと
ほぼ同時に消失し、石英基板３１０は数μｍエッチング
されただけにとどまった。
【０３６７】工程（ｅ）のように上記工程（ｄ）により
得られた石英基板３１０上の単結晶シリコン薄膜３０２
を、設計された素子の面積、形状、配置に合わせて島状
にパターニングした。例えばチャネル長／チャネル幅が
各々２μｍ／４μｍのＭＯＳ型トランジスタを設計した
位置には、ソース・ドレイン領域を含めて４×１０μｍ
2 の島を設計位置にパターニングした。
【０３６８】パターニング後に第２の熱処理として、窒
素雰囲気中、１０００℃、２時間の熱処理を行い、透明
基板上に厚さ０．５μｍの単結晶シリコン薄膜を備えた
ＳＯＩ基板を得た。
【０３６９】（実施例２１）図２９を用いて本発明の実
施例２１の詳細を説明する。
【０３７０】工程（ａ）のように４００μｍの厚みを持
った抵抗率０．０１Ω・ｃｍのＰ型（１００）シリコン
基板４００を用意し、その表面から２０μｍの厚みだけ
多孔質層４０１を形成した。
【０３７１】工程（ｂ）のように得られた基板の多孔質
表面に実施例１９と同様にしてエピタキシャル層４０２
を０．５μｍの厚みに形成した。
【０３７２】工程（ｃ）のように上記方法にて作成した
基板を塩酸／過酸化水素水／水の混合液で洗浄し、乾燥
させた後に同方法にて洗浄した４インチの溶融石英基板
４１０と室温で密着させた。更に第１の熱処理として３
５０℃のオーブン中で３０分間の熱処理を行った。
【０３７３】工程（ｄ）のように機械的研磨によってシ
リコン基板部分４００を全て研磨し、多孔質部分４０１
を露出させた。そして第１実施例と同様なエッチング方
法で、多孔質シリコン部分４０１を選択的にエッチング
した。このときエッチングする多孔質シリコン４０１の
厚みは２０μｍ弱だったので、１０分間程度の時間で全
てエッチングされ、石英基板４１０のエッチングには殆
ど影響がなかった。
【０３７４】工程（ｅ）のように上記工程により得られ
た石英基板４１０上の単結晶シリコン薄膜４０２を、第
２実施例と同様にして、設計された素子の面積、形状、
配置に合わせて島状にパターニングした。
【０３７５】パターニング後に第２の熱処理として、窒
素雰囲気中、１０００℃、２時間の熱処理を行い、透明
基板上に厚さ０．５μｍの単結晶シリコン薄膜を備えた
ＳＯＩ基板を得た。
【０３７６】（実施例２２）図３０を用いて本発明の実
施例２２の詳細を説明する。
【０３７７】工程（ａ）のように４００μｍの厚みを持
った抵抗率０．０１Ω・ｃｍのＰ型（１００）シリコン
基板５００を用意し、その表面から２０μｍの厚みだけ
多孔質層５０１を形成した。
【０３７８】工程（ｂ）のように得られた基板の多孔質
表面に実施例１９と同様にしてエピタキシャル層５０２
を０．５μｍの厚みに形成した。更に同基板のエピタキ
シャル層５０２表面を１０００℃の水蒸気中で０．２μ
ｍ酸化した。この結果エピタキシャル層のシリコン単結
晶部分が０．４μｍ、酸化膜部分が０．２μｍの膜厚に
各々なった。
【０３７９】工程（ｃ）のように上記方法にて作成した
基板を塩酸／過酸化水素水／水の混合液で洗浄し、乾燥
させた後に同方法にて洗浄した４インチの溶融石英基板
５１０と室温で密着させた。更に第１の熱処理として３
５０℃のオーブン中で３０分間の熱処理を行った。
【０３８０】工程（ｄ）のように実施例２１と同様な方
法で、機械的研磨によってシリコン基板部分５００を全
て研磨した後、多孔質部分５０１を選択的にエッチング
した。
【０３８１】工程（ｅ）のように上記工程により得られ
た石英基板５１０上の単結晶シリコン薄膜５０２を、実
施例２１と同様にして、設計された素子の面積、形状、
配置に合わせて島状にパターニングした。
【０３８２】パターニング後に素子形成の第１工程とし
て、各々の島状領域を１０００℃の酸素雰囲気中で０．
０５μｍ酸化した。従ってこの酸化工程を第２の熱処理
と兼ねることとし、その結果、透明基板上に厚さ約０．
４μｍの単結晶シリコン薄膜を備えたＳＯＩ基板を得
た。
【０３８３】
【発明の効果】以上説明したように、本発明によれば、
半導体基板の表面のみを多孔質化することで、多孔質化
領域を形成する時間を短縮させることができ、また、多
孔質化されない部分の半導体基板は、多孔質層をエッチ
ングする工程においても多孔質層に比べてエッチング速
度が十分遅いためにほとんどエッチングされず、繰り返
し利用することができる。従って、多孔質化に要する時
間は大幅に短縮され、また半導体基板は繰り返し用いる
ことができるので材料コストを低減することができる。
【０３８４】なお、上述した半導体物品の製造方法にお
いては、多孔質層のエッチングが、多孔質層の側面だけ
でなく、少なくともエピタキシャル層に設けられた溝
（所望形状にエピタキシャル層をエッチングすることで
溝が形成される）からもなされるため、溝がない場合に
比べエッチング速度を著しく向上させることができる。
また、本発明によれば、非多孔質単結晶半導体層の表面
またはその上に形成した絶縁層の表面に対し、絶縁性表
面を有する基体の該絶縁性表面を接合する前に前記非多
孔質単結晶半導体層を絶縁分離しておくので、基体に接
合した後に多孔質半導体をエッチング除去して極めて平
坦性の良好な絶縁分離された複数の半導体領域を有する
半導体基材が得られる。従って、ＬＯＣＯＳ分離法の様
な表面凹凸を発生させることなく、またトレンチ分離法
の様に工程を複雑化させることなく安価に半導体基材及
び半導体装置を作製することができる。
【０３８５】また、多孔質半導体をエッチング除去して
非多孔質単結晶半導体層を基体上に残留させるので、生
産性、制御性、均一性及び経済性に優れた高性能の半導
体基材及び半導体装置が得られる。
【０３８６】また、本発明によれば、絶縁物基板上に結
晶性が単結晶ウエハー並に優れたＳｉ結晶層を得るうえ
で、生産性、均一性、制御性、経済性の面において卓越
した方法を提供することができる。
【０３８７】特に、溝を形成することにより、同一の絶
縁基板上に、絶縁分離した複数の結晶島を、結晶性が単
結晶ウエハー並に優れたＳｉ結晶層により形成すること
ができるため、絶縁分離された複数の電子素子を同一基
板上に形成する場合に、生産性、均一性、制御性、経済
性を向上できる。
【０３８８】更に、多孔質Ｓｉのエッチングにおいて、
半導体プロセス上悪影響をおよぼさない湿式化学エッチ
ング液を用いることができ、かつ、多孔質Ｓｉと非多孔
質Ｓｉとのエッチングの選択比が５桁以上もあり、制御
性、生産性に多大の進歩がある。
【０３８９】また、本発明によれば、ガラスに代表され
る光透過性絶縁物基板上に、結晶性が単結晶ウエハー並
に優れたＳｉ結晶層を得るうえで、生産性、均一性、制
御性、経済性の面において卓越した方法を提供すること
ができる。
【０３９０】また本発明によれば、特に基体貼合わせ面
を凹凸状にして、基体の密着性を良くし、均一、強固
で、隙間等の欠陥のない単結晶シリコン層を得ることが
できる。
【０３９１】また、必要な部分のみを凸部に形成して貼
合わせ、凹部の貼合わせない部分を素子分離領域や配線
の引き回し等の領域に利用することもできる。
【０３９２】更に、処理を短時間に行うことが可能とな
り、その生産性と経済性に優れるという効果が得られ
る。
【０３９３】また、本発明によれば、多孔質シリコン上
にエピタキシャル成長した単結晶の成長層を透明絶縁性
基体と密着させ、比較的低温の第１熱処理によって貼合
わせ界面の結合力を若干高め、後に研磨及びエッチング
で多孔質層を全て除去し、得られたシリコン単結晶薄膜
を島状に分離し、比較的高温の第２熱処理によって貼合
わせ界面の結合力を強力にするという方法を行うことに
よって、従来の熱膨張係数の異なる基板同士の貼合わせ
のように薄膜が割れたり、剥がれたり、また基板が大き
く反ったりすることがなくＳＯＩ基板を形成することが
可能になった。
【０３９４】同時にエピタキシャル成長層は膜厚分布の
制御が容易であるため、本発明の貼合わせによって得ら
れるＳＯＩ基板のシリコン膜厚の分布も極めて良好とな
る。そして本方法によって得られたＳＯＩ基板は光透過
性であるので、この性質を利用した機能性デバイスを設
計することが可能である。
【図面の簡単な説明】
【図１】本発明による半導体物品の製造方法の基礎とな
る製造工程を説明する為の模式図
【図２】エッチング液として、４９％ＨＦ：アルコー
ル：３０％Ｈ2 Ｏ2 （１０：６：５０）を用いた場合の
エッチング特性
【図３】エッチング液として、ＢＨＦ：アルコール：３
０％Ｈ2 Ｏ2 （１０：６：５０）を用いた場合のエッチ
ング特性
【図４】エッチング液として、ＨＦ：Ｈ2 Ｏ2 （１：
５）を用いた場合のエッチング特性
【図５】エッチング液として、ＨＦ：アルコール（５：
３）を用いた場合のエッチング特性
【図６】エッチング液として、ＨＦを用いた場合のエッ
チング特性
【図７】エッチング液として、ＢＨＦ：アルコール
（５：３）を用いた場合のエッチング特性
【図８】エッチング液として、ＢＨＦ：Ｈ2 Ｏ2 （１：
５）を用いた場合のエッチング特性
【図９】エッチング液として、ＢＨＦを用いた場合のエ
ッチング特性
【図１０】本発明に用いられる２つの陽極化成装置を示
す模式図
【図１１】本発明の実施態様例１による半導体物品の製
造工程を説明する為の模式図
【図１２】本発明による半導体物品の一例を示す模式的
斜視図
【図１３】本発明による半導体物品の一例を示す模式的
斜視図
【図１４】本発明の実施態様例２による半導体物品の製
造工程を説明する為の模式図
【図１５】本発明による半導体物品の別の例を示す模式
的斜視図
【図１６】本発明による半導体物品の別の例を示す模式
的斜視図
【図１７】本発明の実施態様例３による半導体物品の製
造工程を説明する為の模式図
【図１８】本発明の実施態様例４による半導体物品の製
造工程を説明する為の模式図
【図１９】本発明の実施態様例５による半導体物品の製
造工程を説明する為の模式図
【図２０】本発明の実施態様例６による半導体物品の製
造工程を説明する為の模式図
【図２１】本発明の実施態様例７による半導体物品の製
造工程を説明する為の模式図
【図２２】本発明の実施態様例７による半導体物品の製
造工程を説明する為の模式図
【図２３】本発明の実施態様例７による半導体物品の製
造工程を説明する為の模式図
【図２４】本発明の実施態様例７による半導体物品の製
造工程を説明する為の模式図
【図２５】本発明の実施態様例７による半導体物品の製
造工程を説明する為の模式図
【図２６】本発明の実施態様例７による半導体物品の製
造工程を説明する為の模式図
【図２７】本発明の実施例１８を説明する為の模式図
【図２８】本発明の実施例２０を説明する為の模式図
【図２９】本発明の実施例２１を説明する為の模式図
【図３０】本発明の実施例２３を説明する為の模式図
【符号の説明】
１ 多孔質シリコン基板 ２，２ａ〜２ｂ エピタキシャル層 ３ 石英基板 １１ Ｓｉ単結晶基板 １２ 多孔質層 １３ 非多孔質シリコン単結晶層 １４ レジスト １５ もう一つのＳｉ基板（第２のシリコン基板） １６ 絶縁物 ２２，２２ａ〜２２ｃ エピタキシャル層 ２３ 石英基板 ２５ Ｐ型シリコン基板 ２６ 多孔質シリコン層 ２７ａ〜２７ｃ レジスト ２８ シリコン酸化膜 ２９ もう一方のシリコン基板
フロントページの続き (31)優先権主張番号 特願平4−35732 (32)優先日 平４(1992)１月28日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平4−41951 (32)優先日 平４(1992)１月31日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平4−46301 (32)優先日 平４(1992)１月31日 (33)優先権主張国 日本（ＪＰ） (72)発明者 成瀬 泰弘 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 山方 憲二 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 坂本 勝 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (51)

    【特許請求の範囲】
  1. 【請求項１】 多孔質半導体領域上に非多孔質の半導体
    層を有する第１の基体を用意し、 前記第１の基体の前記半導体層側の表面に凹凸を形成
    し、 前記第１の基体の前記凹凸の形成された表面を第２の基
    体の表面に接触するように貼合わせ、 前記半導体層が前記第２の基体に貼合わされた状態にお
    いて、前記多孔質半導体を除去し、前記半導体層を前記
    第１の基体から前記第２の基体に転写（ｔｒａｎｓｆｅ
    ｒ）する、ことを特徴とする半導体物品の製造方法。
  2. 【請求項２】 前記第１の基体は半導体からなる基体の
    表面側の部分を多孔質化した後、該多孔質化した表面上
    に単結晶半導体層を形成することにより用意されること
    を特徴とする請求項１記載の半導体物品の製造方法。
  3. 【請求項３】 前記第１の基体は、多孔質半導体の基板
    上に単結晶半導体層を形成することにより用意されるこ
    とを特徴とする請求項１記載の半導体物品の製造方法。
  4. 【請求項４】 前記第１の基体は、単結晶半導体からな
    る基板を一表面側の部分を除いた残りの部分を多孔質化
    して用意されることを特徴とする請求項１記載の半導体
    物品の製造方法。
  5. 【請求項５】 前記第１の基体は、前記半導体層の表面
    側に絶縁層が設けられている請求項１記載の半導体物品
    の製造方法。
  6. 【請求項６】 前記第２の基体は絶縁性表面を有するこ
    とを特徴とする請求項１記載の半導体物品の製造方法。
  7. 【請求項７】 前記第２の基体は半導体基板上に絶縁膜
    が設けられた基体である請求項１記載の半導体物品の製
    造方法。
  8. 【請求項８】 前記第２の基体は光透過性である請求項
    １記載の半導体物品の製造方法。
  9. 【請求項９】 前記多孔質半導体の除去はウエットエッ
    チングにより行われる請求項１記載の半導体物品の製造
    方法。
  10. 【請求項１０】 前記多孔質半導体の除去工程は、機械
    的研削工程とウエットエッチング工程とを含む請求項１
    記載の半導体物品の製造方法。
  11. 【請求項１１】 前記半導体層はシリコンからなる請求
    項１〜１０のいずれか１項記載の半導体物品の製造方
    法。
  12. 【請求項１２】 前記第２の基体は石英又はガラスから
    なる請求項１〜６，８〜１０のいずれか１項記載の半導
    体物品の製造方法。
  13. 【請求項１３】 前記第１の基体の前記半導体層はシリ
    コンからなり、前記第２の基体は石英又はガラスからな
    る請求項１〜６，８〜１０のいずれか１項記載の半導体
    物品の製造方法。
  14. 【請求項１４】 前記第１の基体の前記半導体層はシリ
    コンからなり、前記第２の基体はシリコン基板上に絶縁
    層が設けられた基体である請求項１〜７，９〜１０のい
    ずれか１項記載の半導体物品の製造方法。
  15. 【請求項１５】 前記多孔質半導体領域は陽極化成によ
    り形成される請求項１〜１０のいずれか１項記載の半導
    体物品の製造方法。
  16. 【請求項１６】 前記多孔質半導体領域は弗酸溶液を用
    いた陽極化成により形成される請求項１〜１０のいずれ
    か１項記載の半導体物品の製造方法。
  17. 【請求項１７】 前記半導体層はエピタキシャル成長に
    より形成された単結晶半導体である請求項１〜１０のい
    ずれか１項記載の半導体物品の製造方法。
  18. 【請求項１８】 前記半導体層はバイアススパッタリン
    グ、分子線エピタキシー、プラズマＣＶＤ、フォトＣＶ
    Ｄ、液相成長法、から選択される方法によりエピタキシ
    ャル成長させた単結晶半導体である請求項１〜１０のい
    ずれか１項記載の半導体物品の製造方法。
  19. 【請求項１９】 前記半導体層の層厚は１００μｍ以下
    である請求項１〜１０のいずれか１項記載の半導体物品
    の製造方法。
  20. 【請求項２０】 前記凹凸は、前記半導体層及び前記多
    孔質半導体領域を貫通して、下地領域に達する溝を含む
    請求項１〜１０のいずれか１項記載の半導体物品の製造
    方法。
  21. 【請求項２１】 前記凹凸は、前記半導体層及び前記多
    孔質半導体領域を貫通して、下地領域に達する溝を含ん
    でおり、前記多孔質半導体領域の除去工程は、前記溝に
    達するまで前記下地領域を研削した後、ウエットエッチ
    ングを行う工程を含む請求項１〜１０のいずれか１項記
    載の半導体物品の製造方法。
  22. 【請求項２２】 前記凹凸は、前記半導体層及び前記多
    孔質半導体領域を貫通して、下地領域に達する溝を含ん
    でおり、 前記多孔質半導体の除去工程は、前記第２基体の裏面を
    エッチング防止膜で覆った後にウエットエッチングを行
    う工程を含む請求項１〜１０のいずれか１項記載の半導
    体物品の製造方法。
  23. 【請求項２３】 前記凹凸は、前記半導体層を貫通し
    て、前記多孔質半導体領域の少なくとも一部に達する溝
    を含んでいる請求項１〜１０記載の半導体物品の製造方
    法。
  24. 【請求項２４】 前記凹凸は、前記半導体層上に選択さ
    れたパターンで設けられた絶縁層に形成されている請求
    項１〜１０記載の半導体物品の製造方法。
  25. 【請求項２５】 前記半導体層上に選択されたパターン
    の絶縁層を形成して前記凹凸を形成した後、 前記半導体層における前記絶縁層より露出している部分
    を絶縁物に変成した後、貼合わせを行う請求項１〜１０
    記載の半導体物品の製造方法。
  26. 【請求項２６】 前記半導体層は互いに離間した複数の
    島状部分からなる請求項１〜１０記載の半導体物品の製
    造方法。
  27. 【請求項２７】 転写された前記半導体層を利用して半
    導体素子を形成する工程を含む請求項１〜１０記載の半
    導体物品の製造方法。
  28. 【請求項２８】 多孔質半導体領域上に非多孔質の半導
    体層を有する基体を用意し、 前記半導体層側の表面を絶縁基体の表面に接触するよう
    に貼合わせ、 前記半導体層が前記絶縁基体に貼合わされた状態で、前
    記多孔質半導体領域を除去し、前記半導体層を前記基体
    から前記絶縁基体に転写し、 転写された前記半導体を島状領域に分離し、 前記絶縁基体上の島状領域に分離された前記半導体層を
    熱処理する、 ことを特徴とする半導体物品の製造方法。
  29. 【請求項２９】 前記貼合わせ工程は、６００℃以下で
    熱処理を行う工程を含む請求項２８記載の半導体物品の
    製造方法。
  30. 【請求項３０】 前記基体は半導体からなる基体の表面
    側の部分を多孔質化した後、該多孔質化した表面上に単
    結晶半導体層を形成することにより用意されることを特
    徴とする請求項２８記載の半導体物品の製造方法。
  31. 【請求項３１】 前記基体は、多孔質半導体の基板上に
    単結晶半導体層を形成することにより用意されることを
    特徴とする請求項２８記載の半導体物品の製造方法。
  32. 【請求項３２】 前記基体は、単結晶半導体からなる基
    板を一表面側の部分を除いた残りの部分を多孔質化して
    用意されることを特徴とする請求項２８記載の半導体物
    品の製造方法。
  33. 【請求項３３】 前記基体は、前記半導体層の表面側に
    絶縁層が設けられている請求項２８記載の半導体物品の
    製造方法。
  34. 【請求項３４】 前記絶縁基体は光透過性である請求項
    ２８記載の半導体物品の製造方法。
  35. 【請求項３５】 前記多孔質半導体の除去はウエットエ
    ッチングにより行われる請求項２８記載の半導体物品の
    製造方法。
  36. 【請求項３６】 前記多孔質半導体の除去工程は、機械
    的研削工程とウエットエッチング工程とを含む請求項２
    ８記載の半導体物品の製造方法。
  37. 【請求項３７】 前記第１の基体の前記半導体層はシリ
    コンからなり、前記第２の基体は石英又はガラスからな
    る請求項２８記載の半導体物品の製造方法。
  38. 【請求項３８】 前記半導体層の層厚は２μｍ以下であ
    る請求項２８記載の半導体物品の製造方法。
  39. 【請求項３９】 前記島状領域に半導体素子を形成する
    工程を更に含む請求項２８記載の半導体物品の製造方
    法。
  40. 【請求項４０】 多孔質半導体領域上に非多孔質の半導
    体層を有する第１の基体を用意し、 前記半導体層を絶縁領域によって分離された複数の島状
    領域に分離し、 前記第１の基体の前記複数の島状領域側の表面を第２の
    基体の表面に接触するように貼合わせ、 前記複数の島状領域が前記第２の基体に貼合わされた状
    態で、前記多孔質半導体領域を除去し、 前記複数の島状領域を前記第２の基体に転写する、 ことを特徴とする半導体物品の製造方法。
  41. 【請求項４１】 前記第１の基体は半導体からなる基体
    の表面側の部分を多孔質化した後、該多孔質化した表面
    上に単結晶半導体層を形成することにより用意されるこ
    とを特徴とする請求項４０記載の半導体物品の製造方
    法。
  42. 【請求項４２】 前記第１の基体は、多孔質半導体の基
    板上に単結晶半導体層を形成することにより用意される
    ことを特徴とする請求項４０記載の半導体物品の製造方
    法。
  43. 【請求項４３】 前記第１の基体は、単結晶半導体から
    なる基板を一表面側の部分を除いた残りの部分を多孔質
    化して用意されることを特徴とする請求項４０記載の半
    導体物品の製造方法。
  44. 【請求項４４】 前記第１の基体は、前記半導体層の表
    面側に絶縁層が設けられている請求項４０記載の半導体
    物品の製造方法。
  45. 【請求項４５】 前記第２の基体は絶縁性表面を有する
    ことを特徴とする請求項４０記載の半導体物品の製造方
    法。
  46. 【請求項４６】 前記第２の基体は半導体基板上に絶縁
    膜が設けられた基体である請求項４０記載の半導体物品
    の製造方法。
  47. 【請求項４７】 前記第２の基体は光透過性である請求
    項４０記載の半導体物品の製造方法。
  48. 【請求項４８】 前記多孔質半導体の除去はウエットエ
    ッチングにより行われる請求項４０記載の半導体物品の
    製造方法。
  49. 【請求項４９】 前記多孔質半導体の除去工程は、機械
    的研削工程とウエットエッチング工程とを含む請求項４
    ０記載の半導体物品の製造方法。
  50. 【請求項５０】 前記複数の島状領域に半導体素子を形
    成する工程を含む請求項４０記載の半導体物品の製造方
    法。
  51. 【請求項５１】 多孔質半導体領域上に非多孔質の半導
    体層を有する第１の基体を用意する工程と、 前記第１の基体の前記半導体層側表面を第２の基体に接
    触させて貼合わせる工程と、 前記半導体層を前記第２の基体に貼合わせた状態で、前
    記多孔質半導体領域を除去して前記半導体層を前記第１
    の基体から前記第２の基体に転写する工程と、 前記貼合わせ工程の前又は後に前記半導体層を複数の島
    状領域に分離する工程と、 を含む半導体物品の製造方法。
JP04298215A 1991-10-11 1992-10-12 半導体物品の製造方法 Expired - Fee Related JP3112126B2 (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP3-292255 1991-10-11
JP3-292256 1991-10-11
JP29225591 1991-10-11
JP29225691 1991-10-11
JP3-334574 1991-11-25
JP33457491 1991-11-25
JP3573292 1992-01-28
JP4-35732 1992-01-31
JP4-41951 1992-01-31
JP4-46301 1992-01-31
JP4195192 1992-01-31
JP4630192 1992-01-31

Publications (2)

Publication Number Publication Date
JPH05275664A true JPH05275664A (ja) 1993-10-22
JP3112126B2 JP3112126B2 (ja) 2000-11-27

Family

ID=27549781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04298215A Expired - Fee Related JP3112126B2 (ja) 1991-10-11 1992-10-12 半導体物品の製造方法

Country Status (4)

Country Link
US (1) US5466631A (ja)
EP (1) EP0536790B1 (ja)
JP (1) JP3112126B2 (ja)
DE (1) DE69233314T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2005051117A (ja) * 2003-07-30 2005-02-24 Oki Data Corp 半導体装置の製造方法
JP2007013085A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 半導体素子の製造方法
JP2011101062A (ja) * 2011-02-21 2011-05-19 Canon Inc 薄膜半導体装置の製造方法
CN103430278A (zh) * 2011-02-09 2013-12-04 信越半导体股份有限公司 贴合基板及其制造方法
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2061264C (en) * 1991-02-15 1999-11-16 Kiyofumi Sakaguchi Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3120200B2 (ja) * 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
US5540810A (en) * 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
US5597738A (en) * 1993-12-03 1997-01-28 Kulite Semiconductor Products, Inc. Method for forming isolated CMOS structures on SOI structures
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
KR0175009B1 (ko) * 1995-07-28 1999-04-01 김광호 식각용액 및 이를 이용한 반도체 장치의 식각방법
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
JP3647191B2 (ja) * 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
FR2779006B1 (fr) * 1998-05-19 2003-01-24 St Microelectronics Sa Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif
US6040211A (en) * 1998-06-09 2000-03-21 Siemens Aktiengesellschaft Semiconductors having defect denuded zones
DE19838945A1 (de) * 1998-08-27 2000-03-09 Bosch Gmbh Robert Verfahren zur Herstellung einer defektarmen, einkristallinen Silizium-Carbid-Schicht
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6410436B2 (en) 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
AT409429B (de) * 1999-07-15 2002-08-26 Sez Semiconduct Equip Zubehoer Verfahren zum ätzbehandeln von halbleitersubstraten zwecks freilegen einer metallschicht
TW587332B (en) * 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6699770B2 (en) * 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
DE10156406A1 (de) * 2001-11-16 2003-06-05 Bosch Gmbh Robert Verfahren zur Herstellung von Verformungssensoren mit einem Dehnungsmessstreifen sowie zur Herstellung von Dehnungsmessstreifen und Verformungssensoren sowie Dehnungsmessstreifen
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
FR2857155B1 (fr) * 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
JP4380264B2 (ja) * 2003-08-25 2009-12-09 カシオ計算機株式会社 接合基板及び基板の接合方法
US7067387B2 (en) * 2003-08-28 2006-06-27 Taiwan Semiconductor Manufacturing Company Method of manufacturing dielectric isolated silicon structure
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2005347301A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の作製方法
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
WO2007047644A2 (en) * 2005-10-14 2007-04-26 The Regents Of The University Of California Method for microchannel surface modification
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8207046B2 (en) * 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
TW201037436A (en) * 2009-04-10 2010-10-16 Au Optronics Corp Pixel unit and fabricating method thereof
FR2946457B1 (fr) * 2009-06-05 2012-03-09 St Microelectronics Sa Procede de formation d'un niveau d'un circuit integre par integration tridimensionnelle sequentielle.
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US9949837B2 (en) 2013-03-07 2018-04-24 Howmedica Osteonics Corp. Partially porous bone implant keel
US9755015B1 (en) 2016-05-10 2017-09-05 Globalfoundries Inc. Air gaps formed by porous silicon removal

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3756877A (en) * 1970-10-05 1973-09-04 Tokyo Shibaura Electric Co By dielectric material method for manufacturing a semiconductor integrated circuit isolated
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
US4198263A (en) * 1976-03-30 1980-04-15 Tokyo Shibaura Electric Co., Ltd. Mask for soft X-rays and method of manufacture
SE409553B (sv) * 1976-10-04 1979-08-27 Aga Ab Sett vid fraktionering av en gasblandning under utnyttjande av minst tva beddar
US4171242A (en) * 1976-12-17 1979-10-16 International Business Machines Corporation Neutral pH silicon etchant for etching silicon in the presence of phosphosilicate glass
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4142925A (en) * 1978-04-13 1979-03-06 The United States Of America As Represented By The Secretary Of The Army Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
JPS5516464A (en) * 1978-07-21 1980-02-05 Nec Corp Method of forming wafer for semiconductor device
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
JPH0658934B2 (ja) * 1985-02-08 1994-08-03 株式会社東芝 半導体装置の製造方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
JPS63237408A (ja) * 1987-03-26 1988-10-03 Sumitomo Metal Mining Co Ltd 半導体デバイス用基板
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US4897362A (en) * 1987-09-02 1990-01-30 Harris Corporation Double epitaxial method of fabricating semiconductor devices on bonded wafers
FR2620571B1 (fr) * 1987-09-11 1990-01-12 France Etat Procede de fabrication d'une structure de silicium sur isolant
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
US5204282A (en) * 1988-09-30 1993-04-20 Nippon Soken, Inc. Semiconductor circuit structure and method for making the same
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JPH02252265A (ja) * 1989-03-27 1990-10-11 Sony Corp 半導体基板の製法
JPH02267949A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板の製造方法
JPH03109731A (ja) * 1989-09-25 1991-05-09 Seiko Instr Inc 半導体基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
JP3253099B2 (ja) * 1990-03-27 2002-02-04 キヤノン株式会社 半導体基板の作製方法
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
SG59963A1 (en) * 1990-08-03 1999-02-22 Canon Kk Semiconductor member and process for preparing semiconductor member
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
CA2061264C (en) * 1991-02-15 1999-11-16 Kiyofumi Sakaguchi Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2005051117A (ja) * 2003-07-30 2005-02-24 Oki Data Corp 半導体装置の製造方法
JP2007013085A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 半導体素子の製造方法
CN103430278A (zh) * 2011-02-09 2013-12-04 信越半导体股份有限公司 贴合基板及其制造方法
JP2011101062A (ja) * 2011-02-21 2011-05-19 Canon Inc 薄膜半導体装置の製造方法
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법

Also Published As

Publication number Publication date
JP3112126B2 (ja) 2000-11-27
EP0536790A2 (en) 1993-04-14
EP0536790A3 (ja) 1995-03-01
EP0536790B1 (en) 2004-03-03
US5466631A (en) 1995-11-14
DE69233314D1 (de) 2004-04-08
DE69233314T2 (de) 2005-03-24

Similar Documents

Publication Publication Date Title
JP3112126B2 (ja) 半導体物品の製造方法
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JP3214631B2 (ja) 半導体基体及びその作製方法
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JP3250673B2 (ja) 半導体素子基体とその作製方法
JPH05275663A (ja) 半導体素子基体及びその作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3128077B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JP3112102B2 (ja) 半導体装置
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3112100B2 (ja) 半導体基材の作製方法
JP3112101B2 (ja) 半導体基材の作製方法
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3128076B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JPH0541488A (ja) 半導体装置
JPH04349621A (ja) 半導体基材の作製方法
JP3112103B2 (ja) 半導体装置
JPH09121039A (ja) 半導体部材

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees