JP2007013085A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2007013085A
JP2007013085A JP2005378696A JP2005378696A JP2007013085A JP 2007013085 A JP2007013085 A JP 2007013085A JP 2005378696 A JP2005378696 A JP 2005378696A JP 2005378696 A JP2005378696 A JP 2005378696A JP 2007013085 A JP2007013085 A JP 2007013085A
Authority
JP
Japan
Prior art keywords
etching
groove
manufacturing
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005378696A
Other languages
English (en)
Other versions
JP5127137B2 (ja
Inventor
Jong-Man Kim
鍾 萬 金
Chang Goo Lee
昌 九 李
Jong Sik Kim
鍾 植 金
Se Ra Won
▲セ▼ ▲ラ▼ 元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007013085A publication Critical patent/JP2007013085A/ja
Application granted granted Critical
Publication of JP5127137B2 publication Critical patent/JP5127137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 チャネル長を十分増大させることができる半導体素子の製造方法を提供すること。
【解決手段】 アクティブ領域を画定する素子分離膜２が形成された半導体基板１を設けるステップと、半導体基板１上に絶縁膜３を形成するステップと、絶縁膜３上にリセス予定領域を画定するマスクパターンを形成するステップと、マスクパターンをエッチングマスクに絶縁膜３をエッチングしてリセス予定領域を露出させるステップと、露出されたリセス予定領域を一次等方性エッチングして第１溝７を形成するステップと、第１溝７の底面下の半導体基板部分を２次ドライエッチングして第２溝８を形成するステップと、第２溝８を含む第１溝７上にゲート１３を形成するステップとを含む。
【選択図】 図１Ｅ

Description

本発明は、半導体素子の製造方法に関し、より詳しくは、チャネル長を十分増大させることができるリセス構造を有する半導体素子の製造方法に関する。
最近、ＤＲＡＭ素子の高集積化につれ、既存の平面構造のトランジスタに要求されるしきい電圧目標値を具現するには工程及び素子の両面でその限界にぶつかっている。それは、最小配線幅（feature size）が減少することによって基板のドーピング濃度を増加させなければならないが、そのようにすれば、電界及び接合部の漏洩電流が増大してしまうためである。
このため、基板ドーピング濃度を低下させながら接合部の漏洩電流を減少させるのに効果的と考えられる、“リセスゲート構造”という３次元アクティブ構造が新しく台頭してきた。
この従来のリセスゲート構造は、ゲートが形成されるアクティブ領域部分をリセスした後、アクティブ領域のリセスされた部分にゲートを形成してチャネル長を増大させる構造であって、基板へのドーピング濃度を減少することができるので、データ保持時間を増やすことができ、また、電界を低くすることができるので、優れたリフレッシュ特性が得られ、その上、チャネル長が延びてＤＩＢＬ（Drain Induced Barrier Lowering）及び破壊電圧特性などが改善されてセル特性を向上させることができる。
このリセスゲート構造はＤＲＡＭ素子技術において重要なデータ保持時間を２００ｍｓ以上改善することができるので、サブ−９０ｎｍ級以下のＤＲＡＭ 素子にも適用できると期待された。
しかしながら、このようなリセスゲート構造の場合でも、アクティブ領域のサイズが小さくなれば、チャネル長もやはり減少するので、接合領域の漏洩電流の減少効果が少なくなるだけでなく、素子のリフレッシュ改善効果がほとんどなくなり、結局、希望する素子信頼性及び歩留まりを確保することができないという問題がある。
従って、本発明は、上記したような従来の技術の問題を解決するために案出されたものであって、チャネル長を十分に増大させることができる半導体素子の製造方法を提供することを目的とする。
また、本発明は、チャネル長を十分に増大させることによって、効果的に漏洩電流を減少させると共に、リフレッシュ特性を改善させることができる半導体素子の製造方法を提供することをも目的とする。
上記のような課題を解決するために、本発明に係るは半導体素子の製造方法は、アクティブ領域を画定する素子分離膜が形成された半導体基板を設けるステップと、前記半導体基板全面上に酸化膜、ポリシリコン膜、及び反射防止膜を順次形成するステップと、前記反射防止膜上に前記半導体基板の前記アクティブ領域におけるリセス予定領域を画定するマスクパターンを形成するステップと、前記マスクパターンをエッチングマスクとして用い、前記反射防止膜、前記ポリシリコン膜、及び前記酸化膜を順次エッチングして前記アクティブ領域の前記リセス予定領域を露出させるステップと、露出された前記リセス予定領域を１次エッチングして、第１の幅及び第１の深さを有する第１溝を形成するステップと、前記マスクパターン及び前記反射防止膜を順次除去するステップと、エッチングされた前記ポリシリコン膜をエッチングマスクとして用い、前記第１溝の底面下の前記半導体基板部分を２次エッチングして、前記第１の幅より狭い第２の幅及び第２の深さを有する第２溝を形成するステップと、前記ポリシリコン膜及び前記酸化膜を順次除去するステップと、前記第２溝を含む第１溝の上にゲートを形成するステップと、を含むことを特徴としている。
ここで、前記１次エッチングは、ＨＦ、ＮＨ４Ｆ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合溶液を利用した湿式エッチングであり、前記ＣＨ３ＣＯＯＨ溶液は前記混合溶液全体に対する比率が約１〜５０％であり、前記ＨＮＯ３溶液は前記混合溶液全体に対する比率が約１〜５０％である。また、前記１次エッチングは、反応性が向上するように約２５〜１００℃の温度で行われる。
前記第１溝は、約１０〜１０００Åの深さを有するように形成される。
前記２次エッチングは、 ＨＢｒ、Ｎ２、Ａｒ、Ｎｅ及びＣｌ基を含んだ混合ガスを利用したドライエッチングであり、また、前記２次エッチングは、前記第１溝のエッチング底面にダメージを与えて結晶格子を破壊するプラズマドライエッチングである。
前記プラズマドライエッチングは、約２５〜７００℃の温度、約１３．３〜１３３３２．２Ｐａ（０．１〜１００Ｔｏｒｒ）の圧力、約１０〜２０００Ｗのパワー、そして、還元雰囲気下で行われ、かつ、Ｎｅ、Ｈｅ、ＮＨ３、Ｋｒ、Ｘｅ及びＲｎから構成されるグループより選択されるいずれか一つのガスを触媒ガスとして添加して行われる。
前記第２溝は、約３００〜３０００のÅ深さを有するように形成される。
また、上記のような課題を解決するために、本発明に係る半導体素子の製造方法は、アクティブ領域を画定する素子分離膜が形成された半導体基板を設けるステップと、前記半導体基板全面上に絶縁膜を形成するステップと、前記絶縁膜上に前記半導体基板の前記アクティブ領域におけるリセス予定領域を画定するマスクパターンを形成するステップと、前記マスクパターンをエッチングマスクとして用い、前記絶縁膜をエッチングして前記アクティブ領域の前記リセス予定領域を露出させるステップと、露出された前記リセス予定領域を一次等方性エッチングして、第１の幅及び第１の深さを有する第１溝を形成するステップと、前記第１溝の底面下の前記半導体基板部分を２次ドライエッチングして、前記第１の幅より狭い第２の幅及び第２の深さを有する第２溝を形成するステップと、前記第２溝を含む前記第１溝の上にゲートを形成するステップとを含むことを特徴としている。
ここで、前記１次等方性エッチングは、ＨＦ、ＮＨ４Ｆ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合溶液を用いて行われ、この際、前記ＣＨ３ＣＯＯＨ溶液は、前記混合溶液全体に対する比率が約１〜５０％であり、前記ＨＮＯ３溶液は前記混合溶液全体に対する比率が約１〜５０％である。
前記２次ドライエッチングは、ＨＢｒ、Ｎ２、Ａｒ、Ｎｅ及びＣｌ基を含んだ混合ガスを使用して行われ、また、前記２次ドライエッチングは、前記第１溝のエッチング底面にダメージを与えて結晶格子を破壊するプラズマドライエッチングである。
前記プラズマドライエッチングは、約２５〜７００℃の温度、約１３．３〜１３３３２．２Ｐａ（０．１〜１００Ｔｏｒｒ）の圧力、約１０〜２０００Ｗのパワー、そして、還元雰囲気下で遂行し、かつ、Ｎｅ、Ｈｅ、ＮＨ３、Ｋｒ、Ｘｅ及びＲｎより構成されるグループから選択されるいずれか一つのガスを触媒ガスとして添加して行われる。
本発明によれば、ゲートが形成されるアクティブ領域を２回エッチングすることにより、たとえアクティブ領域のサイズが減少しても満足すべきチャネル長を確保することができるので、効果的に接合領域の漏洩電流を減少させることができることは勿論、リフレッシュ特性を改善させることもできる。したがって、本発明は素子の漏洩電流の減少及びリフレッシュ特性の改善を通じて半導体素子の信頼性及び歩留まりを向上させることができる。
以下、添付の図面を参照しつつ本発明の好ましい実施の形態を詳細に説明する。
図１Ａ〜図１Ｅは、本発明の実施の形態に係る半導体素子の製造方法を説明する断面図である。
図１Ａに示すように、アクティブ領域を画定する素子分離膜２が形成された半導体基板１を設ける。その後、アクティブ領域と素子分離膜２を含む半導体基板１上にバッファ用の酸化膜３とハードマスク用のポリシリコン膜４を順次形成する。次に、ポリシリコン膜４上に反射防止膜５を形成した後、反射防止膜５上に、リセスされる基板領域を画定するマスクパターン６を公知のフォト処理によって形成する。
なお、本実施の形態では、基板のリセスを形成するためのハードマスクとしてポリシリコン膜を適用したが、他の実施の形態として窒化膜のような絶縁膜を適用することも可能である。
次に、図１Ｂに示すように、マスクパターン６をエッチングマスクとして利用し、反射防止膜５、ポリシリコン膜４及び酸化膜３を順次エッチングして、半導体基板１のアクティブ領域のリセス予定領域を露出させる。
次に、図１Ｃに示すように、マスクパターン６をエッチングマスクとして利用し、露出された基板領域を一次等方性ウェトエッチングして、第１の幅及び深さを有する湾曲した第１溝７を形成する。この際、第１溝７は、約１０〜１０００Åの深さを有するように形成される。図１Ｃには、第１溝７の底面は丸い、もしくは弓形をしているが、その他の、例えば、シャープな角を有する形であってもよい。その後、リセスゲートマスクパターン６と反射防止膜５を順次除去する。
ここで、上記１次等方性ウェトエッチングは、ＨＦ、ＮＨ４Ｆ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合溶液を用いて行われる。また、エッチング反応性が向上するように２５〜１００℃の温度で行われる。エッチング溶液のうち、ＣＨ３ＣＯＯＨ溶液は安定剤として使われるものであって、全体溶液に対する比率が約１〜５０％である。ＨＮＯ３溶液はＣＨ３ＣＯＯＨが反応して消失する際、それを化学的に補充するために使用するものであって、全体溶液に対する比率が約１〜５０％である。
次に、図１Ｄに示すように、エッチングされたポリシリコン膜４をエッチングマスクとして利用し、第１溝７の一部の底面下の基板部分をさらに２次ドライエッチングして、第１溝７の幅より狭い第２の幅及び第２の深さを有する第２溝８を形成する。この際、第２溝８は、約３００〜３０００Åの深さに形成される。その後、ポリシリコン膜４と酸化膜３を除去する。
ここで、２次ドライエッチングは、ＨＢｒ、Ｎ２、Ａｒ、Ｎｅ及びＣｌ基を含んだ混合ガスを用いて行われる。さらに、２次ドライエッチングにおいて、プラズマドライエッチングが行われて第１溝７の底面のエッチング部分にダメージを与えて結晶格子を破壊する。このプラズマドライエッチングは、約２５〜７００℃の温度、約１３．３〜１３３３２．２Ｐａ（０．１〜１００Ｔｏｒｒ）の圧力、１０〜２０００Ｗのパワー、そして、還元雰囲気下で行われる。また、プラズマドライエッチンにおいて、触媒ガスとしてＮｅ、Ｈｅ、ＮＨ３、Ｋｒ、Ｘｅ及びＲｎから構成されるグループより選択されるいずれか一つのガスを添加する。
次に、図１Ｅに示すように、第２溝８及び第１溝７を含む基板アクティブ領域上にゲート酸化膜９を形成する。その後、ゲート酸化膜９を含む基板結果物上にゲートポリシリコン膜１０、ゲート金属シリサイド膜１１及びゲートハードマスク膜１２を順次形成する。そして、ゲートハードマスク膜１２をエッチングしてパターン化した後、エッチングされたゲートハードマスク膜１２をエッチングマスクとして利用し、その下のゲート金属シリサイド膜１１、ゲートポリシリコン膜１０及びゲート酸化膜９をエッチングして第２溝８を含む第１溝７上にリセスゲート１３を形成する。
以後の処理に関する図示及び説明はしないが、公知の一連の後続処理を順次行って、本発明に係るリセスゲート１３を有する半導体素子の製造を完了する。
上述のような処理を通じて製造される本発明のリセスゲートを有する半導体素子は基板アクティブ領域のリセスを２回のエッチングを通じて形成されるので、一回のみのエッチングを行う従来の場合に比べて相対的にチャネル長をより増大させることができる。
以上では、本発明を特定の実施形態に関連して図示及び説明したが、本発明はそれに限定されるものではなく、特許請求の範囲に定められる本発明の精神と分野から逸脱しない範囲内で、本発明が多様に変形され得るということは、当技術分野で通常の知識を有する者であれば容易に分かる。
本発明の実施の形態に係る半導体素子の製造方法を説明する断面図である。 本発明の実施の形態に係る半導体素子の製造方法を説明する断面図である。 本発明の実施の形態に係る半導体素子の製造方法を説明する断面図である。 本発明の実施の形態に係る半導体素子の製造方法を説明する断面図である。 本発明の実施の形態に係る半導体素子の製造方法を説明する断面図である。
符号の説明
１ 半導体基板
２ 素子分離膜
３ 酸化膜
４ ポリシリコン膜
５ 反射防止膜
６ マスクパターン
７ 第１溝
８ 第２溝
９ ゲート酸化膜
１０ ゲートポリシリコン膜
１１ ゲート金属シリサイド膜
１２ ゲートハードマスク膜
１３ リセスゲート

Claims (19)

  1. アクティブ領域を画定する素子分離膜が形成された半導体基板を設けるステップと、
    前記半導体基板全面上に酸化膜、ポリシリコン膜、及び反射防止膜を順次形成するステップと、
    前記反射防止膜上に前記半導体基板の前記アクティブ領域におけるリセス予定領域を画定するマスクパターンを形成するステップと、
    前記マスクパターンをエッチングマスクとして用い、前記反射防止膜、前記ポリシリコン膜、及び前記酸化膜を順次エッチングして前記アクティブ領域の前記リセス予定領域を露出させるステップと、
    露出された前記リセス予定領域を１次エッチングして、第１の幅及び第１の深さを有する第１溝を形成するステップと、
    前記マスクパターン及び前記反射防止膜を順次除去するステップと、
    エッチングされた前記ポリシリコン膜をエッチングマスクとして用い、前記第１溝の底面下の前記半導体基板部分を２次エッチングして、前記第１の幅より狭い第２の幅及び第２の深さを有する第２溝を形成するステップと、
    前記ポリシリコン膜及び前記酸化膜を順次除去するステップと、
    前記第２溝を含む第１溝の上にゲートを形成するステップと、を含むことを特徴とする半導体素子の製造方法。
  2. 前記１次エッチングは、ＨＦ、ＮＨ４Ｆ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合溶液を利用したウェトエッチングであることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記ＣＨ３ＣＯＯＨ溶液は、前記混合溶液全体に対する比率が約１〜５０％であることを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記ＨＮＯ３溶液は、前記混合溶液全体に対する比率が約１〜５０％であることを特徴とする請求項２に記載の半導体素子の製造方法。
  5. 前記１次エッチングは、反応性が向上するように約２５〜１００℃の温度で行われることを特徴とする請求項２に記載の半導体素子の製造方法。
  6. 前記第１溝は、約１０〜１０００Åの深さを有するように形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
  7. 前記２次エッチングは、 ＨＢｒ、Ｎ２、Ａｒ、Ｎｅ及びＣｌ基を含んだ混合ガスを利用したドライエッチングであることを特徴とする請求項１に記載の半導体素子の製造方法。
  8. 前記２次エッチングは、前記第１溝のエッチング底面にダメージを与えて結晶格子を破壊するプラズマドライエッチングであることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記プラズマドライエッチングは、約２５〜７００℃の温度、約１３．３〜１３３３２．２Ｐａ（０．１〜１００Ｔｏｒｒ）の圧力、約１０〜２０００Ｗのパワー、そして、還元雰囲気下で行われることを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 前記プラズマドライエッチングは、Ｎｅ、Ｈｅ、ＮＨ３、Ｋｒ、Ｘｅ及びＲｎから構成されるグループより選択されるいずれか一つのガスを触媒ガスとして添加して行われることを特徴とする請求項８に記載の半導体素子の製造方法。
  11. 前記第２溝は、約３００〜３０００Åの深さを有するように形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
  12. アクティブ領域を画定する素子分離膜が形成された半導体基板を設けるステップと、
    前記半導体基板全面上に絶縁膜を形成するステップと、
    前記絶縁膜上に前記半導体基板の前記アクティブ領域におけるリセス予定領域を画定するマスクパターンを形成するステップと、
    前記マスクパターンをエッチングマスクとして用い、前記絶縁膜をエッチングして前記アクティブ領域の前記リセス予定領域を露出させるステップと、
    露出された前記アクティブ領域の前記リセス予定領域を一次等方性エッチングして、第１の幅及び第１の深さを有する第１溝を形成するステップと、
    前記第１溝の底面下の前記半導体基板部分を２次ドライエッチングして、前記第１の幅より狭い第２の幅及び第２の深さを有する第２溝を形成するステップと、
    前記第２溝を含む前記第１溝の上にゲートを形成するステップと、を含むことを特徴とする半導体素子の製造方法。
  13. 前記１次等方性エッチングは、ＨＦ、ＮＨ４Ｆ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２及びＨ２Ｏの混合溶液を用いて行われることを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 前記ＣＨ３ＣＯＯＨ溶液は、前記混合溶液全体に対する比率が約１〜５０％であることを特徴とする請求項１３に記載の半導体素子の製造方法。
  15. 前記ＨＮＯ３溶液は、前記混合溶液全体に対する比率が約１〜５０％であることを特徴とする請求項１３に記載の半導体素子の製造方法。
  16. 前記２次ドライエッチングは、ＨＢｒ、Ｎ２、Ａｒ、Ｎｅ及びＣｌ基を含む混合ガスを使用して行われることを特徴とする請求項１２に記載の半導体素子の製造方法。
  17. 前記２次ドライエッチングは、前記第１溝のエッチング底面にダメージを与えて結晶格子を破壊するプラズマドライエッチングであることを特徴とする請求項１６に記載の半導体素子の製造方法。
  18. 前記プラズマドライエッチングは、約２５〜７００℃の温度、約１３．３〜１３３３２．２Ｐａ（０．１〜１００Ｔｏｒｒ）の圧力、約１０〜２０００Wのパワー、そして、還元雰囲気下で行われることを特徴とする請求項１７に記載の半導体素子の製造方法。
  19. 前記プラズマドライエッチングは、Ｎｅ、Ｈｅ、ＮＨ３、Ｋｒ、Ｘｅ及びＲｎから構成されるグループから選択されるいずれか一つのガスを触媒ガスとして添加して行われることを特徴とする請求項１８に記載の半導体素子の製造方法。
JP2005378696A 2005-06-30 2005-12-28 半導体素子の製造方法 Expired - Fee Related JP5127137B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050058570A KR100608386B1 (ko) 2005-06-30 2005-06-30 반도체 소자의 제조방법
KR10-2005-0058570 2005-06-30

Publications (2)

Publication Number Publication Date
JP2007013085A true JP2007013085A (ja) 2007-01-18
JP5127137B2 JP5127137B2 (ja) 2013-01-23

Family

ID=37184957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378696A Expired - Fee Related JP5127137B2 (ja) 2005-06-30 2005-12-28 半導体素子の製造方法

Country Status (5)

Country Link
US (2) US7413969B2 (ja)
JP (1) JP5127137B2 (ja)
KR (1) KR100608386B1 (ja)
CN (1) CN100463113C (ja)
TW (1) TWI263307B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849189B1 (ko) 2007-02-12 2008-07-30 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법
JP2008210994A (ja) * 2007-02-27 2008-09-11 Nec Electronics Corp 横型ｍｏｓｆｅｔおよびその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732767B1 (ko) * 2005-12-29 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법
DE102006045441B4 (de) * 2006-09-26 2008-09-25 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
KR100842908B1 (ko) * 2006-09-30 2008-07-02 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그의 제조방법
US7645671B2 (en) 2006-11-13 2010-01-12 Micron Technology, Inc. Recessed access device for a memory
KR100840789B1 (ko) 2007-02-05 2008-06-23 삼성전자주식회사 리세스 트랜지스터 및 그 제조 방법
KR100951566B1 (ko) 2007-03-15 2010-04-09 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100908522B1 (ko) 2007-06-28 2009-07-20 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
DE102007045734B3 (de) * 2007-09-25 2008-11-13 Qimonda Ag Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
KR20090076317A (ko) * 2008-01-08 2009-07-13 삼성전자주식회사 반도체 장치 및 그의 형성방법
CN101587908B (zh) * 2008-05-23 2010-11-17 南亚科技股份有限公司 凹入式沟道晶体管结构
US9012318B2 (en) 2012-09-21 2015-04-21 Micron Technology, Inc. Etching polysilicon
KR101506888B1 (ko) * 2013-10-02 2015-03-30 주식회사 에스앤에스텍 블랭크 마스크 및 포토마스크
US10008417B1 (en) * 2017-06-12 2018-06-26 International Business Machines Corporation Vertical transport fin field effect transistors having different channel lengths
CN107464749B (zh) * 2017-07-28 2021-09-17 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统
CN112885770A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 浅沟槽隔离结构、半导体结构及其制备方法
CN112864155B (zh) * 2021-01-04 2022-05-03 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN113892176A (zh) * 2021-08-31 2022-01-04 长江存储科技有限责任公司 半导体结构、制作方法及三维存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202560A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 半導体装置およびその製造方法
JPH02294031A (ja) * 1989-05-09 1990-12-05 Matsushita Electron Corp トレンチ形成方法
JPH05275664A (ja) * 1991-10-11 1993-10-22 Canon Inc 半導体物品の製造方法
JPH08288256A (ja) * 1995-04-13 1996-11-01 Sony Corp トレンチエッチング方法
JP2001277488A (ja) * 2000-03-30 2001-10-09 Fuji Photo Film Co Ltd インクジェット記録方法
JP2003133415A (ja) * 2001-10-23 2003-05-09 Hynix Semiconductor Inc 半導体素子の導電配線形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880004A (en) * 1997-06-10 1999-03-09 Winbond Electronics Corp. Trench isolation process
JPH11111837A (ja) 1997-10-03 1999-04-23 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
KR100275484B1 (ko) * 1998-10-23 2001-01-15 정선종 트렌치형 게이트 전극을 갖는 전력소자 제조방법
JP2000208606A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体装置及びその製造方法
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
US20020063282A1 (en) 2000-11-29 2002-05-30 Chiu-Te Lee Buried transistor for a liquid crystal display system
JP2005528796A (ja) 2002-05-31 2005-09-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチ・ゲート半導体装置と製造方法
JP3870292B2 (ja) * 2002-12-10 2007-01-17 関東化学株式会社 エッチング液組成物とそれを用いた反射板の製造方法
US7326619B2 (en) * 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
KR100505712B1 (ko) * 2003-10-22 2005-08-02 삼성전자주식회사 리세스 채널 어레이 트랜지스터의 제조 방법
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
KR100840789B1 (ko) * 2007-02-05 2008-06-23 삼성전자주식회사 리세스 트랜지스터 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202560A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 半導体装置およびその製造方法
JPH02294031A (ja) * 1989-05-09 1990-12-05 Matsushita Electron Corp トレンチ形成方法
JPH05275664A (ja) * 1991-10-11 1993-10-22 Canon Inc 半導体物品の製造方法
JPH08288256A (ja) * 1995-04-13 1996-11-01 Sony Corp トレンチエッチング方法
JP2001277488A (ja) * 2000-03-30 2001-10-09 Fuji Photo Film Co Ltd インクジェット記録方法
JP2003133415A (ja) * 2001-10-23 2003-05-09 Hynix Semiconductor Inc 半導体素子の導電配線形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849189B1 (ko) 2007-02-12 2008-07-30 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법
JP2008210994A (ja) * 2007-02-27 2008-09-11 Nec Electronics Corp 横型ｍｏｓｆｅｔおよびその製造方法

Also Published As

Publication number Publication date
JP5127137B2 (ja) 2013-01-23
TWI263307B (en) 2006-10-01
KR100608386B1 (ko) 2006-08-08
CN1892988A (zh) 2007-01-10
US20070004145A1 (en) 2007-01-04
TW200701403A (en) 2007-01-01
CN100463113C (zh) 2009-02-18
US20080272431A1 (en) 2008-11-06
US7413969B2 (en) 2008-08-19

Similar Documents

Publication Publication Date Title
JP5127137B2 (ja) 半導体素子の製造方法
JP5134760B2 (ja) シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
US7947553B2 (en) Method for fabricating semiconductor device with recess gate
JP2008085341A (ja) 半導体素子のリセスゲートの製造方法
JP4221420B2 (ja) 半導体装置の製造方法
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100691011B1 (ko) 반도체 소자의 제조방법
JP5015533B2 (ja) 半導体装置の製造方法
JP4834304B2 (ja) 半導体素子の製造方法
KR100631960B1 (ko) 반도체 소자 및 그의 제조방법
JP2007194333A (ja) 半導体装置の製造方法
US7449401B2 (en) Semiconductor device with asymmetric transistor and method for fabricating the same
JPWO2007086111A1 (ja) 半導体装置の製造方法
US7148108B2 (en) Method of manufacturing semiconductor device having step gate
KR100745939B1 (ko) 반도체 소자의 형성 방법
KR20070079949A (ko) 반도체 소자의 형성 방법
KR100929631B1 (ko) 모스펫 소자의 제조방법
KR20060072959A (ko) 반도체 소자의 게이트 형성방법
US20080048252A1 (en) Mosfet device suppressing electrical coupling between adjoining recess gates and mthod for manufacturing the same
KR100800141B1 (ko) 반도체 소자의 제조방법
KR100960932B1 (ko) 반도체 소자의 제조방법
KR20100003174A (ko) 반도체 소자의 제조 방법
KR20070021508A (ko) 반도체 소자의 제조방법
KR20080087442A (ko) 반도체 소자의 리세스 게이트 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees