DE60038711T2 - Mehrschichtige Scheibe mit dicker Opferschicht unter Verwendung von porösem Silizium oder porösem Siliziumdioxid und Herstellungsverfahren - Google Patents

Mehrschichtige Scheibe mit dicker Opferschicht unter Verwendung von porösem Silizium oder porösem Siliziumdioxid und Herstellungsverfahren Download PDF

Info

Publication number
DE60038711T2
DE60038711T2 DE60038711T DE60038711T DE60038711T2 DE 60038711 T2 DE60038711 T2 DE 60038711T2 DE 60038711 T DE60038711 T DE 60038711T DE 60038711 T DE60038711 T DE 60038711T DE 60038711 T2 DE60038711 T2 DE 60038711T2
Authority
DE
Germany
Prior art keywords
layer
wafer
porous silicon
silicon
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60038711T
Other languages
English (en)
Other versions
DE60038711D1 (de
Inventor
Sung-gyu Paldal-gu Suwon-city Kang
Ki Bang Songpa-gu Lee
Jae-joon Bundang-gu Sungnam-city Choi
Hee-moon Yangcheon-gu Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE60038711D1 publication Critical patent/DE60038711D1/de
Application granted granted Critical
Publication of DE60038711T2 publication Critical patent/DE60038711T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0115—Porous silicon

Description

  • Die Erfindung bezieht sich auf einen Mehrschichtwafer mit einer Opferschicht, der durch Bilden einer Opferschicht aus oxidiertem porösem Silicium oder porösem Silicium und Aufwachsen einer epitaxialen Polysiliciumschicht auf der Opferschicht erhalten wird, sowie auf ein Verfahren zur Herstellung desselben.
  • 1 ist eine Querschnittansicht, welche die Stapelstruktur eines herkömmlichen Silicium-auf-Isolator(SOI)-Wafers darstellt. Wie in 1 gezeigt, weist der herkömmliche SOI-Wafer eine Stapelstruktur auf, in der eine Oxidschicht 3 auf einem Substratwafer 1 ausgebildet ist und ein einkristalliner Siliciumwafer 6 auf der Oxidschicht 3 ausgebildet ist. Hierbei wird die Oxidschicht 3, die eine Opferschicht ist, durch thermische Oxidation gebildet, und so ist es schwierig, eine Opferschicht mit einer Dicke von 1 μm oder mehr zu bilden. Wenn die Oxidschicht dazu verwendet wird, eine Struktur wie einen Ausleger oder eine Brücke herzustellen, hängt somit eine fertiggestellte Struktur häufig an einem Substrat an, das unter der Struktur liegt, da der Zwischenraum zwischen der Struktur und dem Substrat schmal ist. Im Fall einer sich bewegenden Struktur wird außerdem aufgrund des geringen Abstands zwischen der Struktur und dem Substrat eine hohe Luftdämpfung erzeugt. Da die Siliciumoxidschicht durch thermische Oxidation gebildet wird, erfordert es außerdem viel Zeit, die Struktur herzustellen. Da die Struktur durch Anbringen eines weiteren Siliciumwafers auf dem oxidierten Substratsilicium hergestellt wird, das heißt, da zwei Wafer verwendet werden, sind des Weiteren die Herstellungskosten erhöht.
  • Die Offenlegungsschrift EP 0 843 345 A2 offenbart einen Mehrschichtwafer und ein Herstellungsverfahren dafür mit einem Substratsiliciumwafer, einer Opferschicht aus porösem Silicium auf dem Wafersubstrat und einer Polysiliciumschicht, die epitaxial aufgewachsen sein kann. Die Poren der porösen Siliciumschicht können mit einem dünnen Oxidfilm beschichtet sein. Ein derartiger Mehrschichtwafer wird innerhalb einer Silicium-auf-Isolator(SOI)-Technologie für ein Face-down-Ronden an einem weiteren Wafer verwendet. Weitere Mehrschichtstrukturen mit einer porösen Silicium- oder Siliciumoxidschicht zur Verwendung als Opferschicht sind in den Offenlegungsschriften EP 0 849 788 A2 und WO 98/50763 A1 und den Patentschriften US 3.961.353 und US 5.660.680 offenbart.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines neuartigen Mehrschichtwafers und Herstellungsverfahrens dafür mit charakteristischen, vorteilhaften Eigenschaften zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Mehrschichtwafers mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 3 oder 5.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen zusammen mit der vorstehend zum leichteren Verständnis der Erfindung erläuterten herkömmlichen Ausführungsform gezeigt. In den Zeichnungen sind:
  • 1 eine Querschnittansicht eines herkömmlichen Silicium-auf-Isolator(SOI)-Wafers,
  • 2 eine Querschnittansicht eines Mehrschichtwafers mit einer aus porösem Siliciumoxid gebildeten dicken Opferschicht gemäß der vorliegenden Erfindung,
  • 3 eine Querschnittansicht eines Mehrschichtwafers mit einer dicken, aus porösem Silicium gebildeten Opferschicht gemäß der vorliegenden Erfindung,
  • 4A bis 4F Querschnittansichten, die ein Verfahren zur Herstellung eines Mehrschichtwafers mit einer dicken Opferschicht gemäß der vorliegenden Erfindung darstellen, wobei
  • 4A einen Startwafer darstellt,
  • 4B den oberen Teil des Startwafers darstellt, der durch eine Anodenreaktion in poröses Silicium umgewandelt wurde,
  • 4C oxidiertes poröses Silicium (OPS) darstellt, in das sich poröses Silicium nach Durchlaufen einer Oxidation umwandelt,
  • 4D eine auf dem porösen Silicium ausgebildete epitaxiale Polysiliciumschicht darstellt,
  • 4E eine Polysiliciumkristallkeimschicht darstellt, die durch chemische Gasphasenabscheidung (CVD) auf dem oxidierten porösen Silicium (OPS) gebildet wird, und
  • 4F eine auf der Polysiliciumkristallkeimschicht aufgewachsene epitaxiale Polysiliciumschicht darstellt.
  • In einem Mehrschichtwafer mit einer dicken Opferschicht gemäß der vorliegenden Erfindung wird eine Opferschicht, die bei der Herstellung einer Aufhängungsstruktur geätzt wird, dicker realisiert, um Probleme wie Anhängen der Aufhängungsstruktur an einem Substratboden oder Luftdämpfung in einem Halbleiteraktuator, einem Halbleiterbeschleunigungssensor oder dergleichen zu lösen, da ein großer Zwischenraum zwischen der Struktur und dem Boden zur Lösung der vorstehenden Probleme bevorzugt ist.
  • Eine derartige dicke Opferschicht kann durch das folgende Verfahren erzielt werden.
  • Hierbei wird poröses Silicium mit einer Abmessung von mehreren zehn Mikrometern, das als Opferschicht verwendet werden soll, innerhalb einer kurzen Zeitspanne gebildet, wenn ein mit einer hohen Konzentration dotierter p+-leitender oder n+-leitender Wafer anodisiert wird. Wenn das poröse Silicium thermisch oxidiert wird, wird die gesamte Oberfläche des porösen Siliciums dank des weiten Oberflächengebiets des porösen Siliciums, etwa 200 m2/cm3, oxidiert. Auf diese Weise wird ohne Weiteres eine dicke Oxidschicht erzielt.
  • Die 2 und 3 sind Querschnittansichten, die verschiedene Ausführungsformen eines Mehrschichtwafers mit einer dicken Opferschicht gemäß der vorliegenden Erfindung darstellen. 2 bezieht sich auf eine Ausführungsform, bei der eine Opferschicht 3 aus porösem Silicium oxid auf einem Substratwafer 1 ausgebildet ist, und 3 bezieht sich auf eine Ausführungsform, bei der eine Opferschicht 2 aus porösem Silicium auf einem Substratwafer 1 ausgebildet ist. In den 2 und 3 sind Polysiliciumschichten 7 und 5 auf den Opferschichten 2 beziehungsweise 3 ausgebildet. Ein Stapel aus der Opferschicht 2 und der Polysiliciumschicht 7 ist z. B. mehrere Male wiederholt, und desgleichen für einen Stapel aus der Opferschicht 3 und der Polysiliciumschicht 5.
  • Wie in diesen Ausführungsformen beschrieben, ist die Aufhängungsstruktur weit entfernt von einem Substratboden, wenn eine Aufhängungsstruktur wie ein Beschleunigungssensor mittels Herstellen eines Mehrschichtwafers unter Verwendung einer dicken Opferschicht gefertigt wird, so dass Probleme wie Anhängen einer Struktur an einem Substrat oder Luftdämpfung gelöst werden können, was im Fall einer sich bewegenden Struktur auftritt. Wenn durch einen Volumenätzvorgang der Rückseite eines Substrats bei der Herstellung der Struktur ein Durchätzen erhalten wird, wird außerdem verhindert, dass eine aus porösem Silicium oder oxidiertem porösem Silicium gebildete Opferschicht bricht, da sie dick ist. Bei der Fertigung einer Polysiliciumschicht auf dem oberen Teil eines Wafers (wenn oxidiertes poröses Silicium zur Bildung einer Opferschicht verwendet wird, wird zuerst eine Polysiliciumkristallkeimschicht auf dem oxidierten porösen Silicium aufgebracht) wird, wenn polykristallines Silicium durch einen epitaxialen Prozess aufgewachsen wird, dieses schneller aufgewachsen, als wenn einkristallines Silicium aufgewachsen wird. Somit ist das polykristalline Silicium hinsichtlich Zeitbedarf gegenüber dem einkristallinen Silicium bevorzugt. Im Stand der Technik sind zwei Wafer erforderlich, um einen direkten Siliciumbond(SDB)-Prozess zu verwenden. In der vorliegenden Erfindung ist jedoch lediglich eine Siliciumwaferlage erforderlich. Außerdem ist ein Prozess zur Herstellung eines Mehrschichtwafers mit einer dicken Opferschicht einfacher als ein existierender SOI-Waferherstellungsprozess, so dass er für eine Massenproduktion geeignet ist. Demzufolge sind die Herstellungskosten reduziert.
  • Wie vorstehend beschrieben, kann poröses Silicium in der vorliegenden Erfindung als Opferschicht angewandt werden, oder oxidiertes poröses Silicium, das durch thermisches Oxidieren von porösem Silicium erhalten wird, kann als Opferschicht angewandt werden. Nunmehr wird die Abfolge eines Waferfertigungsprozesses gemäß der vorliegenden Erfindung unter Bezugnahme auf die 4A bis 4F beschrieben. Als erstes wird ein Fall der Bildung einer Opferschicht aus porösem Silicium beschrieben, und dann wird ein Fall der Bildung der Opferschicht aus oxidiertem porösem Silicium beschrieben.
  • 1. Prozessreihenfolge im Fall, dass eine Opferschicht aus porösem Silicium gebildet wird.
  • Als erstes wird, wie in 4A gezeigt, ein mit einer hohen Konzentration dotierter p+-leitender oder n+-leitender Wafer für einen Substratwafer 1 präpariert. Dann wird, wie in 4B gezeigt, eine poröse Siliciumschicht 2 mit einer Dicke von einigen Mikrometern bis einigen zehn Mikrometern durch anodisches Bonden der Oberfläche des Substratwafers 1 gebildet. Als nächstes wird, wie in 4C gezeigt, eine epitaxiale Polysiliciumschicht 7 auf der porösen Siliciumschicht 2 aufgewachsen, wodurch ein Wafer gemäß einer Ausführungsform fertiggestellt wird, in der eine Opferschicht aus porösem Silicium gebildet wird. Hierbei kann ein Mehrschichtwafer mit einem sehr dicken Stapel durch mehrmaliges Wiederholen des Prozesses zur Bildung einer porösen Siliciumschicht und des Prozesses zur Bildung einer polykristallinen Siliciumschicht hergestellt werden.
  • 2. Prozessreihenfolge im Fall, dass eine Opferschicht aus oxidiertem porösem Silicium gebildet wird
  • Als erstes wird, wie in 4A gezeigt, ein mit einer hohen Konzentration dotierter p+-leitender oder n+-leitender Wafer für einen Substratwafer 1 präpariert. Dann wird, wie in 4B gezeigt, eine poröse Siliciumschicht 2 mit einer Dicke von einigen Mikrometern bis einigen zehn Mikrometern durch anodisches Bonden der Oberfläche des Substratwafers 1 gebildet. Als nächstes wandelt sich, wie in 4D gezeigt, die poröse Siliciumschicht 2 durch thermische Oxidation in eine poröse Siliciumoxidschicht 3 um. Danach wird, wie in 4E gezeigt, eine Polysiliciumkristallkeimschicht 4 durch chemische Gasphasenabscheidung (CVD) auf der porösen Siliciumoxidschicht 3 aufgebracht. Die Porosität von porösem Silicium variiert gemäß der Konzentration einer Fluorwasserstoffsäure und einer Stromdichte. Wenn eine Porosität von etwa 55% erreicht wird, kann eine poröse Siliciumoxidschicht ohne Deformation eines Wafers aufgrund von Volumenexpansion aufgewachsen werden, die bei Oxidation auftritt. Danach wird, wie in 4F gezeigt, die Polysiliciumkristallkeimschicht zu einer Polysiliciumschicht 5 gewachsen, wodurch ein Wafer gemäß einer Ausführungsform fertiggestellt wird, in der eine Opferschicht aus oxidiertem porösem Silicium gebildet wird. Hierbei kann ein Mehrschichtwafer mit einem sehr dicken Stapel durch mehrmaliges Wiederholen von Prozessen von dem Prozess zur Bildung einer porösen Siliciumschicht bis zu dem Prozess zur Bildung einer polykristallinen Siliciumschicht hergestellt werden.
  • Wie vorstehend beschrieben, benutzt ein Mehrschichtwafer mit einer dicken Opferschicht gemäß der vorliegenden Erfindung eine poröse Siliciumschicht oder eine oxidierte poröse Siliciumschicht als Opferschicht, so dass bei der Fertigung einer Aufhängungsstruktur eines Halbleiteraktuators oder eines Halbleiterträgheitssensors ein ausreichender Zwischenraum zwischen einem Substrat und der Aufhängungsstruktur er halten werden kann. Somit können Probleme wie Anhängen oder Luftwiderstand gelöst werden. Außerdem wird bei einem Herstellungsverfahren des Wafers gemäß der vorliegenden Erfindung ein mit einer hohen Konzentration dotierter p+-leitender oder n+-leitender Wafer bereitgestellt, und dann kann eine dicke poröse Siliciumschicht einfach durch anodisches Ätzen der Oberfläche des Wafers erzielt werden. Wenn Polysilicium durch einen epitaxialen Prozess auf einer porösen Siliciumschicht aufgewachsen wird, wird dieses außerdem schneller aufgewachsen, als wenn einkristallines Silicium aufgewachsen wird. Somit ist polykristallines Silicium hinsichtlich Zeitbedarf gegenüber einkristallinem Silicium bevorzugt.

Claims (6)

  1. Mehrschichtwafer mit – einem Siliciumwafer (1) zur Verwendung als Substrat und – einem Stapel aus einer Opferschicht (2, 3) aus porösem Silicium und/oder porösem Siliciumoxid und einer Polysiliciumschicht (5, 7) auf der Opferschicht, dadurch gekennzeichnet, dass – die Opferschicht und die Polysiliciumschicht wiederholt auf dem Siliciumwafer (1) gestapelt sind.
  2. Mehrschichtwafer nach Anspruch 1, wobei der Siliciumwafer p+-leitend oder n+-leitend ist.
  3. Verfahren zur Herstellung eines Mehrschichtwafers, das umfasst: (a) Präparieren eines p+-leitenden oder n+-leitenden Wafers als Substratwafer (1), (b) Bilden einer Opferschicht (2) aus porösem Silicium mit einer vorgegebenen Dicke durch Anodisieren des Substratwafers, (c) Aufwachsen einer epitaxialen Polysiliciumschicht (7) auf die poröse Siliciumschicht und (d) Wiederholen der Schritte (b) und (c).
  4. Verfahren nach Anspruch 3, wobei in Schritt (b) die Dicke der porösen Siliciumschicht mehrere Mikrometer bis einige zehn Mikrometer beträgt.
  5. Verfahren zur Herstellung eines Mehrschichtwafers, das umfasst: (a) Präparieren eines p+-leitenden oder n+-leitenden Wafers als Substratwafer (1), (b) Bilden einer porösen Siliciumschicht mit einer vorgegebenen Dicke durch Anodisieren des Substratwafers, (c) Bilden einer porösen Siliciumoxidschicht (3) als Opferschicht durch Oxidieren der porösen Siliciumschicht, (d) Bilden einer Polysiliciumkristallkeimschicht (4) auf der porösen Siliciumoxidschicht, (e) Aufwachsen einer epitaxialen Polysiliciumschicht (5) auf der porösen Siliciumoxidschicht und (f) Wiederholen der Schritte (b) bis (e).
  6. Verfahren nach Anspruch 5, wobei die Dicke der porösen Siliciumschicht mehrere Mikrometer bis mehrere zehn Mikrometer beträgt.
DE60038711T 1999-03-31 2000-03-27 Mehrschichtige Scheibe mit dicker Opferschicht unter Verwendung von porösem Silizium oder porösem Siliziumdioxid und Herstellungsverfahren Expired - Fee Related DE60038711T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1999-0011269A KR100434537B1 (ko) 1999-03-31 1999-03-31 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
KR9911269 1999-03-31

Publications (2)

Publication Number Publication Date
DE60038711D1 DE60038711D1 (de) 2008-06-12
DE60038711T2 true DE60038711T2 (de) 2009-07-02

Family

ID=19578400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60038711T Expired - Fee Related DE60038711T2 (de) 1999-03-31 2000-03-27 Mehrschichtige Scheibe mit dicker Opferschicht unter Verwendung von porösem Silizium oder porösem Siliziumdioxid und Herstellungsverfahren

Country Status (5)

Country Link
US (1) US6277712B1 (de)
EP (1) EP1041621B1 (de)
JP (1) JP2000332223A (de)
KR (1) KR100434537B1 (de)
DE (1) DE60038711T2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673644B2 (en) * 2001-03-29 2004-01-06 Georgia Tech Research Corporation Porous gas sensors and method of preparation thereof
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101017369B1 (ko) 2004-08-23 2011-02-28 삼성전자주식회사 디지털 위성방송에서 추가된 네트워크 정보를 얻는 방법
KR100793607B1 (ko) 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
WO2008036837A2 (en) * 2006-09-20 2008-03-27 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
CN105826345B (zh) 2007-01-17 2018-07-31 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
JP2010527163A (ja) * 2007-08-21 2010-08-05 エルジー エレクトロニクス インコーポレイティド 多孔性構造の太陽電池とその製造方法
TWI500364B (zh) 2008-03-05 2015-09-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8389862B2 (en) * 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
CN101740379B (zh) * 2008-11-27 2012-06-06 中芯国际集成电路制造(上海)有限公司 消除半导体器件表面缺陷的方法及半导体器件
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
CN102892356B (zh) 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
US8415555B2 (en) 2010-08-24 2013-04-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
WO2012167096A2 (en) 2011-06-03 2012-12-06 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
EP2830492B1 (de) 2012-03-30 2021-05-19 The Board of Trustees of the University of Illinois An ein körperteil montierbare, oberflächenkonformierbare, elektronische vorrichtungen und zugehöriges herstellungsverfahren
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
WO2016196675A1 (en) 2015-06-01 2016-12-08 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
MX2017015587A (es) 2015-06-01 2018-08-23 Univ Illinois Metodo alternativo para sensor uv.
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
CN108461383A (zh) * 2018-02-08 2018-08-28 澳洋集团有限公司 降低SiO2钝化层中孔隙的方法及LED的制备方法
US11466358B2 (en) * 2019-12-13 2022-10-11 Arizona Board Of Regents On Behalf Of Arizona State University Method of forming a porous multilayer material

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
US5387803A (en) * 1993-06-16 1995-02-07 Kulite Semiconductor Products, Inc. Piezo-optical pressure sensitive switch with porous material
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
ATE274240T1 (de) * 1993-12-07 2004-09-15 Infineon Technologies Ag Verfahren zur herstellung von mosfets mit verbesserten kurz-kanal effekten
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
JPH08241863A (ja) * 1995-03-06 1996-09-17 Canon Inc 半導体基板の製造方法
JP3302228B2 (ja) * 1995-09-12 2002-07-15 株式会社東芝 Ｓｏｉ基板の作製方法
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations
US5639692A (en) * 1996-04-08 1997-06-17 Chartered Semiconductor Manufacturing Pte, Ltd. Non-etch back SOG process using a metal via stud
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
DE69728022T2 (de) * 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JPH10284706A (ja) * 1997-04-02 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の製造方法及び半導体製造装置
GR1003010B (el) * 1997-05-07 1998-11-20 "����������" Ολοκληρωμενος αισθητηρας ροης αεριων χρησιμοποιωντας τεχνολογια πορωδους πυριτιου
US6126847A (en) * 1997-11-24 2000-10-03 Micron Technology Inc. High selectivity etching process for oxides
US6077776A (en) * 1998-03-18 2000-06-20 Taiwan Semiconductor Manufacturing Company Polysilicon residue free process by thermal treatment

Also Published As

Publication number Publication date
EP1041621B1 (de) 2008-04-30
KR20000061888A (ko) 2000-10-25
EP1041621A3 (de) 2004-11-24
DE60038711D1 (de) 2008-06-12
EP1041621A2 (de) 2000-10-04
KR100434537B1 (ko) 2004-06-05
US6277712B1 (en) 2001-08-21
JP2000332223A (ja) 2000-11-30

Similar Documents

Publication Publication Date Title
DE60038711T2 (de) Mehrschichtige Scheibe mit dicker Opferschicht unter Verwendung von porösem Silizium oder porösem Siliziumdioxid und Herstellungsverfahren
DE69935495T2 (de) Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
Kaltsas et al. Frontside bulk silicon micromachining using porous-silicon technology
EP1167934A1 (de) Mikromechanisches Bauelement, insbesondere Sensorelement, mit einer stabilisierten Membran und Verfahren zur Herstellung eines derartigen Bauelementes
DE102015213756B4 (de) Mikromechanische Struktur und Verfahren zur Herstellung derselben
EP0979992B1 (de) Verfahren zur Herstellung eines Mikromechanischen Sensors
EP1105344B1 (de) Mikromechanischer sensor und verfahren zu seiner herstellung
DE102016211513A1 (de) Stressentkoppelter piezoresistiver Relativdrucksensor und Verfahren zur Herstellung desselben
DE3025996C2 (de) Verfahren zur Herstellung eines Wegaufnehmers
WO2010046233A1 (de) Verfahren zum erzeugen von monokristallinen piezowiderständen und drucksensorelemente mit solchen piezowiderständen
DE10146574A1 (de) Herstellungsverfahren eines Mikromaterialstücks
DE19603829A1 (de) Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
DE4445177C5 (de) Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
US20020179563A1 (en) Application of a strain-compensated heavily doped etch stop for silicon structure formation
DE10161921A1 (de) Halbleitersensor zum Erfassen einer dynamischen Grösse und Verfahren zum Herstellen desselben
DE10046622B4 (de) Verfahren zur Herstellung einer Membransensoreinheit sowie Membransensoreinheit
DE102016107059B4 (de) Integriertes Halbleiterbauelement und Herstellungsverfahren
WO1991019177A1 (de) Mikromechanisches bauelement und verfahren zur herstellung desselben
EP1306348B1 (de) Verfahren zur Herstellung einer Membransensoreinheit sowie Membransensoreinheit
DE19824401A1 (de) Verfahren zur Herstellung eines Sensormembransubstrats
EP1347264B1 (de) Verfahren zur Herstellung eines SPM-Sensors
DE10046621A1 (de) Verfahren zur Herstellung eines Membransensor-Arrays sowie Membransensor-Array
EP1716070B1 (de) Mikromechanischer sensor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee