JP2000332223A - 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法 - Google Patents

多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法

Info

Publication number
JP2000332223A
JP2000332223A JP2000093781A JP2000093781A JP2000332223A JP 2000332223 A JP2000332223 A JP 2000332223A JP 2000093781 A JP2000093781 A JP 2000093781A JP 2000093781 A JP2000093781 A JP 2000093781A JP 2000332223 A JP2000332223 A JP 2000332223A
Authority
JP
Japan
Prior art keywords
layer
wafer
porous silicon
sacrificial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000093781A
Other languages
English (en)
Inventor
Jokei Kyo
城 圭 姜
Ki Bang Lee
起 ▲ばん▼ 李
Zaishun Sai
在 濬 崔
Hee-Moon Jeong
喜 文 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000332223A publication Critical patent/JP2000332223A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0115—Porous silicon

Abstract

(57)【要約】 【課題】 厚い犠牲層を有する多層構造ウェーハ。 【解決手段】 犠牲層として多孔質シリコン層或は多孔
質酸化シリコン層を採用する。半導体アクチュエータや
半導体慣性センサーなどの懸垂構造物の製造において、
基板と懸垂構造物との間に十分な間隙を確保しうる。高
濃度ドーピングされたp+型またはn+型ウェーハを用意し
た後、その表面を陽極反応させることにより簡単に厚い
多孔質シリコン層が得られる。多孔質シリコン層上にエ
ピタキシャル工程で多結晶シリコンを成長させる場合、
単結晶シリコンを成長させる時より速く成長される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は酸化された多孔質シ
リコン及び多結晶シリコンを犠牲層として利用し、その
上にエピタキシャル多結晶シリコン層(Epitaxial polys
ilicon layer)を成長させて厚い犠牲層を有する多層構
造ウェーハ及びその製造方法に関する。
【０００２】
【従来の技術】図1は従来のSOIウェーハの積層構造を示
す断面図である。図示するように、従来のSOIウェーハ
は、基板ウェーハ1上に酸化膜3が形成され、その上に単
結晶シリコンウェーハ6が付着された積層構造を有す
る。ここで、犠牲層の酸化膜3は熱酸化工程を用いて形
成されるため、1μm以上の厚さに形成しにくい。従っ
て、これを用い片持ちばり構造やブリッジ構造を形成す
る場合、構造物と基板との間隔が狭く、構造物の製造
後、構造物が下の基板と粘着して離れない粘着問題がよ
く発生する。また、動く構造物の場合、構造物と基板と
の間隔が狭くて空気抵抗が大きいという問題がある。
【０００３】また、熱酸化工程を用いてシリコン酸化物
層を形成するために、製造に長時間かかる問題がある。
さらに、酸化された基板シリコン上に他のシリコンウェ
ーハを付けて作るため、即ち二枚のウェーハを使用する
ためにコスト高となる問題点がある。
【０００４】
【発明が解決しようとする課題】本発明は前記問題点を
改善するために、高濃度にドーピングされたp+またはn+
型ウェーハ上に、陽極反応工程を用いて数十μm厚さの
多孔質シリコン層を形成し、前記多孔質シリコン上にエ
ピタキシャル多結晶シリコン(epitaxial polysilicon)
を成長させて多層構造のウェーハを形成したり、または
多孔質シリコンを酸化させ、酸化された多孔質シリコン
上にCVDを用いて多結晶シリコン種子層を蒸着させ、そ
の上のにエピタキシャル多結晶シリコン層を成長させた
厚い犠牲層を有する多層構造ウェーハ及びその製造方法
を提供するにその目的がある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に本発明に係る厚い犠牲層を有する多層構造ウェーハ
は、基板用シリコンウェーハと、前記基板用シリコンウ
ェーハ上に多孔質シリコン層よりなる犠牲層と、前記犠
牲層上に形成された多結晶シリコン層とを具備すること
を特徴とする。
【０００６】本発明において、前記基板用シリコンウェ
ーハはp+型またはn+型にドーピングされることが望まし
く、前記犠牲層及び多結晶シリコン層が複数回反復積層
されて多層構造よりなることもある。また、前記目的を
達成するために本発明に係る厚い犠牲層を有する多層構
造ウェーハの製造方法は、(a) 基板ウェハとしてドーピ
ングされたp+型またはn+型ウェーハを用意する段階と、
(b) 前記基板ウェーハ表面に陽極反応を通して所定厚さ
の多孔質シリコン層を形成する段階と、(c) 前記多孔質
シリコン層上にエピタキシャル多結晶シリコン層を成長
させる段階とを含むことを特徴とする。
【０００７】本発明において、前記(b)段階において前
記多孔質シリコン層の厚さは数μm乃至数十μmであるこ
とが望ましく、前記(b)段階及び(c)段階を複数回繰返し
て行うこともある。また、前記目的を達成するために本
発明に係る他の厚い犠牲層を有する多層構造ウェーハ
は、基板用シリコンウェーハと、前記基板用シリコンウ
ェーハ上に多孔質酸化シリコン層よりなる犠牲層と、
前記犠牲層上に形成された多結晶シリコン層とを具備す
ることを特徴とする。
【０００８】本発明において、前記基板用シリコンウェ
ーハはp+型またはn+型にドーピングされることが望まし
く、前記犠牲層及び多結晶シリコン層が複数回繰返して
積層されて多層構造よりなることもある。また、前記目
的を達成するために本発明に係る他の厚い犠牲層を有す
る多層構造ウェーハの製造方法は、(a) 基板ウェーハと
してドーピングされたp+型またはn+型ウェーハを用意す
る段階と、(b) 前記基板ウェーハ表面に陽極反応を通し
て所定厚さの多孔質シリコン層を形成する段階と、(c)
前記多孔質シリコン層を酸化させて多孔質酸化シリコン
層を形成する段階と、(d) 前記多孔質酸化シリコン層上
に多結晶シリコン種子層を形成する段階と、(e) 前記多
孔質酸化シリコン層上にエピタキシャル多結晶シリコン
層を成長させる段階とを含むことを特徴とする。
【０００９】本発明において、前記多孔質シリコン層の
厚さは数μm乃至数十μmであることが望ましく、前記
(b)段階乃至(e)段階を複数回繰返して行うこともある。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明に係る厚い犠牲層を有する多層構造ウェーハ及びその
製造方法を詳しく説明する。本発明に係る厚い犠牲層を
有する多層構造ウェーハは、半導体アクチュエータ、半
導体加速度センサー等において、懸垂構造物の粘着問題
や空気抵抗などの問題を解決するためには、構造物と底
部との間隙が大きいほど有利なのをを考慮し、できるだ
け懸垂構造物の製造工程で蝕刻される犠牲層を厚くす
る。
【００１１】このような厚い犠牲層を得るために次のよ
うな方法を使用する。即ち、高濃度にドーピングされた
p+またはn+型ウェーハを陽極反応させると、犠牲層とし
て使われる数十μmの多孔質シリコンが数分内に形成さ
れる。また、多孔質シリコンを熱酸化させると、多孔質
シリコンの表面積が極端に大きいので(約200m2/cm3)、
多孔質シリコン全面で酸化が起こって厚い酸化膜を容易
に得ることができる。
【００１２】図2及び図3は各々本発明に係る厚い犠牲層
を有する多層構造ウェーハの実施例を示す断面図であ
る。図2は基板ウェーハ1上に多孔質酸化シリコンを犠牲
層3として採用した実施例の断面図である。図3は基板ウ
ェーハ1上に多孔質シリコンを犠牲層2として採用した実
施例の断面図である。図面において犠牲層2、3上には各
々多結晶シリコン層5、7が形成される。このような犠牲
層2、3及び多結晶シリコン層5、7は、複数回繰返して積
層された構造に形成されることもある。
【００１３】かかる実施例のように、厚い犠牲層を用い
て多層構造のウェーハを製造して加速度センサーなどの
懸垂構造物を作る場合、懸垂構造物と基板の底部との間
隔が広いので、構造物と基板との粘着問題や、動く構造
物の場合の空気抵抗のような問題を解決しうる。また、
前記構造物の製造工程において背面バルク蝕刻を通した
貫通蝕刻を行う場合、多孔質シリコン或は酸化された多
孔質シリコンよりなる犠牲層は厚いので割れにくい。上
層部の多結晶シリコン層の製造のための(酸化された多
孔質シリコンを犠牲層として用いる場合多結晶シリコン
種子層を前記酸化された多孔質シリコン上に先に蒸着さ
せる)エピタキシャル工程で多結晶シリコンを成長させ
る場合、単結晶シリコンを成長させる時より速く成長さ
せることができ時間的に有利である。既存のSDB（silic
on direct bonding）工程を用いる場合、二枚のウェー
ハが必要な反面、本発明では一枚のシリコンウェーハの
みでよく、また既存のSOIウェーハの製造工程より工程
が簡単で量産に有利なのでコストダウンとなる。
【００１４】このように、本発明では多孔質シリコンを
犠牲層とすることもあり、多孔質シリコンを熱酸化さ
せ、酸化された多孔質シリコンを作った後、これを犠牲
層として使用することもできる。本発明の工程順序を図
4〜図5を参照しながら説明する。まず、多孔質シリコン
を犠牲層として使用する場合について説明し、次いで酸
化された多孔質シリコンを犠牲層として使用する場合を
各々説明する。
【００１５】1. 多孔質シリコンを犠牲層として使用す
る場合の工程順序 まず、図4(A)に示すように、基板ウェーハ1として高濃
度ドーピングされたp+型またはn+型ウェーハを用意す
る。次いで、図4(B)に示すように、基板ウェーハ1の表
面に陽極反応を通して数μm乃至数十μm厚さの多孔質シ
リコン層2を形成する。次いで、図4(C)に示すように、
形成された多孔質シリコン層2上にエピタキシャル多結
晶シリコン層7を成長させると、多孔質シリコンを犠牲
層とする実施例のウェーハが完成される。ここで、多孔
質シリコン層2の形成工程と多結晶シリコン層7の形成工
程とを数回繰返し積層してさらに厚い多重層構造のウェ
ーハを作ることもできる。
【００１６】2. 酸化された多孔質シリコンを犠牲層と
して使用する場合の工程順序 まず、図4(A)に示すように、基板ウェーハ1として高濃
度ドーピングされたp+型またはn+型ウェーハを用意す
る。次いで、図4(B)に示すように、基板ウェーハ1の表
面に陽極反応を通して数μm乃至数十μm厚さの多孔質シ
リコン層2を形成する。次いで、図5(A)に示すように、
形成された多孔質シリコン層2を熱酸化工程を用いて酸
化させ、多孔質酸化シリコン層3を形成する。次いで、
図(B)に示すように、多孔質酸化シリコン層3上に化学気
相蒸着(CVD)法で多結晶シリコン種子層4を蒸着させる。
多孔質シリコンの気孔度はフッ酸の濃度と電流密度によ
って変化するが、気孔度を55%程度に形成すれば酸化過
程で生じる体積膨脹によるウェーハの変形無しに多孔質
酸化シリコン層3を成長させうる。次いで、図5(C)に示
すように、多結晶シリコン種子層4を用いて多結晶シリ
コン層5を成長させると、多孔質酸化シリコンを犠牲層
とする実施例のウェーハが完成される。ここで、多孔質
シリコン層3の形成工程乃至多結晶シリコン層5の形成工
程を数回繰返し積層し、さらに厚い多重層構造のウェー
ハを作ることもできる。
【００１７】
【発明の効果】前述したように、本発明に係る厚い犠牲
層を有する多層構造ウェーハは、犠牲層として多孔質シ
リコン層或は多孔質酸化シリコン層を採用することによ
って、半導体アクチュエータや半導体慣性センサーなど
の懸垂構造物の製造時、基板と懸垂構造物との間に十分
な間隙が確保できて粘着や空気抵抗などの問題点を解消
しうる。また、その製造方法においても、高濃度ドーピ
ングされたp+型またはn+型ウェーハを用意した後、その
表面を陽極反応を通して簡単に厚い多孔質シリコン層を
形成することができる。また、多孔質シリコン層上にエ
ピタキシャル工程で多結晶シリコンを成長させる場合、
単結晶シリコンを成長させる時より速く成長されて時間
的に有利である。
【図面の簡単な説明】
【図１】従来のSOIウェーハを示す断面図。
【図２】本発明に係る多孔質酸化シリコンを犠牲層とし
て採用した、厚い犠牲層を有する多層構造ウェーハを示
す断面図。
【図３】本発明に係る多孔質シリコンを犠牲層として採
用した、厚い犠牲層を有する多層構造ウェーハを示す断
面図。
【図４】本発明に係る厚い犠牲層を有する多層構造ウェ
ーハの製造方法を工程段階別に示す図面。 (A) 開始ウェーハ。 (B) 陽極反応を通して開始ウェーハの上層部に形成され
た多孔質シリコン。 (C) 酸化工程の後、多孔質シリコンが酸化されて形成さ
れた多孔質シリコン。
【図５】(A) 多孔質シリコン上に形成されたエピタキシ
ャル多結晶シリコン層。 (B) 酸化された多孔質シリコン上にCVDで形成された多
結晶シリコン種子層。 (C) 多結晶シリコン種子層上に形成されたエピタキシャ
ル多結晶シリコン層。
【符号の説明】
１ 基板ウェーハ 2，3 犠牲層 5，7 多結晶シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 崔 在 濬 大韓民国京畿道城南市盆唐区書▲ひゅん▼ 洞96番地 示範団地宇成アパート218棟 1002号 (72)発明者 鄭 喜 文 大韓民国ソウル特別市陽川区新亭４洞1004 −３番地６−202

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】基板用シリコンウェーハと、 前記基板用シリコンウェーハ上に多孔質シリコン層より
    なる犠牲層と、 前記犠牲層上に形成された多結晶シリコン層と、 を具備する厚い犠牲層を有する多層構造ウェーハ。
  2. 【請求項２】前記基板用シリコンウェーハはp+型または
    n+型にドーピングされている、請求項１に記載の厚い犠
    牲層を有する多層構造ウェーハ。
  3. 【請求項３】前記犠牲層及び多結晶シリコン層が複数回
    反復積層されて多層構造よりなる、請求項１または２に
    記載の厚い犠牲層を有する多層構造ウェーハ。
  4. 【請求項４】(a) 基板ウェハとしてドーピングされたp+
    型またはn+型ウェーハを用意する段階と、 (b) 前記基板ウェーハ表面に陽極反応を通して所定厚さ
    の多孔質シリコン層を形成する段階と、 (c) 前記多孔質シリコン層上にエピタキシャル多結晶シ
    リコン層を成長させる段階と、を含む厚い犠牲層を有す
    る多層構造ウェーハの製造方法。
  5. 【請求項５】前記(b)段階において、前記多孔質シリコ
    ン層の厚さは数μm乃至数十μmである、請求項４に記載
    の厚い犠牲層を有する多層構造ウェーハの製造方法。
  6. 【請求項６】前記(b)段階及び(ｃ)段階を複数回繰返し
    て行う、請求項４または５に記載の厚い犠牲層を有する
    多層構造ウェーハの製造方法。
  7. 【請求項７】基板用シリコンウェーハと、 前記基板用シリコンウェーハ上に多孔質酸化シリコン層
    よりなる犠牲層と、 前記犠牲層上に形成された多結晶シリコン層と、を具備
    する厚い犠牲層を有する多層構造ウェーハ。
  8. 【請求項８】前記基板用シリコンウェーハはp+型または
    n+型にドーピングされている、請求項７に記載の厚い犠
    牲層を有する多層構造ウェーハ。
  9. 【請求項９】前記犠牲層及び多結晶シリコン層が複数回
    繰返して積層されて多層構造よりなる、請求項７または
    ８に記載の厚い犠牲層を有する多層構造ウェーハ。
  10. 【請求項１０】(a) 基板ウェーハとしてドーピングされ
    たp+型またはn+型ウェーハを用意する段階と、 (b) 前記基板ウェーハの表面に陽極反応を通して所定厚
    さの多孔質シリコン層を形成する段階と、 (c) 前記多孔質シリコン層を酸化させて多孔質酸化シリ
    コン層を形成する段階と、 (d) 前記多孔質酸化シリコン層上に多結晶シリコン種子
    層を形成する段階と、 (e) 前記多孔質酸化シリコン層上にエピタキシャル多結
    晶シリコン層を成長させる段階と、を含む、厚い犠牲層
    を有する多層構造ウェーハの製造方法。
  11. 【請求項１１】前記多孔質シリコン層の厚さは数μm乃
    至数十μmである、請求項１０に記載の厚い犠牲層を有
    する多層構造ウェーハの製造方法。
  12. 【請求項１２】前記(b)段階乃至(e)段階を複数回繰返し
    て行う、請求項１０または１１に記載の厚い犠牲層を有
    する多層構造ウェーハの製造方法。
JP2000093781A 1999-03-31 2000-03-30 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法 Withdrawn JP2000332223A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999P11269 1999-03-31
KR10-1999-0011269A KR100434537B1 (ko) 1999-03-31 1999-03-31 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2000332223A true JP2000332223A (ja) 2000-11-30

Family

ID=19578400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000093781A Withdrawn JP2000332223A (ja) 1999-03-31 2000-03-30 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法

Country Status (5)

Country Link
US (1) US6277712B1 (ja)
EP (1) EP1041621B1 (ja)
JP (1) JP2000332223A (ja)
KR (1) KR100434537B1 (ja)
DE (1) DE60038711T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793607B1 (ko) 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
JP2010527163A (ja) * 2007-08-21 2010-08-05 エルジー エレクトロニクス インコーポレイティド 多孔性構造の太陽電池とその製造方法
JP2013536151A (ja) * 2010-08-24 2013-09-19 コーニング インコーポレイテッド 寸法のあるシリカ系シリコン構造およびその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673644B2 (en) * 2001-03-29 2004-01-06 Georgia Tech Research Corporation Porous gas sensors and method of preparation thereof
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
WO2005122285A2 (en) 2004-06-04 2005-12-22 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101017369B1 (ko) 2004-08-23 2011-02-28 삼성전자주식회사 디지털 위성방송에서 추가된 네트워크 정보를 얻는 방법
MY149190A (en) * 2006-09-20 2013-07-31 Univ Illinois Release strategies for making transferable semiconductor structures, devices and device components
KR101519038B1 (ko) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
CN102113089B (zh) 2008-03-05 2014-04-23 伊利诺伊大学评议会 可拉伸和可折叠的电子器件
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
CN101740379B (zh) * 2008-11-27 2012-06-06 中芯国际集成电路制造(上海)有限公司 消除半导体器件表面缺陷的方法及半导体器件
EP2430652B1 (en) 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
CN102892356B (zh) 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
CN105283122B (zh) 2012-03-30 2020-02-18 伊利诺伊大学评议会 可共形于表面的可安装于附肢的电子器件
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
KR20180034342A (ko) 2015-06-01 2018-04-04 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 대안적인 자외선 감지방법
BR112017025609A2 (pt) 2015-06-01 2018-08-07 The Board Of Trustees Of The University Of Illinois sistemas eletrônicos miniaturizados com potência sem fio e capacidades de comunicação de campo próximo
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
CN108461383A (zh) * 2018-02-08 2018-08-28 澳洋集团有限公司 降低SiO2钝化层中孔隙的方法及LED的制备方法
US11466358B2 (en) * 2019-12-13 2022-10-11 Arizona Board Of Regents On Behalf Of Arizona State University Method of forming a porous multilayer material

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
US5387803A (en) * 1993-06-16 1995-02-07 Kulite Semiconductor Products, Inc. Piezo-optical pressure sensitive switch with porous material
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
DE69433949T2 (de) * 1993-12-07 2005-09-08 Infineon Technologies Ag Verfahren zur Herstellung von MOSFETS mit verbesserten Kurz-Kanal Effekten
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
JPH08241863A (ja) * 1995-03-06 1996-09-17 Canon Inc 半導体基板の製造方法
JP3302228B2 (ja) * 1995-09-12 2002-07-15 株式会社東芝 Ｓｏｉ基板の作製方法
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations
US5639692A (en) * 1996-04-08 1997-06-17 Chartered Semiconductor Manufacturing Pte, Ltd. Non-etch back SOG process using a metal via stud
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JPH10284706A (ja) * 1997-04-02 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の製造方法及び半導体製造装置
GR1003010B (el) * 1997-05-07 1998-11-20 "����������" Ολοκληρωμενος αισθητηρας ροης αεριων χρησιμοποιωντας τεχνολογια πορωδους πυριτιου
US6126847A (en) * 1997-11-24 2000-10-03 Micron Technology Inc. High selectivity etching process for oxides
US6077776A (en) * 1998-03-18 2000-06-20 Taiwan Semiconductor Manufacturing Company Polysilicon residue free process by thermal treatment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793607B1 (ko) 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US9496135B2 (en) 2006-06-27 2016-11-15 Magnachip Semiconductor, Ltd. Epitaxial silicon wafer and method for fabricating the same
JP2010527163A (ja) * 2007-08-21 2010-08-05 エルジー エレクトロニクス インコーポレイティド 多孔性構造の太陽電池とその製造方法
JP2013536151A (ja) * 2010-08-24 2013-09-19 コーニング インコーポレイテッド 寸法のあるシリカ系シリコン構造およびその製造方法

Also Published As

Publication number Publication date
DE60038711D1 (de) 2008-06-12
US6277712B1 (en) 2001-08-21
EP1041621A2 (en) 2000-10-04
EP1041621B1 (en) 2008-04-30
DE60038711T2 (de) 2009-07-02
EP1041621A3 (en) 2004-11-24
KR100434537B1 (ko) 2004-06-05
KR20000061888A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
JP2000332223A (ja) 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法
JP2582229B2 (ja) シリコンダイアグラムおよびシリコン圧力センサーの製造方法
TW201130731A (en) silicon nanostructures and method for producing the same and application thereof
JP2001291850A (ja) 結晶シリコン薄膜の製造方法
US6503775B2 (en) Production method of a micromachine
JP4000615B2 (ja) 微小機械の製造方法
US6759265B2 (en) Method for producing diaphragm sensor unit and diaphragm sensor unit
US20020179563A1 (en) Application of a strain-compensated heavily doped etch stop for silicon structure formation
JP2004516160A (ja) マイクロメカニックス構成素子及びその製造方法
US6521313B1 (en) Method for producing a diaphragm sensor unit and diaphragm sensor unit
US6506621B1 (en) Method for producing a diaphragm sensor array and diaphragm sensor array
EP1846321B1 (en) Method of fabricating a silicon-on-insulator structure
JP2000138381A (ja) 密閉容器及びその製造方法
JPS60193324A (ja) 半導体基板の製造方法
CN105241476B (zh) 惯性传感器及其制作方法
JP4243447B2 (ja) メンブランセンサーユニットの製造方法、メンブランセンサーユニットおよびメンブランセンサーアレー
WO2003090281A2 (en) Single crystal silicon membranes for microelectromechanical applications
JP2005057147A5 (ja)
JP3236889B2 (ja) ３次元周期構造体およびその製造方法
KR101699249B1 (ko) 접합 기판 및 그 제조 방법
JPH04186784A (ja) 電気‐機械的変位変換素子の製造方法
JP2003165097A (ja) メンブランセンサーアレーの製造方法およびメンブランセンサーアレー
JPS59172247A (ja) 半導体装置の製法
JPS6296392A (ja) シリコン単結晶膜の製造方法
JPS61228621A (ja) エピタキシヤル膜の形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060908

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090601