CN108461383A - 降低SiO2钝化层中孔隙的方法及LED的制备方法 - Google Patents

降低SiO2钝化层中孔隙的方法及LED的制备方法 Download PDF

Info

Publication number
CN108461383A
CN108461383A CN201810128847.6A CN201810128847A CN108461383A CN 108461383 A CN108461383 A CN 108461383A CN 201810128847 A CN201810128847 A CN 201810128847A CN 108461383 A CN108461383 A CN 108461383A
Authority
CN
China
Prior art keywords
layer
sio
passivation layer
electrode
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810128847.6A
Other languages
English (en)
Inventor
沈学如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoyang Group Co Ltd
Original Assignee
Aoyang Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoyang Group Co Ltd filed Critical Aoyang Group Co Ltd
Priority to CN201810128847.6A priority Critical patent/CN108461383A/zh
Publication of CN108461383A publication Critical patent/CN108461383A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission

Abstract

本申请公开了一种降低SiO2钝化层中孔隙的方法及LED的制备方法，包括：s1、沿第一沉积方向制作一定厚度的SiO2钝化层；s2、沿第二沉积方向在获得的SiO2钝化层表面制作一定厚度的SiO2钝化层，所述第一沉积方向和第二沉积方向不同；s3、改变沉积的方向，重复所述s2步骤至少一次。本发明制备获得的SiO2钝化层中孔隙少，P电极和N电极之间不易发生短路，提高器件的使用寿命。

Description

降低SiO2钝化层中孔隙的方法及LED的制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种降低SiO2钝化层中孔隙的方法及LED的制备方法。
背景技术
在基于LED的微显示领域，显示矩阵包括集成于同一衬底上的多个LED发光单元，LED发光单元通过成行排列的多条P电极、以及成列排列的多条N电极驱动，工作时，线状的P电极和N电极选址导通，可以选择性的点亮特定的单颗发光单元。该器件存在的问题在于:P电极和N电极上下之间一般通过SiO2钝化层进行绝缘分隔，而SiO2钝化层中存在孔隙，容易造成上下的P电极和N电极之间发生短路。
发明内容
本发明的目的在于提供一种降低SiO2钝化层中孔隙的方法及LED的制备方法，以克服现有技术中的不足。
为实现上述目的，本发明提供如下技术方案：
本申请实施例公开一种降低SiO2钝化层中孔隙的方法，包括：
s1、沿第一沉积方向制作一定厚度的SiO2钝化层；
s2、沿第二沉积方向在获得的SiO2钝化层表面制作一定厚度的SiO2钝化层，所述第一沉积方向和第二沉积方向不同；
s3、改变沉积的方向，重复所述s2步骤至少一次。
优选的，在上述的降低SiO2钝化层中孔隙的方法中，所述SiO2钝化层采用等离子体增强化学气相沉积法制作。
优选的，在上述的降低SiO2钝化层中孔隙的方法中，等离子体增强化学气相沉积法的工作温度为280～350℃。
本申请还公开了一种LED的制备方法，包括步骤：
(1)、采用气相外延生长方法制作外延层，包括依次在蓝宝石衬底表面依次生长N型GaN层、量子阱层和P型GaN层；
(2)、外延层清洗：将形成有外延层的衬底加入到煮沸的丙酮和无水乙醇混合溶液中，然后用去离子水清洗，再依次用王水和去离子水清洗，最后氮气吹干；
(3)采用电子束蒸发方法在外延层上表面沉积ITO薄膜；
(4)、光刻并腐蚀ITO薄膜，在氮气环境中进行退火；
(5)、采用电感耦合等离子体刻蚀方法刻蚀外延层至N型GaN层，形成台阶部；
(6)、采用磁控溅射方法在N型GaN层的台阶部上制作成列排列的多条N电极；
(7)、采用PECVD方法，在暴露的P型GaN层、N型GaN层和N电极上制作SiO2钝化层，SiO2钝化层分多次沉积，相邻两次的沉积方向不同；
(8)、光刻并腐蚀SiO2钝化层，以形成成行排列的多条P电极窗口；
(9)、采用磁控溅射方法在P电极窗口形成P电极。
优选的，在上述的LED的制备方法中，所述量子阱层采用InGaN/GaN结构。
优选的，在上述的LED的制备方法中，量子阱层由1至6个量子阱且阱层厚度为4nm的量子阱组成。
优选的，在上述的LED的制备方法中，所述P电极和N电极的材料为Cr/Au金属。
与现有技术相比，本发明的优点在于：本发明制备获得的SiO2钝化层中孔隙少，P电极和N电极之间不易发生短路，提高器件的使用寿命。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1所示为本发明具体实施例中降低SiO2钝化层中孔隙的方法的流程方框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
结合图1所示，本实施例提供了一种降低SiO2钝化层中孔隙的方法，包括：
s1、沿第一沉积方向制作一定厚度的SiO2钝化层；
s2、沿第二沉积方向在获得的SiO2钝化层表面制作一定厚度的SiO2钝化层，所述第一沉积方向和第二沉积方向不同；
s3、改变沉积的方向，重复所述s2步骤至少一次。
在优选的实施例中，所述SiO2钝化层采用等离子体增强化学气相沉积法制作。
进一步地，等离子体增强化学气相沉积法的工作温度为280～350℃。
本申请实施例还公开了一种LED的制备方法，包括步骤：
(1)、采用气相外延生长方法制作外延层，包括依次在蓝宝石衬底表面依次生长N型GaN层、量子阱层和P型GaN层；
(2)、外延层清洗：将形成有外延层的衬底加入到煮沸的丙酮和无水乙醇混合溶液中，然后用去离子水清洗，再依次用王水和去离子水清洗，最后氮气吹干；
(3)采用电子束蒸发方法在外延层上表面沉积ITO薄膜；
(4)、光刻并腐蚀ITO薄膜，在氮气环境中进行退火；
(5)、采用电感耦合等离子体刻蚀方法刻蚀外延层至N型GaN层，形成台阶部；
(6)、采用磁控溅射方法在N型GaN层的台阶部上制作成列排列的多条N电极；
(7)、采用PECVD方法，在暴露的P型GaN层、N型GaN层和N电极上制作SiO2钝化层，SiO2钝化层分多次沉积，相邻两次的沉积方向不同；
(8)、光刻并腐蚀SiO2钝化层，以形成成行排列的多条P电极窗口；
(9)、采用磁控溅射方法在P电极窗口形成P电极。
在优选的实施例中，所述量子阱层采用InGaN/GaN结构。
进一步地，量子阱层由1至6个量子阱且阱层厚度为4nm的量子阱组成。
在优选的实施例中，所述P电极和N电极的材料为Cr/Au金属。
综上所述，本发明制备获得的SiO2钝化层中孔隙少，P电极和N电极之间不易发生短路，提高器件的使用寿命。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (7)

1.一种降低SiO2钝化层中孔隙的方法，其特征在于，包括：
s1、沿第一沉积方向制作一定厚度的SiO2钝化层；
s2、沿第二沉积方向在获得的SiO2钝化层表面制作一定厚度的SiO2钝化层，所述第一沉积方向和第二沉积方向不同；
s3、改变沉积的方向，重复所述s2步骤至少一次。
2.根据权利要求1所述的降低SiO2钝化层中孔隙的方法，其特征在于，所述SiO2钝化层采用等离子体增强化学气相沉积法制作。
3.根据权利要求2所述的降低SiO2钝化层中孔隙的方法，其特征在于，等离子体增强化学气相沉积法的工作温度为280～350℃。
4.一种LED的制备方法，其特征在于，包括步骤：
(1)、采用气相外延生长方法制作外延层，包括依次在蓝宝石衬底表面依次生长N型GaN层、量子阱层和P型GaN层；
(2)、外延层清洗：将形成有外延层的衬底加入到煮沸的丙酮和无水乙醇混合溶液中，然后用去离子水清洗，再依次用王水和去离子水清洗，最后氮气吹干；
(3)采用电子束蒸发方法在外延层上表面沉积ITO薄膜；
(4)、光刻并腐蚀ITO薄膜，在氮气环境中进行退火；
(5)、采用电感耦合等离子体刻蚀方法刻蚀外延层至N型GaN层，形成台阶部；
(6)、采用磁控溅射方法在N型GaN层的台阶部上制作成列排列的多条N电极；
(7)、采用PECVD方法，在暴露的P型GaN层、N型GaN层和N电极上制作SiO2钝化层，SiO2钝化层分多次沉积，相邻两次的沉积方向不同；
(8)、光刻并腐蚀SiO2钝化层，以形成成行排列的多条P电极窗口；
(9)、采用磁控溅射方法在P电极窗口形成P电极。
5.根据权利要求4所述的LED的制备方法，其特征在于，所述量子阱层采用InGaN/GaN结构。
6.根据权利要求5所述的LED的制备方法，其特征在于，量子阱层由1至6个量子阱且阱层厚度为4nm的量子阱组成。
7.根据权利要求4所述的LED的制备方法，其特征在于，所述P电极和N电极的材料为Cr/Au金属。
CN201810128847.6A 2018-02-08 2018-02-08 降低SiO2钝化层中孔隙的方法及LED的制备方法 Pending CN108461383A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810128847.6A CN108461383A (zh) 2018-02-08 2018-02-08 降低SiO2钝化层中孔隙的方法及LED的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810128847.6A CN108461383A (zh) 2018-02-08 2018-02-08 降低SiO2钝化层中孔隙的方法及LED的制备方法

Publications (1)

Publication Number Publication Date
CN108461383A true CN108461383A (zh) 2018-08-28

Family

ID=63239819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810128847.6A Pending CN108461383A (zh) 2018-02-08 2018-02-08 降低SiO2钝化层中孔隙的方法及LED的制备方法

Country Status (1)

Country Link
CN (1) CN108461383A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041621A2 (en) * 1999-03-31 2000-10-04 Samsung Electronics Co., Ltd. Multilayered wafer with thrick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof
CN1971857A (zh) * 2005-11-24 2007-05-30 上海华虹Nec电子有限公司 自对准硅化物阻挡层的制作工艺方法
CN101765561A (zh) * 2007-08-10 2010-06-30 株式会社爱发科 多孔质二氧化硅前体组合物及其制备方法、多孔质二氧化硅膜及其形成方法、半导体元件、图像显示装置及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041621A2 (en) * 1999-03-31 2000-10-04 Samsung Electronics Co., Ltd. Multilayered wafer with thrick sacrificial layer using porous silicon or porous silicon oxide and fabrication method thereof
CN1971857A (zh) * 2005-11-24 2007-05-30 上海华虹Nec电子有限公司 自对准硅化物阻挡层的制作工艺方法
CN101765561A (zh) * 2007-08-10 2010-06-30 株式会社爱发科 多孔质二氧化硅前体组合物及其制备方法、多孔质二氧化硅膜及其形成方法、半导体元件、图像显示装置及液晶显示装置

Similar Documents

Publication Publication Date Title
US10319781B2 (en) Display substrate, its manufacturing method and display device
CN103283003B (zh) 半导体装置及其制造方法
CN108281457A (zh) Led矩阵显示阵列及其制作方法
KR19990013897A (ko) n형 질화물 반도체의 전극 및 상기 전극을 갖는 반도체 소자 및 그 제조 방법
CN104810439A (zh) 一种iii族半导体发光器件的制作方法
CN100389479C (zh) 掩模及其制造方法、成膜方法、电子器件、以及电子仪器
CN101097975A (zh) 设有光提取点状物阵列的发光二极管及其制造过程
JP2001210867A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
CN102956766A (zh) 发光二极管装置的制造方法及发光半导体结构
CN103078036A (zh) 基于石墨烯薄膜的透明电极的制备方法
CN105140352B (zh) GaN基LED阵列微显示器件及其制作方法
CN108565275A (zh) 正面出光的高压led微显示装置及其制备方法
CN111106214A (zh) 一种发光二极管芯片及其制备方法
US20130285074A1 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
CN207781598U (zh) Led矩阵显示阵列
CN108364972A (zh) 柔性薄膜GaN基纳米柱LED阵列微显示器件及其制作方法
KR100568830B1 (ko) Ⅲ-질화물 반도체 발광소자
CN104319326A (zh) 一种发光二极管的制造方法
CN108461383A (zh) 降低SiO2钝化层中孔隙的方法及LED的制备方法
US7432117B2 (en) Light-emitting diode and manufacturing method thereof
CN101834240B (zh) 具有高反射率接触电极的发光二极管及其制造方法
CN1885569A (zh) 以ITO为P电极的两次光刻GaN基LED电极制作方法
CN103094204A (zh) 制造液晶显示装置的阵列基板的方法
CN207743228U (zh) 正面出光的高压led微显示装置
CN102646771A (zh) 发光器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180828